CN106098295A - 电子部件及其制造方法 - Google Patents

电子部件及其制造方法 Download PDF

Info

Publication number
CN106098295A
CN106098295A CN201610245027.6A CN201610245027A CN106098295A CN 106098295 A CN106098295 A CN 106098295A CN 201610245027 A CN201610245027 A CN 201610245027A CN 106098295 A CN106098295 A CN 106098295A
Authority
CN
China
Prior art keywords
mentioned
coil
duplexer
electronic unit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610245027.6A
Other languages
English (en)
Other versions
CN106098295B (zh
Inventor
小野崎纪道
立花薰
小田原充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN106098295A publication Critical patent/CN106098295A/zh
Application granted granted Critical
Publication of CN106098295B publication Critical patent/CN106098295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H01F17/03—Fixed inductances of the signal type  without magnetic core with ceramic former
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H01F41/0233—Manufacturing of magnetic circuits made from sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明涉及电子部件及其制造方法，目的在于缓和内部应力并提高层叠体的强度。本发明的电子部件的特征在于，具备：层叠体，在层叠方向层叠包含铁氧体陶瓷的多个绝缘体层而构成上述层叠体；和线圈，是通过包含Ag且设置在绝缘体层上的多个线圈导体层与在层叠方向贯通绝缘体层的至少1个以上的通孔导体而构成的线圈，上述线圈呈卷绕且沿层叠方向行进的螺旋状，在从层叠方向俯视时，多个线圈导体层重叠而形成的环状的轨道的外周侧的外缘和层叠体的外缘夹着的侧面间隙的第一空隙面积率是9.0％以上20.0％以下，被两个线圈导体层从层叠方向夹着的部分的第二空隙面积率是8.0％以下。

Description

电子部件及其制造方法
技术领域
本发明涉及电子部件及其制造方法，更具体地说，涉及具备线圈的电子部件及其制造方法。
背景技术
作为与现有的电子部件相关的发明，已知有专利文献1所记载的层叠线圈部件。该层叠线圈部件具备陶瓷层叠体、螺旋状线圈以及外部电极。陶瓷层叠体通过层叠磁性体陶瓷层而形成。螺旋状线圈通过层间连接内部导体而形成。外部电极形成于陶瓷层叠体的表面。另外，陶瓷层叠体的侧面间隙部的空隙面积率处于6％～20％的范围内。由此，在通过电镀形成外部电极时，酸性的电镀液经由侧面间隙部到达内部导体与其周围的磁性体陶瓷的界面。其结果，内部导体与其周围的磁性体陶瓷的界面的结合被切断。
在如以上那样的电子部件中，由于内部导体与其周围的磁性体陶瓷的界面的结合被切断，所以在内部导体与磁性体陶瓷层之间因烧成收缩动作、热膨胀系数的差异而产生的内部应力被缓和。
然而，在专利文献1所记载的层叠线圈部件中，推测陶瓷层叠体的侧面间隙部以外的部分(例如，从层叠方向被两个内部电极夹着的部分)的空隙面积率也升高。因此，陶瓷层叠体整体的空隙面积率升高，陶瓷层叠体的强度降低。
专利文献1：国际公开第2009/034824号
发明内容
因此，本发明的目的在于提供能够缓和内部应力并且提高层叠体的强度的电子部件及其制造方法。
本发明的一个方式的电子部件的特征在于，具备：层叠体，在层叠方向层叠包含铁氧体陶瓷的多个绝缘体层而构成上述层叠体；和线圈，是通过包含Ag且设置在上述绝缘体层上的多个线圈导体层与在上述层叠方向贯通上述绝缘体层的至少1个以上的通孔导体而构成的线圈，上述线圈呈卷绕且沿该层叠方向行进的螺旋状，在从上述层叠方向俯视时，上述多个线圈导体层重叠而形成的环状的轨道的外周侧的外缘和上述层叠体的外缘夹着的侧面间隙的第一空隙面积率是9.0％以上20.0％以下，被两个上述线圈导体层从上述层叠方向夹着的部分的第二空隙面积率是8.0％以下。
本发明的第一方式的电子部件是具备层叠体和线圈的电子部件的制造方法，在层叠方向层叠包含铁氧体陶瓷的多个绝缘体层而构成上述层叠体，上述线圈是通过包含Ag且设置在上述绝缘体层上的多个线圈导体层与在上述层叠方向贯通上述绝缘体层的至少1个以上的通孔导体而构成的线圈，上述线圈呈卷绕且沿该层叠方向行进的螺旋状，上述电子部件的制造方法的特征在于，具备：在多个母绝缘体层形成上述多个线圈导体层以及上述至少1个以上的通孔导体的导体形成工序；对形成有上述线圈导体层以及上述通孔导体的上述多个母绝缘体层进行逐片地层叠以及压接而得到母层叠体的层叠工序；将上述母层叠体分割为多个上述层叠体的分割工序；对上述层叠体进行烧制的烧制工序；以及使酸性溶液浸透到烧制后的上述层叠体内的浸透工序，在上述层叠工序后不对上述母层叠体进行压接。
本发明的第二方式的电子部件的制造方法是具备层叠体和线圈的电子部件的制造方法，在层叠方向层叠包含铁氧体陶瓷的多个绝缘体层而构成上述层叠体，上述线圈是通过包含Ag且设置在上述绝缘体层上的多个线圈导体层与在上述层叠方向贯通上述绝缘体层的至少1个以上的通孔导体而构成的线圈，上述线圈呈卷绕且沿该层叠方向行进的螺旋状，上述电子部件的制造方法的特征在于，具备：在多个母绝缘体层形成上述多个线圈导体层以及上述至少1个以上的通孔导体的导体形成工序；对形成有上述线圈导体层以及上述通孔导体的上述多个母绝缘体层进行逐片地层叠以及压接而得到母层叠体的层叠工序；以400kgf/cm2以下的压力压接上述母层叠体的压接工序；将上述母层叠体分割为多个上述层叠体的分割工序；对上述层叠体进行烧制的烧制工序；以及使酸性溶液浸透到烧制后的上述层叠体中的浸透工序。
根据本发明，能够缓和内部应力并且提高层叠体的强度。
附图说明
图1是电子部件10的外观立体图。
图2是电子部件10的层叠体12的分解立体图。
图3A是图1的A-A的剖面结构图。
图3B是图3A的B-B的剖面结构图。
图4A是绝缘体层16k、16j的层叠时的剖面结构图。
图4B是绝缘体层16k、16j的层叠时的剖面结构图。
图4C是聚焦离子束加工的说明图。
图5是示有实验结果的图表。
图6是第三变形例的电子部件10c的外观立体图。
图7是电子部件10c的层叠体112的分解立体图。
具体实施方式
(电子部件的结构)
以下，参照附图对本发明的一实施方式的电子部件进行说明。图1是电子部件10的外观立体图。图2是电子部件10的层叠体12的分解立体图。以下，将电子部件10的层叠方向定义为左右方向，将在从左侧俯视电子部件10时，两个边延伸的方向分别定义为前后方向以及上下方向。上下方向、前后方向以及左右方向相互正交。
如图1以及图2所示，电子部件10具备层叠体12、线圈L以及外部电极14a、14b。层叠体12呈长方体状，如图2所示，通过以从左侧到右侧依次排列的方式层叠绝缘体层16a～16o而构成。
在从左侧俯视时，绝缘体层16a～16o呈正方形。但是，绝缘体层16a～16o也可以在从左侧俯视时呈长方形。绝缘体层16a～16o包含铁氧体陶瓷，在本实施方式中，包含NiCuZn系铁氧体陶瓷。但是，绝缘体层16a～16o的材料并不局限于此。以下，将绝缘体层16a～16o的左侧的主面称为表面，将绝缘体层16a～16o的右侧的主面称为背面。
外部电极14a覆盖层叠体12的左面的整体，并且覆盖层叠体12的上表面、下表面、前面以及后面的一部分。外部电极14b覆盖层叠体12的右面的整体，并且覆盖层叠体12的上表面、下表面、前面以及后面的一部分。例如，通过在利用以Ag为主要成分的导电性浆料制作了基底电极之后，在基底电极上依次实施镀Ni以及镀Sn来制作外部电极14a、14b。但是，外部电极14a、14b的形状以及材料并不局限于此。
如图2所示，线圈L包含线圈导体层18a～18h以及通孔导体v1～v9。线圈导体层18a～18h分别设置在绝缘体层16d～16k的表面上。线圈导体层18a～18h呈将框状的正方形切掉1边的形状，呈有棱角的U字型。即，线圈导体层18a～18h具有3/4匝的长度。另外，在从左侧俯视时，线圈导体层18a～18h相互重合呈现框状的正方形的轨道R。但是，线圈导体层18a～18h的长度、形状并不局限于此。以下，在从左侧俯视时，将线圈导体层18a～18h的逆时针方向的上游侧的端部称为上游端，将线圈导体层18a～18h的逆时针方向的下游侧的端部称为下游端。
通孔导体v1沿左右方向贯通绝缘体层16a～16c，连接外部电极14a与线圈导体层18a的上游端。通孔导体v2沿左右方向贯通绝缘体层16d，连接线圈导体层18a的下游端与线圈导体层18b的上游端。通孔导体v3沿左右方向贯通绝缘体层16e，连接线圈导体层18b的下游端与线圈导体层18c的上游端。通孔导体v4沿左右方向贯通绝缘体层16f，连接线圈导体层18c的下游端与线圈导体层18d的上游端。通孔导体v5沿左右方向贯通绝缘体层16g，连接线圈导体层18d的下游端与线圈导体层18e的上游端。通孔导体v6沿左右方向贯通绝缘体层16h，连接线圈导体层18e的下游端与线圈导体层18f的上游端。通孔导体v7沿左右方向贯通绝缘体层16i，连接线圈导体层18f的下游端与线圈导体层18g的上游端。通孔导体v8沿左右方向贯通绝缘体层16j，连接线圈导体层18g的下游端与线圈导体层18h的上游端。通孔导体v9沿左右方向贯通绝缘体层16k～16o，连接线圈导体层18h的下游端与外部电极14b。
线圈导体层18a～18h以及通孔导体v1～v9例如由以Ag为主要成分的导电性浆料制作而成。
以上那样的线圈L在从左侧俯视时呈逆时针方向卷绕并且从左侧向右侧行进的螺旋状。
然而，电子部件10为了缓和内部应力并且提高层叠体12的强度，具有以下说明的结构。图3A是图1的A-A的剖面结构图。图3B是图3A的B-B的剖面结构图。
首先，对层叠体12的各部进行定义。将线圈导体层18a～18h重叠而形成的环状的轨道定义为轨道R。另外，轨道R呈正方形的框状。将轨道R的外周侧的外缘定义为外缘C1，将轨道R的内周侧的外缘定义为外缘C2。在这里，将在层叠体12中，被外缘C1和层叠体12的外缘夹着的区域定义为侧面间隙A1。侧面间隙A1的左端是线圈导体层18a的左侧的主面，侧面间隙A1的右端是线圈导体层18h的右侧的主面。
另外，将被线圈导体层18a～18h中的两个线圈导体层从左右方向夹着的区域定义为层间部A2。如图3B所示，在从左侧俯视时，层间部A2是被外缘C1和外缘C2夹着的区域，与轨道R一致。层间部A2的左端是绝缘体层16d的表面，层间部A2的右端是绝缘体层16j的背面。
在这里，侧面间隙A1的空隙面积率P1是9.0％以上20.0％以下。但是，至少侧面间隙A1的左右方向的中央的空隙面积率P1是9.0％以上20.0％以下即可。最优选侧面间隙A1整体的空隙面积率P1是9.0％以上20.0％以下。另外，层间部A2的空隙面积率P2是0％以上8.0％以下，更为优选是0.7％以上7.7％以下。但是，至少被最接近层叠体12的左右方向的中央的线圈导体层和第二接近的线圈导体层夹着的部分的空隙面积率P2是0％以上8.0％以下，更为优选是0.7％以上7.7％以下即可。层间部A2整体的空隙面积率P2是0％以上8.0％以下，特别优选是0.7％以上7.7％以下。而且，优选空隙面积率P1与空隙面积率P2的差是4.0％以上。所谓的空隙面积率是在层叠体12的剖面中，空隙(空位)占据单位面积的剖面的面积的比例。所谓的空隙是形成于绝缘体内，不存在绝缘体的材料的空间。
(电子部件的制造方法)
以下，参照附图对电子部件10的制造方法进行说明。图4A以及图4B是绝缘体层16k、16j的层叠时的剖面结构图。
首先，准备应成为绝缘体层16a～16o的陶瓷生片216a～216o(是母绝缘体层的一个例子)。具体而言，将48mol％的氧化亚铁(Fe2O3)、29.5mol％的氧化锌(ZnO)、14.5mol％的氧化镍(NiO)以及7.7mol％的氧化铜(CuO)作为原材料投入球磨机，进行湿式调配。将得到的混合物干燥后粉碎，并将得到的粉末在700℃下预烧2个小时。在利用球磨机将所得到的预烧粉末湿式粉碎16个小时后，进行干燥后并破碎，得到铁氧体陶瓷粉末。
对该铁氧体陶瓷粉末添加结合剂(醋酸乙烯酯、水溶性丙烯酸等)、可塑剂、湿润剂以及分散剂并利用球磨机进行混合，然后，通过减压进行脱泡。通过刮片法使获得的陶瓷浆料在承载薄片上形成片状并干燥，来制作应成为绝缘体层16a～16o的陶瓷生片216a～216o。陶瓷生片216a～216o的厚度是13.0μm。
接下来，对各个应成为绝缘体层16a～16o的陶瓷生片216a～216o形成通孔导体v1～v9。具体而言，对应成为绝缘体层16a～16o的陶瓷生片216a～216o照射激光束来形成通孔。而且，通过印刷涂覆等方法对通孔填充由Ag、Pd、Cu、Au、或它们的合金等导电性材料构成的浆料，来形成通孔导体v1～v9。
接下来，利用丝网印刷法、光刻法等方法在应成为绝缘体层16a～16o的陶瓷生片216a～216o上涂覆导电性浆料，从而形成线圈导体层18a～18h。导电性浆料例如是向Ag中添加了漆以及溶剂的物质。此外，也可以在相同的工序中进行形成线圈导体层18a～18h的工序和对通孔填充由导电性材料构成的浆料的工序。
接下来，对应成为绝缘体层16a～16o的陶瓷生片216a～216o进行层叠得到未烧制的母层叠体。具体而言，如图4A以及图4B所示，逐片地层叠以及预压接应成为绝缘体层16a～16o的陶瓷生片216a～216o。预压接条件例如是100kgf/cm2的压力以及3秒～30秒左右的时间。如图4A所示，设置有线圈导体层18g、18h的部分的左右方向的厚度比未设置有线圈导体层18g、18h的部分的左右方向的厚度大。因此，如图4B所示，若预压接设置了线圈导体层18g、18h的陶瓷生片216j、216k，则在未设置有线圈导体层18g、18h的侧面间隙A1以及区域A3，压接得比设置有线圈导体层18g、18h的层间部A2弱。因此，侧面间隙A1以及区域A3中的陶瓷生片的材料的密度比层间部A2中的陶瓷生片的材料的密度低。之后，对未烧制的母层叠体不实施正式压接。但是，根据需要，也可以以400kgf/cm2以下的较弱的压力对母层叠体实施正式压接。
接下来，将母层叠体分割为多个层叠体12。具体而言，通过切割刀片将母层叠体切割成规定尺寸的多个层叠体12。由此得到未烧制的层叠体12。
接下来，对未烧制的层叠体12进行脱除粘合剂处理以及烧制。侧面间隙A1以及区域A3中的陶瓷生片216a～216o的材料的密度变得比层间部A2的陶瓷生片216a～216o的材料的密度低。其结果，侧面间隙A1以及区域A3的空隙面积率变得比层间部A2的空隙面积率大。具体而言，侧面间隙A1以及区域A3的空隙面积率P1成为9.0％以上20.0％以下。另外，层间部A2的空隙面积率P2成为0.7％以上8.0％以下。关于脱除粘合剂处理以及烧制的条件后述。
通过以上的工序，得到烧制后的层叠体12。对层叠体12实施滚筒研磨，进行倒角。然后，将由以Ag为主要成分的导电性材料构成的电极浆料涂覆于层叠体12的表面。而且，在约750℃的温度、60分钟的条件下对涂覆的电极浆料进行烘烤。由此，形成外部电极14a、14b的基底电极。
接下来，使层叠体12浸渍于NiCl2溶液(酸性溶液的一个例子)。由此，NiCl2溶液经由侧面间隙A1浸透到线圈导体层18a～18h与线圈导体层18a～18h的周围的绝缘体层16c～16l的界面。其结果，线圈导体层18a～18h与线圈导体层18a～18h的周围的绝缘体层16c～16l的界面的结合被NiCl2溶液切断。
最后，在对基底电极的表面实施了镀Ni之后，实施镀Sn，从而形成外部电极14a、14b。经由以上的工序，如图1所示那样的电子部件10完成。
(效果)
根据如以上那样构成的电子部件10，能够实现内部应力的缓和。更详细而言，侧面间隙A1的空隙面积率P1是9.0％以上20.0％以下。因此，在将层叠体12浸渍于NiCl2溶液时，NiCl2溶液经由侧面间隙A1浸透到线圈导体层18a～18h与线圈导体层18a～18h的周围的绝缘体层16c～16l的界面。其结果，线圈导体层18a～18h与线圈导体层18a～18h的周围的绝缘体层16c～16l的界面的结合被NiCl2溶液切断。即，虽然线圈导体层18a～18h与绝缘体层16c～16l接触，但未固定。由此，能够缓和在线圈导体层18a～18h与绝缘体层16c～16l之间产生的内部应力。其结果，能够抑制由对绝缘体层16c～16l施加应力引起的磁导率的变化等。
另外，在电子部件10中，层间部A2的空隙面积率P2是0.7％以上8.0％以下。由此，根据后述的实验结果可知，层叠体12的强度提高。
(实验)
本申请发明者为了进一步明确电子部件10所起到的效果，进行了以下说明的实验。首先，本申请发明者将样本1至样本27各制作了30个。在样本1至样本9中，进行了预压接以及正式压接。预压接时的压力为100kgf/cm2。正式压接时的压力为1000kgf/cm2。在样本1至样本9中，使烧制温度的最高温度(以下，仅称为烧制温度)从850℃变化到了910℃。在样本10至样本18中，进行了预压接以及正式压接。预压接时的压力为100kgf/cm2。正式压接时的压力为400kgf/cm2。在样本10至样本18中，使烧制温度从860℃变化到了920℃。在样本19至样本27中，仅进行了预压接而未进行正式压接。预压接时的压力为100kgf/cm2。在样本19至样本27中，使烧制温度从870℃变化到了930℃。
样本1至样本27的尺寸如以下所示。
左右方向的长度：0.6mm
前后方向的长度：0.3mm
上下方向的长度：0.3mm
另外，样本1至样本27中的线圈L的匝数是30匝。另外，作为目标的阻抗特性的值在100MHz下设定为1200Ω(公差±10％)。
在如以上那样的样本1至样本27中，测定了侧面间隙A1的空隙面积率P1以及层间部A2的空隙面积率P2。另外，在样本1至样本27中，测定了100MHz的阻抗特性。而且，在样本1至样本27中，测定了抗弯强度。而且，在样本1至样本27中，进行第一弯曲试验。以下，对各测定的详细内容进行说明。
(a)空隙面积率的测定
通过扫描电子显微镜(SEM)观察对与层叠体12的前后方向垂直的剖面进行镜面研磨并进行了聚焦离子束加工(FIB加工)的面，对烧结后的层叠体12的空隙面积率进行了测定。
具体而言，通过图像处理软件“Azokun”对空隙面积率进行了测定。其具体的测定方法如下。
FIB装置：SII制造SMI3050R
SEM(扫描电子显微镜)：日立高新技术制造S-4800
Azokun(图像处理软件)：旭化成制造
＜聚焦离子束加工(FIB加工)＞
图4C是聚焦离子束加工的说明图。如图4C所示，以5°的入射角对镜面研磨后的样本研磨面进行了FIB加工。
＜利用扫描电子显微镜(SEM)的观察＞
在以下的条件下进行了SEM观察。
加速电压：5kV
样品倾斜：5゜
信号：二次电子
表面涂层：Pt
倍率：5000倍
＜空隙面积率的计算＞
通过以下的方法求出了空隙面积率
a)决定测量范围。若过于小则产生由测定位置引起的误差。
(在该实施例中，将测量范围设为24.76μm×14.39μm)
b)若难以识别磁性体陶瓷和空隙则调节亮度、对比度。
c)进行二值化处理，仅提取空隙。在图像处理软件Azokun的“颜色提取”中不完整的情况下，手动补充。
d)在提取出空隙以外的情况下，删除空隙以外。
e)通过图像处理软件的“总面积/个数测量”测定总面积、个数、空隙面积率、测量范围的面积。
f)在这里在图像中未包含内部电极的情况下，将内部电极的部分的面积作为不需要的部分的面积通过下式来计算。
空隙面积率＝空隙总面积/(测量范围的面积-不需要的部分的总面积)×100
此外，在求侧面间隙A1的空隙面积率P1时，测定了侧面间隙A1的左右方向的中央的空隙面积率。另外，在求层间部A2的空隙面积率P2时，测定了最接近层叠体12的左右方向的中央的线圈导体层以及第二接近的线圈导体层之间的空隙面积率。
(b)阻抗特性的测定
将样本1至样本27各准备30个，使用阻抗分析仪(惠普公司制造HP4291A)进行100MHz的阻抗的测定并求出平均值。
(c)抗弯强度的测定
对30个样品，根据EIAJ-ET-7403所规定的试验方法进行测定，将威布尔(Weibull)图的情况下的破坏概率＝1％时的强度设为抗弯强度。
(d)第一弯曲试验
将30个样品安装于基板厚0.8mm的玻璃环氧基板，并使用推杆从中央部里面向表面方向按压该基板，从而使其弯曲到2.0mm，并保持30秒。
表1至表3是示有实验结果的表。图5是示有实验结果的图表。横轴表示空隙面积率P1，纵轴表示空隙面积率P2。
[表1]
【表1】
[表2]
【表2】
[表3]
【表3】
此外，在表1至表3中，将阻抗特性为1080Ω以上(即，相对于作为目标的阻抗值1200Ω-10％以内)的样本判定为合格品，将阻抗特性比1080Ω小的样本判定为不合格品。依据阻抗特性的合格品或者不合格品的判定与依据内部应力的合格品或者不合格品的判定等价。即，在内部应力被缓和的情况下，能够抑制绝缘体层的磁导率的降低，由于产生足够的电感值，所以阻抗特性相对地增大。另一方面，在内部应力未被缓和的情况下，绝缘体层的磁导率降低，由于未产生足够的电感值，所以阻抗特性相对减小。
此外，随着烧制温度升高，在阻抗特性中判定为不合格品的样本增多。这是因为若烧制温度升高，则层叠体12被充分烧制而侧面间隙A1的空隙面积率P1减小，NiCl2溶液难以浸透到层叠体12内。
另外，将抗弯强度为4.0N以上的样本判定为合格品，将抗弯强度比4.0N小的样本判定为不合格品。弯曲试验在弯曲量为2.0mm且保持30秒后，将层叠体没有产生裂缝的样本判定为合格品。另外，在表1至表3中，在30个样品全部是合格品的情况下，记载为○，在即使有一个不合格品的情况下，也为×。基于第一弯曲试验以及抗弯强度的试验，判定了层叠体12的强度。
根据表1至表3以及图5，若侧面间隙A1的空隙面积率P1是9.0％以上，则在阻抗特性的试验中判定为合格品。这是因为若侧面间隙A1的空隙面积率P1升高，则NiCl2溶液难以浸透到层叠体12内。其结果，内部应力被缓和，抑制电子部件的电感值的降低。但是，若侧面间隙A1的空隙面积率P1过大(例如，比20％大)，则层叠体的磁导率降低，所以电子部件的电感值降低。因此，优选空隙面积率P1是9.0％以上20.0％以下。
另一方面，根据表1至表3以及图5，若层间部A2的空隙面积率P2是8.0％以下，则在第一弯曲试验以及抗弯强度的试验中判定为合格品。这是因为，由于层间部A2的空隙面积率P2减小，所以提高了层叠体的强度。此外，优选空隙面积率P2较低，也可以是0％。但是，优选空隙面积率P2是0.7％以上。
对于样本6、样本13至样本15以及样本21至样本24而言，在阻抗特性的试验、第一弯曲试验以及抗弯强度的试验中被判定为合格品。在样本6、样本13至样本15以及样本21至样本24中，空隙面积率P1是9.0％以上20.0％以下，空隙面积率P2是0.7％以上8.0％以下。可见，根据实验，在空隙面积率P1是9.0％以上20.0％以下，并且空隙面积率P2是0.7％以上8.0％以下的情况下，能够缓和内部应力并且提高层叠体12的强度。
然而，根据实验，在电子部件10的制造中，未进行正式压接或者以较低的压力(400kgf/cm2以下)进行了正式压接的情况与以较高的压力(1000kgf/cm2)进行了正式压接的情况相比，能够容易地得到空隙面积率P1是9.0％以上20.0％以下，并且空隙面积率P2是0.7％以上8.0％以下的电子部件10。
更详细而言，在以1000kgf/cm2的压力进行了正式压接的情况下，只有烧制温度是885℃的样本6被判定为合格品。另一方面，在以400kgf/cm2的压力进行了正式压接的情况下，烧制温度是885℃以上895℃以下的样本13至样本15被判定为合格品。另外，在未进行正式压接的情况下，烧制温度是890℃以上905℃以下的样本21至样本24被判定为合格品。像这样，未进行正式压接或者以较低的压力进行了正式压接的情况与以较高的压力进行了正式压接的情况相比，用于得到空隙面积率P1是9.0％以上20.0％以下，并且空隙面积率P2是0.7％以上8.0％以下的电子部件10的温度条件变得不严格。以下说明理由。
在电子部件10中，为了缓和内部应力并且提高层叠体12的强度，优选空隙面积率P1较高且空隙面积率P2较低。即，优选空隙面积率P1与空隙面积率P2的差较大(例如，4％以上)。
然而，在电子部件的制造方法中，若以1000kgf/cm2左右的较强的压力对母层叠体实施正式压接，则由于正式压接，侧面间隙A1中的陶瓷生片的材料的密度上升。由此，侧面间隙A1中的陶瓷生片的材料的密度与层间部A2中的陶瓷生片的材料的密度的差异减小。其结果，侧面间隙A1的空隙面积率P1与层间部A2的空隙面积率P2的差异减小。因此，如表1所示，能够得到空隙面积率P1是9.0％以上20.0％以下，并且空隙面积率P2是0.7％以上8.0％以下的电子部件10的烧制温度为885℃。像这样，如果以较高的压力进行正式压接，若不严格管理烧制温度，则很难得到具有所期望的空隙面积率P1、P2的电子部件10。
另一方面，在电子部件10的制造方法中，不对未烧制的母层叠体实施正式压接、或者以400kgf/cm2以下的较弱的压力对母层叠体实施正式压接。由此，侧面间隙A1中的陶瓷生片的材料的密度变得比层间部A2中的陶瓷生片的材料的密度低。其结果，侧面间隙A1的空隙面积率P1升高，层间部A2的空隙面积率P2降低。即，空隙面积率P1与空隙面积率P2的差异增大。因此，如表2以及表3所示，能够得到空隙面积率P1是9.0％以上20.0％以下，并且空隙面积率P2是0.7％以上8.0％以下的电子部件10的烧制温度为885℃以上895℃以下或者880℃以上905℃以下。即，烧制温度的范围变宽。像这样，若不进行正式压接、或者以较低的压力进行正式压接，则即使不严格管理烧制温度，也能够得到具有所期望的空隙面积率P1、P2的电子部件10。
空隙面积率P1、P2因原料的诸多差别、粉碎时的差别、烧制差别等各种加工差别而发生变动。因此，若烧制温度的允许范围变宽，则即使存在加工差别，也容易地得到具有所期望的空隙面积率P1、P2的电子部件10。
(第一变形例)
以下，对本发明的第一变形例的电子部件10a进行说明。电子部件10a在线圈导体层18a～18h以及通孔导体v1～v9的材料上与电子部件10不同。
更详细而言，线圈导体层18a～18h以及通孔导体v1～v9由包含Al2O3(金属氧化物的一个例子)，并以Ag为主要成分的导电性浆料(材料)制作而成。即，线圈导体层18a～18h包含Al2O3(金属氧化物的一个例子)。但是，线圈导体层18a～18h也可以包含Al2O3以外的金属氧化物。此外，由于电子部件10a的结构与电子部件10的结构相同，所以省略说明。
根据电子部件10a，能够起到与电子部件10相同的作用效果。
另外，由于线圈导体层18a～18h以及通孔导体v1～v9的材料包含金属氧化物，所以线圈导体层18a～18h以及通孔导体v1～v9的烧制时的收缩起始温度升高。因此，线圈导体层18a～18h以及通孔导体v1～v9的收缩起始温度与绝缘体层16a～16o的收缩起始温度接近。其结果，能够抑制线圈导体层18a～18h以及通孔导体v1～v9比绝缘体层16a～16o先收缩，而妨碍绝缘体层16a～16o的烧结。由此，能够抑制绝缘体层16a～16o的空隙面积率产生差别，而能够抑制层叠体12的强度的差别。其结果，威布尔图的情况下的破坏概率＝1％时的抗弯强度的值上升。
本申请发明者为了进一步明确上述电子部件10a所起到的效果，进行了以下说明的实验。首先，本申请发明者将样本28至样本30各制作了30个。在样本28至样本30中，仅进行了预压接而未进行正式压接。预压接时的压力为100kgf/cm2。另外，在样本28至样本30中，向导电性浆料中混合的Al2O3的比例发生了变化。此外，烧制温度均为890℃。
样本28至样本30的尺寸如下。
左右方向的长度：0.6mm
前后方向的长度：0.3mm
上下方向的长度：0.3mm
另外，样本28至样本30中的线圈L的匝数是30匝。另外，作为目标的阻抗特性的值在100MHz下设定为1200Ω(公差±10％)。
在以上那样的样本28至样本30中，测定了侧面间隙A1的空隙面积率P1以及层间部A2的空隙面积率P2。而且，在样本28至样本30中，测定了抗弯强度。而且，在样本28至样本30中，测定了第一弯曲试验以及第二弯曲试验。
(第二弯曲试验)
将30个样品安装于基板厚0.8mm的玻璃环氧基板，并使用推杆从中央部背面向表面方向按压该基板，从而使其弯曲到3.0mm，并保持了30秒。
表4是示有实验结果的表。
[表4]
【表4】
根据表4可知，在使用了包含Al2O3的导电性浆料的样本29以及样本30中，与使用了不包含Al2O3的导电性浆料的样本28相比，抗弯强度升高。另外，对于使用了不包含Al2O3的导电性浆料的样本28而言，在第一弯曲试验中被判定为合格品，在第二弯曲试验中被判定为不合格品，相对于此，对于使用了包含Al2O3的导电性浆料的样本29以及样本30而言，在第一弯曲试验以及第二弯曲试验双方都被判定为合格品。由此可知，由于线圈导体层18a～18h包含Al2O3(金属氧化物的一个例子)，所以层叠体12的强度提高。此外，在本变形例的电子部件10a中，作为金属氧化物使用了Al2O3(氧化铝)，但对于氧化锌、氧化锡、氧化镍、氧化铜、氧化铁以及氧化钙等金属氧化物也能够得到相同的效果。
(第二变形例)
以下，对本发明的第二变形例的电子部件10b进行说明。电子部件10b在对基底电极实施镀Ni以及镀Sn之前使层叠体12含浸环氧树脂，并使环氧树脂固化的点，与电子部件10不同。因此，电子部件10b的层叠体12的空隙填充有环氧树脂。此外，也可以使用环氧树脂以外的树脂。另外，由于电子部件10b的结构与电子部件10的结构相同，所以省略说明。
根据电子部件10b，能够起到与电子部件10相同的作用效果。而且，在电子部件10b中，由于空隙被环氧树脂填充，所以层叠体12的强度提高。并且，即使填充环氧树脂也能够抑制阻抗特性的值降低。
本申请发明者为了进一步明确上述电子部件10b所起到的效果，进行了以下说明的实验。首先，本申请发明者将样本31至样本33各制作了30个。样本31至样本33分别是在样本3、12、21中含浸环氧树脂，并使其固化了的样本。
在以上那样的样本31至样本33中，测定了侧面间隙A1的空隙面积率P1以及层间部A2的空隙面积率P2。另外，在样本31至样本33中，测定了100MHz的阻抗特性。而且，在样本31至样本33中，测定了抗弯强度。而且，在样本31至样本33中，进行了第一弯曲试验以及第三弯曲试验。
表5是示有实验结果的表。
(第三弯曲试验)
将30个样品安装于基板厚1.6mm的玻璃环氧基板，并使用推杆从中央部背面向表面方向按压该基板，从而使其弯曲到2.0mm，并保持了30秒。
[表5]
【表5】
根据表5可知，在填充了环氧树脂的样本31至样本33中，与未填充环氧树脂的样本3、12、21相比，抗弯强度升高。另外，对于未填充环氧树脂的样本21而言，在第一弯曲试验中被判定为合格品，在第三弯曲试验中被判定为不合格品，相对于此，对于填充了环氧树脂的样本31而言，在第一弯曲试验以及第三弯曲试验双方中都被判定为合格品。由此可知，通过向层叠体12填充环氧树脂，层叠体12的强度提高。
另外，由于向样本3、12填充了树脂的样本31、32的层间部A2的空隙面积率P2处于0.7％以上8.0％以下的范围外，所以通过填充树脂，阻抗特性的值降低了10％以上。
另一方面，由于在样本21中，层间部A2的空隙面积率P2处于0.7％以上8.0％以下的范围，所以即使像样本33那样填充环氧树脂也能够将阻抗的降低抑制在4％以下。
阻抗特性的值不降低是因为：由于层间部A2的空隙面积率P2小到0.7％以上8.0％以下，所以含浸的树脂难以进入到线圈导体层与其周围的绝缘体层的界面，而能够保持线圈导体层与其周围的绝缘体层的界面的结合中断的状态。
(第三变形例)
以下，参照附图对本发明的第三变形例的电子部件进行说明。图6是第三变形例的电子部件10c的外观立体图。图7是电子部件10c的层叠体112的分解立体图。以下，将电子部件10c的层叠方向定义为上下方向，将在从上侧俯视电子部件10c时，长边延伸的方向定义为左右方向，将短边延伸的方向定义为前后方向。上下方向、前后方向以及左右方向相互正交。
电子部件10与电子部件10c的不同点是外部电极114a、114b与线圈L的位置关系。更详细而言，在电子部件10中，线圈L呈沿左右方向行进并且卷绕的螺旋状，具有所谓的横向绕线结构。而且，外部电极14a、14b设置于层叠体12的左右方向的两侧。
另一方面，如图6以及图7所示，在电子部件10c中，线圈L呈沿上下方向行进并且卷绕的螺旋状，具有所谓的纵向绕组结构。而且，外部电极114a、114b设置于层叠体112的左右方向的两侧。以以下的不同点为中心，对电子部件10c进行说明。
如图6以及图7所示，电子部件10c具备层叠体112、线圈L、外部电极114a、114b以及连接导体层120a、120b。层叠体112呈长方体状，如图7所示，以从上侧到下侧依次排列的方式层叠绝缘体层116a～116m而构成。由于绝缘体层116a～116m与绝缘体层16a～16o相同，所以省略以上的说明。
外部电极114a、114b分别设置于与层叠方向正交的左右方向的两侧的面。此外，由于外部电极114a、114b的其它的结构与外部电极14a、14b相同，所以省略说明。
如图7所示，线圈L包含线圈导体层118a～118g以及通孔导体v11～v16。线圈导体层118a～118g分别设置在绝缘体层116d～116j的表面上。线圈导体层118a～118g在呈将框状的长方形切掉1边的形状的点上，与线圈导体层18a～18h不同。但是，由于线圈导体层118a～118g的其它的结构与线圈导体层18a～18h相同，所以省略说明。以下，在从上侧俯视时，将线圈导体层118a～118g的顺时针方向的上游侧的端部称为上游端，将线圈导体层118a～118g的顺时针方向的下游侧的端部称为下游端。
通孔导体v11沿上下方向贯通绝缘体层116d，连接线圈导体层118a的下游端与线圈导体层118b的上游端。通孔导体v12沿上下方向贯通绝缘体层116e，连接线圈导体层118b的下游端与线圈导体层118c的上游端。通孔导体v13沿上下方向贯通绝缘体层116f，连接线圈导体层118c的下游端与线圈导体层118d的上游端。通孔导体v14沿上下方向贯通绝缘体层116g，连接线圈导体层118d的下游端与线圈导体层118e的上游端。通孔导体v15沿上下方向贯通绝缘体层116h，连接线圈导体层118e的下游端与线圈导体层118f的上游端。通孔导体v16沿上下方向贯通绝缘体层116i，连接线圈导体层118f的下游端与线圈导体层118g的上游端。
连接导体层120a连接线圈导体层118a的上游端与外部电极114a。连接导体层120b连接线圈导体层118g的下游端与外部电极114b。
线圈导体层118a～118g、连接导体层120a、120b以及通孔导体v11～v16例如由以Ag为主要成分的导电性浆料制作而成。
如以上那样的线圈L在从上侧俯视时呈沿顺时针方向卷绕并且从上侧行进到下侧的螺旋状。
在这里，在电子部件10c中，侧面间隙A1的空隙面积率P1是9.0％以上20.0％以下，层间部A2的空隙面积率P2是0％以上8.0％以下，更为优选是0.7％以上7.7％以下。
此外，由于电子部件10c的制造方法与电子部件10的制造方法相同，所以省略说明。
根据如上所述构成的电子部件10c，起到与电子部件10相同的作用效果。
本申请发明者为了进一步明确电子部件10c所起到的效果，进行了以下说明的实验。首先，本申请发明者将样本34至样本36各制作了30个。在样本34中，进行了预压接以及正式压接。正式压接时的压力为1000kgf/cm2。预压接时的压力为100kgf/cm2。在样本34中，将烧制温度设为870℃。在样本35中，进行了预压接以及正式压接。正式压接时的压力为400kgf/cm2。预压接时的压力为100kgf/cm2。在样本35中，将烧制温度设为880℃。在样本36中，仅进行了预压接而未进行正式压接。预压接时的压力为100kgf/cm2。在样本36中，将烧制温度设为890℃。
样本34至样本36的尺寸如下。
左右方向的长度：0.4mm
前后方向的长度：0.2mm
上下方向的长度：0.2mm
另外，样本34至样本36中的线圈L的匝数是30匝。另外，作为目标的阻抗特性的值在100MHz下设定为120Ω(公差±10％)。
在如以上那样的样本34至样本36中，测定了侧面间隙A1的空隙面积率P1以及层间部A2的空隙面积率P2。另外，在样本34至样本36中，测定了100MHz下的阻抗特性。而且，在样本34至样本36中，测定了抗弯强度。而且，在样本34至样本36中，进行了第二、第四弯曲试验。
表6是示有实验结果的表。
(第四弯曲试验)
将30个样品安装于基板厚1.6mm的玻璃环氧基板，并使用推杆从中央部背面向表面方向按压该基板，从而使其弯曲到3.0mm，并保持了30秒。
[表6]
【表6】
根据表6，在样本34至样本36中，也是在空隙面积率P1是9.0％以上20.0％以下，并且空隙面积率P2是0.7％以上8.0％以下的情况下，能够缓和内部应力并且提高层叠体12的强度。
本发明的电子部件及其制造方法并不局限于上述电子部件10、10a～10c及其制造方法，能够在其主旨的范围内进行变更。
另外，也可以使电子部件10、10a～10c及其制造方法的各构成任意地组合。
此外，在电子部件10、10a～10c的制造方法中，通过在对基底电极实施镀Ni以及镀Sn之前将层叠体12浸渍于酸性溶液，来缓和内部应力。然而，也可以通过将层叠体12浸渍于用于形成外部电极14a、14b、114a、114b(更准确而言用于对基底电极实施镀Ni以及镀Sn)的酸性的电镀液，来缓和内部应力。
如上所述，本发明对电子部件及其制造方法有用，特别是在能够缓和内部应力并且提高层叠体的强度方面优异。
附图标记的说明：10、10a～10c…电子部件；12、112…层叠体；14a、14b、114a、114b…外部电极；16a～16o、116a～116m…绝缘体层；18a～18h、118a～118g…线圈导体层；A1…侧面间隙；A2…层间部；L…线圈；R…轨道。

Claims (13)

1.一种电子部件，其特征在于，具备：
层叠体，在层叠方向层叠包含铁氧体陶瓷的多个绝缘体层而构成上述层叠体；和
线圈，是通过包含Ag且设置在上述绝缘体层上的多个线圈导体层与在上述层叠方向贯通上述绝缘体层的至少1个以上的通孔导体而构成的线圈，上述线圈呈卷绕且沿该层叠方向行进的螺旋状，
在从上述层叠方向俯视时，上述多个线圈导体层重叠而形成的环状的轨道的外周侧的外缘和上述层叠体的外缘夹着的侧面间隙的第一空隙面积率是9.0％以上20.0％以下，
被两个上述线圈导体层从上述层叠方向夹着的部分的第二空隙面积率是8.0％以下。
2.根据权利要求1所述的电子部件，其特征在于，
上述第一空隙面积率与上述第二空隙面积率的差是4.0％以上。
3.根据权利要求1或2所述的电子部件，其特征在于，
上述绝缘体层包含NiCuZn系铁氧体陶瓷。
4.根据权利要求1～3中任一项所述的电子部件，其特征在于，
上述线圈导体层包含金属氧化物。
5.根据权利要求4所述的电子部件，其特征在于，
上述金属氧化物包含氧化铝、氧化锌、氧化锡、氧化镍、氧化铜、氧化铁或者氧化钙中的至少任意一个。
6.根据权利要求1～5中任一项所述的电子部件，其特征在于，
形成于上述层叠体的空隙被填充树脂。
7.根据权利要求1～6中任一项所述的电子部件，其特征在于，还具备：
第一外部电极，其设置于上述层叠体的上述层叠方向的一侧的面；和
第二外部电极，其设置于上述层叠体的上述层叠方向的另一侧的面。
8.根据权利要求1～6中任一项所述的电子部件，其特征在于，还具备：
第一外部电极，其设置于上述层叠体的与上述层叠方向正交的正交方向的一侧的面；和
第二外部电极，其设置于上述层叠体的上述正交方向的另一侧的面。
9.一种电子部件的制造方法，是具备层叠体和线圈的电子部件的制造方法，在层叠方向层叠包含铁氧体陶瓷的多个绝缘体层而构成上述层叠体，上述线圈是通过包含Ag且设置在上述绝缘体层上的多个线圈导体层与在上述层叠方向贯通上述绝缘体层的至少1个以上的通孔导体而构成的线圈，上述线圈呈卷绕且沿该层叠方向行进的螺旋状，
上述电子部件的制造方法的特征在于，具备：
在多个母绝缘体层形成上述多个线圈导体层以及上述至少1个以上的通孔导体的导体形成工序；
对形成有上述线圈导体层以及上述通孔导体的上述多个母绝缘体层进行逐片地层叠以及压接而得到母层叠体的层叠工序；
将上述母层叠体分割为多个上述层叠体的分割工序；
对上述层叠体进行烧制的烧制工序；以及
使酸性溶液浸透到烧制后的上述层叠体内的浸透工序，
在上述层叠工序后不对上述母层叠体进行压接。
10.一种电子部件的制造方法，是具备层叠体和线圈的电子部件的制造方法，在层叠方向层叠包含铁氧体陶瓷的多个绝缘体层而构成上述层叠体，上述线圈是通过包含Ag且设置在上述绝缘体层上的多个线圈导体层与在上述层叠方向贯通上述绝缘体层的至少1个以上的通孔导体而构成的线圈，上述线圈呈卷绕且沿该层叠方向行进的螺旋状，
上述电子部件的制造方法的特征在于，具备：
在多个母绝缘体层形成上述多个线圈导体层以及上述至少1个以上的通孔导体的导体形成工序；
对形成有上述线圈导体层以及上述通孔导体的上述多个母绝缘体层进行逐片地层叠以及压接而得到母层叠体的层叠工序；
以400kgf/cm2以下的压力压接上述母层叠体的压接工序；
将上述母层叠体分割为多个上述层叠体的分割工序；
对上述层叠体进行烧制的烧制工序；以及
使酸性溶液浸透到烧制后的上述层叠体中的浸透工序。
11.根据权利要求9或10所述的电子部件的制造方法，其特征在于，
上述电子部件还具备外部电极，
在上述浸透工序中，使用于形成上述外部电极的酸性的电镀液浸透。
12.根据权利要求9～11中任一项所述的电子部件的制造方法，其特征在于，
在上述浸透工序中，使上述酸性溶液经由在从上述层叠方向俯视时上述多个线圈导体层重叠而形成的环状的轨道的外周侧的外缘和上述层叠体的外缘夹着的侧面间隙，浸透到上述多个线圈导体层与上述多个线圈导体层的周围的上述绝缘体层的界面。
13.根据权利要求12所述的电子部件的制造方法，其特征在于，
在上述浸透工序中，通过上述酸性溶液切断上述多个线圈导体层与上述多个线圈导体层的周围的上述绝缘体层的界面的结合。
CN201610245027.6A 2015-04-27 2016-04-19 电子部件及其制造方法 Active CN106098295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-090710 2015-04-27
JP2015090710A JP6398857B2 (ja) 2015-04-27 2015-04-27 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
CN106098295A true CN106098295A (zh) 2016-11-09
CN106098295B CN106098295B (zh) 2019-04-05

Family

ID=57146868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610245027.6A Active CN106098295B (zh) 2015-04-27 2016-04-19 电子部件及其制造方法

Country Status (4)

Country Link
US (1) US10256029B2 (zh)
JP (1) JP6398857B2 (zh)
KR (1) KR101864931B1 (zh)
CN (1) CN106098295B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461251A (zh) * 2017-02-22 2018-08-28 Tdk株式会社 电子部件
CN109887707A (zh) * 2017-11-27 2019-06-14 株式会社村田制作所 层叠型线圈部件
CN110875123A (zh) * 2018-08-29 2020-03-10 株式会社村田制作所 层叠线圈部件以及层叠线圈部件的制造方法
CN112331444A (zh) * 2019-08-05 2021-02-05 株式会社村田制作所 线圈部件
CN112331445A (zh) * 2019-08-05 2021-02-05 株式会社村田制作所 线圈部件
CN113433133A (zh) * 2020-03-23 2021-09-24 株式会社东芝 压接判定方法
CN113053621B (zh) * 2019-12-27 2024-03-22 株式会社村田制作所 层叠线圈部件以及设计方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6914617B2 (ja) * 2016-05-11 2021-08-04 Tdk株式会社 積層コイル部品
JP6489097B2 (ja) 2016-10-31 2019-03-27 株式会社村田製作所 電子部品
US10984939B2 (en) * 2017-01-30 2021-04-20 Tdk Corporation Multilayer coil component
KR102502340B1 (ko) * 2017-12-07 2023-02-22 삼성전기주식회사 코일 부품
US11325833B2 (en) 2019-03-04 2022-05-10 Honda Motor Co., Ltd. Composite yarn and method of making a carbon nanotube composite yarn
JP7215327B2 (ja) * 2019-05-24 2023-01-31 株式会社村田製作所 積層型コイル部品
JP7484643B2 (ja) 2020-10-07 2024-05-16 株式会社村田製作所 コイル部品
JP7352200B2 (ja) 2021-03-29 2023-09-28 株式会社村田製作所 インダクタ部品

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159056A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 積層セラミック電子部品
JP2007284297A (ja) * 2006-04-18 2007-11-01 Matsushita Electric Ind Co Ltd グリーンシート、これを用いた多層基板およびその製造方法
CN101651007A (zh) * 2008-08-06 2010-02-17 株式会社村田制作所 层叠线圈器件及其制造方法
CN101821822A (zh) * 2008-09-24 2010-09-01 株式会社村田制作所 叠层线圈零件
CN101952911A (zh) * 2007-09-14 2011-01-19 株式会社村田制作所 叠层线圈零件及其制造方法
CN102007551A (zh) * 2008-04-28 2011-04-06 株式会社村田制作所 层叠线圈部件及其制造方法
CN102132363A (zh) * 2008-09-04 2011-07-20 株式会社村田制作所 层叠线圈部件及其制造方法
CN103814419A (zh) * 2011-09-15 2014-05-21 松下电器产业株式会社 共模噪声滤波器以及其制造方法
CN103827991A (zh) * 2011-09-07 2014-05-28 Tdk株式会社 层叠型线圈部件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736802B2 (ja) * 2002-11-25 2006-01-18 Ｔｄｋ株式会社 導電性組成物とセラミック電子部品
JP2005005408A (ja) * 2003-06-10 2005-01-06 Koa Corp 積層セラミック複合部品の製造方法
JP4281489B2 (ja) * 2003-09-17 2009-06-17 株式会社村田製作所 積層セラミック電子部品の製造方法
CN101473388B (zh) * 2006-06-20 2011-11-16 株式会社村田制作所 层叠线圈器件
JP5245645B2 (ja) * 2008-08-25 2013-07-24 株式会社村田製作所 積層型コイル部品の製造方法
JP2010206089A (ja) * 2009-03-05 2010-09-16 Murata Mfg Co Ltd 電子部品
JP2010245088A (ja) * 2009-04-01 2010-10-28 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP5163687B2 (ja) 2010-04-30 2013-03-13 株式会社村田製作所 感光性導電ペースト、それを用いた積層型電子部品の製造方法、および積層型電子部品
JP5293704B2 (ja) * 2010-08-27 2013-09-18 Ｔｄｋ株式会社 コイル部品
JP6065439B2 (ja) 2012-07-26 2017-01-25 株式会社村田製作所 積層コイル部品およびその製造方法
KR101792275B1 (ko) * 2012-08-22 2017-11-01 삼성전기주식회사 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
JP2014063782A (ja) 2012-09-20 2014-04-10 Murata Mfg Co Ltd コイル素子、および、コイル素子の製造方法
JP6000314B2 (ja) * 2013-10-22 2016-09-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ電子部品及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159056A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 積層セラミック電子部品
JP2007284297A (ja) * 2006-04-18 2007-11-01 Matsushita Electric Ind Co Ltd グリーンシート、これを用いた多層基板およびその製造方法
CN101952911A (zh) * 2007-09-14 2011-01-19 株式会社村田制作所 叠层线圈零件及其制造方法
CN102007551A (zh) * 2008-04-28 2011-04-06 株式会社村田制作所 层叠线圈部件及其制造方法
CN101651007A (zh) * 2008-08-06 2010-02-17 株式会社村田制作所 层叠线圈器件及其制造方法
CN102132363A (zh) * 2008-09-04 2011-07-20 株式会社村田制作所 层叠线圈部件及其制造方法
CN101821822A (zh) * 2008-09-24 2010-09-01 株式会社村田制作所 叠层线圈零件
CN103827991A (zh) * 2011-09-07 2014-05-28 Tdk株式会社 层叠型线圈部件
CN103814419A (zh) * 2011-09-15 2014-05-21 松下电器产业株式会社 共模噪声滤波器以及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461251A (zh) * 2017-02-22 2018-08-28 Tdk株式会社 电子部件
CN108461251B (zh) * 2017-02-22 2020-10-09 Tdk株式会社 电子部件
CN109887707A (zh) * 2017-11-27 2019-06-14 株式会社村田制作所 层叠型线圈部件
CN110875123A (zh) * 2018-08-29 2020-03-10 株式会社村田制作所 层叠线圈部件以及层叠线圈部件的制造方法
CN112331444A (zh) * 2019-08-05 2021-02-05 株式会社村田制作所 线圈部件
CN112331445A (zh) * 2019-08-05 2021-02-05 株式会社村田制作所 线圈部件
CN112331444B (zh) * 2019-08-05 2023-02-10 株式会社村田制作所 线圈部件
CN113053621B (zh) * 2019-12-27 2024-03-22 株式会社村田制作所 层叠线圈部件以及设计方法
CN113433133A (zh) * 2020-03-23 2021-09-24 株式会社东芝 压接判定方法

Also Published As

Publication number Publication date
US20160314891A1 (en) 2016-10-27
KR101864931B1 (ko) 2018-07-04
CN106098295B (zh) 2019-04-05
US10256029B2 (en) 2019-04-09
KR20160127648A (ko) 2016-11-04
JP2016207939A (ja) 2016-12-08
JP6398857B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
CN106098295A (zh) 电子部件及其制造方法
JP5994933B2 (ja) 電子部品
TWI733759B (zh) 積層電感器
TWI438789B (zh) Laminated inductors
JP5382123B2 (ja) 積層コイル部品
CN101615499B (zh) 电子组件及其制造方法
JP2019140170A (ja) コモンモードチョークコイル
CN105453200B (zh) 层叠线圈
CN110033930A (zh) 层叠线圈部件
CN101950658A (zh) 电子元件及其制造方法
CN104036917A (zh) 层叠电感器
JP5473561B2 (ja) ガラスセラミック配線基板およびコイル内蔵ガラスセラミック配線基板ならびにガラスセラミック配線基板の製造方法
US9748034B2 (en) Laminated coil component
JP6708085B2 (ja) 電子部品
KR20080101771A (ko) 페라이트 페이스트, 및 적층형 세라믹 부품의 제조방법
JP6763366B2 (ja) コイル部品およびコイル部品の製造方法
JP7234959B2 (ja) コイル部品
US8143989B2 (en) Multilayer inductor
WO2014181756A1 (ja) 電子部品
JP7444128B2 (ja) フェライト磁器組成物及びコイル部品
JP7444146B2 (ja) コイル部品
JP7230837B2 (ja) 積層コイル部品
JP2022161321A (ja) コイル部品
US20180197664A1 (en) Resistance element and method for manufacturing the same
JP2012169446A (ja) 積層コイル部品及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant