KR20160127648A - 전자 부품 및 그 제조 방법 - Google Patents

전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20160127648A
KR20160127648A KR1020160046325A KR20160046325A KR20160127648A KR 20160127648 A KR20160127648 A KR 20160127648A KR 1020160046325 A KR1020160046325 A KR 1020160046325A KR 20160046325 A KR20160046325 A KR 20160046325A KR 20160127648 A KR20160127648 A KR 20160127648A
Authority
KR
South Korea
Prior art keywords
electronic component
coil conductor
laminate
layers
area ratio
Prior art date
Application number
KR1020160046325A
Other languages
English (en)
Other versions
KR101864931B1 (ko
Inventor
노리미치 오노자키
카오루 타치바나
미츠루 오다하라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160127648A publication Critical patent/KR20160127648A/ko
Application granted granted Critical
Publication of KR101864931B1 publication Critical patent/KR101864931B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H01F17/03—Fixed inductances of the signal type  without magnetic core with ceramic former
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H01F41/0233—Manufacturing of magnetic circuits made from sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Abstract

본 발명의 목적은, 내부 응력을 완화하면서, 적층체의 강도를 향상시킨다.
본 발명에 관한 전자 부품은, 페라이트 세라믹을 포함하는 복수의 절연체층이 적층 방향으로 적층되어 구성되어 있는 적층체와, Ag를 포함하고, 또한 절연체층 상에 설치되어 있는 복수의 코일 도체층과 절연체층을 적층 방향으로 관통하는 적어도 1 이상의 비아 홀 도체가 접속됨으로써 구성되어 있는 코일이며, 주회하면서 적층 방향으로 진행하는 나선 형상을 이루는 코일을 구비하고 있고, 적층 방향으로부터 평면에서 보았을 때에 복수의 코일 도체층이 겹쳐 형성되는 환상의 궤도의 외주측의 외연과 적층체의 외연에 끼워져 있는 사이드 갭에 있어서의 제1 포어 면적률은, 9.0％ 이상 20.0％ 이하이고, 2개의 코일 도체층에 의해 적층 방향으로부터 끼워져 있는 부분에 있어서의 제2 포어 면적률은, 8.0％ 이하인 것을 특징으로 한다.

Description

전자 부품 및 그 제조 방법 {ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 전자 부품 및 그 제조 방법에 관한 것으로, 더욱 특정적으로는, 코일을 구비한 전자 부품 및 그 제조 방법에 관한 것이다.
종래의 전자 부품에 관한 발명으로서, 특허문헌 1에 기재된 적층 코일 부품이 알려져 있다. 상기 적층 코일 부품은, 세라믹 적층체와 나선 형상 코일과 외부 전극을 구비하고 있다. 세라믹 적층체는, 자성체 세라믹층이 적층됨으로써 형성되어 있다. 나선 형상 코일은, 내부 도체를 층간 접속시킴으로써 형성되어 있다. 외부 전극은, 세라믹 적층체의 표면에 형성되어 있다. 또한, 세라믹 적층체의 사이드 갭부의 포어 면적률이 6％∼20％의 범위에 있다. 이에 의해, 외부 전극을 도금에 의해 형성할 때, 산성의 도금액이, 사이드 갭부를 통해 내부 도체와 그 주위의 자성체 세라믹의 계면에 도달하게 된다. 그 결과, 내부 도체와 그 주위의 자성체 세라믹의 계면의 결합이 절단된다.
이상과 같은 전자 부품에서는, 내부 도체와 그 주위의 자성체 세라믹의 계면의 결합이 절단되어 있으므로, 내부 도체와 자성체 세라믹층 사이에 소성 수축 거동이나 열팽창 계수의 차이로부터 발생하는 내부 응력이 완화된다.
그러나, 특허문헌 1에 기재된 적층 코일 부품에서는, 세라믹 적층체의 사이드 갭부 이외의 부분(예를 들어, 적층 방향으로부터 2개의 내부 전극에 끼워진 부분)의 포어 면적률도 높아진다고 추측된다. 그로 인해, 세라믹 적층체 전체의 포어 면적률이 높아져, 세라믹 적층체의 강도가 낮아지게 된다.
국제 공개 제2009/034824호
따라서, 본 발명의 목적은, 내부 응력을 완화하면서, 적층체의 강도를 향상시킬 수 있는 전자 부품 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 형태에 관한 전자 부품은, 페라이트 세라믹을 포함하는 복수의 절연체층이 적층 방향으로 적층되어 구성되어 있는 적층체와, Ag를 포함하고, 또한 상기 절연체층 상에 설치되어 있는 복수의 코일 도체층과 상기 절연체층을 상기 적층 방향으로 관통하는 적어도 1 이상의 비아 홀 도체가 접속됨으로써 구성되어 있는 코일이며, 주회하면서 상기 적층 방향으로 진행하는 나선 형상을 이루는 코일을 구비하고 있고, 상기 적층 방향으로부터 평면에서 보았을 때에 상기 복수의 코일 도체층이 겹쳐 형성되는 환상의 궤도의 외주측의 외연과 상기 적층체의 외연에 끼워져 있는 사이드 갭에 있어서의 제1 포어 면적률은, 9.0％ 이상 20.0％ 이하이고, 2개의 상기 코일 도체층에 의해 상기 적층 방향으로부터 끼워져 있는 부분에 있어서의 제2 포어 면적률은, 8.0％ 이하인 것을 특징으로 한다.
본 발명의 제1 형태에 관한 전자 부품의 제조 방법은, 페라이트 세라믹을 포함하는 복수의 절연체층이 적층 방향으로 적층되어 구성되어 있는 적층체와, Ag를 포함하고, 또한 상기 절연체층 상에 설치되어 있는 복수의 코일 도체층과 상기 절연체층을 상기 적층 방향으로 관통하는 적어도 1 이상의 비아 홀 도체가 접속됨으로써 구성되어 있는 코일이며, 주회하면서 상기 적층 방향으로 진행하는 나선 형상을 이루는 코일을 구비하고 있는 전자 부품의 제조 방법으로서, 복수의 마더 절연체층에 상기 복수의 코일 도체층 및 상기 적어도 1 이상의 비아 홀 도체를 형성하는 도체 형성 공정과, 상기 코일 도체층 및 상기 비아 홀 도체가 형성된 상기 복수의 마더 절연체층을 1매씩 적층 및 압착하여 마더 적층체를 얻는 적층 공정과, 상기 마더 적층체를 복수의 상기 적층체로 분할하는 분할 공정과, 상기 적층체를 소성하는 소성 공정과, 소성된 상기 적층체 내에 산성 용액을 침투시키는 침투 공정을 구비하고 있고, 상기 적층 공정 후에 있어서 상기 마더 적층체에 대해 압착을 행하지 않는 것을 특징으로 한다.
본 발명의 제2 형태에 관한 전자 부품의 제조 방법은, 페라이트 세라믹을 포함하는 복수의 절연체층이 적층 방향으로 적층되어 구성되어 있는 적층체와, Ag를 포함하고, 또한 상기 절연체층 상에 설치되어 있는 복수의 코일 도체층과 상기 절연체층을 상기 적층 방향으로 관통하는 적어도 1 이상의 비아 홀 도체가 접속됨으로써 구성되어 있는 코일이며, 주회하면서 상기 적층 방향으로 진행하는 나선 형상을 이루는 코일을 구비하고 있는 전자 부품의 제조 방법으로서, 복수의 마더 절연체층에 상기 복수의 코일 도체층 및 상기 적어도 1 이상의 비아 홀 도체를 형성하는 도체 형성 공정과, 상기 코일 도체층 및 상기 비아 홀 도체가 형성된 상기 복수의 마더 절연체층을 1매씩 적층 및 압착하여 마더 적층체를 얻는 적층 공정과, 400kgf/㎠ 이하의 압력으로 상기 마더 적층체를 압착하는 압착 공정과, 상기 마더 적층체를 복수의 상기 적층체로 분할하는 분할 공정과, 상기 적층체를 소성하는 소성 공정과, 소성된 상기 적층체 내에 산성 용액을 침투시키는 침투 공정을 구비하고 있는 것을 특징으로 한다.
본 발명에 따르면, 내부 응력을 완화하면서, 적층체의 강도를 향상시킬 수 있다.
도 1은 전자 부품(10)의 외관 사시도.
도 2는 전자 부품(10)의 적층체(12)의 분해 사시도.
도 3a는 도 1의 A-A에 있어서의 단면 구조도.
도 3b는 도 3a의 B-B에 있어서의 단면 구조도.
도 4a는 절연체층(16k, 16j)의 적층시의 단면 구조도.
도 4b는 절연체층(16k, 16j)의 적층시의 단면 구조도.
도 4c는 수렴 이온 빔 가공의 설명도.
도 5는 실험 결과를 나타낸 그래프.
도 6은 제3 변형예에 관한 전자 부품(10c)의 외관 사시도.
도 7은 전자 부품(10c)의 적층체(112)의 분해 사시도.
(전자 부품의 구조)
이하에, 본 발명의 일 실시 형태에 관한 전자 부품에 대해 도면을 참조하면서 설명한다. 도 1은, 전자 부품(10)의 외관 사시도이다. 도 2는, 전자 부품(10)의 적층체(12)의 분해 사시도이다. 이하에서는, 전자 부품(10)의 적층 방향을 좌우 방향이라고 정의하고, 전자 부품(10)을 좌측으로부터 평면에서 보았을 때, 2개의 변이 연장되는 방향을 각각 전후 방향 및 상하 방향이라고 정의한다. 상하 방향, 전후 방향 및 좌우 방향은 서로 직교하고 있다.
전자 부품(10)은, 도 1 및 도 2에 도시하는 바와 같이, 적층체(12), 코일(L) 및 외부 전극(14a, 14b)을 구비하고 있다. 적층체(12)는, 직육면체 형상을 이루고 있고, 도 2에 도시하는 바와 같이, 절연체층(16a∼16o)이 좌측으로부터 우측으로 이 순서로 배열되도록 적층됨으로써 구성되어 있다.
절연체층(16a∼16o)은, 좌측으로부터 평면에서 보았을 때에 정사각 형상을 이루고 있다. 단, 절연체층(16a∼16o)은 좌측으로부터 평면에서 보았을 때에 직사각 형상을 이루고 있어도 된다. 절연체층(16a∼16o)은, 페라이트 세라믹을 포함하고 있고, 본 실시 형태에서는, NiCuZn계 페라이트 세라믹을 포함하고 있다. 단, 절연체층(16a∼16o)의 재료는 이것에 한정되지 않는다. 이하에서는, 절연체층(16a∼16o)의 좌측의 주면을 표면이라고 칭하고, 절연체층(16a∼16o)의 우측의 주면을 이면이라고 칭한다.
외부 전극(14a)은, 적층체(12)의 좌측면 전체를 덮음과 함께, 적층체(12)의 상면, 하면, 전방면 및 후방면의 일부를 덮고 있다. 외부 전극(14b)은, 적층체(12)의 우측면 전체를 덮음과 함께, 적층체(12)의 상면, 하면, 전방면 및 후방면의 일부를 덮고 있다. 외부 전극(14a, 14b)은, 예를 들어 Ag를 주성분으로 하는 도전성 페이스트에 의해 하지 전극을 제작한 후에, 하지 전극 상에 Ni 도금 및 Sn 도금을 이 순서로 실시함으로써 제작된다. 단, 외부 전극(14a, 14b)의 형상 및 재료는 이것에 한정되지 않는다.
코일(L)은, 도 2에 도시하는 바와 같이, 코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)를 포함하고 있다. 코일 도체층(18a∼18h)은 각각, 절연체층(16d∼16k)의 표면 상에 설치되어 있다. 코일 도체층(18a∼18h)은, 프레임 형상의 정사각 형상의 한 변이 절결된 형상을 이루고 있고, 각진 U자형을 이루고 있다. 즉, 코일 도체층(18a∼18h)은 3/4턴의 길이를 갖고 있다. 또한, 코일 도체층(18a∼18h)은, 좌측으로부터 평면에서 보았을 때, 서로 겹쳐져 프레임 형상의 정사각 형상의 궤도(R)를 이루고 있다. 단, 코일 도체층(18a∼18h)의 길이나 형상은, 이것에 한정되지 않는다. 이하에서는, 좌측으로부터 평면에서 보았을 때, 코일 도체층(18a∼18h)의 반시계 방향의 상류측의 단부를 상류 단부라고 칭하고, 코일 도체층(18a∼18h)의 반시계 방향의 하류측의 단부를 하류 단부라고 칭한다.
비아 홀 도체(v1)는, 절연체층(16a∼16c)을 좌우 방향으로 관통하고 있고, 외부 전극(14a)과 코일 도체층(18a)의 상류 단부를 접속하고 있다. 비아 홀 도체(v2)는, 절연체층(16d)을 좌우 방향으로 관통하고 있고, 코일 도체층(18a)의 하류 단부와 코일 도체층(18b)의 상류 단부를 접속하고 있다. 비아 홀 도체(v3)는, 절연체층(16e)을 좌우 방향으로 관통하고 있고, 코일 도체층(18b)의 하류 단부와 코일 도체층(18c)의 상류 단부를 접속하고 있다. 비아 홀 도체(v4)는, 절연체층(16f)을 좌우 방향으로 관통하고 있고, 코일 도체층(18c)의 하류 단부와 코일 도체층(18d)의 상류 단부를 접속하고 있다. 비아 홀 도체(v5)는, 절연체층(16g)을 좌우 방향으로 관통하고 있고, 코일 도체층(18d)의 하류 단부와 코일 도체층(18e)의 상류 단부를 접속하고 있다. 비아 홀 도체(v6)는, 절연체층(16h)을 좌우 방향으로 관통하고 있고, 코일 도체층(18e)의 하류 단부와 코일 도체층(18f)의 상류 단부를 접속하고 있다. 비아 홀 도체(v7)는, 절연체층(16i)을 좌우 방향으로 관통하고 있고, 코일 도체층(18f)의 하류 단부와 코일 도체층(18g)의 상류 단부를 접속하고 있다. 비아 홀 도체(v8)는, 절연체층(16j)을 좌우 방향으로 관통하고 있고, 코일 도체층(18g)의 하류 단부와 코일 도체층(18h)의 상류 단부를 접속하고 있다. 비아 홀 도체(v9)는, 절연체층(16k∼16o)을 좌우 방향으로 관통하고 있고, 코일 도체층(18h)의 하류 단부와 외부 전극(14b)을 접속하고 있다.
코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)는, 예를 들어 Ag를 주성분으로 하는 도전성 페이스트에 의해 제작된다.
이상과 같은 코일(L)은, 좌측으로부터 평면에서 보았을 때에 반시계 방향의 주회하면서 좌측으로부터 우측으로 진행하는 나선 형상을 이루고 있다.
그런데, 전자 부품(10)은, 내부 응력을 완화하면서, 적층체(12)의 강도를 향상시키기 위해, 이하에 설명하는 구조를 갖는다. 도 3a는, 도 1의 A-A에 있어서의 단면 구조도이다. 도 3b는, 도 3a의 B-B에 있어서의 단면 구조도이다.
먼저, 적층체(12)의 각 부에 대해 정의한다. 코일 도체층(18a∼18h)이 겹쳐 형성되는 환상의 궤도를 궤도(R)라고 정의한다. 또한, 궤도(R)는, 정사각 형상의 프레임 형상을 이루고 있다. 궤도(R)의 외주측의 외연을 외연 C1이라고 정의하고, 궤도(R)의 내주측의 외연을 외연 C2라고 정의한다. 여기서, 적층체(12)에 있어서, 외연 C1과 적층체(12)의 외연에 끼워져 있는 영역을 사이드 갭(A1)이라고 정의한다. 사이드 갭(A1)의 좌측 단부는, 코일 도체층(18a)의 좌측의 주면이고, 사이드 갭(A1)의 우측 단부는, 코일 도체층(18h)의 우측의 주면이다.
또한, 코일 도체층(18a∼18h) 중 2개의 코일 도체층에 의해 좌우 방향으로부터 끼워져 있는 영역을 층간부(A2)라고 정의한다. 층간부(A2)는, 도 3b에 도시하는 바와 같이, 좌측으로부터 평면에서 보았을 때, 외연 C1과 외연 C2에 끼워진 영역이며, 궤도(R)와 일치한다. 층간부(A2)의 좌측 단부는, 절연체층(16d)의 표면이고, 층간부(A2)의 우측 단부는, 절연체층(16j)의 이면이다.
여기서, 사이드 갭(A1)의 포어 면적률 P1은, 9.0％ 이상 20.0％ 이하이다. 단, 적어도, 사이드 갭(A1)의 좌우 방향의 중앙에 있어서의 포어 면적률 P1이 9.0％ 이상 20.0％ 이하이면 된다. 사이드 갭(A1) 전체의 포어 면적률 P1이, 9.0％ 이상 20.0％ 이하인 것이 가장 바람직하다. 또한, 층간부(A2)의 포어 면적률 P2는, 0％ 이상 8.0％ 이하이고, 더욱 바람직하게는, 0.7％ 이상 7.7％ 이하이다. 단, 적어도, 적층체(12)의 좌우 방향의 중앙에 1번째로 가까운 코일 도체층과 2번째로 가까운 코일 도체층에 끼워진 부분의 포어 면적률 P2가 0％ 이상 8.0％ 이하이고, 더욱 바람직하게는, 0.7％ 이상 7.7％ 이하이면 된다. 층간부(A2) 전체의 포어 면적률 P2는, 0％ 이상 8.0％ 이하이고, 0.7％ 이상 7.7％ 이하인 것이 특히 바람직하다. 또한, 포어 면적률 P1과 포어 면적률 P2의 차는, 4.0％ 이상인 것이 바람직하다. 포어 면적률이라 함은, 적층체(12)의 단면에 있어서, 단위 면적의 단면에 대해 포어(공공)가 차지하는 면적의 비율이다. 포어라 함은, 절연체 내에 형성되고, 절연체의 재료가 존재하지 않는 공간이다.
(전자 부품의 제조 방법)
이하에, 전자 부품(10)의 제조 방법에 대해 도면을 참조하면서 설명한다. 도 4a 및 도 4b는, 절연체층(16k, 16j)의 적층시의 단면 구조도이다.
먼저, 절연체층(16a∼16o)이 될 세라믹 그린 시트(216a∼216o)(마더 절연체층의 일례)를 준비한다. 구체적으로는, 48mol％의 산화제2철(Fe2O3), 29.5mol％의 산화아연(ZnO), 14.5mol％의 산화니켈(NiO) 및 7.7mol％의 산화구리(CuO)를 원재료로서 볼 밀에 투입하고, 습식 조합을 행한다. 얻어진 혼합물을 건조하고 나서 분쇄하고, 얻어진 분말을 700℃에서 2시간 가소(calcine)한다. 얻어진 가소 분말을 볼 밀로 16시간에 걸쳐 습식 분쇄한 후, 건조하고 나서 해쇄하여, 페라이트 세라믹 분말을 얻는다.
이 페라이트 세라믹 분말에 대해 결합제(아세트산 비닐, 수용성 아크릴 등)와 가소제, 습윤재 및 분산제를 첨가하여 볼 밀로 혼합을 행하고, 그 후, 감압에 의해 탈포를 행한다. 얻어진 세라믹 슬러리를 닥터 블레이드법에 의해, 캐리어 시트 상에 시트 형상으로 형성하여 건조시켜, 절연체층(16a∼16o)이 될 세라믹 그린 시트(216a∼216o)를 제작한다. 세라믹 그린 시트(216a∼216o)의 두께는, 13.0㎛이다.
다음으로, 절연체층(16a∼16o)이 될 세라믹 그린 시트(216a∼216o) 각각에, 비아 홀 도체(v1∼v9)를 형성한다. 구체적으로는, 절연체층(16a∼16o)이 될 세라믹 그린 시트(216a∼216o)에 레이저 빔을 조사하여 비아 홀을 형성한다. 또한, 비아 홀에 대해 Ag, Pd, Cu, Au나 이들 합금 등의 도전성 재료로 이루어지는 페이스트를 인쇄 도포 등의 방법에 의해 충전하여, 비아 홀 도체(v1∼v9)를 형성한다.
다음으로, 절연체층(16a∼16o)이 될 세라믹 그린 시트(216a∼216o) 상에 도전성 페이스트를 스크린 인쇄법이나 포토리소그래피법 등의 방법으로 도포함으로써, 코일 도체층(18a∼18h)을 형성한다. 도전성 페이스트는, 예를 들어 Ag에, 바니시 및 용제가 첨가된 것이다. 또한, 코일 도체층(18a∼18h)을 형성하는 공정과 비아 홀에 대해 도전성 재료로 이루어지는 페이스트를 충전하는 공정은, 동일한 공정에 있어서 행해져도 된다.
다음으로, 절연체층(16a∼16o)이 될 세라믹 그린 시트(216a∼216o)를 적층하여 미소성의 마더 적층체를 얻는다. 구체적으로는, 도 4a 및 도 4b에 도시하는 바와 같이, 절연체층(16a∼16o)이 될 세라믹 그린 시트(216a∼216o)를 1매씩 적층 및 가압착한다. 가압착 조건은, 예를 들어 100kgf/㎠의 압력 및 3초간 내지 30초간 정도의 시간이다. 도 4a에 도시하는 바와 같이, 코일 도체층(18g, 18h)이 설치되어 있는 부분의 좌우 방향의 두께는, 코일 도체층(18g, 18h)이 설치되어 있지 않은 부분의 좌우 방향의 두께보다 크다. 따라서, 도 4b에 도시하는 바와 같이, 코일 도체층(18g, 18h)이 설치된 세라믹 그린 시트(216j, 216k)가 가압착되면, 코일 도체층(18g, 18h)이 설치되어 있지 않은 사이드 갭(A1) 및 영역(A3)에서는, 코일 도체층(18g, 18h)이 설치되어 있는 층간부(A2)보다도 약하게 압착된다. 그로 인해, 사이드 갭(A1) 및 영역(A3)에 있어서의 세라믹 그린 시트의 재료의 밀도는, 층간부(A2)에 있어서의 세라믹 그린 시트의 재료의 밀도보다도 낮아진다. 이후, 미소성의 마더 적층체에 대해 본 압착을 실시하지 않는다. 단, 필요에 따라서, 400kgf/㎠ 이하의 약한 압력으로 마더 적층체에 대해 본 압착을 실시해도 된다.
다음으로, 마더 적층체를 복수의 적층체(12)로 분할한다. 구체적으로는, 마더 적층체를 커트 날에 의해 소정 치수의 복수의 적층체(12)로 커트한다. 이에 의해 미소성의 적층체(12)가 얻어진다.
다음으로, 미소성의 적층체(12)에, 탈바인더 처리 및 소성을 행한다. 사이드 갭(A1) 및 영역(A3)에 있어서의 세라믹 그린 시트(216a∼216o)의 재료의 밀도는, 층간부(A2)에 있어서의 세라믹 그린 시트(216a∼216o)의 재료의 밀도보다도 낮게 되어 있다. 그 결과, 사이드 갭(A1) 및 영역(A3)의 포어 면적률은, 층간부(A2)의 포어 면적률보다도 커진다. 구체적으로는, 사이드 갭(A1) 및 영역(A3)의 포어 면적률 P1은, 9.0％ 이상 20.0％ 이하로 된다. 또한, 층간부(A2)의 포어 면적률 P2는, 0.7％ 이상 8.0％ 이하로 된다. 탈바인더 처리 및 소성의 조건에 대해서는, 후술한다.
이상의 공정에 의해, 소성된 적층체(12)가 얻어진다. 적층체(12)에 배럴 가공을 실시하여, 모따기를 행한다. 그 후, Ag를 주성분으로 하는 도전성 재료로 이루어지는 전극 페이스트를, 적층체(12)의 표면에 도포한다. 그리고, 도포한 전극 페이스트를 약 750℃의 온도에서 60분간의 조건으로 베이킹한다. 이에 의해, 외부 전극(14a, 14b)의 하지 전극이 형성된다.
다음으로, NiCl2 용액(산성 용액의 일례)에 적층체(12)를 침지시킨다. 이에 의해, NiCl2 용액이 사이드 갭(A1)을 통해 코일 도체층(18a∼18h)과 코일 도체층(18a∼18h)의 주위의 절연체층(16c∼16l)의 계면까지 침투한다. 그 결과, 코일 도체층(18a∼18h)과 코일 도체층(18a∼18h)의 주위의 절연체층(16c∼16l)의 계면의 결합이 NiCl2 용액에 의해 절단된다.
마지막으로, 하지 전극의 표면에, Ni 도금을 실시한 후에, Sn 도금을 실시함으로써, 외부 전극(14a, 14b)을 형성한다. 이상의 공정을 거쳐, 도 1에 도시하는 바와 같은 전자 부품(10)이 완성된다.
(효과)
이상과 같이 구성된 전자 부품(10)에 의하면, 내부 응력의 완화가 도모된다. 더욱 상세하게는, 사이드 갭(A1)의 포어 면적률 P1은, 9.0％ 이상 20.0％ 이하이다. 따라서, 적층체(12)를 NiCl2 용액에 침지하였을 때, NiCl2 용액이 사이드 갭(A1)을 통해 코일 도체층(18a∼18h)과 코일 도체층(18a∼18h)의 주위의 절연체층(16c∼16l)의 계면까지 침투한다. 그 결과, 코일 도체층(18a∼18h)과 코일 도체층(18a∼18h)의 주위의 절연체층(16c∼16l)의 계면의 결합이 NiCl2 용액에 의해 절단된다. 즉, 코일 도체층(18a∼18h)과 절연체층(16c∼16l)이 접촉하고 있지만, 고착되어 있지 않다. 이에 의해, 코일 도체층(18a∼18h)과 절연체층(16c∼16l) 사이에 발생하는 내부 응력이 완화된다. 그 결과, 절연체층(16c∼16l)에 응력이 가해지는 것에 의한 투자율의 변화 등이 억제되게 된다.
또한, 전자 부품(10)에서는, 층간부(A2)의 포어 면적률 P2는, 0.7％ 이상 8.0％ 이하이다. 이에 의해, 후술하는 실험 결과로부터도 알 수 있는 바와 같이, 적층체(12)의 강도가 향상된다.
(실험)
본원 발명자는, 전자 부품(10)이 발휘하는 효과를 더욱 명확하게 하기 위해, 이하에 설명하는 실험을 행하였다. 먼저, 본원 발명자는, 샘플 1 내지 샘플 27을 30개씩 제작하였다. 샘플 1 내지 샘플 9에서는, 가압착 및 본 압착을 행하였다. 가압착시의 압력은, 100kgf/㎠로 하였다. 본 압착시의 압력은, 1000kgf/㎠로 하였다. 샘플 1 내지 샘플 9에서는, 소성 온도의 최고 온도(이하, 단순히 소성 온도라고 칭함)를 850℃로부터 910℃까지 변화시켰다. 샘플 10 내지 샘플 18에서는, 가압착 및 본 압착을 행하였다. 가압착시의 압력은, 100kgf/㎠로 하였다. 본 압착시의 압력은, 400kgf/㎠로 하였다. 샘플 10 내지 샘플 18에서는, 소성 온도를 860℃로부터 920℃까지 변화시켰다. 샘플 19 내지 샘플 27에서는, 가압착만을 행하고 본 압착은 행하지 않았다. 가압착시의 압력은, 100kgf/㎠로 하였다. 샘플 19 내지 샘플 27에서는, 소성 온도를 870℃로부터 930℃까지 변화시켰다.
샘플 1 내지 샘플 27의 사이즈는 이하와 같다.
좌우 방향의 길이: 0.6㎜
전후 방향의 길이: 0.3㎜
상하 방향의 길이: 0.3㎜
또한, 샘플 1 내지 샘플 27에 있어서의 코일(L)의 턴수는, 30턴이다. 또한, 목표로 하는 임피던스 특성의 값은 100㎒에 있어서 1200Ω(공차±10％)으로 설정하였다.
이상과 같은 샘플 1 내지 샘플 27에 있어서, 사이드 갭(A1)의 포어 면적률 P1 및 층간부(A2)의 포어 면적률 P2를 측정하였다. 또한, 샘플 1 내지 샘플 27에 있어서, 100㎒에 있어서의 임피던스 특성을 측정하였다. 또한, 샘플 1 내지 샘플 27에 있어서, 항절 강도를 측정하였다. 또한, 샘플 1 내지 샘플 27에 있어서, 제1 휨 시험을 행하였다. 이하에, 각 측정의 상세에 대해 설명한다.
(a) 포어 면적률의 측정
적층체(12)의 전후 방향에 수직한 단면을 경면 연마하고, 수렴 이온 빔 가공(FIB 가공)한 면을 주사 전자 현미경(SEM)에 의해 관찰하고, 소결 후의 적층체(12)의 포어 면적률을 측정하였다.
구체적으로는, 화상 처리 소프트웨어 「A조쿤(A像くん)」에 의해 포어 면적률을 측정하였다. 그 구체적인, 측정 방법은, 이하와 같다.
FIB 장치 : SII제 SMI3050R
SEM(주사 전자 현미경) : 히타치 하이테크제 S-4800
A조쿤(화상 처리 소프트웨어) : 아사히 가세이제
<수렴 이온 빔 가공(FIB 가공)>
도 4c는, 수렴 이온 빔 가공의 설명도이다. 도 4c에 도시하는 바와 같이, 경면 연마한 샘플의 연마면에 대해 입사각 5°로 FIB 가공을 행하였다.
<주사 전자 현미경(SEM)에 의한 관찰>
SEM 관찰은, 이하의 조건에서 행하였다.
가속 전압 : 5kV
시료 경사 : 5°
신호 : 2차 전자
코팅 : Pt
배율 : 5000배
<포어 면적률의 산출>
포어 면적률은, 이하의 방법으로 구하였다.
a) 계측 범위를 정한다. 지나치게 작으면 측정 개소에 의한 오차가 발생한다.
(이 실시예에서는, 계측 범위를 24.76㎛×14.39㎛로 하였다)
b) 자성체 세라믹과 포어를 식별하기 어려우면 밝기, 콘트라스트를 조절한다.
c) 2치화 처리를 행하여, 포어만을 추출한다. 화상 처리 소프트웨어 A조쿤의 「색 추출」로는 완전하지 않은 경우에는 수동으로 보충한다.
d) 포어 이외를 추출한 경우는 포어 이외를 삭제한다.
e) 화상 처리 소프트웨어의 「총 면적·개수 계측」으로 총 면적, 개수, 포어 면적률, 계측 범위의 면적을 측정한다.
f) 여기서 내부 전극이 상에 포함되어 있는 경우는, 내부 전극의 부분의 면적은 불필요한 부분의 면적으로서 다음 식으로 산출한다.
포어 면적률＝포어 총 면적/(계측 범위의 면적－불필요한 부분의 총 면적)×100
또한, 사이드 갭(A1)의 포어 면적률 P1을 구할 때에는, 사이드 갭(A1)의 좌우 방향의 중앙에 있어서의 포어 면적률을 측정하였다. 또한, 층간부(A2)의 포어 면적률 P2를 구할 때에는, 적층체(12)의 좌우 방향의 중앙에 1번째로 가까운 코일 도체층 및 2번째로 가까운 코일 도체층 사이의 포어 면적률을 측정하였다.
(b) 임피던스 특성의 측정
샘플 1 내지 샘플 27을 30개씩 준비하고, 임피던스 애널라이저(휴렛 팩커드사제 HP4291A)를 사용하여 100㎒에 있어서의 임피던스의 측정을 행하여 평균값을 구하였다.
(c) 항절 강도의 측정
30개의 시료에 대해, EIAJ-ET-7403에 규정된 시험 방법으로 측정을 행하고, 와이블 플롯한 경우에 있어서의 파괴 확률＝1％일 때의 강도를 항절 강도로 하였다.
(d) 제1 휨 시험
30개의 시료에 대해, 기판 두께 0.8㎜의 유리 에폭 시기판에 실장하고, 이 기판을 중앙부 이면으로부터 압봉을 사용하여 표면 방향으로 압박함으로써 2.0㎜까지 휘게 하여, 30초 유지하였다.
표 1 내지 표 3은, 실험 결과를 나타낸 표이다. 도 5는, 실험 결과를 나타낸 그래프이다. 횡축은 포어 면적률 P1을 나타내고, 종축은 포어 면적률 P2를 나타내고 있다.
Figure pat00001
Figure pat00002
Figure pat00003
또한, 표 1 내지 표 3에서는, 임피던스 특성이 1080Ω 이상(즉, 목표로 하는 임피던스 값 1200Ω에 대해 -10％ 이내)으로 된 샘플에 대해서는 양품이라고 판정하고, 임피던스 특성이 1080Ω보다 작아진 샘플에 대해서는 불량품이라고 판정하였다. 임피던스 특성에 의한 양품 또는 불량품의 판정은, 내부 응력에 의한 양품 또는 불량품의 판정과 등가이다. 즉, 내부 응력이 완화되어 있는 경우에는, 절연체층의 투자율의 저하가 억제되어, 충분한 인덕턴스 값이 발생하고 있으므로, 임피던스 특성이 상대적으로 커진다. 한편, 내부 응력이 완화되어 있지 않은 경우에는, 절연체층의 투자율이 저하되어, 충분한 인덕턴스 값이 발생하고 있지 않으므로, 임피던스 특성이 상대적으로 작아진다.
또한, 소성 온도가 높아짐에 따라서, 임피던스 특성에 있어서 불량품이라고 판정되는 샘플이 많게 되어 있다. 이것은, 소성 온도가 높아지면, 적층체(12)가 충분히 소성되어 사이드 갭(A1)의 포어 면적률 P1이 작아져, NiCl2 용액이 적층체(12) 내에 침투하기 어려워지기 때문이다.
또한, 항절 강도가 4.0N 이상으로 된 샘플에 대해서는 양품이라고 판정하고, 항절 강도가 4.0N보다 작아진 샘플에 대해서는 불량품이라고 판정하였다. 휨 시험은, 휨량 2.0㎜로 30초 유지 후에, 적층체의 크랙의 발생이 없는 것을 양품이라고 판정하였다. 또한, 표 1 내지 표 3에서는, 30개의 시료 전부가 양품인 경우에 ○라고 기재하고, 1개라도 불량품이 있는 경우에 ×로 하였다. 제1 휨 시험 및 항절 강도의 시험에 기초하여, 적층체(12)의 강도를 판정하였다.
표 1 내지 표 3 및 도 5에 의하면, 사이드 갭(A1)의 포어 면적률 P1이 9.0％ 이상이면, 임피던스 특성의 시험에 있어서 양품이라고 판정되어 있다. 이것은, 사이드 갭(A1)의 포어 면적률 P1이 높아지면, NiCl2 용액이 적층체(12) 내에 침투하기 쉬워지기 때문이다. 그 결과, 내부 응력이 완화되어, 전자 부품의 인덕턴스 값의 저하가 억제되어 있다. 단, 사이드 갭(A1)의 포어 면적률 P1이 지나치게 커지면(예를 들어, 20％보다 커지면), 적층체의 투자율이 저하되므로, 전자 부품의 인덕턴스 값이 저하된다. 따라서, 포어 면적률 P1은, 9.0％ 이상 20.0％ 이하인 것이 바람직하다.
한편, 표 1 내지 표 3 및 도 5에 의하면, 층간부(A2)의 포어 면적률 P2가 8.0％ 이하이면, 제1 휨 시험 및 항절 강도의 시험에 있어서 양품이라고 판정되어 있다. 이것은, 층간부(A2)의 포어 면적률 P2가 작아져 있으므로, 적층체의 강도가 향상되어 있기 때문이다. 또한, 포어 면적률 P2는, 낮은 것이 바람직하고, 0％여도 된다. 단, 포어 면적률 P2는, 0.7％ 이상인 것이 바람직하다.
샘플 6, 샘플 13 내지 샘플 15 및 샘플 21 내지 샘플 24에 대해서는, 임피던스 특성의 시험, 제1 휨 시험 및 항절 강도의 시험에 있어서 양품이라고 판정되었다. 샘플 6, 샘플 13 내지 샘플 15 및 샘플 21 내지 샘플 24에서는, 포어 면적률 P1은, 9.0％ 이상 20.0％ 이하이고, 포어 면적률 P2는, 0.7％ 이상 8.0％ 이하이다. 이상으로부터, 실험에 의하면, 포어 면적률 P1이 9.0％ 이상 20.0％ 이하이며, 또한 포어 면적률 P2가, 0.7％ 이상 8.0％ 이하인 경우에는, 내부 응력을 완화하면서, 적층체(12)의 강도를 향상시킬 수 있다.
그런데, 실험에 의하면, 전자 부품(10)의 제조에 있어서, 본 압착을 행하지 않거나, 또는 본 압착을 낮은 압력(400kgf/㎠ 이하)으로 행한 경우의 쪽이, 본 압착을 높은 압력(1000kgf/㎠)으로 행한 경우보다도, 포어 면적률 P1이 9.0％ 이상 20.0％ 이하이며, 또한 포어 면적률 P2가, 0.7％ 이상 8.0％ 이하인 전자 부품(10)을 용이하게 얻을 수 있다.
더욱 상세하게는, 1000kgf/㎠의 압력으로 본 압착을 행한 경우, 소성 온도가 885℃인 샘플 6만이 양품이라고 판정되어 있다. 한편, 400kgf/㎠의 압력으로 본 압착을 행한 경우, 소성 온도가 885℃ 이상 895℃ 이하인 샘플 13 내지 샘플 15가 양품이라고 판정되어 있다. 또한, 본 압착을 행하지 않은 경우, 소성 온도가 890℃ 이상 905℃ 이하인 샘플 21 내지 샘플 24가 양품이라고 판정되어 있다. 이와 같이, 본 압착을 행하지 않거나, 또는 본 압착을 낮은 압력으로 행한 경우의 쪽이, 본 압착을 높은 압력으로 행한 경우보다도, 포어 면적률 P1이 9.0％ 이상 20.0％ 이하이며, 또한 포어 면적률 P2가, 0.7％ 이상 8.0％ 이하인 전자 부품(10)을 얻기 위한 온도 조건이 완화된다. 이하에 이유를 설명한다.
전자 부품(10)에 있어서, 내부 응력을 완화하면서, 적층체(12)의 강도를 향상시키기 위해서는, 포어 면적률 P1이 높고, 또한 포어 면적률 P2가 낮은 것이 바람직하다. 즉, 포어 면적률 P1과 포어 면적률 P2의 차가 큰(예를 들어, 4％ 이상) 것이 바람직하다.
그러나, 전자 부품의 제조 방법에 있어서, 1000kgf/㎠ 정도의 강한 압력으로 마더 적층체에 대해 본 압착을 실시하면, 본 압착에 의해, 사이드 갭(A1)에 있어서의 세라믹 그린 시트의 재료의 밀도가 상승한다. 이에 의해, 사이드 갭(A1)에 있어서의 세라믹 그린 시트의 재료 밀도와, 층간부(A2)에 있어서의 세라믹 그린 시트의 재료 밀도의 차가 작아진다. 그 결과, 사이드 갭(A1)의 포어 면적률 P1과, 층간부(A2)의 포어 면적률 P2의 차가 작아진다. 그로 인해, 표 1에 나타내는 바와 같이, 포어 면적률 P1이 9.0％ 이상 20.0％ 이하이며, 또한 포어 면적률 P2가, 0.7％ 이상 8.0％ 이하인 전자 부품(10)을 얻을 수 있는 소성 온도가 885℃만으로 되어 버린다. 이와 같이, 높은 압력으로 본 압착이 행해지면, 소성 온도를 엄격하게 관리하지 않으면, 원하는 포어 면적률 P1, P2를 갖는 전자 부품(10)을 얻는 것이 곤란하다.
한편, 전자 부품(10)의 제조 방법에서는, 미소성의 마더 적층체에 대해 본 압착을 실시하지 않거나, 또는 400kgf/㎠ 이하의 약한 압력으로 마더 적층체에 대해 본 압착을 실시한다. 이에 의해, 사이드 갭(A1)에 있어서의 세라믹 그린 시트의 재료의 밀도는, 층간부(A2)에 있어서의 세라믹 그린 시트의 재료의 밀도보다도 낮아진다. 그 결과, 사이드 갭(A1)의 포어 면적률 P1이 높아지고, 층간부(A2)의 포어 면적률 P2가 낮아진다. 즉, 포어 면적률 P1과 포어 면적률 P2의 차가 커진다. 그로 인해, 표 2 및 표 3에 나타내는 바와 같이, 포어 면적률 P1이 9.0％ 이상 20.0％ 이하이며, 또한 포어 면적률 P2가, 0.7％ 이상 8.0％ 이하인 전자 부품(10)을 얻을 수 있는 소성 온도가 885℃ 이상 895℃ 이하, 또는 880℃ 이상 905℃ 이하로 된다. 즉, 소성 온도의 범위가 넓어진다. 이와 같이, 본 압착이 행해지지 않거나, 또는 낮은 압력으로 본 압착이 행해지면, 소성 온도를 엄격하게 관리하지 않아도, 원하는 포어 면적률 P1, P2를 갖는 전자 부품(10)을 얻을 수 있다.
포어 면적률 P1, P2는, 원료의 로트 편차, 분쇄시의 편차, 소성 편차 등의 다양한 가공 편차에 의해 변동된다. 그로 인해, 소성 온도의 허용 범위가 넓어지면, 가공 편차가 존재하고 있었다고 해도, 원하는 포어 면적률 P1, P2를 갖는 전자 부품(10)을 얻는 것이 용이해진다.
(제1 변형예)
이하에, 본 발명의 제1 변형예에 관한 전자 부품(10a)에 대해 설명한다. 전자 부품(10a)은, 코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)의 재료에 있어서 전자 부품(10)과 다르다.
보다 상세하게는, 코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)는, Al2O3(금속 산화물의 일례)을 포함하고, Ag를 주성분으로 하는 도전성 페이스트(재료)에 의해 제작되어 있다. 즉, 코일 도체층(18a∼18h)은, Al2O3(금속 산화물의 일례)을 포함하고 있다. 단, 코일 도체층(18a∼18h)은, Al2O3 이외의 금속 산화물을 포함하고 있어도 된다. 또한, 전자 부품(10a)의 구조는, 전자 부품(10)의 구조와 동일하므로, 설명을 생략한다.
전자 부품(10a)에 의하면, 전자 부품(10)과 동일한 작용 효과를 발휘할 수 있다.
또한, 코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)의 재료가 금속 산화물을 포함함으로써, 코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)의 소성 시의 수축 개시 온도가 높아진다. 그로 인해, 코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)의 수축 개시 온도와 절연체층(16a∼16o)의 수축 개시 온도가 근접한다. 그 결과, 코일 도체층(18a∼18h) 및 비아 홀 도체(v1∼v9)가 절연체층(16a∼16o)보다도 먼저 수축하여, 절연체층(16a∼16o)의 소결이 방해되는 것이 억제된다. 따라서, 절연체층(16a∼16o)의 포어 면적률에 편차가 발생하는 것이 억제되고, 적층체(12)의 강도의 편차가 억제된다. 그 결과, 와이블 플롯한 경우에 있어서의 파괴확률＝1％일 때의 항절 강도 값이 상승한다.
본원 발명자는, 상기 전자 부품(10a)이 발휘하는 효과를 보다 명확하게 하기 위해, 이하에 설명하는 실험을 행하였다. 먼저, 본원 발명자는, 샘플 28 내지 샘플 30을 30개씩 제작였다. 샘플 28 내지 샘플 30에서는, 가압착만을 행하고 본 압착은 행하지 않았다. 가압착 시의 압력은, 100kgf/㎠로 하였다. 또한, 샘플 28 내지 샘플 30에서는, 도전성 페이스트에 혼합하는 Al2O3의 비율을 변화시켰다. 또한, 소성 온도는 모두 890℃로 하였다.
샘플 28 내지 샘플 30의 사이즈는 이하와 같다.
좌우 방향의 길이: 0.6㎜
전후 방향의 길이: 0.3㎜
상하 방향의 길이: 0.3㎜
또한, 샘플 28 내지 샘플 30에 있어서의 코일(L)의 턴수는, 30턴이다. 또한, 목표로 하는 임피던스 특성의 값은 100㎒에 있어서 1200Ω(공차±10％)으로 설정하였다.
이상과 같은 샘플 28 내지 샘플 30에 있어서, 사이드 갭(A1)의 포어 면적률 P1 및 층간부(A2)의 포어 면적률 P2를 측정하였다. 또한, 샘플 28 내지 샘플 30에 있어서, 항절 강도를 측정하였다. 또한, 샘플 28 내지 샘플 30에 있어서, 제1 휨 시험 및 제2 휨 시험을 측정하였다.
(제2 휨 시험)
30개의 시료에 대해, 기판 두께 0.8㎜의 유리 에폭시 기판에 실장하고, 이 기판을 중앙부 이면으로부터 압봉을 사용하여 표면 방향으로 압박함으로써 3.0㎜까지 휘게 하여, 30초 유지하였다.
표 4는 실험 결과를 나타낸 표이다.
Figure pat00004
표 4에 의하면, Al2O3을 포함하고 있는 도전성 페이스트를 사용한 샘플 29 및 샘플 30에서는, Al2O3을 포함하고 있지 않은 도전성 페이스트를 사용한 샘플 28보다도, 항절 강도가 높게 되어 있는 것을 알 수 있다. 또한, Al2O3을 포함하고 있지 않은 도전성 페이스트를 사용한 샘플 28에서는, 제1 휨 시험에서는 양품이라고 판정되고, 제2 휨 시험에서는 불량품이라고 판정된 것에 반해, Al2O3을 포함하고 있는 도전성 페이스트를 사용한 샘플 29 및 샘플 30에서는, 제1 휨 시험 및 제2 휨 시험 모두에서 양품이라고 판정되었다. 이에 의해, 코일 도체층(18a∼18h)이 Al2O3(금속 산화물의 일례)을 포함하고 있음으로써, 적층체(12)의 강도가 향상되는 것을 알 수 있다. 또한, 본 변형예에 관한 전자 부품(10a)에서는, 금속 산화물로서 Al2O3(산화 알루미늄)을 사용하였지만, 산화아연, 산화주석, 산화니켈, 산화구리, 산화철 및 산화칼슘 등의 금속 산화물에 대해서도 마찬가지의 효과가 얻어진다.
(제2 변형예)
이하에, 본 발명의 제2 변형예에 관한 전자 부품(10b)에 대해 설명한다. 전자 부품(10b)은, 하지 전극에 Ni 도금 및 Sn 도금을 실시하기 전에 적층체(12)를 에폭시 수지에 함침시켜, 에폭시 수지를 경화시키고 있는 점에 있어서, 전자 부품(10)과 다르다. 그로 인해, 전자 부품(10b)의 적층체(12)의 포어는, 에폭시 수지가 충전되어 있다. 또한, 에폭시 수지 이외의 수지가 사용되어도 된다. 또한, 전자 부품(10b)의 구조는, 전자 부품(10)의 구조와 동일하므로, 설명을 생략한다.
전자 부품(10b)에 의하면, 전자 부품(10)과 동일한 작용 효과를 발휘할 수 있다. 또한, 전자 부품(10b)에서는, 포어가 에폭시 수지에 의해 충전되어 있으므로, 적층체(12)의 강도가 향상된다. 또한, 에폭시 수지를 충전시켜도 임피던스 특성의 값의 저하를 억제할 수 있다.
본원 발명자는, 상기 전자 부품(10b)이 발휘하는 효과를 보다 명확하게 하기 위해, 이하에 설명하는 실험을 행하였다. 먼저, 본원 발명자는, 샘플 31 내지 샘플 33을 30개씩 제작하였다. 샘플 31 내지 샘플 33은, 각각 샘플 3, 12, 21에 있어서 에폭시 수지를 함침하여, 경화시킨 샘플이다.
이상과 같은 샘플 31 내지 샘플 33에 있어서, 사이드 갭(A1)의 포어 면적률 P1 및 층간부(A2)의 포어 면적률 P2를 측정하였다. 또한, 샘플 31 내지 샘플 33에 있어서, 100㎒에 있어서의 임피던스 특성을 측정하였다. 또한, 샘플 31 내지 샘플 33에 있어서, 항절 강도를 측정하였다. 또한, 샘플 31 내지 샘플 33에 있어서, 제1 휨 시험 및 제3 휨 시험을 행하였다.
표 5는 실험 결과를 나타낸 표이다.
(제3 휨 시험)
30개의 시료에 대해, 기판 두께 1.6㎜의 유리 에폭시 기판에 실장하고, 이 기판을 중앙부 이면으로부터 압봉을 사용하여 표면 방향으로 압박함으로써 2.0㎜까지 휘게 하여, 30초 유지하였다.
Figure pat00005
표 5에 의하면, 에폭시 수지를 충전한 샘플 31 내지 샘플 33에서는, 에폭시 수지를 충전하고 있지 않은 샘플 3, 12, 21보다도, 항절 강도가 높아져 있는 것을 알 수 있다. 또한, 에폭시 수지를 충전하고 있지 않은 샘플 21에서는, 제1 휨 시험에서는 양품이라고 판정되고, 제3 휨 시험에서는 불량품이라고 판정된 것에 반해, 에폭시 수지를 충전한 샘플 31에서는, 제1 휨 시험 및 제3 휨 시험 모두에서 양품이라고 판정되었다. 이에 의해, 적층체(12)에 에폭시 수지를 충전함으로써, 적층체(12)의 강도가 향상되는 것을 알 수 있다.
또한, 샘플 3, 12에 수지를 충전한 샘플 31, 32는, 층간부(A2)의 포어 면적률 P2가 0.7％ 이상 8.0％ 이하의 범위 밖에 있으므로, 수지를 충전함으로써, 임피던스 특성의 값이 10％ 이상 저하되었다.
한편, 샘플 21에서는, 층간부(A2)의 포어 면적률 P2가 0.7％ 이상 8.0％ 이하의 범위에 있으므로, 샘플 33과 같이 에폭시 수지를 충전시켜도 임피던스의 저하가 4％ 이하로 억제되어 있다.
임피던스 특성의 값이 저하되지 않는 것은, 층간부(A2)의 포어 면적률 P2가 0.7％ 이상 8.0％ 이하로 작으므로, 함침한 수지가 코일 도체층과 그 주위의 절연체층의 계면까지 들어가기 어려워져, 코일 도체층과 그 주위의 절연체층의 계면의 결합이 끊긴 상태를 유지할 수 있기 때문이다.
(제3 변형예)
이하에, 본 발명의 제3 변형예에 관한 전자 부품에 대해 도면을 참조하면서 설명한다. 도 6은 제3 변형예에 관한 전자 부품(10c)의 외관 사시도이다. 도 7은 전자 부품(10c)의 적층체(112)의 분해 사시도이다. 이하에서는, 전자 부품(10c)의 적층 방향을 상하 방향이라고 정의하고, 전자 부품(10c)을 상측으로부터 평면에서 보았을 때, 긴 변이 연장되는 방향을 좌우 방향이라고 정의하고, 짧은 변이 연장되는 방향을 전후 방향이라고 정의한다. 상하 방향, 전후 방향 및 좌우 방향은 서로 직교하고 있다.
전자 부품(10)과 전자 부품(10c)의 차이점은, 외부 전극(114a, 114b)과 코일(L)의 위치 관계이다. 더욱 상세하게는, 전자 부품(10)에서는, 코일(L)은, 좌우 방향으로 진행하면서 주회하는 나선 형상을 이루고 있고, 소위 횡방향 권취 구조를 갖고 있다. 그리고, 외부 전극(14a, 14b)은, 적층체(12)의 좌우 방향의 양측에 설치되어 있다.
한편, 전자 부품(10c)에서는, 도 6 및 도 7에 도시하는 바와 같이, 코일(L)은, 상하 방향으로 진행하면서 주회하는 나선 형상을 이루고 있고, 소위 종방향 권취 구조를 갖고 있다. 그리고, 외부 전극(114a, 114b)은, 적층체(112)의 좌우 방향의 양측에 설치되어 있다. 이하에 이러한 차이점을 중심으로, 전자 부품(10c)에 대해 설명한다.
전자 부품(10c)은, 도 6 및 도 7에 도시하는 바와 같이, 적층체(112), 코일(L), 외부 전극(114a, 114b) 및 접속 도체층(120a, 120b)을 구비하고 있다. 적층체(112)는, 직방체 형상을 이루고 있고, 도 7에 도시하는 바와 같이, 절연체층(116a∼116m)이 상측으로부터 하측으로 이 순서로 배열되도록 적층됨으로써 구성되어 있다. 절연체층(116a∼116m)은, 절연체층(16a∼16o)과 동일하므로 이 이상의 설명을 생략한다.
외부 전극(114a, 114b)은 각각, 적층 방향에 직교하는 좌우 방향의 양측의 면에 설치되어 있다. 또한, 외부 전극(114a, 114b)의 그 밖의 구성은, 외부 전극(14a, 14b)과 동일하므로 설명을 생략한다.
코일(L)은, 도 7에 도시하는 바와 같이, 코일 도체층(118a∼118g) 및 비아 홀 도체(v11∼v16)를 포함하고 있다. 코일 도체층(118a∼118g)은 각각, 절연체층(116d∼116j)의 표면 상에 설치되어 있다. 코일 도체층(118a∼118g)은, 프레임 형상의 직사각 형상의 한 변이 절결된 형상을 이루고 있는 점에 있어서, 코일 도체층(18a∼18h)과 다르다. 단, 코일 도체층(118a∼118g)의 그 밖의 구성은 코일 도체층(18a∼18h)과 동일하므로 설명을 생략한다. 이하에서는, 상측으로부터 평면에서 보았을 때에, 코일 도체층(118a∼118g)의 시계 방향의 상류측의 단부를 상류 단부라고 칭하고, 코일 도체층(118a∼118g)의 시계 방향의 하류측의 단부를 하류 단부라고 칭한다.
비아 홀 도체(v11)는, 절연체층(116d)을 상하 방향으로 관통하고 있고, 코일 도체층(118a)의 하류 단부와 코일 도체층(118b)의 상류 단부를 접속하고 있다. 비아 홀 도체(v12)는, 절연체층(116e)을 상하 방향으로 관통하고 있고, 코일 도체층(118b)의 하류 단부와 코일 도체층(118c)의 상류 단부를 접속하고 있다. 비아 홀 도체(v13)는, 절연체층(116f)을 상하 방향으로 관통하고 있고, 코일 도체층(118c)의 하류 단부와 코일 도체층(118d)의 상류 단부를 접속하고 있다. 비아 홀 도체(v14)는, 절연체층(116g)을 상하 방향으로 관통하고 있고, 코일 도체층(118d)의 하류 단부와 코일 도체층(118e)의 상류 단부를 접속하고 있다. 비아 홀 도체(v15)는, 절연체층(116h)을 상하 방향으로 관통하고 있고, 코일 도체층(118e)의 하류 단부와 코일 도체층(118f)의 상류 단부를 접속하고 있다. 비아 홀 도체(v16)는, 절연체층(116i)을 상하 방향으로 관통하고 있고, 코일 도체층(118f)의 하류 단부와 코일 도체층(118g)의 상류 단부를 접속하고 있다.
접속 도체층(120a)은, 코일 도체층(118a)의 상류 단부와 외부 전극(114a)을 접속하고 있다. 접속 도체층(120b)은, 코일 도체층(118g)의 하류 단부와 외부 전극(114b)을 접속하고 있다.
코일 도체층(118a∼118g), 접속 도체층(120a, 120b) 및 비아 홀 도체(v11∼v16)는, 예를 들어 Ag를 주성분으로 하는 도전성 페이스트에 의해 제작된다.
이상과 같은 코일(L)은, 상측으로부터 평면에서 보았을 때에 시계 방향으로 주회하면서 상측으로부터 하측으로 진행하는 나선 형상을 이루고 있다.
여기서, 전자 부품(10c)에 있어서도, 사이드 갭(A1)의 포어 면적률 P1은, 9.0％ 이상 20.0％ 이하이고, 층간부(A2)의 포어 면적률 P2는, 0％ 이상 8.0％ 이하이고, 더욱 바람직하게는, 0.7％ 이상 7.7％ 이하이다.
또한, 전자 부품(10c)의 제조 방법은, 전자 부품(10)의 제조 방법과 동일하므로 설명을 생략한다.
이상과 같이 구성된 전자 부품(10c)에 의하면, 전자 부품(10)과 동일한 작용 효과를 발휘한다.
본원 발명자는, 전자 부품(10c)이 발휘하는 효과를 더욱 명확하게 하기 위해, 이하에 설명하는 실험을 행하였다. 먼저, 본원 발명자는, 샘플 34 내지 샘플 36을 30개씩 제작하였다. 샘플 34에서는, 가압착 및 본 압착을 행하였다. 본 압착시의 압력은, 1000kgf/㎠로 하였다. 가압착시의 압력은, 100kgf/㎠로 하였다. 샘플 34에서는, 소성 온도를 870℃로 하였다. 샘플 35에서는, 가압착 및 본 압착을 행하였다. 본 압착시의 압력은, 400kgf/㎠로 하였다. 가압착시의 압력은, 100kgf/㎠로 하였다. 샘플 35에서는, 소성 온도를 880℃로 하였다. 샘플 36에서는, 가압착만을 행하고 본 압착은 행하지 않았다. 가압착시의 압력은, 100kgf/㎠로 하였다. 샘플 36에서는, 소성 온도를 890℃로 하였다.
샘플 34 내지 샘플 36의 사이즈는 이하와 같다.
좌우 방향의 길이: 0.4㎜
전후 방향의 길이: 0.2㎜
상하 방향의 길이: 0.2㎜
또한, 샘플 34 내지 샘플 36에 있어서의 코일(L)의 턴수는, 30턴이다. 또한, 목표로 하는 임피던스 특성의 값은 100㎒에 있어서 120Ω(공차±10％)으로 설정하였다.
이상과 같은 샘플 34 내지 샘플 36에 있어서, 사이드 갭(A1)의 포어 면적률 P1 및 층간부(A2)의 포어 면적률 P2를 측정하였다. 또한, 샘플 34 내지 샘플 36에 있어서, 100㎒에 있어서의 임피던스 특성을 측정하였다. 또한, 샘플 34 내지 샘플 36에 있어서, 항절 강도를 측정하였다. 또한, 샘플 34 내지 샘플 36에 있어서, 제2, 제4 휨 시험을 행하였다.
표 6은, 실험 결과를 나타낸 표이다.
(제4 휨 시험)
30개의 시료에 대해, 기판 두께 1.6㎜의 유리 에폭시 기판에 실장하고, 이 기판을 중앙부 이면으로부터 압봉을 사용하여 표면 방향으로 압박함으로써 3.0㎜까지 휘게 하여, 30초 유지하였다.
Figure pat00006
표 6에 의하면, 샘플 34 내지 샘플 36에 있어서도, 포어 면적률 P1이 9.0％ 이상 20.0％ 이하이며, 또한 포어 면적률 P2가, 0.7％ 이상 8.0％ 이하인 경우에는, 내부 응력을 완화하면서, 적층체(12)의 강도를 향상시킬 수 있다.
본 발명에 관한 전자 부품 및 그 제조 방법은, 상기 전자 부품(10, 10a∼10c) 및 그 제조 방법에 한정되지 않고, 그 요지의 범위 내에 있어서 변경 가능하다.
또한, 전자 부품(10, 10a∼10c) 및 그 제조 방법의 각 구성을 임의로 조합해도 된다.
또한, 전자 부품(10, 10a∼10c)의 제조 방법에 있어서, 하지 전극에 Ni 도금 및 Sn 도금을 실시하기 전에 적층체(12)를 산성 용액에 침지함으로써, 내부 응력을 완화하고 있다. 그러나, 외부 전극(14a, 14b, 114a, 114b)을 형성하기 위한(더욱 정확하게는, 하지 전극에 Ni 도금 및 Sn 도금을 실시하기 위한) 산성의 도금액에 적층체(12)를 침지함으로써, 내부 응력을 완화해도 된다.
이상과 같이, 본 발명은 전자 부품 및 그 제조 방법에 유용하고, 특히 내부 응력을 완화하면서, 적층체의 강도를 향상시킬 수 있는 점에 있어서 우수하다.
10, 10a∼10c : 전자 부품
12, 112 : 적층체
14a, 14b, 114a, 114b : 외부 전극
16a∼16o, 116a∼116m : 절연체층
18a∼18h, 118a∼118g : 코일 도체층
A1 : 사이드 갭
A2 : 층간부
L : 코일
R : 궤도

Claims (13)

  1. 페라이트 세라믹을 포함하는 복수의 절연체층이 적층 방향으로 적층되어 구성되어 있는 적층체와,
    Ag를 포함하고, 또한 상기 절연체층 상에 설치되어 있는 복수의 코일 도체층과 상기 절연체층을 상기 적층 방향으로 관통하는 적어도 1 이상의 비아 홀 도체가 접속됨으로써 구성되어 있는 코일이며, 주회(周回)하면서 상기 적층 방향으로 진행하는 나선 형상을 이루는 코일
    을 구비하고 있고,
    상기 적층 방향으로부터 평면에서 보았을 때에 상기 복수의 코일 도체층이 겹쳐 형성되는 환상(環狀)의 궤도의 외주측의 외연과 상기 적층체의 외연에 끼워져 있는 사이드 갭에 있어서의 제1 포어 면적률은, 9.0％ 이상 20.0％ 이하이고,
    2개의 상기 코일 도체층에 의해 상기 적층 방향으로부터 끼워져 있는 부분에 있어서의 제2 포어 면적률은, 8.0％ 이하인 것,
    을 특징으로 하는 전자 부품.
  2. 제1항에 있어서,
    상기 제1 포어 면적률과 상기 제2 포어 면적률의 차는, 4.0％ 이상인 것,
    을 특징으로 하는 전자 부품.
  3. 제1항 또는 제2항에 있어서,
    상기 절연체층은, NiCuZn계 페라이트 세라믹을 포함하고 있는 것,
    을 특징으로 하는 전자 부품.
  4. 제1항 또는 제2항에 있어서,
    상기 코일 도체층은, 금속 산화물을 포함하고 있는 것,
    을 특징으로 하는 전자 부품.
  5. 제4항에 있어서,
    상기 금속 산화물은, 산화알루미늄, 산화아연, 산화주석, 산화니켈, 산화구리, 산화철 또는 산화칼슘 중 적어도 어느 하나를 포함하고 있는 것,
    을 특징으로 하는 전자 부품.
  6. 제1항 또는 제2항에 있어서,
    상기 적층체에 형성되어 있는 포어(pore)는, 수지가 충전되어 있는 것,
    을 특징으로 하는 전자 부품.
  7. 제1항 또는 제2항에 있어서,
    상기 적층체의 상기 적층 방향의 일측 면에 설치되어 있는 제1 외부 전극과,
    상기 적층체의 상기 적층 방향의 타측 면에 설치되어 있는 제2 외부 전극과,
    를 더 구비하고 있는 것,
    을 특징으로 하는 전자 부품.
  8. 제1항 또는 제2항에 있어서,
    상기 적층체의 상기 적층 방향에 직교하는 직교 방향의 일측 면에 설치되어 있는 제1 외부 전극과,
    상기 적층체의 상기 직교 방향의 타측 면에 설치되어 있는 제2 외부 전극
    을 더 구비하고 있는 것,
    을 특징으로 하는 전자 부품.
  9. 페라이트 세라믹을 포함하는 복수의 절연체층이 적층 방향으로 적층되어 구성되어 있는 적층체와, Ag를 포함하고, 또한 상기 절연체층 상에 설치되어 있는 복수의 코일 도체층과 상기 절연체층을 상기 적층 방향으로 관통하는 적어도 1 이상의 비아 홀 도체가 접속됨으로써 구성되어 있는 코일이며, 주회하면서 상기 적층 방향으로 진행하는 나선 형상을 이루는 코일을 구비하고 있는 전자 부품의 제조 방법으로서,
    복수의 마더 절연체층에 상기 복수의 코일 도체층 및 상기 적어도 1 이상의 비아 홀 도체를 형성하는 도체 형성 공정과,
    상기 코일 도체층 및 상기 비아 홀 도체가 형성된 상기 복수의 마더 절연체층을 1매씩 적층 및 압착하여 마더 적층체를 얻는 적층 공정과,
    상기 마더 적층체를 복수의 상기 적층체로 분할하는 분할 공정과,
    상기 적층체를 소성하는 소성 공정과,
    소성된 상기 적층체 내에 산성 용액을 침투시키는 침투 공정
    을 구비하고 있고,
    상기 적층 공정 후에 있어서 상기 마더 적층체에 대해 압착을 행하지 않는 것,
    을 특징으로 하는 전자 부품의 제조 방법.
  10. 페라이트 세라믹을 포함하는 복수의 절연체층이 적층 방향으로 적층되어 구성되어 있는 적층체와, Ag를 포함하고, 또한 상기 절연체층 상에 설치되어 있는 복수의 코일 도체층과 상기 절연체층을 상기 적층 방향으로 관통하는 적어도 1 이상의 비아 홀 도체가 접속됨으로써 구성되어 있는 코일이며, 주회하면서 상기 적층 방향으로 진행하는 나선 형상을 이루는 코일을 구비하고 있는 전자 부품의 제조 방법으로서,
    복수의 마더 절연체층에 상기 복수의 코일 도체층 및 상기 적어도 1 이상의 비아 홀 도체를 형성하는 도체 형성 공정과,
    상기 코일 도체층 및 상기 비아 홀 도체가 형성된 상기 복수의 마더 절연체층을 1매씩 적층 및 압착하여 마더 적층체를 얻는 적층 공정과,
    400kgf/㎠ 이하의 압력으로 상기 마더 적층체를 압착하는 압착 공정과,
    상기 마더 적층체를 복수의 상기 적층체로 분할하는 분할 공정과,
    상기 적층체를 소성하는 소성 공정과,
    소성된 상기 적층체 내에 산성 용액을 침투시키는 침투 공정
    을 구비하고 있는 것,
    을 특징으로 하는 전자 부품의 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 전자 부품은, 외부 전극을 더 구비하고 있고,
    상기 침투 공정에서는, 상기 외부 전극을 형성하기 위한 산성의 도금액을 침투시키는 것,
    을 특징으로 하는 전자 부품의 제조 방법.
  12. 제9항 또는 제10항에 있어서,
    상기 침투 공정에서는, 상기 적층 방향으로부터 평면에서 보았을 때에 상기 복수의 코일 도체층이 겹쳐 형성되는 환상의 궤도의 외주측의 외연과 상기 적층체의 외연에 끼워져 있는 사이드 갭을 통해 상기 복수의 코일 도체층과 상기 복수의 코일 도체층의 주위의 상기 절연체층의 계면까지 상기 산성 용액을 침투시키는 것,
    을 특징으로 하는 전자 부품의 제조 방법.
  13. 제12항에 있어서,
    상기 침투 공정에서는, 상기 복수의 코일 도체층과 상기 복수의 코일 도체층의 주위의 상기 절연체층의 계면의 결합을 상기 산성 용액에 의해 절단하는 것,
    을 특징으로 하는 전자 부품의 제조 방법.
KR1020160046325A 2015-04-27 2016-04-15 전자 부품 및 그 제조 방법 KR101864931B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015090710A JP6398857B2 (ja) 2015-04-27 2015-04-27 電子部品及びその製造方法
JPJP-P-2015-090710 2015-04-27

Publications (2)

Publication Number Publication Date
KR20160127648A true KR20160127648A (ko) 2016-11-04
KR101864931B1 KR101864931B1 (ko) 2018-07-04

Family

ID=57146868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046325A KR101864931B1 (ko) 2015-04-27 2016-04-15 전자 부품 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10256029B2 (ko)
JP (1) JP6398857B2 (ko)
KR (1) KR101864931B1 (ko)
CN (1) CN106098295B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067429A (ko) * 2017-12-07 2019-06-17 삼성전기주식회사 코일 부품
US11325833B2 (en) 2019-03-04 2022-05-10 Honda Motor Co., Ltd. Composite yarn and method of making a carbon nanotube composite yarn

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6914617B2 (ja) * 2016-05-11 2021-08-04 Tdk株式会社 積層コイル部品
JP6489097B2 (ja) * 2016-10-31 2019-03-27 株式会社村田製作所 電子部品
US10984939B2 (en) * 2017-01-30 2021-04-20 Tdk Corporation Multilayer coil component
JP6996087B2 (ja) * 2017-02-22 2022-01-17 Tdk株式会社 電子部品
CN114628106A (zh) * 2017-11-27 2022-06-14 株式会社村田制作所 层叠型线圈部件
JP2020035855A (ja) * 2018-08-29 2020-03-05 株式会社村田製作所 積層コイル部品、及び、積層コイル部品の製造方法
JP7215327B2 (ja) * 2019-05-24 2023-01-31 株式会社村田製作所 積層型コイル部品
JP7147714B2 (ja) * 2019-08-05 2022-10-05 株式会社村田製作所 コイル部品
JP7147713B2 (ja) * 2019-08-05 2022-10-05 株式会社村田製作所 コイル部品
JP7196831B2 (ja) * 2019-12-27 2022-12-27 株式会社村田製作所 積層コイル部品
JP2021150230A (ja) * 2020-03-23 2021-09-27 株式会社東芝 圧着判定方法
JP7352200B2 (ja) 2021-03-29 2023-09-28 株式会社村田製作所 インダクタ部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034824A1 (ja) 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. 積層コイル部品およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736802B2 (ja) * 2002-11-25 2006-01-18 Ｔｄｋ株式会社 導電性組成物とセラミック電子部品
JP2005005408A (ja) * 2003-06-10 2005-01-06 Koa Corp 積層セラミック複合部品の製造方法
JP4281489B2 (ja) * 2003-09-17 2009-06-17 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2005159056A (ja) 2003-11-26 2005-06-16 Kyocera Corp 積層セラミック電子部品
JP2007284297A (ja) * 2006-04-18 2007-11-01 Matsushita Electric Ind Co Ltd グリーンシート、これを用いた多層基板およびその製造方法
EP2031609A4 (en) * 2006-06-20 2012-08-22 Murata Manufacturing Co FELT COIL PART
CN102007551B (zh) * 2008-04-28 2013-06-26 株式会社村田制作所 层叠线圈部件及其制造方法
JP2010040860A (ja) 2008-08-06 2010-02-18 Murata Mfg Co Ltd 積層コイル部品およびその製造方法
JP5245645B2 (ja) * 2008-08-25 2013-07-24 株式会社村田製作所 積層型コイル部品の製造方法
KR101215923B1 (ko) 2008-09-04 2012-12-27 가부시키가이샤 무라타 세이사쿠쇼 적층 코일 부품 및 그 제조 방법
JP5195904B2 (ja) 2008-09-24 2013-05-15 株式会社村田製作所 積層コイル部品
JP2010206089A (ja) * 2009-03-05 2010-09-16 Murata Mfg Co Ltd 電子部品
JP2010245088A (ja) * 2009-04-01 2010-10-28 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP5163687B2 (ja) 2010-04-30 2013-03-13 株式会社村田製作所 感光性導電ペースト、それを用いた積層型電子部品の製造方法、および積層型電子部品
JP5293704B2 (ja) * 2010-08-27 2013-09-18 Ｔｄｋ株式会社 コイル部品
KR101550591B1 (ko) * 2011-09-07 2015-09-07 티디케이가부시기가이샤 적층형 코일 부품
WO2013038671A1 (ja) * 2011-09-15 2013-03-21 パナソニック株式会社 コモンモードノイズフィルタおよびその製造方法
JP6065439B2 (ja) 2012-07-26 2017-01-25 株式会社村田製作所 積層コイル部品およびその製造方法
KR101792275B1 (ko) * 2012-08-22 2017-11-01 삼성전기주식회사 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
JP2014063782A (ja) 2012-09-20 2014-04-10 Murata Mfg Co Ltd コイル素子、および、コイル素子の製造方法
JP6000314B2 (ja) * 2013-10-22 2016-09-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ電子部品及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034824A1 (ja) 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. 積層コイル部品およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067429A (ko) * 2017-12-07 2019-06-17 삼성전기주식회사 코일 부품
US11325833B2 (en) 2019-03-04 2022-05-10 Honda Motor Co., Ltd. Composite yarn and method of making a carbon nanotube composite yarn

Also Published As

Publication number Publication date
US10256029B2 (en) 2019-04-09
US20160314891A1 (en) 2016-10-27
JP2016207939A (ja) 2016-12-08
CN106098295A (zh) 2016-11-09
CN106098295B (zh) 2019-04-05
JP6398857B2 (ja) 2018-10-03
KR101864931B1 (ko) 2018-07-04

Similar Documents

Publication Publication Date Title
KR101864931B1 (ko) 전자 부품 및 그 제조 방법
KR101282025B1 (ko) 적층 인덕터, 그 제조 방법 및 적층 초크 코일
JP5048155B1 (ja) 積層インダクタ
JP6743836B2 (ja) コモンモードチョークコイル
JP5048156B1 (ja) 積層インダクタ
JP5382123B2 (ja) 積層コイル部品
WO2009087928A1 (ja) 開磁路型積層コイル部品およびその製造方法
JP2012238840A (ja) 積層インダクタ
TWI435344B (zh) 電子零件
KR101449132B1 (ko) 전자 부품 및 그 제조 방법
US20140253276A1 (en) Laminated inductor
US20140085038A1 (en) Electronic component
JP2010040860A (ja) 積層コイル部品およびその製造方法
JP5229095B2 (ja) 電子部品及びその製造方法
US9748034B2 (en) Laminated coil component
KR101538877B1 (ko) 금속 분말 및 전자 부품
KR101514912B1 (ko) 전자 부품
US8143989B2 (en) Multilayer inductor
JP5957895B2 (ja) 電子部品の製造方法
WO2014181756A1 (ja) 電子部品
JP2013143471A (ja) 電子部品
JP7444146B2 (ja) コイル部品
JP7444128B2 (ja) フェライト磁器組成物及びコイル部品
JP2022161324A (ja) コイル部品
CN117316618A (zh) 线圈部件的制造方法以及线圈部件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant