JP2013143471A

JP2013143471A - 電子部品

Info

Publication number: JP2013143471A
Application number: JP2012002886A
Authority: JP
Inventors: Akihiro Ono; 晃弘大野; Hideaki Matsushima; 秀明松嶋
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-01-11
Filing date: 2012-01-11
Publication date: 2013-07-22

Abstract

【課題】下地電極を形成することなく、積層体の底面に外部電極を形成できる。
【解決手段】積層体１２は、複数の絶縁体層１６，１７が積層されて構成されている。ビアホール導体ｖ１１，ｖ２２〜ｖ２４は、ｚ軸方向の最も負方向側に位置する絶縁体層１７をｚ軸方向に貫通するように設けられている。外部電極１４ａ，１４ｂは、積層体１２においてｚ軸方向の負方向側に位置している底面に露出している複数のビアホール導体ｖ１１，ｖ２２〜ｖ２４の端部を覆うようにめっきにより形成されている。
【選択図】図２

Description

本発明は、電子部品に関し、より特定的には、複数の絶縁体層が積層されてなる積層体を備えた電子部品に関する。

従来の電子部品としては、例えば、特許文献１に記載の電子部品が知られている。特許文献１に記載の電子部品は、積層体、２つの外部電極及びコイルを備えている。積層体は、複数の絶縁体層が積層されて構成されている。コイルは、積層方向と平行なコイル軸を有している。２つの外部電極は、積層体において積層方向の下側に位置する底面に設けられている。コイルの両端はそれぞれ、２つの外部電極に対してビアホール導体により接続されている。

ところで、特許文献１に記載の電子部品では、以下に説明するように、外部電極の形成に下地電極が必要になるという問題がある。２つの外部電極は、積層方向の最も下側に位置する絶縁体層にビアホール導体を形成した後、導電性ペーストを塗布することにより形成される。ただし、特許文献１には記載されていないが、一般的には、導電性ペーストを塗布して得られる電極を下地電極として、めっきが施される。このように、特許文献１に記載の電子部品では、外部電極の形成に下地電極の形成が必要である。

特開２０１１−９３９１号公報

そこで、本発明の目的は、下地電極を形成することなく、積層体の底面に外部電極を形成できる電子部品を提供することである。

本発明に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、積層方向の最も下側に位置する前記絶縁体層を積層方向に貫通するように設けられている複数のビアホール導体と、前記積層体において積層方向の下側に位置している底面に露出している前記複数のビアホール導体の端部を覆うようにめっきにより形成された外部電極と、を備えていること、を特徴とする。

本発明によれば、下地電極を形成することなく、積層体の底面に外部電極を形成できる。

実施形態に係る電子部品の斜視図である。図１に示した電子部品の積層体の分解斜視図である。外部電極の形成時の工程断面図である。変形例に係る電子部品の分解斜視図である。

以下に、本発明の実施形態に係る電子部品について説明する。

（電子部品の構成）
以下に、本発明の実施形態に係る電子部品について図面を参照しながら説明する。図１は、実施形態に係る電子部品１０の斜視図である。図２は、図１に示した電子部品１０の積層体１２の分解斜視図である。以下、電子部品１０の積層方向をｚ軸方向と定義し、電子部品１０の短辺に沿った方向をｘ軸方向と定義し、電子部品１０の長辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。

電子部品１０は、図１及び図２に示すように、積層体１２、外部電極１４ａ，１４ｂ、コイルＬ及びビアホール導体Ｖ１，Ｖ２，ｖ２３，ｖ２４（図１には図示せず）を備えている。積層体１２は、直方体状をなしており、コイルＬを内蔵している。

積層体１２は、図２に示すように、絶縁体層１６ａ〜１６ｋ，１７がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層１６ａ〜１６ｋ，１７はそれぞれ、長方形状をなしており、例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライトからなる磁性体材料により作製されている。また、絶縁体層１７は、絶縁体層１６よりも高い空孔率を有しており、ｚ軸方向の最も負方向側に位置している。積層体１２では、高い空孔率を有する絶縁体層は、ｚ軸方向の最も負方向側に位置している絶縁体層１７のみである。

コイルＬは、図２に示すように、コイル導体１８ａ〜１８ｊ及びビアホール導体ｖ１２〜ｖ２０により構成されている。すなわち、コイルＬは、コイル導体１８ａ〜１８ｊがビアホール導体ｖ１２〜ｖ２０により接続されることにより構成されている。コイルＬは、ｚ軸方向に延在するコイル軸を有しており、時計回り方向（矢印Ａの方向）に旋廻しながらｚ軸方向の正方向側に向かって進行する螺旋状をなしている。また、コイルＬは、端部ｔ１，ｔ２を有しており、コイルＬの端部ｔ１は、コイルＬの端部ｔ２よりもｚ軸方向の正方向側に位置している。

コイル導体１８ａ〜１８ｊはそれぞれ、図２に示すように、絶縁体層１６ｂ〜１６ｋ上に設けられている。また、コイル導体１８ｂ〜１８ｊはそれぞれ、Ａｇからなる導電性材料からなり、７／８ターンのターン数を有しており、線状導体が折り曲げて形成されている。コイル導体１８ａは、３／４ターンのターン数を有している。すなわち、コイル導体１８ａ〜１８ｊは、環状の軌道の一部（コイル導体１８ａでは１／４、コイル導体１８ｂ〜１８ｊでは１／８）が切り欠かれた形状をなしている。そして、コイル導体１８ａ〜１８ｊは、ｚ軸方向から平面視したときに、互いに重なり合って、環状の軌道を構成している。また、コイルＬの端部ｔ１は、コイル導体１８ａの矢印Ａの方向の下流側の端部であり、コイルＬの端部ｔ２は、コイル導体１８ｊの矢印Ａの方向の上流側の端部である。

ビアホール導体ｖ１２〜ｖ２０は、コイル導体１８ａ〜１８ｊを接続している。より詳細には、ビアホール導体ｖ１２は、コイル導体１８ａの端部ｔ１から矢印Ａの方向に５／８ターンだけ離れた位置とコイル導体１８ｂの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ１３は、コイル導体１８ｂの矢印Ａの方向の上流側の端部とコイル導体１８ｃの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ１４は、コイル導体１８ｃの矢印Ａの方向の上流側の端部とコイル導体１８ｄの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ１５は、コイル導体１８ｄの矢印Ａの方向の上流側の端部とコイル導体１８ｅの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ１６は、コイル導体１８ｅの矢印Ａの方向の上流側の端部とコイル導体１８ｆの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ１７は、コイル導体１８ｆの矢印Ａの方向の上流側の端部とコイル導体１８ｇの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ１８は、コイル導体１８ｇの矢印Ａの方向の上流側の端部とコイル導体１８ｈの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ１９は、コイル導体１８ｈの矢印Ａの方向の上流側の端部とコイル導体１８ｉの矢印Ａの方向の下流側の端部とを接続している。ビアホール導体ｖ２０は、コイル導体１８ｉの矢印Ａの方向の上流側の端部とコイル導体１８ｊの矢印Ａの方向の下流側の端部とを接続している。

ビアホール導体ｖ１〜ｖ１１は、図２に示すように、絶縁体層１６ｂ〜１６ｋ，１７をｚ軸方向に貫通しており、一直線に繋がることにより１本のビアホール導体Ｖ１を構成している。ビアホール導体Ｖ１のｚ軸方向の正方向側の端部は、コイルＬの端部ｔ１に接続されている。また、ビアホール導体Ｖ１のｚ軸方向の負方向側の端部は、積層体１２のｚ軸方向の負方向側の面（底面）に露出している。

ビアホール導体ｖ２１，ｖ２２は、図２に示すように、絶縁体層１６ｋ，１７をｚ軸方向に貫通しており、一直線に繋がることにより１本のビアホール導体Ｖ２を構成している。ビアホール導体Ｖ２のｚ軸方向の正方向側の端部は、コイルＬの端部ｔ２に接続されている。また、ビアホール導体Ｖ２のｚ軸方向の負方向側の端部は、積層体１２のｚ軸方向の負方向側の面（底面）に露出している。

ビアホール導体ｖ２３は、ｚ軸方向の最も負方向側に位置している絶縁体層１７をｚ軸方向に貫通しており、絶縁体層１７のｙ軸方向の正方向側の短辺近傍の矩形状のエリア内に複数設けられている。よって、ビアホール導体ｖ２３のｚ軸方向の負方向側の端部は、積層体１２の底面から露出している。なお、ビアホール導体ｖ２３は、ビアホール導体ｖ１１を除く複数のビアホールを指す。

ビアホール導体ｖ２４は、ｚ軸方向の最も負方向側に位置している絶縁体層１７をｚ軸方向に貫通しており、絶縁体層１７のｙ軸方向の負方向側の短辺近傍の矩形状のエリア内に複数設けられている。よって、ビアホール導体ｖ２４のｚ軸方向の負方向側の端部は、積層体１２の底面から露出している。なお、ビアホール導体ｖ２４は、ビアホール導体ｖ２２を除く複数のビアホールを指す。

外部電極１４ａは、積層体１２の底面に露出しているビアホール導体ｖ１１，ｖ２３の端部を覆うようにめっきにより形成されている。本実施形態では、外部電極１４ａは、積層体１２の底面において、ｙ軸方向の正方向側に位置する辺に沿って設けられている。これにより、外部電極１４ａは、コイルＬの端部ｔ１に対して電気的に接続されている。

外部電極１４ｂは、積層体１２の底面に露出しているビアホール導体ｖ２２，ｖ２４の端部を覆うようにめっきにより形成されている。本実施形態では、外部電極１４ｂは、積層体１２の底面において、ｙ軸方向の負方向側に位置する辺に沿って設けられている。これにより、外部電極１４ｂは、コイルＬの端部ｔ２に対して電気的に接続されている。

（電子部品の製造方法）
以下に、電子部品１０の製造方法について図面を参照しながら説明する。なお、以下では、複数の電子部品１０を同時に作成する際の電子部品１０の製造方法について説明する。図３は、外部電極１４ａ，１４ｂの形成時の工程断面図である。

まず、図２の絶縁体層１６ａ〜１６ｋとなるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化銅（ＣｕＯ）及び酸化ニッケル（ＮｉＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、平均粒径が２μｍであるフェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤を加えてボールミルで焼成後の空孔率が１０ｖｏｌ％以下となるように混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、厚さが２０μｍである絶縁体層１６ａ〜１６ｋとなるべきセラミックグリーンシートを作製する。

次に、図２の絶縁体層１７となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化銅（ＣｕＯ）及び酸化ニッケル（ＮｉＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、平均粒径が２μｍであるフェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤、球状ポリマーを加えてボールミルで空孔率が焼成後の３５ｖｏｌ％以下となるように混合を行い、その後、減圧により脱泡を行う。球状ポリマーは、平均粒径が８μｍである架橋ポリエチレンからなる焼失材である。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、厚さが２０μｍである絶縁体層１７となるべきセラミックグリーンシートを作製する。

次に、図２に示すように、絶縁体層１６ｂ〜１６ｋ，１７となるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｖ１〜ｖ２４を形成する。具体的には、絶縁体層１６ｂ〜１６ｋ，１７となるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

次に、図２に示すように、絶縁体層１６ｂ〜１６ｋとなるべきセラミックグリーンシートのｚ軸方向の正方向側の主面（以下、表面と称す）上にコイル導体１８ａ〜１８ｊを形成する。具体的には、絶縁体層１６ｂ〜１６ｋとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体１８ａ〜１８ｊを形成する。なお、コイル導体１８ａ〜１８ｊを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。

次に、図２に示すように、絶縁体層１６ａ〜１６ｋ，１７となるべきセラミックグリーンシートをこの順に並ぶように積層・圧着して、未焼成のマザー積層体を得る。絶縁体層１６ａ〜１６ｋ，１７となるべきセラミックグリーンシートの積層・圧着は、１枚ずつ積層して仮圧着してマザー積層体を得た後、未焼成のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。

次に、マザー積層体をカット刃により所定寸法の積層体１２にカットする。これにより未焼成の積層体１２が得られる。この未焼成の積層体１２には、脱バインダー処理及び焼成がなされる。焼成時に球状ポリマーが焼失することにより、絶縁体層１７内に空孔が形成される。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８００℃〜９００℃で２．５時間の条件で行う。

次に、積層体１２に対してバレル研磨加工を施して、面取りを行う。そして、Ｎｉめっき及びＳｎめっきを施すことにより、外部電極１４ａ，１４ｂを形成する。具体的には、積層体１２の底面には、ビアホール導体ｖ１１，ｖ２２〜ｖ２４のｚ軸方向の負方向側の端部が露出している。そこで、めっき工法によって、ビアホール導体ｖ１１，ｖ２３のｚ軸方向の端部を起点に導体膜を成長させることにより、図３に示すように、外部電極１４ａを形成する。同様に、めっき工法によって、ビアホール導体ｖ２２，ｖ２４のｚ軸方向の端部を起点に導体膜を成長させることにより、図３に示すように、外部電極１４ｂを形成する。この際、絶縁体層１７の空孔内にめっき液が浸入し、図３に示すように、空孔内に導体が形成される。以上の工程により、図１に示すような電子部品１０が完成する。

（効果）
以上のように構成された電子部品１０によれば、下地電極を形成することなく、積層体１２の底面に外部電極１４ａ，１４ｂを形成できる。より詳細には、特許文献１に記載の電子部品では、２つの外部電極は、積層方向の最も下側に位置する絶縁体層にビアホール導体を形成した後、導電性ペーストを塗布することにより形成される。ただし、特許文献１には記載されていないが、一般的には、導電性ペーストを塗布して得られる電極を下地電極として、めっきが施される。このように、特許文献１に記載の電子部品では、外部電極の形成に下地電極の形成が必要である。

一方、電子部品１０では、積層体１２の底面において、複数のビアホール導体ｖ１１，ｖ２２〜ｖ２４の端部が露出している。これにより、積層体１２に対してめっきを施した場合には、ビアホール導体ｖ１１，ｖ２２〜ｖ２４の端部を覆うように外部電極１４ａ，１４ｂが形成されるようになる。よって、電子部品１０では、外部電極１４ａ，１４ｂの形成のために、導電性ペーストを塗布して下地電極を形成する必要がない。その結果、導電性ペーストの使用量を低減でき、電子部品１０の製造コストを低減できる。また、下地電極の形成工程が不要であるので、電子部品１０の製造が容易となる。

また、電子部品１０では、外部電極１４ａ，１４ｂが積層体１２に固着する強度（以下、固着強度と呼ぶ）が大きくなり、外部電極１４ａ，１４ｂが積層体１２からはがれにくくなる。より詳細には、積層体１２の底面を構成している絶縁体層１７は、絶縁体層１６よりも高い空孔率を有している。これにより、外部電極１４ａ，１４ｂをめっきにより形成する際に、めっき液が空孔内に進入して、空孔内に導体が形成される。よって、外部電極１４ａ，１４ｂは、絶縁体層１７の空孔内に侵入し、絶縁体層１７に対してより強固に固着するようになる。

本願発明者は、電子部品１０において外部電極１４ａ，１４ｂの固着強度が大きくなることを明らかにするために、以下に説明する実験を行った。まず、第１のサンプルとして、図１及び図２に示す構造を有する電子部品１０を作製した。また、第２のサンプルとして、電子部品１０の絶縁体層１７を絶縁体層１６に置き換えた電子部品を作製した。第１のサンプル及び第２のサンプルのサイズは、１．０ｍｍ×０．５ｍｍである。

第１のサンプル及び第２のサンプルを回路基板上にはんだにより実装した。そして、２００Ｎのロードセルにより加圧スピード０．５ｍｍ／ｓｅｃで第１のサンプル及び第２のサンプルを回路基板から引き剥がした。本願発明者は、ＭＯＤＥＬ１３１１ＤＷを用いて、第１のサンプル及び第２のサンプルが引き剥がされた際の力の大きさを測定した。

以上の実験では、第２のサンプルは、１０Ｎの大きさで、外部電極１４ａ，１４ｂが積層体１２から剥離されて、回路基板から引き剥がされたのに対して、第１のサンプルは、１４Ｎの大きさで、外部電極１４ａ，１４ｂが積層体１２から剥離されて、回路基板から引き剥がされた。よって、第１のサンプルのように、高い空孔率を有する絶縁体層１７上に外部電極１４ａ，１４ｂを形成することによって、外部電極１４ａ，１４ｂの積層体１２に対する固着力を大きくできることが分かる。

（変形例）
以下に変形例に係る電子部品について図面を参照しながら説明する。図４は、変形例に係る電子部品１０ａの分解斜視図である。

電子部品１０ａと電子部品１０との相違点は、コイルＬの向きである。より詳細には、電子部品１０では、コイルＬのコイル軸は、ｚ軸方向と平行であった。一方、電子部品１０ａでは、コイルＬのコイル軸は、ｘ軸方向と平行である。このような電子部品１０ａにおいても、絶縁体層１７に複数のビアホール導体ｖ７０，７２，７４，７６が形成されることにより、外部電極１４ａ，１４ｂを容易に形成することが可能となる。

（その他の実施形態）
本発明に係る電子部品は、前記実施形態に係る電子部品１０，１０ａに限らずその要旨の範囲内において変更可能である。

なお、電子部品１０，１０ａでは、ｚ軸方向の最も負方向側に位置している絶縁体層のみが高い空孔率を有する絶縁体層１７であるが、絶縁体層１７が複数層設けられていてもよい。また、積層体１２の全体が絶縁体層１７のみにより構成されていてもよい。

また、電子部品１０，１０ａでは、絶縁体層１７の空孔率は、３５ｖｏｌ％であるとした。しかしながら、絶縁体層１７の空孔率の値はこれに限らない。絶縁体層１７の空孔率は、３０ｖｏｌ％以上５０ｖｏｌ％以下であることが好ましい。なお、絶縁体層１６の空孔率は、１０ｖｏｌ％以下であることが好ましい。

ここで、空孔率の測定方法の一例について説明する。空孔率の測定は、以下の手順によって行う。まず、ＦＩＢ装置（ＦＥＩ製ＦＩＢ２００ＴＥＭ）により収束イオンビーム加工した絶縁体層１６，１７の面を走査電子顕微鏡（日本電子製ＪＳＭ−７５００ＦＡ）により観察する。次に、走査電子顕微鏡によって得られた画像を画像処理ソフト（ＷＩＮＲＯＯＦ（三谷商事（株）））により測定した。各工程の条件及び手順を以下に示す。

収束イオンビーム加工
入射角５度で絶縁体層１６，１７を加工した。

走査電子顕微鏡
加速電圧：１５ｋＶ
試料傾斜：０度
信号：２次電子
倍率：５０００倍

画像処理ソフト
まず、所定の計測範囲を定める。
次に、２値価処理を行い空孔のみを抽出する。
最後に、画像処理ソフトの「総面積・個数計測」により総面積、個数、空孔の面積率及び測定範囲の面積を測定する。

また、電子部品１０，１０ａでは、積層体１２にはコイルＬが内蔵されているが、コイルＬ以外の回路素子が内蔵されていてもよい。

また、電子部品１０，１０ａでは、ｚ軸方向の最も負方向側の絶縁体層の内、外部電極１４ａ，１４ｂが形成される部分のみ、他の部分よりも高い空孔率を有していてもよい。

以上のように、本発明は、電子部品に有用であり、特に、下地電極を形成することなく、積層体の底面に外部電極を形成できる点において優れている。

Ｌコイル
Ｖ１，Ｖ２，ｖ１〜ｖ２４ビアホール導体
１０，１０ａ電子部品
１４ａ，１４ｂ外部電極
１６ａ〜１６ｋ，１７絶縁体層
１８ａ〜１８ｊコイル導体

Claims

複数の絶縁体層が積層されて構成されている積層体と、
積層方向の最も下側に位置する前記絶縁体層を積層方向に貫通するように設けられている複数のビアホール導体と、
前記積層体において積層方向の下側に位置している底面に露出している前記複数のビアホール導体の端部を覆うようにめっきにより形成された外部電極と、
を備えていること、
を特徴とする電子部品。
前記積層体は、第１の絶縁体層、及び、該第１の絶縁体層よりも高い空孔率を有する第２の絶縁体層が積層されることにより構成されており、
積層方向の最も下側に位置する前記絶縁体層は、前記第２の絶縁体層であること、
を特徴とする請求項１に記載の電子部品。
前記第２の絶縁体層は、積層方向の最も下側に位置する前記絶縁体層のみであること、
を特徴とする請求項２に記載の電子部品。
前記積層体は、回路素子を内蔵しており、
前記外部電極は、前記回路素子と電気的に接続されていること、
を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
前記回路素子は、コイルであること、
を特徴とする請求項４に記載の電子部品。