CN101651007A - 层叠线圈器件及其制造方法 - Google Patents
层叠线圈器件及其制造方法 Download PDFInfo
- Publication number
- CN101651007A CN101651007A CN200910159282A CN200910159282A CN101651007A CN 101651007 A CN101651007 A CN 101651007A CN 200910159282 A CN200910159282 A CN 200910159282A CN 200910159282 A CN200910159282 A CN 200910159282A CN 101651007 A CN101651007 A CN 101651007A
- Authority
- CN
- China
- Prior art keywords
- magnetic
- ceramic
- inner conductor
- magnetic body
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本发明提供磁性体陶瓷层和内部导体之间不形成空隙、缓解内部应力的问题、高特性、可靠性高的层叠线圈器件。其结构中包括磁性体陶瓷层(1a),该磁性体陶瓷层(1a)具有从磁性体陶瓷元件(3)的侧面到达内部导体(2)的孔隙面积率为6~20%的区域。其结构中包括多层具有孔隙面积率为6~20%的区域的上述磁性体陶瓷层。其结构中,内部导体和内部导体周围的磁性体陶瓷的界面上不存在空隙,且内部导体和磁性体陶瓷的界面是分离的。使酸性溶液从磁性体陶瓷元件的侧面经过磁性体陶瓷层的孔隙面积率为6~20%的区域而浸透,使酸性溶液到达内部导体和其周围的磁性体陶瓷的界面,藉此将内部导体和其周围的磁性体陶瓷的界面的结合切断。
Description
技术领域
本发明涉及层叠线圈器件,该层叠线圈器件具有通过对由磁性体陶瓷层和以Ag为主要成分的线圈形成用的内部导体层叠而成的陶瓷层叠体进行烧成而形成的、在磁性体陶瓷元件的内部配设有螺旋状线圈的结构。
背景技术
近年来,对电子器件的小型化的要求不断增大,对于线圈器件,其主流也逐渐转向层叠型的线圈器件。
另外,将磁性体陶瓷和内部导体同时烧成而得的层叠线圈器件存在如下问题:因磁性体陶瓷层和内部导体之间的热膨胀系数的不同而产生的内部应力会使磁性体陶瓷的磁特性下降,引起层叠线圈器件的阻抗值的下降或偏差。
因此,为消除上述问题,提出了如下层叠型阻抗元件:将烧成后的磁性体陶瓷元件在酸性的镀敷液中浸渍处理,使磁性体陶瓷层和内部导体之间产生空隙,藉此回避内部导体对磁性体陶瓷层的应力的影响,消除阻抗值的下降或偏差(专利文献1)。
但实际情况是,该专利文献1的层叠型阻抗元件中,由于将磁性体陶瓷元件浸渍于镀敷液中,使镀敷液从内部导体暴露在磁性体陶瓷元件表面的部分浸透至内部,藉此在磁性体陶瓷层和内部导体之间形成不连续的空隙,因此在磁性体陶瓷层间形成内部导体与空隙,内部导电体层变薄,内部导体在陶瓷层间所占的比例不得不变小。
因此,存在难以获得直流电阻低的制品的问题。特别是如果是尺寸为1.0mm×0.5mm×0.5mm的制品或0.6mm×0.3mm×0.3mm的制品等小型制品,则存在如下问题:由于需要使磁性体陶瓷层变薄,难以在磁性体陶瓷层间同时设置内部导体和空隙并且使内部导体形成得较厚,因此不仅无法实现直流电阻的降低,而且容易发生由冲击等导致的内部导体的断线,无法确保足够的可靠性。
专利文献1:日本专利特开2004-22798号公报
发明内容
本发明是解决上述问题的发明,其目的是提供不像以往那样在构成层叠线圈器件的磁性体陶瓷层和内部导体之间形成空隙、能够缓解在磁性体陶瓷层和内部导体之间因烧成收缩举动或热膨胀系数的不同而产生的内部应力的问题、直流电阻低、且不易发生由冲击等导致的内部导体的断线、可靠性高的层叠线圈器件。
为解决上述问题,本发明的(权利要求1)的层叠线圈器件包括螺旋状线圈,该螺旋状线圈通过在包括层叠的多个磁性体陶瓷层和介以所述磁性体陶瓷层配设的以Ag为主要成分的内部导体的磁性体陶瓷元件的内部将所述内部导体层间连接而形成,该层叠线圈器件的特征在于,
包括磁性体陶瓷层,该磁性体陶瓷层具有从所述磁性体陶瓷元件的侧面到达所述内部导体的孔隙面积率为6~20%的区域。
较好的是配设多层具有从所述磁性体陶瓷元件的侧面到达所述内部导体的孔隙面积率为6~20%的区域的所述磁性体陶瓷层。
作为具有所述孔隙面积率为6~20%的区域的所述磁性体陶瓷层,较好的是使用整个陶瓷层的孔隙面积率均为6~20%的磁性体陶瓷层。
较好的是本发明的层叠线圈器件中,所述内部导体和所述内部导体周围的磁性体陶瓷的界面上不存在空隙,且所述内部导体和所述磁性体陶瓷的界面是分离的。
本发明的层叠线圈器件的制造方法的特征在于,包括:
对由磁性体陶瓷层和以Ag为主要成分的线圈形成用的内部导体层叠而成的陶瓷层叠体进行烧成,形成在内部包括螺旋状线圈、并且包括具有从侧面到达所述内部导体的孔隙面积率为6~20%的区域的磁性体陶瓷层的磁性体陶瓷元件的工序;以及
使酸性溶液从所述磁性体陶瓷元件的侧面经过所述磁性体陶瓷层的孔隙面积率为6~20%的区域而浸透,使酸性溶液到达所述内部导体和其周围的磁性体陶瓷的界面,藉此将所述内部导体和其周围的磁性体陶瓷的界面的结合切断的工序。
本发明的层叠线圈器件的制造方法的特征在于,包括:
对由磁性体陶瓷层和以Ag为主要成分的线圈形成用的内部导体层叠而成的陶瓷层叠体进行烧成,形成在内部包括螺旋状线圈、在所述磁性体陶瓷元件的相互对置的侧面暴露出所述螺旋状线圈的一对端部的相互不同侧的端部、并且包括具有从未暴露出所述螺旋状线圈的端部的侧面到达所述内部导体的孔隙面积率为6~20%的区域的磁性体陶瓷层的磁性体陶瓷元件的工序;
在所述磁性体陶瓷元件的所述一对侧面上形成外部电极,使其与暴露于所述磁性体陶瓷元件的所述一对侧面的所述螺旋状线圈的一对端部导通的工序;以及
用含酸性物质的镀敷液对所述外部电极的表面实施镀敷的工序。
本发明(权利要求1)的层叠线圈器件包括磁性体陶瓷层,该磁性体陶瓷层具有从磁性体陶瓷元件的侧面到达内部导体的孔隙面积率为6~20%的区域(下面也称为“多孔区域”)。该层叠线圈器件中,可以使酸性溶液从孔隙面积率为6~20%的多孔区域浸入磁性体陶瓷元件的内部,到达内部导体和其周围的磁性体陶瓷的界面,藉此将内部导体和磁性体陶瓷的界面的结合切断(即分离)。因此可获得内部导体和磁性体陶瓷的界面分离、应力得到充分的缓解、特性良好的层叠线圈器件。
另外,作为酸性溶液,可使用例如在对电极表面实施镀敷处理时使用的镀敷液。
此外,通过配设多层具有从磁性体陶瓷元件的侧面到达所述内部导体的孔隙面积率为6~20%的区域的磁性体陶瓷层,可使本发明更具实效。
即,如上所述,在使酸性溶液从多孔区域到达内部导体和磁性体陶瓷的界面时,可以更确实地使酸性溶液到达界面,将内部导体和磁性体陶瓷的界面的结合切断。
此外,通过使用整个陶瓷层的孔隙面积率均为6~20%的磁性体陶瓷层作为具有孔隙面积率为6~20%的区域的磁性体陶瓷层,磁性体陶瓷层的形成无需复杂的流程,可提供制造容易且能发挥上述特有的作用效果的层叠线圈器件。
本发明的层叠线圈器件具有内部导体和内部导体周围的磁性体陶瓷的界面上不存在空隙、内部导体和磁性体陶瓷的界面分离的结构,因此磁性体陶瓷层和内部导体之间产生的内部应力的问题得到缓解,可提供特性良好的层叠线圈器件。
此外,本发明的层叠线圈器件的制造方法是使酸性溶液从磁性体陶瓷元件的侧面经过磁性体陶瓷层的孔隙面积率为6~20%的区域而浸透,使酸性溶液到达内部导体和其周围的磁性体陶瓷的界面,从而将内部导体和其周围的磁性体陶瓷的界面的结合切断,因此可确实地使酸性溶液从磁性体陶瓷元件的侧面浸透至内部导体和其周围的磁性体陶瓷的界面,可缓解内部导体和其周围的磁性体陶瓷的界面的应力。结果,可高效地制造特性的偏差少、可降低直流电阻、不易发生由冲击等导致的内部导体的断线、可靠性高的层叠线圈器件。
此外,通过形成内部包括螺旋状线圈、在磁性体陶瓷元件的相互对置的侧面暴露出螺旋状线圈的一对端部、并且包括具有从未暴露出螺旋状线圈的端部的侧面到达内部导体的孔隙面积率为6~20%的区域(多孔区域)的磁性体陶瓷层的磁性体陶瓷元件,在磁性体陶瓷元件的所述一对侧面上形成外部电极,使其与螺旋状线圈的一对端部导通,然后用含酸性物质的镀敷液对所述外部电极的表面实施镀敷,这样即使在外部电极覆盖了磁性体陶瓷元件的端面的情况下,也可使镀敷液(酸性溶液)确实地从磁性体陶瓷元件的侧面经过所述多孔区域浸透至内部导体和其周围的磁性体陶瓷的界面,从而缓解内部导体和其周围的磁性体陶瓷的界面的应力。结果,可更高效地制造特性良好、可靠性高的层叠线圈器件。
此外,在使用含酸性物质的镀敷液作为酸性溶液来实施镀敷时,通过同时使酸性溶液浸透至磁性体陶瓷元件,可以在无需在现有的工序中附加新的工序的情况下高效地制造可靠性高的层叠线圈器件。
附图说明
图1是表示本发明的实施例的层叠线圈器件的结构的主视剖视图。
图2是表示本发明的实施例的层叠线圈器件的制造方法的分解立体图。
图3是本发明的实施例的层叠线圈器件的侧剖视图。
图4是表示本发明的实施例的层叠线圈器件的变形例的示意侧剖视图。
图5(a)、(b)是表示本发明的实施例的层叠线圈器件的另一个变形例的示意侧剖视图。
图6(a)、(b)是表示本发明的实施例的层叠线圈器件的另一个变形例的示意侧剖视图。
图7(a)、(b)是说明图5的层叠线圈器件的制造方法的图。
图8是说明本发明的实施例的层叠线圈器件的制造方法的变形例的图。
图9是表示通过图8所示的方法制造的层叠线圈器件的侧剖视图。
图10(a)、(b)、(c)是表示本发明的实施例的层叠线圈器件中从磁性体陶瓷元件的侧面到达内部导体的孔隙面积率为6~20%的区域的配设形态的示意俯视透视图。
标号说明
1 磁性体陶瓷层
1a 多孔磁性体陶瓷层
2 内部导体
3 磁性体陶瓷元件
4 螺旋状线圈
4a、4b 螺旋状线圈的两端部
5a、5b 外部电极
10 层叠线圈器件
11 磁性体陶瓷
21 第一生坯(green sheet)
21a 未形成有内部导体的第一生坯
22 内部导体图案
23 未烧成的磁性体陶瓷元件
24 通孔导体
31 第二生坯
41 可形成多孔磁性体陶瓷层的磁性体陶瓷糊料
42 磁性体陶瓷糊料
P 多孔区域
具体实施方式
下面示出本发明的实施例,对本发明的特征进行更详细的说明。
实施例1
图1是表示本发明的一个实施例的层叠线圈器件(该实施例1中为层叠阻抗元件)的结构的示意主视剖视图,图2是表示图1的层叠线圈器件的制造方法的分解立体图,图3是图1的层叠线圈器件的侧剖视图。
该层叠线圈器件10包括磁性体陶瓷元件3,该磁性体陶瓷元件3包括层叠的磁性体陶瓷层1和由介以磁性体陶瓷层1层叠的以Ag为主要成分的内部导体2连接而成的螺旋状线圈4。而且,在磁性体陶瓷元件3的两端部配设有一对外部电极5a、5b,使其与螺旋状线圈4的两端部4a、4b导通。
此外,作为构成磁性体陶瓷元件3的磁性体陶瓷层1中与最下侧的内部导体2相接的磁性体陶瓷层1(1a)、与中央的内部导体2相接的磁性体陶瓷层1(1a)、以及与最上侧的内部导体2相接的磁性体陶瓷层1(1a)这共计3层的磁性体陶瓷层1,配设的是孔隙面积率为6~20%的多孔磁性体陶瓷层。
另外,层叠线圈器件10的尺寸为:长1.0mm,宽0.5mm,高0.5mm。
此外,构成螺旋状线圈4的内部导体2的宽度约为80μm,厚度为15μm,螺旋状线圈4的匝数为12匝。此外,磁性体陶瓷层1在烧成前的生坯的状态下厚度约为30μm。
该层叠线圈器件10中,内部导体2和其周围的磁性体陶瓷11的界面上不存在空隙,内部导体2和其周围的磁性体陶瓷11虽然是密合的,但内部导体2和磁性体陶瓷11处于不在界面上结合的状态,即处于分离的状态。
此外,该层叠线圈器件10中,内部导体2和磁性体陶瓷11在其界面上分离,因此,无需为了切断内部导体2和磁性体陶瓷11的结合而在界面上设置空隙,无需使内部导体变细,可获得应力得到缓解的层叠线圈器件10。因此,可提供特性的偏差少、可降低直流电阻、不易发生由冲击等导致的内部导体的断线、可靠性高的层叠线圈器件。
下面,对该层叠线圈器件10的制造方法进行说明。
(1)将包含Ni-Cu-Zn系的铁素体原料和水系粘合剂的浆料成形为片状,制成厚度约30μm的第一生坯。
此外,将包含上述(1)中使用的铁素体原料、水系粘合剂和以烧成后的孔隙率达到约50%的比例添加的烧去材料的浆料成形为片状,制成厚度约30μm的第二生坯,即制成在烧成后成为孔隙面积率为6~20%的磁性体陶瓷层的生坯。
另外,之所以使用在烧成后成为孔隙面积率为6~20%的磁性体陶瓷层的生坯作为第二生坯,是因为如果空隙面积率不到6%,则难以使后述的酸性溶液(镀敷液)从磁性体陶瓷元件的侧面浸入并到达内部导体,如果超过20%,则层叠线圈器件的强度下降。
(2)在上述(1)中制成的生坯的规定位置形成通孔后,在生坯表面印刷内部导体形成用的导电性糊料,形成线圈图案(内部导体图案)。
另外,作为上述导电性糊料,使用将杂质元素为0.02重量%以下的Ag粉末、清漆和溶剂掺合而成的Ag含有率为85重量%的导电性糊料。作为线圈图案(内部导体图案)形成用的导电性糊料,优选使用如上所述的Ag含量较高的糊料,例如Ag含有率为83~89重量%的糊料。
另外,如果杂质元素较多,则可能会发生因酸性溶液而导致内部导体腐蚀、直流电阻增加这样的不良情况。
(3)接着,如图2示意地所示,按照例如如下所述的顺序将通过上述方法制成的各生坯层叠、压接,从而制作层叠体(未烧成的磁性体陶瓷元件)23。
层叠生坯时,首先将规定块数的未形成有内部导体图案的第一生坯21(21a)层叠,作为下侧的外层部形成用生坯。
接着,在其上层叠1块形成有内部导体图案(线圈图案)22的第二生坯31,接着,层叠规定块数的形成有内部导体图案(线圈图案)22的第一生坯21后,层叠1块形成有内部导体图案22的第二生坯31,接着,层叠规定块数的形成有内部导体图案(线圈图案)22的第一生坯21,再在其上层叠1块形成有内部导体图案(线圈图案)22的第二生坯31。藉此,各内部导体图案22通过通孔导体24层间连接,形成螺旋状线圈4(参照图1)。
然后,再将规定块数的未形成有内部导体图案的第一生坯21(21a)层叠、压接,作为上侧的外层部形成用生坯。
藉此,得到层叠体,该层叠体如图3所示,是在烧成后成为磁性体陶瓷元件3的层叠体(未烧成的磁性体陶瓷元件),该层叠体中以规定的间隔配设有3层在烧成后成为孔隙面积率为6~20%的多孔磁性体陶瓷层1a(图1)的第二生坯31。
(4)然后,根据需要切割该未烧成的磁性体陶瓷元件23后,在规定的条件下烧成,藉此得到作为烧结体的磁性体陶瓷元件3。
本实施例中,磁性体陶瓷元件3中的磁性体陶瓷层的层叠数(总层叠数)为24层,其中的3层为上述的多孔磁性体陶瓷层。另外,内部导体的层叠数为16层。
此外,该层叠线圈器件的尺寸如上所述,为:长1.0mm,宽0.5mm,高0.5mm。
此外,构成螺旋状线圈4的内部导体2的宽度约为80μm,厚度为15μm,螺旋状线圈4的匝数为12匝。
(5)接着,在磁性体陶瓷元件3的两端面涂布Ag含有率为85重量%的导电性糊料,在800℃下处理1小时,将导电性糊料烧结,从而形成外部电极5a、5b(图1)。
然后,对所形成的外部电极5a、5b进行镀Ni、镀Sn,形成下层具有Ni镀膜层、上层具有Sn镀膜层的双层结构的镀膜。藉此,如图1所示,得到具有在磁性体陶瓷元件3的内部包括螺旋状线圈4的结构的层叠线圈器件(层叠阻抗元件)10。
另外,上述镀敷工序中,作为Ni镀敷液,使用包含约300g/L的硫酸镍、约50g/L的氯化镍、35g/L的硼酸的pH为4的酸性溶液。
此外,作为Sn镀敷液,使用包含约70g/L的硫酸锡、约100g/L的柠檬酸氢铵、约100g/L的硫酸铵的pH为5的酸性溶液。
然后,通过以下方法测定如上所述制成的实施例的测定线圈器件的磁性体陶瓷层(用上述第二生坯形成的多孔磁性体陶瓷层)的孔隙面积率。
在镀敷前的磁性体陶瓷元件的宽幅方向和厚度方向上对规定的截面(下面称为“W-T面”)进行镜面研磨,用扫描电子显微镜(SEM)观察经聚焦离子束加工(FIB加工)的面,测定烧结后的磁性体陶瓷中的孔隙面积率。
具体而言,孔隙面积率利用图像处理软件“WinROOF(三谷商事株式会社)”来测定。其具体测定方法如下。
FIB装置:菲(FEI)公司制FIB200TEM
FE-SEM(扫描电子显微镜):日本电子公司制JSM-7500FA
WinROOF(图像处理软件):三谷商事株式会社制,Ver.5.6
<聚焦离子束加工(FIB加工)>
对于通过上述方法镜面研磨后的试样的研磨面,以入射角5°进行FIB加工。
<利用扫描电子显微镜(SEM)进行的观察>
SEM观察在以下条件下进行。
加速电压:15kV
试样倾斜:0°
信号:二次电子
涂敷:Pt
倍率:5000倍
<孔隙面积率的计算>
孔隙面积率用以下方法求出
a)决定测量范围。如果过小,则产生由测定位置所导致的误差。
(本实施例中设为22.85μm×9.44μm)
b)如果难以识别磁性体陶瓷和孔隙,则调节亮度和对比度。
c)进行二值化处理,仅提取孔隙。图像处理软件WinROOF的“色提取”不完全时,手动弥补。
d)提取出孔隙以外的部分时,将孔隙以外的部分删除。
e)利用图像处理软件的“总面积·个数测量”来测定总面积、个数、孔隙的面积率、测量范围的面积。
如上所述测得的本实施例的层叠线圈器件的多孔磁性体陶瓷层的孔隙面积率为11%。
另外,本发明中的孔隙面积率是如上所述测得的值。
此外,为了作比较,不使用上述第二生坯,即不使用在烧成后成为孔隙面积率为6~20%的磁性体陶瓷层的生坯,而是仅使用上述第一生坯作为磁性体陶瓷层用的生坯,除此之外通过与上述实施例相同的方法制成比较例的层叠线圈器件。
该比较例的层叠线圈器件的结构中,磁性体陶瓷元件不包括多孔磁性体陶瓷层。
[特性的评价]
然后,对如上所述制成的实施例的层叠线圈器件和比较例的层叠线圈器件进行阻抗的测定。
测定阻抗时,准备20个试样,用阻抗分析仪(惠普公司制HP4291A)测定100MHz下的阻抗。然后求出其平均值,将其作为阻抗(|Z|)的值。
其结果示于表1。
[表1]
磁性体陶瓷层的总层叠数 | 多孔磁性体陶瓷层的配设数 | 内部导体的层叠数 | 阻抗(Ω) | |
实施例的试样 | 24 | 3 | 16 | 552 |
比较例的试样 | 24 | 0 | 16 | 337 |
如表1所示,确认实施例的层叠线圈器件的阻抗为552Ω,而比较例的层叠线圈器件的阻抗较小,为337Ω。
对于实施例的层叠线圈器件,在对外部电极实施镀Ni、镀Sn的工序中,在进行镀敷的同时,Ni镀敷液及/或Sn镀敷液从暴露于磁性体陶瓷元件(层叠线圈器件)的未覆盖有外部电极的侧面的、孔隙面积率如上所述为11%的多孔磁性体陶瓷层到达磁性体陶瓷元件的内部导体和磁性体陶瓷的界面,进行内部导体和磁性体陶瓷的界面上的结合的切断。结果,在实施例的层叠线圈器件中,可防止由内部应力导致的磁性体陶瓷的磁特性的下降,获得高阻抗值。
另一方面,比较例的层叠线圈器件中,磁性体陶瓷层致密,镀敷液无法到达内部导体和磁性体陶瓷的界面,无法将内部导体和磁性体陶瓷的界面上的结合切断,因此,由于因磁性体陶瓷层和内部导体之间的热膨胀系数的不同而产生的内部应力的影响,磁性体陶瓷的磁特性下降,阻抗值也低。
另外,上述实施例中,使用酸性溶液作为对外部电极实施镀敷时的镀敷液,通过将层叠线圈器件浸渍于该镀敷液来将内部导体和其周围的磁性体陶瓷的界面的结合切断,但例如镀敷工序也可以构成为在其它阶段将磁性体陶瓷元件浸渍于酸性溶液。另外,作为酸性溶液,可以使用以上述镀敷液为基准的组成的酸性溶液,也可以使用其它酸性溶液。
此外,上述实施例中,配设了3层多孔磁性体陶瓷层,但如图4所示,多孔磁性体陶瓷层1a只要配设至少1层即可。
内部导体构成一个螺旋状线圈,只要存在1层具有到达内部导体的多孔部分的磁性体陶瓷层,则酸性溶液(镀敷液)到达内部导体,通过毛细管现象等遍布整个螺旋状线圈和磁性体陶瓷的界面,内部导体和其周围的磁性体陶瓷的界面的结合被切断,因此可实现充分的应力缓解。
另外,多孔磁性体陶瓷层的配设数并不限于上述的3层或1层,可根据磁性体陶瓷元件的厚度、从侧面到内部导体的距离等条件选择合适的层数。
此外,本发明的层叠线圈器件中,也可以如图5(a)、(b)和图6(a)、(b)所示,只有从磁性体陶瓷元件3的侧面到内部导体2的一部分的区域是多孔的,即,其结构中包括具有孔隙面积率为6~20%的区域P的磁性体陶瓷层。
另外,图5(a)所示为配设有3层孔隙面积率为6~20%的多孔区域P、使其从磁性体陶瓷元件3的相对的一对侧面到达内部导体2的情况,但如图5(b)所示,具有孔隙面积率为6~20%的多孔区域P的磁性体陶瓷层只要配设至少1层即可。
此外,如图6(a)所示,也可以将从磁性体陶瓷元件3的侧面到达内部导体2的孔隙面积率为6~20%的多孔区域P仅设置于磁性体陶瓷元件3的一方的侧面侧,此时,例如图6(b)所示,也可以构成为仅具有1层孔隙面积率为6~20%的多孔区域P,此外,虽未特别图示,但也可以构成为具有多层。
另外,如图5(a)、(b)所示,作为只有从磁性体陶瓷元件的侧面到达内部导体的一部分的区域为多孔、其它区域并非多孔的磁性体陶瓷层的形成方法,可采用如下方法:例如图7(a)所示,在上述实施例中使用的第一生坯21上印刷内部导体2,然后如图7(b)所示,在其周围的一部分区域印刷烧成后成为多孔磁性体陶瓷层的磁性体陶瓷糊料41,在其它区域印刷烧成后成为并非多孔的磁性体陶瓷层的磁性体陶瓷糊料42。另外,也可以构成为预先在规定位置涂布成为多孔磁性体陶瓷层的磁性体陶瓷糊料,然后涂布内部导体用的导电性糊料。
此外,作为只有从磁性体陶瓷元件的侧面到达内部导体的一部分的区域为多孔、其它区域并非多孔的磁性体陶瓷层的形成方法,虽未特别图示,但为了使一部分的区域在烧成后成为多孔磁性体陶瓷层、其它区域成为并非多孔的磁性体陶瓷层,也可以使用利用不同的材料形成的磁性体生坯。
另外,例如通过采用如图7(a)所示在上述实施例中使用的第一生坯21上印刷内部导体2,在其周围的所有区域如图8所示涂布烧成后成为孔隙面积率为6~20%的磁性体陶瓷层的磁性体陶瓷糊料的方法,可以如图9所示,形成以在内部导体2的整个周长上与其外周面(端面)相接的形态配设有磁性体陶瓷层31的结构的磁性体陶瓷元件。
此外,为了消除阶差,将上述磁性体陶瓷糊料也用作涂布于内部导体周围的磁性体陶瓷糊料,藉此,可高效地形成从磁性体陶瓷元件的侧面到达内部导体的多孔磁性体陶瓷层。
如上所述,本发明中,作为从磁性体陶瓷元件的侧面到达内部导体的多孔层,可以配设整个陶瓷层均为多孔的磁性体陶瓷层,或配设只有任意区域为多孔的磁性体陶瓷层,此外,多孔磁性体陶瓷层或多孔区域的层叠方向的配设数和配设位置并不限于在多孔区域的同一平面内的配设形态等,可根据条件适当地决定其配设形态。
此外,多孔区域只要配设成从磁性体陶瓷元件的侧面到达所述内部导体即可,其配设形态无特别限制,例如,在以透视俯视图表示时,可以如图10(a)所示,以从磁性体陶瓷元件3的一对侧面的各1处到达内部导体2的形态配设多孔区域P,也可以如图10(b)所示,以从磁性体陶瓷元件3的一对侧面的各2处到达内部导体2的形态配设多孔区域P,也可以如图10(c)所示,以从磁性体陶瓷元件的所有4个侧面到达内部导体2的形态配设多孔区域P。当然,也可以是除此以外的形态。
此外,上述实施例中,以逐个制造层叠线圈器件的情况(单个产品)为例进行说明,但在量产时,例如可采用如下方法、即多件同时加工(多数個取り)的方法来制造:将多个线圈导体图案印刷于母生坯(mother greensheet)表面,将多块该母生坯层叠压接,形成未烧成的层叠体块后,按照线圈导体图案的配置切割层叠体块,切出一块块的层叠线圈器件用层叠体,经过上述工序,同时制造多个层叠线圈器件。
此外,上述各实施例中,以层叠线圈器件为层叠阻抗元件的情况为例进行说明,但本发明可用于层叠电感、层叠变压器等各种层叠线圈器件。
本发明在其它方面也不限定于上述实施例,关于内部电极的厚度和磁性体陶瓷层的厚度、制品的尺寸、层叠体(磁性体陶瓷元件)的烧成条件等,可以在发明的范围内加以各种应用、改变。
工业上的实用性
如上所述,利用本发明,可提供不像以往那样在构成层叠线圈器件的磁性体陶瓷层和内部导体之间形成空隙、能够缓解在磁性体陶瓷层和内部导体之间因烧成收缩举动或热膨胀系数的不同而产生的内部应力、直流电阻低、且不易发生由冲击等导致的内部导体的断线、可靠性高的层叠线圈器件。
因此,本发明可广泛地用于以具有在磁性体陶瓷中包括线圈的结构的层叠阻抗元件或层叠电感等为代表的各种层叠线圈器件。
Claims (6)
1.一种层叠线圈器件,该层叠线圈器件包括螺旋状线圈,该螺旋状线圈通过在包括层叠的多个磁性体陶瓷层和介以所述磁性体陶瓷层配设的以Ag为主要成分的内部导体的磁性体陶瓷元件的内部将所述内部导体层间连接而形成,其特征在于,
包括磁性体陶瓷层,该磁性体陶瓷层具有从所述磁性体陶瓷元件的侧面到达所述内部导体的孔隙面积率为6~20%的区域。
2.如权利要求1所述的层叠线圈器件,其特征在于,包括多层具有从所述磁性体陶瓷元件的侧面到达所述内部导体的孔隙面积率为6~20%的区域的所述磁性体陶瓷层。
3.如权利要求1或2所述的层叠线圈器件,其特征在于,具有所述孔隙面积率为6~20%的区域的所述磁性体陶瓷层是整个陶瓷层的孔隙面积率均为6~20%的磁性体陶瓷层。
4.如权利要求1~3中的任一项所述的层叠线圈器件,其特征在于,所述内部导体和所述内部导体周围的磁性体陶瓷的界面上不存在空隙,且所述内部导体和所述磁性体陶瓷的界面是分离的。
5.一种层叠线圈器件的制造方法,其特征在于,包括:
对由磁性体陶瓷层和以Ag为主要成分的线圈形成用的内部导体层叠而成的陶瓷层叠体进行烧成,形成在内部包括螺旋状线圈、并且包括具有从侧面到达所述内部导体的孔隙面积率为6~20%的区域的磁性体陶瓷层的磁性体陶瓷元件的工序;以及
使酸性溶液从所述磁性体陶瓷元件的侧面经过所述磁性体陶瓷层的孔隙面积率为6~20%的区域而浸透,使酸性溶液到达所述内部导体和其周围的磁性体陶瓷的界面,藉此将所述内部导体和其周围的磁性体陶瓷的界面的结合切断的工序。
6.一种层叠线圈器件的制造方法,其特征在于,包括:
对由磁性体陶瓷层和以Ag为主要成分的线圈形成用的内部导体层叠而成的陶瓷层叠体进行烧成,形成在内部包括螺旋状线圈、在所述磁性体陶瓷元件的相互对置的侧面暴露出所述螺旋状线圈的一对端部的相互不同侧的端部、并且包括具有从未暴露出所述螺旋状线圈的端部的侧面到达所述内部导体的孔隙面积率为6~20%的区域的磁性体陶瓷层的磁性体陶瓷元件的工序;
在所述磁性体陶瓷元件的所述一对侧面上形成外部电极,使其与暴露于所述磁性体陶瓷元件的所述一对侧面的所述螺旋状线圈的一对端部导通的工序;以及
用含酸性物质的镀敷液对所述外部电极的表面实施镀敷的工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203303A JP2010040860A (ja) | 2008-08-06 | 2008-08-06 | 積層コイル部品およびその製造方法 |
JP2008203303 | 2008-08-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101651007A true CN101651007A (zh) | 2010-02-17 |
Family
ID=41673217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910159282A Pending CN101651007A (zh) | 2008-08-06 | 2009-08-05 | 层叠线圈器件及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010040860A (zh) |
CN (1) | CN101651007A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106098295A (zh) * | 2015-04-27 | 2016-11-09 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN108109807A (zh) * | 2016-11-24 | 2018-06-01 | Tdk株式会社 | 电子部件 |
CN112103028A (zh) * | 2019-06-17 | 2020-12-18 | 株式会社村田制作所 | 电感器部件 |
CN112309672A (zh) * | 2019-07-31 | 2021-02-02 | 株式会社村田制作所 | 线圈部件 |
CN112331444A (zh) * | 2019-08-05 | 2021-02-05 | 株式会社村田制作所 | 线圈部件 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5195758B2 (ja) * | 2007-09-14 | 2013-05-15 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
TWI628678B (zh) | 2016-04-21 | 2018-07-01 | Tdk 股份有限公司 | 電子零件 |
JP6914617B2 (ja) | 2016-05-11 | 2021-08-04 | Tdk株式会社 | 積層コイル部品 |
JP7147713B2 (ja) * | 2019-08-05 | 2022-10-05 | 株式会社村田製作所 | コイル部品 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH036005A (ja) * | 1989-06-02 | 1991-01-11 | Tdk Corp | チップ部品端子の低温構成方法 |
JP3601096B2 (ja) * | 1994-09-22 | 2004-12-15 | 株式会社村田製作所 | 積層インダクタの製造方法 |
JPH0897025A (ja) * | 1994-09-27 | 1996-04-12 | Tokin Corp | チップトランス用磁性材料及びチップトランス |
JP3204933B2 (ja) * | 1997-08-20 | 2001-09-04 | 太陽誘電株式会社 | セラミック電子部品とその製造方法 |
JP3428882B2 (ja) * | 1997-11-20 | 2003-07-22 | 太陽誘電株式会社 | 積層インダクタの製造方法 |
JP2001244116A (ja) * | 2000-02-29 | 2001-09-07 | Taiyo Yuden Co Ltd | 電子部品及びその製造方法 |
JP3680758B2 (ja) * | 2001-04-20 | 2005-08-10 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP2003217934A (ja) * | 2002-01-23 | 2003-07-31 | Nec Tokin Corp | 積層型インピーダンス素子及びその製造方法 |
JP2004022798A (ja) * | 2002-06-17 | 2004-01-22 | Nec Tokin Corp | 積層型インピーダンス素子、及びその製造方法 |
JP2005038904A (ja) * | 2003-07-15 | 2005-02-10 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2005109195A (ja) * | 2003-09-30 | 2005-04-21 | Murata Mfg Co Ltd | 積層コイル部品 |
JP2007063099A (ja) * | 2005-09-01 | 2007-03-15 | Murata Mfg Co Ltd | フェライト焼結体及びその製造方法 |
-
2008
- 2008-08-06 JP JP2008203303A patent/JP2010040860A/ja active Pending
-
2009
- 2009-08-05 CN CN200910159282A patent/CN101651007A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106098295A (zh) * | 2015-04-27 | 2016-11-09 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN106098295B (zh) * | 2015-04-27 | 2019-04-05 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN108109807A (zh) * | 2016-11-24 | 2018-06-01 | Tdk株式会社 | 电子部件 |
CN108109807B (zh) * | 2016-11-24 | 2021-06-25 | Tdk株式会社 | 电子部件 |
CN112103028A (zh) * | 2019-06-17 | 2020-12-18 | 株式会社村田制作所 | 电感器部件 |
CN112309672A (zh) * | 2019-07-31 | 2021-02-02 | 株式会社村田制作所 | 线圈部件 |
CN112309672B (zh) * | 2019-07-31 | 2022-10-21 | 株式会社村田制作所 | 线圈部件 |
CN112331444A (zh) * | 2019-08-05 | 2021-02-05 | 株式会社村田制作所 | 线圈部件 |
Also Published As
Publication number | Publication date |
---|---|
JP2010040860A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101651007A (zh) | 层叠线圈器件及其制造方法 | |
CN101952911B (zh) | 叠层线圈零件及其制造方法 | |
CN101821822B (zh) | 叠层线圈零件 | |
CN102007551B (zh) | 层叠线圈部件及其制造方法 | |
KR101282025B1 (ko) | 적층 인덕터, 그 제조 방법 및 적층 초크 코일 | |
KR101670980B1 (ko) | 적층 세라믹 전자부품 | |
CN104282438A (zh) | 陶瓷电子部件及其制造方法 | |
CN102017028A (zh) | 叠层电感器和其制造方法 | |
KR101771731B1 (ko) | 적층 칩 전자부품 | |
CN102741949A (zh) | 层叠线圈器件 | |
JP5229323B2 (ja) | 積層コイル部品およびその製造方法 | |
JP2005322743A (ja) | 積層コイル部品の製造方法 | |
JPH053131A (ja) | 積層セラミツクコンデンサとその製造方法 | |
CN113299453A (zh) | 线圈部件 | |
US9455079B2 (en) | Multilayered power inductor and method for preparing the same | |
GB2353408A (en) | Method for manufacturing a monolithic ceramic electronic component | |
CN218957480U (zh) | 层叠线圈部件 | |
JP2009170752A (ja) | 電子部品 | |
JP2005286204A (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100217 |