JP3204933B2 - セラミック電子部品とその製造方法 - Google Patents
セラミック電子部品とその製造方法Info
- Publication number
- JP3204933B2 JP3204933B2 JP23890697A JP23890697A JP3204933B2 JP 3204933 B2 JP3204933 B2 JP 3204933B2 JP 23890697 A JP23890697 A JP 23890697A JP 23890697 A JP23890697 A JP 23890697A JP 3204933 B2 JP3204933 B2 JP 3204933B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electronic component
- particles
- pattern
- hollow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Inorganic Insulating Materials (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は高周波特性の良好
なセラミックを用いて形成されたセラミック電子部品と
その製造方法に関するものである。
なセラミックを用いて形成されたセラミック電子部品と
その製造方法に関するものである。
【０００２】
【従来の技術】近年、携帯電話など、高周波を利用した
電子機器についての需要が高まり、それに伴ってこれら
の電子機器に使用される電子部品も高周波特性の良いも
のが求められ、その結果、これらの電子部品に使用され
るセラミック材料も高周波特性の良いものが求められて
いる。
電子機器についての需要が高まり、それに伴ってこれら
の電子機器に使用される電子部品も高周波特性の良いも
のが求められ、その結果、これらの電子部品に使用され
るセラミック材料も高周波特性の良いものが求められて
いる。
【０００３】ところで、セラミック電子部品は共振周波
数が高ければより高周波まで使用可能となる。ＬＣ複合
回路の共振周波数はｆ0 ＝１／｛２π（ＬＣ）1/2 ｝で
表される。従って、セラミック電子部品ではセラミック
の誘電率ε及び透磁率μを低くすれば、上式のＬ、Ｃ成
分を小さくでき、従って、その高周波特性を良好にでき
ることになる。
数が高ければより高周波まで使用可能となる。ＬＣ複合
回路の共振周波数はｆ0 ＝１／｛２π（ＬＣ）1/2 ｝で
表される。従って、セラミック電子部品ではセラミック
の誘電率ε及び透磁率μを低くすれば、上式のＬ、Ｃ成
分を小さくでき、従って、その高周波特性を良好にでき
ることになる。
【０００４】そこで、セラミック電子部品のセラミック
として、より低い誘電率ε、より低い透磁率μのセラミ
ック材料が求められている。
として、より低い誘電率ε、より低い透磁率μのセラミ
ック材料が求められている。
【０００５】
【発明が解決しようとする課題】しかし、より低い誘電
率ε、より低い透磁率μのセラミック材料の開発は、組
成面では限界が見えてきており、構造的に低誘電率ε、
低透磁率μを得ることが必要になっている。
率ε、より低い透磁率μのセラミック材料の開発は、組
成面では限界が見えてきており、構造的に低誘電率ε、
低透磁率μを得ることが必要になっている。
【０００６】この発明は、セラミックを構造的に低誘電
率ε、低透磁率μにしたセラミック電子部品とその製造
方法を提供することを目的とする。
率ε、低透磁率μにしたセラミック電子部品とその製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るセラミッ
ク電子部品は、セラミックと、該セラミックの内部に形
成された内部電極とを備え、該セラミックは直径１〜３
μｍのポアを３〜３０体積％の割合で含有しているもの
である。
ク電子部品は、セラミックと、該セラミックの内部に形
成された内部電極とを備え、該セラミックは直径１〜３
μｍのポアを３〜３０体積％の割合で含有しているもの
である。
【０００８】ここで、ポアの直径を１〜３μｍとしたの
は、ポアの直径が１μｍ未満になるとセラミックの見掛
けの誘電率ε及び透磁率μを低下させる効果があまり認
められなくなり、３μｍを超えるとセラミック電子部品
の素体の抗折強度が低下するという不都合があるからで
ある。
は、ポアの直径が１μｍ未満になるとセラミックの見掛
けの誘電率ε及び透磁率μを低下させる効果があまり認
められなくなり、３μｍを超えるとセラミック電子部品
の素体の抗折強度が低下するという不都合があるからで
ある。
【０００９】また、ポアの含有割合を３〜３０体積％と
したのは、ポアの含有割合が３体積％未満になるとセラ
ミックの見掛けの誘電率ε及び透磁率μを低下させる効
果があまり認められなくなり、３０体積％を超えるとセ
ラミック電子部品の素体の抗折強度が低下するという不
都合があるからである。
したのは、ポアの含有割合が３体積％未満になるとセラ
ミックの見掛けの誘電率ε及び透磁率μを低下させる効
果があまり認められなくなり、３０体積％を超えるとセ
ラミック電子部品の素体の抗折強度が低下するという不
都合があるからである。
【００１０】前記ポアは前記内部電極の近傍に多く含ま
れ、前記セラミックの前記内部電極から離れた部分は前
記内部電極の近傍より少なく、緻密になっているのが好
ましい。このようにすればセラミック電子部品の抗折強
度を高めることができるからである。
れ、前記セラミックの前記内部電極から離れた部分は前
記内部電極の近傍より少なく、緻密になっているのが好
ましい。このようにすればセラミック電子部品の抗折強
度を高めることができるからである。
【００１１】前記セラミックは中空粒子を含み、該中空
粒子が内部に前記ポアを有していてもよい。前記中空粒
子としては中空シリカボール又は中空アルミナボールを
使用することができる。
粒子が内部に前記ポアを有していてもよい。前記中空粒
子としては中空シリカボール又は中空アルミナボールを
使用することができる。
【００１２】前記のような内部構造のセラミックと内部
電極とで、コンデンサ、インダクタ又はＬＣ複合素子を
形成することができる。
電極とで、コンデンサ、インダクタ又はＬＣ複合素子を
形成することができる。
【００１３】また、この発明に係るセラミック電子部品
の製造方法は、焼成によって消失する焼成消失粒子又は
内部に空隙を有する中空粒子を含有した生セラミックで
内部電極を囲んだ生素体を形成する工程と、該生素体を
焼成する工程とを備えたことを特徴とするものである。
の製造方法は、焼成によって消失する焼成消失粒子又は
内部に空隙を有する中空粒子を含有した生セラミックで
内部電極を囲んだ生素体を形成する工程と、該生素体を
焼成する工程とを備えたことを特徴とするものである。
【００１４】ここで、前記焼成消失粒子としては脱脂の
際には形状を保ってガス化せず、焼成時にガス化して素
体から抜ける素材が好ましく、例えばポリエチレンボー
ル、ナイロンボール又はカーボン粒子を使用することが
できる。前記焼成消失粒子の粒径としては１〜３μｍが
好ましい。焼成消失粒子の粒径が１μｍ未満になるとセ
ラミックの見掛けの誘電率ε及び透磁率μを低下させる
効果があまり認められなくなり、３μｍを超えるとセラ
ミック電子部品の素体の抗折強度が低下するという不都
合があるからである。
際には形状を保ってガス化せず、焼成時にガス化して素
体から抜ける素材が好ましく、例えばポリエチレンボー
ル、ナイロンボール又はカーボン粒子を使用することが
できる。前記焼成消失粒子の粒径としては１〜３μｍが
好ましい。焼成消失粒子の粒径が１μｍ未満になるとセ
ラミックの見掛けの誘電率ε及び透磁率μを低下させる
効果があまり認められなくなり、３μｍを超えるとセラ
ミック電子部品の素体の抗折強度が低下するという不都
合があるからである。
【００１５】また、前記中空粒子としては中空シリカボ
ール又は中空アルミナボールを使用することができる。
前記中空粒子の内径としては１〜３μｍが好ましい。中
空粒子の内径が１μｍ未満になるとセラミックの見掛け
の誘電率ε及び透磁率μを低下させる効果があまり認め
られなくなり、３μｍを超えるとセラミック電子部品の
素体の抗折強度が低下するという不都合があるからであ
る。
ール又は中空アルミナボールを使用することができる。
前記中空粒子の内径としては１〜３μｍが好ましい。中
空粒子の内径が１μｍ未満になるとセラミックの見掛け
の誘電率ε及び透磁率μを低下させる効果があまり認め
られなくなり、３μｍを超えるとセラミック電子部品の
素体の抗折強度が低下するという不都合があるからであ
る。
【００１６】この発明に係るセラミック電子部品の製造
方法は、一例として、導電パターンとセラミックパター
ンとをセラミックグリーンシートに印刷する工程と、該
印刷を施したセラミックグリーンシートを積層して生素
体を形成する工程と、該生素体を焼成する工程とを備
え、前記セラミックパターンは前記焼成消失粒子又は前
記中空粒子を含有したセラミックスラリーからなり、前
記導電パターンは前記セラミックパターンに取り囲まれ
ている方法（シート法）を採用することができる。
方法は、一例として、導電パターンとセラミックパター
ンとをセラミックグリーンシートに印刷する工程と、該
印刷を施したセラミックグリーンシートを積層して生素
体を形成する工程と、該生素体を焼成する工程とを備
え、前記セラミックパターンは前記焼成消失粒子又は前
記中空粒子を含有したセラミックスラリーからなり、前
記導電パターンは前記セラミックパターンに取り囲まれ
ている方法（シート法）を採用することができる。
【００１７】また、この発明に係るセラミック電子部品
の製造方法は、他の例として、セラミックスラリーの面
状印刷と、該印刷によって形成されたセラミックグリー
ンシートへの導電パターン及びセラミックパターンの印
刷とを交互に行なう工程と、該印刷によって形成された
生素体を焼成する工程とを備え、前記セラミックパター
ンは前記焼成消失粒子又は前記中空粒子を含有したセラ
ミックスラリーからなり、前記導電パターンは前記セラ
ミックパターンに取り囲まれている方法（スラリービル
ド法）を採用することができる。
の製造方法は、他の例として、セラミックスラリーの面
状印刷と、該印刷によって形成されたセラミックグリー
ンシートへの導電パターン及びセラミックパターンの印
刷とを交互に行なう工程と、該印刷によって形成された
生素体を焼成する工程とを備え、前記セラミックパター
ンは前記焼成消失粒子又は前記中空粒子を含有したセラ
ミックスラリーからなり、前記導電パターンは前記セラ
ミックパターンに取り囲まれている方法（スラリービル
ド法）を採用することができる。
【００１８】
実施例１ アルミナ系の誘電体材料に、ＰＶＢ１０％、溶剤、及び
ナイロンボール３μｍφ５％を加え、ボールミルで２０
時間撹拌した後、ドクターブレード法にて２０μｍ厚の
セラミックグリーンシートを形成した。
ナイロンボール３μｍφ５％を加え、ボールミルで２０
時間撹拌した後、ドクターブレード法にて２０μｍ厚の
セラミックグリーンシートを形成した。
【００１９】次に、このセラミックグリーンシートに、
Ａｇペーストからなる導電パターンを印刷して、内部電
極２０層の積層チップコンデンサを作成した（とす
る）。この積層チップコンデンサの内部電極の交叉面積
は０．５０ｍｍ2 である。比較品として、全く同じ誘電
体材料で、ナイロンボール添加無しのものも、同様に作
成した（とする）。
Ａｇペーストからなる導電パターンを印刷して、内部電
極２０層の積層チップコンデンサを作成した（とす
る）。この積層チップコンデンサの内部電極の交叉面積
は０．５０ｍｍ2 である。比較品として、全く同じ誘電
体材料で、ナイロンボール添加無しのものも、同様に作
成した（とする）。
【００２０】一方、同様のセラミックグリーンシートを
用いてそれぞれ単板（内部電極なし、セラミックグリー
ンシートのみ積層してカットしたもの）を作成し、１０
００℃で焼成した。この焼成体に電極を塗り付け、静電
容量から誘電率εを求めたところ、ではε＝１０、
ではε＝９．５となった。つまり本発明により誘電率が
５％低下したということである。
用いてそれぞれ単板（内部電極なし、セラミックグリー
ンシートのみ積層してカットしたもの）を作成し、１０
００℃で焼成した。この焼成体に電極を塗り付け、静電
容量から誘電率εを求めたところ、ではε＝１０、
ではε＝９．５となった。つまり本発明により誘電率が
５％低下したということである。
【００２１】次に、これらの素体を用いて、積層チップ
コンデンサを作成した。はじめに容量値を測定したとこ
ろ、では２０．２ｐＦに対し、では１９．１ｐＦで
あった。この結果自体は上記の誘電率の差を反映してい
る。
コンデンサを作成した。はじめに容量値を測定したとこ
ろ、では２０．２ｐＦに対し、では１９．１ｐＦで
あった。この結果自体は上記の誘電率の差を反映してい
る。
【００２２】しかしそれでは共振周波数の評価ができな
いので、の内部電極の交叉面積を０．５３ｍｍ2 に大
きくして、容量合わせを行った。この容量合わせを行っ
た積層チップコンデンサで共振周波数の比較を行ったと
ころ、下の表のような結果となった。つまり誘電率εの
低下から予想されるだけの、共振周波数の高周波側への
シフトが起こったということである。
いので、の内部電極の交叉面積を０．５３ｍｍ2 に大
きくして、容量合わせを行った。この容量合わせを行っ
た積層チップコンデンサで共振周波数の比較を行ったと
ころ、下の表のような結果となった。つまり誘電率εの
低下から予想されるだけの、共振周波数の高周波側への
シフトが起こったということである。
【００２３】
【表１】
【００２４】上記内容をさらに確認するため、ナイロン
ボールの添加量や、粒径を変化させて共振周波数がどの
ように変化するかを確認した。このときも上の例と同様
に容量は２０±０．３ｐＦに合わせた。
ボールの添加量や、粒径を変化させて共振周波数がどの
ように変化するかを確認した。このときも上の例と同様
に容量は２０±０．３ｐＦに合わせた。
【００２５】
【表２】
【００２６】上の表より、ポアの含有割合に見合うだけ
の誘電率εの低下、及びそれに伴う共振周波数のシフト
が認められた。
の誘電率εの低下、及びそれに伴う共振周波数のシフト
が認められた。
【００２７】なお、添加するポア発生材としては、カー
ボン粒子、ポリエチレンボール、中空シリカボール、中
空アルミナボールでも同様の効果があることを確認し
た。また、同様の実験を積層インダクタに対して行った
ときも、結果は同様で、材料の透磁率μ、誘電率εの低
下に伴う共振周波数のシフトが観察された。
ボン粒子、ポリエチレンボール、中空シリカボール、中
空アルミナボールでも同様の効果があることを確認し
た。また、同様の実験を積層インダクタに対して行った
ときも、結果は同様で、材料の透磁率μ、誘電率εの低
下に伴う共振周波数のシフトが観察された。
【００２８】実施例２ 実施例１では素体全体にポアが存在するが、これでは素
体の表面にもポアが形成されてしまう。その結果とし
て、素体の強度が落ちるおそれがある。実施例２では実
施例１の利点はそのままに、素体強度も従来品並みのも
のが得られる構造・製造方法を提供する。
体の表面にもポアが形成されてしまう。その結果とし
て、素体の強度が落ちるおそれがある。実施例２では実
施例１の利点はそのままに、素体強度も従来品並みのも
のが得られる構造・製造方法を提供する。
【００２９】上で述べた方法を実現するために、ポアを
内部電極の近傍だけに分布させ、表面付近は緻密な状態
を保つようにする。この方法では、実施例１のメリット
のほかに、素体の表面にポアが含まれないため、チップ
強度は従来品と同等に保てるというメリットが生まれ
る。また内部電極近くのセラミック、すなわち電気特性
に影響の大きい部分は、ポーラスな構造になっているた
め、電気特性は実施例１と同等の物が期待できる。
内部電極の近傍だけに分布させ、表面付近は緻密な状態
を保つようにする。この方法では、実施例１のメリット
のほかに、素体の表面にポアが含まれないため、チップ
強度は従来品と同等に保てるというメリットが生まれ
る。また内部電極近くのセラミック、すなわち電気特性
に影響の大きい部分は、ポーラスな構造になっているた
め、電気特性は実施例１と同等の物が期待できる。
【００３０】具体的な製造方法は、ＰＶＢバインダとナ
イロンボールを分散したペーストを別途作成し、シート
上に導電パターンを取り囲むパターンでナイロンボール
ペーストを印刷して、積層チップコンデンサを作成し
た。積層チップコンデンサの作成条件は、ナイロンボー
ルペーストを内部電極の上からスクリーン印刷すること
以外は、実施例１と同様である。ナイロンボールペース
トは、ナイロンボール１００ｗｔ％に対し、ＰＶＢ３０
ｗｔ％、溶剤４０ｗｔ％にて３本ロールで分散して作成
した。
イロンボールを分散したペーストを別途作成し、シート
上に導電パターンを取り囲むパターンでナイロンボール
ペーストを印刷して、積層チップコンデンサを作成し
た。積層チップコンデンサの作成条件は、ナイロンボー
ルペーストを内部電極の上からスクリーン印刷すること
以外は、実施例１と同様である。ナイロンボールペース
トは、ナイロンボール１００ｗｔ％に対し、ＰＶＢ３０
ｗｔ％、溶剤４０ｗｔ％にて３本ロールで分散して作成
した。
【００３１】下の表に結果を示す。丸数字の右に※印が
あるのが実施例２による積層チップコンデンサである。
それぞれ実施例１によるものと対応して書いた。実施例
１の積層チップコンデンサでは従来例に対して抗折強度
が下がっているが、本実施例ではほゞ従来品並みの強度
が得られている。
あるのが実施例２による積層チップコンデンサである。
それぞれ実施例１によるものと対応して書いた。実施例
１の積層チップコンデンサでは従来例に対して抗折強度
が下がっているが、本実施例ではほゞ従来品並みの強度
が得られている。
【００３２】
【表３】
【００３３】なお、本実施例で示した方法は、導電ペー
スト中にカーボン、ポリエチレンボールなどのポア形成
材料を分散することでも実現できることも確認した。
スト中にカーボン、ポリエチレンボールなどのポア形成
材料を分散することでも実現できることも確認した。
【００３４】
【発明の効果】この発明によれば、セラミック電子部品
のセラミック部分の見かけの誘電率ε及び透磁率μを下
げることができるので、セラミック電子部品の共振周波
数を高め、高周波特性を向上させることができるという
効果がある。
のセラミック部分の見かけの誘電率ε及び透磁率μを下
げることができるので、セラミック電子部品の共振周波
数を高め、高周波特性を向上させることができるという
効果がある。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/10 H01G 4/12 - 4/12 448 H01G 4/14 - 4/40 H01G 13/00 - 13/06
Claims (12)
- 【請求項１】 セラミックと、該セラミックの内部に形
成された内部電極とを備え、該セラミックは直径１〜３
μｍのポアを３〜３０体積％の割合で含有していること
を特徴とするセラミック電子部品。 - 【請求項２】 前記ポアは前記内部電極の近傍に多く含
まれ、前記セラミックの前記内部電極から離れた部分は
前記内部電極の近傍より緻密になっていることを特徴と
する請求項１に記載のセラミック電子部品。 - 【請求項３】 前記セラミックが中空粒子を含み、該中
空粒子が内部に前記ポアを有していることを特徴とする
請求項１又は２に記載のセラミック電子部品。 - 【請求項４】 前記中空粒子が中空シリカボール又は中
空アルミナボールであることを特徴とする請求項３に記
載のセラミック電子部品。 - 【請求項５】 前記セラミックと前記内部電極とで、コ
ンデンサ、インダクタ又はＬＣ複合素子が形成されてい
ることを特徴とする請求項１〜４のいずれかに記載のセ
ラミック電子部品。 - 【請求項６】 焼成によって消失する焼成消失粒子又は
内部にポアを有する中空粒子を含有した生セラミックで
内部電極を囲んだ生素体を形成する工程と、該生素体を
焼成する工程とを備えたことを特徴とするセラミック電
子部品の製造方法。 - 【請求項７】 前記焼成消失粒子がポリエチレンボー
ル、ナイロンボール又はカーボン粒子であることを特徴
とする請求項６に記載のセラミック電子部品の製造方
法。 - 【請求項８】 前記焼成消失粒子の粒径が１〜３μｍで
あることを特徴とする請求項６又は７に記載のセラミッ
ク電子部品の製造方法。 - 【請求項９】 前記中空粒子が中空シリカボール又は中
空アルミナボールであることを特徴とする請求項６に記
載のセラミック電子部品の製造方法。 - 【請求項１０】 前記中空粒子の内部のポアの径が１〜
３μｍであることを特徴とする請求項６又は９に記載の
セラミック電子部品の製造方法。 - 【請求項１１】 導電パターンとセラミックパターンと
をセラミックグリーンシートに印刷する工程と、該印刷
を施したセラミックグリーンシートを積層して生素体を
形成する工程と、該生素体を焼成する工程とを備え、前
記セラミックパターンは前記焼成消失粒子又は前記中空
粒子を含有したセラミックスラリーからなり、前記導電
パターンは前記セラミックパターンに取り囲まれている
ことを特徴とする請求項６〜１０のいずれかに記載のセ
ラミック電子部品の製造方法。 - 【請求項１２】 セラミックスラリーの面状印刷と、該
印刷によって形成されたセラミックグリーンシートへの
導電パターン及びセラミックパターンの印刷とを交互に
行なう工程と、該印刷によって形成された生素体を焼成
する工程とを備え、前記セラミックパターンは前記焼成
消失粒子又は前記中空粒子を含有したセラミックスラリ
ーからなり、前記導電パターンは前記セラミックパター
ンに取り囲まれていることを特徴とする請求項６〜１０
のいずれかに記載のセラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23890697A JP3204933B2 (ja) | 1997-08-20 | 1997-08-20 | セラミック電子部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23890697A JP3204933B2 (ja) | 1997-08-20 | 1997-08-20 | セラミック電子部品とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167575A JPH1167575A (ja) | 1999-03-09 |
| JP3204933B2 true JP3204933B2 (ja) | 2001-09-04 |
Family
ID=17037035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23890697A Expired - Fee Related JP3204933B2 (ja) | 1997-08-20 | 1997-08-20 | セラミック電子部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204933B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11776745B2 (en) | 2020-11-17 | 2023-10-03 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor including dielectric layer with grains having pores |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100544908B1 (ko) | 2002-04-01 | 2006-01-24 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 및 그 제조방법 |
| JP3870936B2 (ja) | 2003-07-14 | 2007-01-24 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2005340375A (ja) * | 2004-05-25 | 2005-12-08 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| JP2006303209A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | コモンモードノイズフィルタ |
| JP2007227611A (ja) * | 2006-02-23 | 2007-09-06 | Matsushita Electric Ind Co Ltd | コモンモードノイズフィルタ |
| JP2010040860A (ja) * | 2008-08-06 | 2010-02-18 | Murata Mfg Co Ltd | 積層コイル部品およびその製造方法 |
| KR101089871B1 (ko) * | 2009-06-01 | 2011-12-05 | 주식회사 아모텍 | 적층형 파워 인덕터 |
| KR101124091B1 (ko) * | 2009-12-10 | 2012-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20110065623A (ko) * | 2009-12-10 | 2011-06-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| US9269487B2 (en) | 2011-09-15 | 2016-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Common mode noise filter and production method therefor |
| JP2013143471A (ja) * | 2012-01-11 | 2013-07-22 | Murata Mfg Co Ltd | 電子部品 |
| JP6062691B2 (ja) * | 2012-04-25 | 2017-01-18 | Ｎｅｃトーキン株式会社 | シート状インダクタ、積層基板内蔵型インダクタ及びそれらの製造方法 |
| JP6635054B2 (ja) * | 2017-01-06 | 2020-01-22 | 株式会社村田製作所 | 抵抗素子およびその製造方法 |
-
1997
- 1997-08-20 JP JP23890697A patent/JP3204933B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11776745B2 (en) | 2020-11-17 | 2023-10-03 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor including dielectric layer with grains having pores |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167575A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3204933B2 (ja) | セラミック電子部品とその製造方法 | |
| JP3527899B2 (ja) | 積層型電子部品およびその製法 | |
| CN103871735B (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
| JP5825322B2 (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板 | |
| US7994084B2 (en) | Dielectric composition and multilayer ceramic capacitor embedded low temperature co-fired ceramic substrate using the same | |
| JP4859593B2 (ja) | 積層セラミックコンデンサおよびその製法 | |
| JPH11195873A (ja) | 多層セラミック基板およびその製造方法 | |
| KR20050008536A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JPH07211132A (ja) | 導電性ペーストおよびこれを用いた積層セラミックコンデンサの製造方法 | |
| KR20140081283A (ko) | 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판 | |
| CN104282436B (zh) | 多层陶瓷电容器及其制造方法以及安装电路板 | |
| JPWO2006067929A1 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2021022723A (ja) | 積層型電子部品 | |
| JPH11340083A (ja) | 積層セラミックコンデンサ | |
| JP4809173B2 (ja) | 積層セラミックコンデンサ | |
| KR101813284B1 (ko) | 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품 | |
| JP3827901B2 (ja) | 積層セラミックコンデンサ | |
| KR20060085683A (ko) | 전극 페이스트, 세라믹 전자부품 및 그 제조방법 | |
| KR102018310B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2005101317A (ja) | セラミック電子部品及びその製造方法 | |
| JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
| JP5159682B2 (ja) | 積層セラミックコンデンサ | |
| JPH1187918A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2020096148A (ja) | 積層セラミック電子部品 | |
| JP3498200B2 (ja) | 積層セラミック複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |