CN108461251A - 电子部件 - Google Patents
电子部件 Download PDFInfo
- Publication number
- CN108461251A CN108461251A CN201810145501.7A CN201810145501A CN108461251A CN 108461251 A CN108461251 A CN 108461251A CN 201810145501 A CN201810145501 A CN 201810145501A CN 108461251 A CN108461251 A CN 108461251A
- Authority
- CN
- China
- Prior art keywords
- face
- conductor
- ferritic
- layer
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 207
- 238000009434 installation Methods 0.000 claims abstract description 78
- 238000000926 separation method Methods 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 145
- 239000000463 material Substances 0.000 description 35
- 230000007547 defect Effects 0.000 description 18
- 239000000470 constituent Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000013316 zoning Methods 0.000 description 8
- 239000000696 magnetic material Substances 0.000 description 6
- 208000037656 Respiratory Sounds Diseases 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 238000010023 transfer printing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052702 rhenium Inorganic materials 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 230000002520 cambial effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- VKYKSIONXSXAKP-UHFFFAOYSA-N hexamethylenetetramine Chemical compound C1N(C2)CN3CN1CN2C3 VKYKSIONXSXAKP-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
- H01F27/323—Insulation between winding turns, between winding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
Abstract
本发明涉及一种电子部件,其中,所述电子部件具备:设置有第一凹部的素体、和具有配置于第一凹部内的第一导体部分的安装用导体。第一导体部分具有与第一凹部的底面相对的第一面、与第一面相对的第二面、及将第一面和第二面连接的第三面。从第一凹部的底面及第一面的相对方向观察,第三面具有与第二面重叠的区域。
Description
技术领域
本发明一方面涉及一种电子部件。
背景技术
已知有具备芯片、和设置于芯片的表面的安装用导体的电子部件。在该电子部件中,因为在芯片的外表面形成有安装用导体,所以需要使芯片的尺寸比电子部件的既定尺寸小一圈。因此,有时不能充分地确保芯片的容积。因此,在日本专利第4816971号公报中公开有具备素体和安装用导体的电子部件,其中,所述安装用导体配置在设置于素体上的凹部内。在该电子部件中,因为将安装用导体配置于凹部内,所以能够确保素体的容积。
发明内容
在上述的电子部件中,有时素体上会产生裂纹。
本发明一方面目的在于提供一种抑制素体上的裂纹的产生的电子部件。
根据本发明者们的调查研究,明确了由于制造电子部件时的热处理而产生的安装用导体的构成材料的收缩量比素体的构成材料的收缩量大,所以容易在素体上产生裂纹。因此,如果减少安装用导体的体积,则能够减少安装用导体的构成材料的收缩量。但是,为了确保安装强度,需要维持安装用导体的外表面的面积。
因此,本发明一方面所涉及的电子部件具备:设置有第一凹部的素体、和具有配置于第一凹部内的第一导体部分的安装用导体。第一导体部分具有与第一凹部的底面相对的第一面、与第一面相对的第二面、及将第一面和第二面连接的第三面。从第一凹部的底面及第一面的相对方向观察,第三面具有与第二面重叠的区域。
该电子部件中,从底面及第一面的相对方向观察,第三面具有与第二面重叠的区域。因此,与第三面以不与第二面重叠的方式设置的情况相比,能够在维持第二面的面积的状态下,减少第一导体部分的体积。由此,能够减少第一导体部分的构成材料的收缩量,因此,抑制了在素体上产生裂纹。
在本发明一方面所涉及的电子部件中,区域也可以弯曲。例如,区域由多个平面构成,在呈如经过倒角的形状的情况下,应力可能集中于区域的角部。与之相对,在本发明一方面所涉及的电子部件中,因为区域弯曲,所以能够缓和应力。因此,可以进一步抑制在素体上产生裂纹。
在本发明一方面所涉及的电子部件中,也可以第一面具有规定区域的第一外缘,且第二面具有规定区域的第二外缘。在将相对方向上的第一外缘和第二外缘的分开距离设为a,将与相对方向及第一外缘正交的方向上的第一外缘和第二外缘的分开距离设为b时,也可以满足0.75a≦b≦2a的关系。该情况下,通过设为0.75a≦b,区域和第一面所成的角部的角度充分大,因此,可以抑制应力集中于区域和第一面所成的角部。通过设为b≦2a,能够充分减小第一导体部分的体积,因此,能够减少第一导体部分的构成材料的收缩量。因此,可以进一步抑制在素体上产生裂纹。
在本发明一方面所涉及的电子部件中,也可以素体具有安装面,第一凹部设置于安装面。该情况下,在将电子部件安装于其它电子设备时,能够容易地实现第一导体部分和其它电子设备的电连接。
在本发明一方面所涉及的电子部件中,也可以素体还具有从安装面开始连续并且设置有第二凹部的端面,第二凹部与第一凹部一体地设置,安装用导体还具有配置于第二凹部内的第二导体部分,并且截面呈L字形。该情况下,例如,在通过焊锡连接将电子部件安装于其它电子设备上时,焊锡不仅设置于安装面而且还设置于端面,因此,能够提高安装强度。
在本发明一方面所涉及的电子部件中,也可以第二导体部分具有与第二凹部的底面相对的第四面、与第四面相对的第五面、及将第四面和第五面连接的第六面。从第二凹部的底面及第四面的相对方向观察,第六面也可以具有与第五面重叠的区域。因此,与第四面以不与第五面重叠的方式设置的情况相比,能够在维持第五面的面积的状态下减小第二导体部分的体积。由此,能够减少第二导体部分的构成材料的收缩量,因此,可以进一步抑制在素体上产生裂纹。
本发明一方面所涉及的电子部件也可以还具备在素体内构成线圈的线圈导体。也可以安装用导体层叠安装用导体层而成,线圈的线圈轴沿着安装用导体层的层叠方向设置。该情况下,与第三面以不与第二面重叠的方式设置的情况相比,能够在维持第二面的面积的状态下,增大线圈的外径,提高线圈的Q值(品质因数,quality factor)。
附图说明
图1是实施方式的层叠线圈部件的立体图。
图2是图1的层叠线圈部件的分解立体图。
图3是表示图1所示的线圈和安装用导体的关系的俯视图。
具体实施方式
以下,参照附图详细地说明实施方式。在说明中,对于同一要素或具有同一功能的要素使用同一符号,省略重复的说明。
参照图1~图3说明实施方式的层叠线圈部件。图1是实施方式的层叠线圈部件的立体图。图2是图1所示的层叠线圈部件的分解立体图。图3是表示图1所示的线圈和安装用导体的关系的俯视图。图3是从侧面2e侧观察层叠线圈部件1得到的俯视图,素体2及连接导体6、7以虚线表示。
如图1~图3所示,实施方式的层叠线圈部件1具备素体2、安装用导体3、4、多个线圈导体5c、5d、5e、5f、以及连接导体6、7。
素体2呈长方体形状。长方体形状包含对角部及棱线部进行了倒角的长方体的形状、及将角部及棱线部弄圆的长方体的形状。素体2具有端面2a、2b和侧面2c、2d、2e、2f。端面2a、2b相互相对。侧面2c、2d相互相对。侧面2e、2f相互相对。在以下,将端面2a、2b的相对方向设为方向D1,将侧面2c、2d的相对方向设为方向D2,并且将侧面2e、2f的相对方向设为方向D3。方向D1、方向D2、及方向D3相互大致正交。
端面2a、2b以将侧面2c、2d连结的方式沿方向D2延伸。端面2a、2b也以将侧面2e、2f连结的方式沿方向D3延伸。侧面2c、2d以将端面2a、2b连结的方式沿方向D1延伸。侧面2c、2d也以将侧面2e、2f连结的方式沿方向D3延伸。侧面2e、2f以将侧面2c、2d连结的方式沿方向D2延伸。侧面2e、2f也以将端面2a、2b连结的方式沿方向D1延伸。
侧面2c为安装面,例如在将层叠线圈部件1安装于未图示的其它电子设备(例如,电路基材或电子部件)时,为与其它电子设备相对的面。端面2a、2b为从安装面(即侧面2c)开始连续的面。
素体2在方向D1上的长度比素体2在方向D2上的长度及素体2在方向D3上的长度长。素体2在方向D2上的长度和素体2在方向D3上的长度相互同等。即,在本实施方式中,端面2a、2b呈正方形形状,侧面2c、2d、2e、2f呈长方形形状。素体2在方向D1上的长度也可以与素体2在方向D2上的长度、及素体2在方向D3上的长度同等,也可以比这些长度短。素体2在方向D2上的长度及素体2在方向D3上的长度也可以互不相同。
在本实施方式中,“同等”除了相等以外,也可以将包含预先设定的范围内的微差或制造误差等的值设为同等。例如,如果多个值包含在该多个值的平均值的±5%的范围内,则规定该多个值同等。
在素体2上设置有凹部21、22、23、24。凹部21、22被一体地设置,与安装用导体3对应。凹部23、24被一体地设置,与安装用导体4对应。
凹部21设置于侧面2c的端面2a侧,且朝向侧面2d凹陷。凹部21具有底面21a。底面21a例如呈矩形形状。凹部22设置于端面2a的侧面2c侧,朝向端面2b凹陷。凹部22具有底面22a。底面22a例如呈矩形形状。凹部23设置于侧面2c的端面2b侧,朝向侧面2d凹陷。凹部23具有底面23a。底面23a例如呈矩形形状。凹部24设置于端面2b的侧面2c侧,朝向端面2a凹陷。凹部24具有底面24a。底面24a例如呈矩形形状。
凹部21、22、23、24例如呈相同形状。凹部21、22、23、24从侧面2d、2e、2f分离设置。凹部21和凹部23在方向D1上相互分开设置。
素体2通过将多个素体层12a~12f在方向D3上层叠而构成。在后详述具体的层叠结构。在实际的素体2中,多个素体层12a~12f被一体化至不能辨识其层间的边界的程度。素体层12a~12f例如由磁性材料(Ni-Cu-Zn系铁氧体材料、Ni-Cu-Zn-Mg系铁氧体材料、或Ni-Cu系铁氧体材料等)构成。构成素体层12a~12f的磁性材料中也可以包含Fe合金等。素体层12a~12f也可以由非磁性材料(玻璃陶瓷材料、电介质材料等)构成。
安装用导体3配置于凹部21、22内。安装用导体4配置于凹部23、24内。安装用导体3、4在方向D1上相互分开。安装用导体3、4例如呈相同形状。安装用导体3、4例如截面呈L字形。安装用导体3、4例如也可以说从方向D3观察呈L字形。通过对安装用导体3、4实施电解镀敷或化学镀(electroless plating),在其外表面形成镀敷层。镀敷层例如包含Ni、Sn、Au等。
安装用导体3通过将从方向D3观察呈L字形的多个安装用导体层13在方向D3上层叠而构成。即,安装用导体层13的层叠方向为方向D3。在实际的安装用导体3中,多个安装用导体层13被一体化至不能辨识其层间的边界的程度。安装用导体3具有一体地形成的导体部分31、32。导体部分31、32呈大致矩形板状。导体部分31、32例如呈相同形状。
导体部分31配置于凹部21内。特别是,如图3所示,导体部分31具有第一面31a、第二面31b和第三面31c。第一面31a与底面21a在方向D2上相对。第二面31b与第一面31a在方向D2上相对。第三面31c将第一面31a和第二面31b连接。第三面31c具有从方向D2观察与第二面31b重叠的区域R1。区域R1整体弯曲。
第一面31a具有区划区域R1的外缘31d。第二面31b具有区划区域R1的外缘31e。外缘31d、31e沿着方向D3延伸且相互平行。从方向D2观察,外缘31d位于比外缘31e靠端面2a侧。在将方向D2上的外缘31d和外缘31e的分开距离设为a,将方向D1上的外缘31d和外缘31e的分开距离设为b时,满足0.75a≦b≦2a的关系。
导体部分32配置于凹部22内。特别是,如图3所示,导体部分32具有第一面32a、第二面32b和第三面32c。第一面32a与底面22a在方向D1上相对。第二面32b与第一面32a在方向D1上相对。第三面32c将第一面32a和第二面32b连接。第三面32c具有从方向D1观察与第二面32b重叠的区域R2。区域R2整体弯曲。
第一面32a具有区划区域R2的外缘32d。第二面32b具有区划区域R2的外缘32e。外缘32d、32e沿着方向D3延伸且相互平行。从方向D1观察,外缘32d位于比外缘32e靠侧面2c侧。在将方向D1上的外缘32d和外缘32e的分开距离设为a,将方向D2上的外缘32d和外缘32e的分开距离设为b时,满足0.75a≦b≦2a的关系。
第一面31a及第一面32a相互正交并且连续。第二面31b及第二面32b相互正交并且连续。
安装用导体4通过将从方向D3观察呈L字形的多个安装用导体层14在方向D3上层叠而构成。即,安装用导体层14的层叠方向为方向D3。在实际的安装用导体4中,多个安装用导体层14被一体化至不能辨识其层间的边界的程度。安装用导体4具有一体地形成的导体部分41、42。导体部分41、42呈大致矩形板状。导体部分41、42例如呈相同形状。
导体部分41配置于凹部23内。特别是,如图3所示,导体部分41具有第一面41a、第二面41b和第三面41c。第一面41a与底面23a在方向D2上相对。第二面41b与第一面41a在方向D2上相对。第三面41c将第一面41a和第二面41b连接。第三面41c具有从方向D2观察与第二面41b重叠的区域R3。区域R3整体弯曲。
第一面41a具有区划区域R3的外缘41d。第二面41b具有区划区域R3的外缘41e。外缘41d、41e沿着方向D3延伸且相互平行。从方向D2观察,外缘41d位于比外缘41e靠端面2b侧。在将方向D2上的外缘41d和外缘41e的分开距离设为a,将方向D1上的外缘41d和外缘41e的分开距离设为b时,满足0.75a≦b≦2a的关系。
导体部分42配置于凹部24内。特别是,如图3所示,导体部分42具有第一面42a、第二面42b和第三面42c。第一面42a与底面24a在方向D1上相对。第二面42b与第一面42a在方向D1上相对。第三面42c将第一面42a和第二面42b连接。第三面42c具有从方向D1观察与第二面42b重叠的区域R4。区域R4整体弯曲。
第一面42a具有区划区域R4的外缘42d。第二面42b具有区划区域R4的外缘42e。外缘42d、42e沿着方向D3延伸且相互平行。从方向D1观察,外缘42d位于比外缘42e靠侧面2c侧。在方向D1上的外缘42d和外缘42e的分开距离设为a,将方向D2上的外缘42d和外缘42e的分开距离设为b时,满足0.75a≦b≦2a的关系。
第一面41a及第一面42a相互正交并且连续。第二面41b及第二面42b相互正交并且连续。
多个线圈导体5c、5d、5e、5f相互连接,在素体2内构成线圈10。线圈10以与第三面31c、32c、41c、42c相对的方式配置。线圈10的线圈轴10a沿着方向D3设置。线圈导体5c、5d、5e、5f以从方向D3观察至少一部分相互重叠的方式配置。线圈导体5c、5d、5e、5f从端面2a、2b及侧面2c、2d、2e、2f分开配置。
特别是如图3所示,线圈10从方向D3观察呈六边形形状。线圈10具有部分10b、10c、10d、10e、10f、10g。
部分10b沿着侧面2d配置。部分10b在方向D1上的长度为素体2在方向D1上的长度的30%以上98%以下,更优选为60%以上98%以下。部分10b配置于素体2在方向D1上的中央部。即,部分10b和端面2a在方向D1上的分开距离与部分10b和端面2b在方向D1上的分开距离相互同等。部分10b和侧面2d在方向D2上的分开距离为素体2在方向D2上的长度的1.5%以上30%以下,更优选为1.5%以上10%以下。
部分10c沿着侧面2c配置。部分10c在方向D1上的长度为素体2在方向D1上的长度的5%以上95%以下,更优选为60%以上95%以下。部分10c配置于素体2在方向D1上的中央部。即,部分10c和端面2a在方向D1上的分开距离与部分10c和端面2b在方向D1上的分开距离相互同等。部分10c和侧面2c在方向D2上的分开距离为素体2在方向D2上的长度的1.5%以上60%以下,更优选为1.5%以上10%以下。
部分10d与部分10b的端面2a侧的端部连接,沿着端面2a配置。部分10d在方向D2上的长度为素体2在方向D2上的长度的10%以上90%以下,更优选为10%以上50%以下。
部分10e与部分10b的端面2b侧的端部连接,沿着端面2b配置。部分10e在方向D2上的长度为素体2在方向D2上的长度的10%以上90%以下,更优选为10%以上50%以下。部分10e例如与部分10d呈相同形状。
部分10f将部分10c的端面2a侧的端部和部分10d的侧面2c侧的端部连接。部分10g将部分10c的端面2b侧的端部和部分10e的侧面2c侧的端部连接。
线圈导体5c构成线圈10的一端部。线圈导体5c的一端部和连接导体6在方向D1上相邻且相互连接。线圈导体5c的另一端部和线圈导体5d的一端部在方向D3上相邻且相互连接。线圈导体5d的另一端部和线圈导体5e的一端部在方向D3上相邻且相互连接。线圈导体5e的另一端部和线圈导体5f的一端部在方向D3上相邻且相互连接。线圈导体5f的另一端部和连接导体7在方向D1上相邻且相互连接。
线圈导体5c、5d、5e、5f通过将多个线圈导体层15c、15d、15e、15f在方向D3上层叠而构成。即,多个线圈导体层15c、15d、15e、15f以分别从方向D3观察,全部相互重叠的方式配置。线圈导体5c、5d、5e、5f也可以由一个线圈导体层15c、15d、15e、15f构成。在图2中仅示出了一个线圈导体层15c、15d、15e、15f。实际的线圈导体5c、5d、5e、5f中,多个线圈导体层15c、15d、15e、15f被一体化至不能辨识其层间的边界的程度。
连接导体6沿方向D1延伸,与线圈10的线圈导体5c和导体部分42连接。连接导体7沿方向D1延伸,与线圈导体5f和导体部分32连接。连接导体6、7通过将多个连接导体层16、17在方向D3上层叠而构成。图2中,仅示出了一个连接导体层16、17。在实际的连接导体6、7中,多个连接导体层16、17被一体化至不能辨识其层间的边界的程度。
上述的安装用导体层13、14、线圈导体层15c、15d、15e、15f、及连接导体层16、17由导电材料(例如Ag或Pd)构成。这些各层可以由相同的材料构成,也可以由不同的材料构成。这些各层呈截面大致矩形形状。
层叠线圈部件1具备多个层La、Lb、Lc、Ld、Le、Lf。层叠线圈部件1例如通过从侧面2f侧起依次层叠两个层La、一个层Lb、三个层Lc、三个层Ld、三个层Le、三个层Lf、一个层Lb、及两个层La而构成。图2中,关于三个层Lc、三个层Ld、三个层Le、及三个层Lf分别图示一个,其它两个的图示省略。
层La由素体层12a构成。
层Lb通过将素体层12b与安装用导体层13、14相互组合而构成。在素体层12b上设置有缺损部Rb,该缺损部Rb具有与安装用导体层13、14的形状对应的形状且嵌入安装用导体层13、14。素体层12b和安装用导体层13、14的整体相互具有互补的关系。
层Lc通过将素体层12c与安装用导体层13、14及线圈导体层15c相互组合而构成。在素体层12c上设置有缺损部Rc,该缺损部Rc具有与安装用导体层13、14及线圈导体层15c的形状对应的形状且嵌入安装用导体层13、14、线圈导体层15c及连接导体层16。素体层12c与安装用导体层13、14、线圈导体层15c及连接导体层16的整体相互具有互补的关系。
层Ld通过将素体层12d与安装用导体层13、14及线圈导体层15d相互组合而构成。在素体层12d上设置有缺损部Rd,该缺损部Rd具有与安装用导体层13、14及线圈导体层15d的形状对应的形状且嵌入安装用导体层13、14及线圈导体层15d。素体层12d与安装用导体层13、14及线圈导体层15d的整体相互具有互补的关系。
层Le通过将素体层12e与安装用导体层13、14及线圈导体层15e相互组合而构成。在素体层12e上设置有缺损部Re,该缺损部Re具有与安装用导体层13、14及线圈导体层15e的形状对应的形状且嵌入安装用导体层13、14及线圈导体层15e。素体层12e与安装用导体层13、14及线圈导体层15e的整体相互具有互补的关系。
层Lf通过将素体层12f与安装用导体层13、14、线圈导体层15f及连接导体层17相互组合而构成。在素体层12f上设置有缺损部Rf,该缺损部Rf具有与安装用导体层13、14、线圈导体层15f及连接导体层17的形状对应的形状且嵌入安装用导体层13、14、线圈导体层15f及连接导体层17。素体层12f与安装用导体层13、14、线圈导体层15f及连接导体层17的整体相互具有互补的关系。
缺损部Rb、Rc、Rd、Re、Rf被一体化而构成上述的凹部21、22、23、24。缺损部Rb、Rc、Rd、Re、Rf的宽度(以下称为缺损部的宽度)基本上被设定为比安装用导体层13、14、线圈导体层15c、15d、15e、15f、及连接导体层16、17的宽度(以下称为导体部的宽度)宽。为了提高素体层12b、12c、12d、12e、12f与安装用导体层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17的粘接性,缺损部的宽度也可以勉强设定为比导体部的宽度窄。从缺损部的宽度减去导体部的宽度所得到的值例如优选为-3μm以上10μm以下,更优选为0μm以上10μm以下。
对实施方式的层叠线圈部件1的制造方法的一个例子进行说明。
首先,通过将包含上述的素体层12a~12f的构成材料及感光性材料的素体膏涂布于基材(例如PET膜)上,形成素体形成层。素体膏中所含的感光性材料可以是负型及正型的任一种,可以使用公知的材料。接着,例如,通过使用了Cr掩膜的光刻法对素体形成层进行曝光及显影,在基材上形成除去了与后述的导体形成层的形状对应的形状的素体图案。素体图案为在热处理后成为素体层12b、12c、12d、12e、12f的层。即,形成设置有成为缺损部Rb、Rc、Rd、Re、Rf的缺损部的素体图案。本实施方式的“光刻法”只要是通过对包含感光性材料的加工对象的层进行曝光及显影而加工成所希望的图案的方法即可,不受掩膜的种类等的限制。
另一方面,通过将包含上述的安装用导体层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17的构成材料、及感光性材料的导体膏涂布于基材(例如PET膜)上,形成导体形成层。导体膏中所含的感光性材料可以是负型及正型的任一种,可以使用公知的材料。接着,例如,通过使用了Cr掩膜的光刻法将导体形成层进行曝光及显影,在基材上形成导体图案。导体图案是在热处理后成为安装用导体层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17的层。
接着,将素体形成层从基材转印到支撑体上。在本实施方式中,重复两次素体形成层的转印工序,由此,在支撑体上层叠两层素体形成层。这些素体形成层是在热处理后成为层La的层。
接着,通过将导体图案及素体图案重复转印于支撑体上,将导体图案及素体图案在方向D3上层叠。具体而言,首先,将导体图案从基材转印于素体形成层上。接着,将素体图案从基材转印于素体形成层上。在素体图案的缺损部组合导体图案,在素体形成层上,素体图案及导体图案成为同一层。进而,重复实施导体图案及素体图案的转印工序,将导体图案及素体图案以相互组合的状态层叠。由此,层叠在热处理后成为层Lb、Lc、Ld、Le、Lf的层。
接着,将素体形成层从基材转印于通过导体图案及素体图案的转印工序而层叠的层上。在本实施方式中,通过重复两次素体形成层的转印工序,在该层上层叠两层素体形成层。这些素体形成层是在热处理后成为层La的层。
由此,将热处理后构成层叠线圈部件1的层叠体形成于支撑体上。接着,将得到的层叠体切断为规定的大小。然后,对切断的层叠体进行脱粘合剂处理,之后进行热处理。热处理温度例如为850~900℃左右。接着,根据需要在安装用导体3、4的外表面上形成镀敷层。由此,得到层叠线圈部件1。
如以上所说明的,在安装用导体3、4的导体部分31、41中,第三面31c、41c具有与第二面31b、41b重叠的区域R1、R2。因此,与第三面31c、41c以不与第二面31b、41b重叠的方式设置的情况相比,能够在维持第二面31b、41b的面积的状态下减少导体部分31、41的体积。由此,能够减少导体部分31、41的构成材料的收缩量,因此,可以抑制在素体2上产生裂纹。
素体2具有作为安装面的侧面2c,配置导体部分31、41的凹部21、23设置于侧面2c。因此,在将层叠线圈部件1安装于其它电子设备上时,能够容易地实现导体部分31、41和其它电子设备的电连接。
素体2具有从侧面2c开始连续的端面2a、2b。在端面2a、2b上设置有凹部22、24。安装用导体3、4具有配置于凹部22、24内的导体部分32、42,并且呈截面L字形。因此,例如,通过焊锡连接而将层叠线圈部件1安装于其它电子设备上时,焊锡不仅设置于侧面2c,而且还设置于端面2a、2b,因此,能够进一步提高安装强度。
导体部分32、42具有第三面32c、42c,第三面32c、42c具有与第二面32b、42b重叠的区域R3、R4。因此,与第三面32c、42c以不与第二面32b、42b重叠的方式设置的情况相比,能够在维持第二面32b、42b的面积的状态下减少导体部分32、42的体积。由此,能够减少导体部分32、42的构成材料的收缩量,因此,能够进一步抑制在素体2上产生裂纹。
根据本发明者们的调查研究,在素体2上,裂纹容易产生于导体部分31、32、41、42的附近,即远离导体部分31、32、41、42的部分。根据本实施方式,能够抑制这样的裂纹的产生。
例如,区域R1~R4由多个平面构成,在呈如经过倒角的形状的情况下,应力可能集中于区域R1~R4的角部。与之相对,在层叠线圈部件1中,因为区域R1~R4弯曲,所以能够缓和应力。因此,可以进一步抑制在素体2上产生裂纹。
在导体部分31、41,在将方向D2上的外缘31d、41d和外缘31e、41e的分开距离设为a,将方向D1上的外缘31d、41d和外缘31e、41e的分开距离设为b时,满足0.75a≦b≦2a的关系。在导体部分32、42,在将方向D1上的外缘32d、42d和外缘32e、42e的分开距离设为a,将方向D2上的外缘32d、42d和外缘32e、42e的分开距离设为b时,满足0.75a≦b≦2a的关系。通过设为0.75a≦b,区域R1和第一面31a所成的角部的角度、区域R2和第一面32a所成的角部的角度、区域R3和第一面41a所成的角部的角度、及区域R4和第一面42a所成的角部的角度充分大,因此,抑制了应力集中于这些角部。通过设为b≦2a,能够充分减小导体部分31、32、41、42的体积,因此,能够减少导体部分31、32、41、42的构成材料的收缩量。因此,可以进一步抑制在素体2上产生裂纹。
安装用导体3、4将安装用导体层13、14在方向D3上层叠而成,线圈10的线圈轴10a沿着方向D3设置。因此,与在导体部分31、32、41、42,第三面31c、32c、41c、42c以不与第二面31b、32b、41b、42b重叠的方式设置的情况相比,能够在维持着第二面31b、32b、41b、42b的面积的状态下,增大线圈10的外径,提高线圈10的Q值(qualityfactor)。与第三面31c、32c、41c、42c以不与第二面31b、32b、41b、42b重叠的方式设置的情况相比,能够抑制线圈10和安装用导体3、4相互接近。其结果,能够抑制线圈10和安装用导体3、4之间的裂纹的产生,并且增大线圈10的外径,提高线圈10的Q值。
本发明不限于上述的实施方式,可以进行各种变形。
层叠线圈部件1从方向D3观察,还可以在线圈10的内侧具备芯部。芯部也可以是中空。即,层叠线圈部件1也可以是空芯线圈。芯部也可以为实心,例如由不同于素体2的构成材料的磁性材料构成。芯部可以在方向D3上贯通素体2,也可以在方向D3的两端部被素体2覆盖。层叠线圈部件1还具备在方向D3上配置于线圈导体5c、5d、5e、5f之间的间隔物,间隔物例如也可以由不同于素体2的构成材料的磁性材料或非磁性材料构成。
在层叠线圈部件1中,第三面31c、32c、41c、42c的至少一个只要具有区域R1、R2、R3、R4即可。凹部21、22、23、24也可以不必呈相同形状。同样地,导体部分31、32、41、42也可以不必呈相同形状。
安装用导体3只要具有导体部分31、32的任一方即可,在素体2上,只要与导体部分31、32相对应地设置凹部21、22的任一方即可。安装用导体4只要具有导体部分41、42的任一方即可,在素体2上,只要与导体部分41、42相对应地设置凹部23、24的任一方即可。
区域R1、R2、R3、R4可以部分包含平面,也可以整体由一个或多个平面构成。区域R1、R2、R3、R4也可以由多个平面构成,并且呈如经过倒角的形状。
在上述的实施方式中,作为电子部件,以层叠线圈部件1为例进行了说明,但本发明不限于此,也可以适用于层叠陶瓷电容器、层叠压敏电阻、层叠压电致动器、层叠热敏电阻、或层叠复合部件等其它电子部件。
Claims (7)
1.一种电子部件,其中,
具备:
设置有第一凹部的素体;和
安装用导体,其具有配置于所述第一凹部内的第一导体部分,
所述第一导体部分具有与所述第一凹部的底面相对的第一面、与所述第一面相对的第二面、及将所述第一面和所述第二面连接的第三面,
从所述第一凹部的底面及所述第一面的相对方向观察,所述第三面具有与所述第二面重叠的区域。
2.根据权利要求1所述的电子部件,其中,
所述区域弯曲。
3.根据权利要求1或2所述的电子部件,其中,
所述第一面具有规定所述区域的第一外缘,
所述第二面具有规定所述区域的第二外缘,
在将所述相对方向上的所述第一外缘和所述第二外缘的分开距离设为a,将与所述相对方向及所述第一外缘正交的方向上的所述第一外缘和所述第二外缘的分开距离设为b时,满足0.75a≦b≦2a的关系。
4.根据权利要求1~3中任一项所述的电子部件,其中,
所述素体具有安装面,
所述第一凹部设置于安装面。
5.根据权利要求4所述的电子部件,其中,
所述素体还具有从所述安装面开始连续并且设置有第二凹部的端面,
所述第二凹部与所述第一凹部一体地设置,
所述安装用导体还具有配置于所述第二凹部内的第二导体部分,并且截面呈L字形。
6.根据权利要求5所述的电子部件,其中,
所述第二导体部分具有与所述第二凹部的底面相对的第四面、与所述第四面相对的第五面、及将所述第四面和所述第五面连接的第六面,
从所述第二凹部的底面及所述第四面的相对方向观察,所述第六面具有与所述第五面重叠的区域。
7.根据权利要求5或6所述的电子部件,其中,
还具备在所述素体内构成线圈的线圈导体,
所述安装用导体层叠安装用导体层而成,
所述线圈的线圈轴沿着所述安装用导体层的层叠方向设置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-031175 | 2017-02-22 | ||
JP2017031175A JP6996087B2 (ja) | 2017-02-22 | 2017-02-22 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108461251A true CN108461251A (zh) | 2018-08-28 |
CN108461251B CN108461251B (zh) | 2020-10-09 |
Family
ID=63167362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810145501.7A Active CN108461251B (zh) | 2017-02-22 | 2018-02-12 | 电子部件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11139112B2 (zh) |
JP (1) | JP6996087B2 (zh) |
CN (1) | CN108461251B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7205109B2 (ja) * | 2018-08-21 | 2023-01-17 | Tdk株式会社 | 電子部品 |
JP2021170084A (ja) * | 2020-04-16 | 2021-10-28 | Tdk株式会社 | 感光性導体ペースト、積層電子部品およびその製造方法 |
JP7294300B2 (ja) * | 2020-10-28 | 2023-06-20 | 株式会社村田製作所 | インダクタ部品及びインダクタ部品実装基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881402A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社村田制作所 | 电子部件及其制造方法 |
WO2014136843A1 (ja) * | 2013-03-07 | 2014-09-12 | 株式会社村田製作所 | 電子部品 |
US20150048915A1 (en) * | 2013-08-14 | 2015-02-19 | Samsung Electro-Mechanics Co., Ltd. | Chip electronic component |
CN106098295A (zh) * | 2015-04-27 | 2016-11-09 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN106328339A (zh) * | 2015-06-30 | 2017-01-11 | 株式会社村田制作所 | 线圈部件 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5750838U (zh) * | 1980-09-08 | 1982-03-24 | ||
JP4366931B2 (ja) * | 2002-12-20 | 2009-11-18 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
CN101361146B (zh) | 2006-01-16 | 2011-09-07 | 株式会社村田制作所 | 电感器的制造方法 |
JP2008147540A (ja) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子部品 |
JP5835252B2 (ja) * | 2013-03-07 | 2015-12-24 | 株式会社村田製作所 | 電子部品 |
KR101670184B1 (ko) * | 2015-08-24 | 2016-10-27 | 삼성전기주식회사 | 적층 전자부품 및 그 제조방법 |
JP6551305B2 (ja) * | 2015-10-07 | 2019-07-31 | 株式会社村田製作所 | 積層インダクタ |
US10269482B2 (en) | 2015-10-07 | 2019-04-23 | Murata Manufacturing Co., Ltd. | Lamination inductor |
KR102127811B1 (ko) * | 2015-10-19 | 2020-06-29 | 삼성전기주식회사 | 적층 전자부품 및 그 제조방법 |
JP6436126B2 (ja) * | 2016-04-05 | 2018-12-12 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
US10580559B2 (en) * | 2016-07-07 | 2020-03-03 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
US10923259B2 (en) * | 2016-07-07 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
-
2017
- 2017-02-22 JP JP2017031175A patent/JP6996087B2/ja active Active
-
2018
- 2018-02-09 US US15/892,784 patent/US11139112B2/en active Active
- 2018-02-12 CN CN201810145501.7A patent/CN108461251B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881402A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社村田制作所 | 电子部件及其制造方法 |
WO2014136843A1 (ja) * | 2013-03-07 | 2014-09-12 | 株式会社村田製作所 | 電子部品 |
US20150048915A1 (en) * | 2013-08-14 | 2015-02-19 | Samsung Electro-Mechanics Co., Ltd. | Chip electronic component |
CN106098295A (zh) * | 2015-04-27 | 2016-11-09 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN106328339A (zh) * | 2015-06-30 | 2017-01-11 | 株式会社村田制作所 | 线圈部件 |
Also Published As
Publication number | Publication date |
---|---|
JP2018137351A (ja) | 2018-08-30 |
US11139112B2 (en) | 2021-10-05 |
CN108461251B (zh) | 2020-10-09 |
JP6996087B2 (ja) | 2022-01-17 |
US20180240591A1 (en) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106257603B (zh) | 线圈部件 | |
US8159322B2 (en) | Laminated coil | |
JP6500992B2 (ja) | コイル内蔵部品 | |
KR101229505B1 (ko) | 적층형 코일 | |
US8514049B2 (en) | Electronic component | |
US20110163832A1 (en) | Laminated electronic component | |
JP2004128506A (ja) | 積層型コイル部品及びその製造方法 | |
CN104575936A (zh) | 叠层电感器及其制造方法 | |
KR101843283B1 (ko) | 코일 전자 부품 | |
JP6569451B2 (ja) | 積層コイル部品 | |
CN108461251A (zh) | 电子部件 | |
CN107305807A (zh) | 电子部件 | |
JP2006339617A (ja) | 電子部品 | |
KR100453429B1 (ko) | 적층 전자 부품 | |
JP2005150168A (ja) | 積層コイル部品 | |
JP2008159738A (ja) | コモンモードノイズフィルタ | |
CN107103989A (zh) | 线圈零件 | |
KR101158220B1 (ko) | 적층형 인덕터 | |
JP4272183B2 (ja) | 積層型電子部品 | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
JP2005012072A (ja) | 積層型コモンモードチョークコイル及びその製造方法 | |
JP2012182286A (ja) | コイル部品 | |
JP6007399B2 (ja) | コモンモードノイズフィルタ | |
JP2012182285A (ja) | コイル部品 | |
JP2000091152A (ja) | 積層電子部品とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |