CN109215936B - 层叠电子部件 - Google Patents

Abstract

本发明所涉及的层叠电子部件具备素体、导体。素体呈长方体形状，并且是多个素体层被层叠而成。素体具有第一面、第二面、一对第三面。第二面与第一面相邻。一对第三面互相相对并与第一面以及第二面相邻。导体被配置于素体，并且呈L字状。导体具有露出于第一面以及第二面的露出面。露出面包含被素体分割的多个分割区域。各个分割区域的在分割方向上的长度长于多个分割区域互相分开的距离、以及露出面和一对第三面互相分开的距离。

Description

层叠电子部件

技术领域

本发明涉及层叠电子部件。

背景技术

在日本特开2002-367833号公报中记载有具备素体和端子电极图形的层叠电子部件。素体是多个素体层被层叠而成。端子电极图形以露出于素体的端面的形式被形成。根据该层叠电子部件的结构，通过与素体层一起层叠端子电极图形，从而不使用浸渍法就能够形成外部电极。

发明内容

上述层叠电子部件中，会有在素体的表面上发生龟裂的情况。

本发明一个形态的目的在于提供一种在素体表面上的龟裂的发生被抑制的层叠电子部件。

根据本发明人的调查研究判明了：起因于导体的构成材料的热收缩率大于素体的构成材料的热收缩率，从而在素体的表面上由制造层叠电子部件的时候的热处理而变得容易发生龟裂。如果减小导体的体积的话则能够减少导体的构成材料的收缩量。然而，伴随于导体体积的减小而会有安装强度降低的担忧。

因此，本发明所涉及的层叠电子部件具备素体、导体。素体呈长方体形状，并且是多个素体层被层叠而成。素体具有第一面、第二面、一对第三面。第二面与第一面相邻。一对第三面互相相对并与第一面以及第二面相邻。导体被配置于素体，并且呈L字状。导体具有露出于第一面以及第二面的露出面。露出面包含被素体分割的多个分割区域。各个分割区域的在分割方向上的长度长于多个分割区域互相分开的距离、以及露出面和一对第三面互相分开的距离。

在该层叠电子部件中，导体的露出面被素体分割。因此，特别是在素体的表面，能够缓和起因于导体的构成材料的热收缩率与素体的构成材料的热收缩率之差的应力。由此，能够抑制在素体的表面发生龟裂。另外，在该层叠电子部件中，各个分割区域的在分割方向上的长度长于多个分割区域互相分开的距离、以及露出面与第三面互相分开的距离。由此，露出面的面积容易被宽阔地保持。其结果就能够抑制安装强度的降低。

露出面也可以具有露出于第一面的第一露出面、露出于第二面的第二露出面。第一露出面以及第二露出面也可以分别包含多个分割区域。在此情况下，在第一面以及第二面双方均能够抑制龟裂的发生。

露出面也可以完全被分割。在此情况下，能够进一步抑制龟裂的发生。

露出面也可以在一对第三面的相对方向上被分割。在此情况下，一对第三面的在相对方向上的每一个分割区域的收缩量与没有被分割情况的露出面全体的收缩量相比，相对来说变得较小。由此，就能够进一步抑制从露出面向第三面的龟裂的发生。

附图说明

图1是第一实施方式所涉及的层叠线圈部件的立体图。

图2是从安装面侧看到的图1的层叠线圈部件的平面图。

图3是从端面侧看到的图1的层叠线圈部件的平面图。

图4是图1的层叠线圈部件的分解立体图。

图5是从安装面侧看到的第二实施方式所涉及的层叠线圈部件的平面图。

图6是从端面侧看到的图5的层叠线圈部件的平面图。

图7是图5的层叠线圈部件的分解立体图。

图8是从安装面侧看到的第三实施方式所涉及的层叠线圈部件的平面图。

图9是从端面侧看到图8的层叠线圈部件的平面图。

图10是图8的层叠线圈部件的分解立体图。

图11是从安装面侧看到的第四实施方式所涉及的层叠线圈部件的平面图。

图12是从端面侧看到图11的层叠线圈部件的平面图。

图13是图11的层叠线圈部件的分解立体图。

具体实施方式

以下是参照附图并就实施方式进行详细的说明。在说明过程中将相同符号标注于相同要素或者具有相同功能的要素，并省略重复的说明。

(第一实施方式)

参照图1～图4来说明第一实施方式所涉及的层叠线圈部件。图1是第一实施方式所涉及的层叠线圈部件的立体图。图2是从安装面侧看到的图1的层叠线圈部件的平面图。图3是从端面2a侧看到的图1的层叠线圈部件的平面图。图4是图1的层叠线圈部件的分解立体图。如图1～图4所示，第一实施方式所涉及的层叠线圈部件1具备素体2、一对导体3、多个线圈导体5c,5d,5e,5f、连接导体6,7。

素体2呈长方体形状。对于长方体形状来说包含角部以及棱线部被倒角的长方体形状、以及角部以及棱线部被弄圆的长方体形状。素体2具有作为外面(表面)的端面2a,2b、侧面2c,2d,2e,2f。端面2a,2b互相相对。侧面2c,2d互相相对。侧面2e,2f互相相对。以下将端面2a,2b的相对方向设定为方向D1，将侧面2c,2d的相对方向设定为方向D2，将侧面2e,2f的相对方向设定为方向D3。方向D1、方向D2以方向D3互相大致垂直。

端面2a,2b以连结侧面2c,2d的形式在方向D2上进行延伸。端面2a,2b以连结侧面2e,2f的形式也在方向D3上进行延伸。侧面2c,2d以连结端面2a,2b的形式在方向D1上进行延伸。侧面2c,2d以连结侧面2e,2f的形式也在方向D3上进行延伸。侧面2e,2f以连结侧面2c,2d的形式在方向D2上进行延伸。侧面2e,2f以连结端面2a,2b的形式也在方向D1上进行延伸。

侧面2c为安装面，例如是在将层叠线圈部件1安装于没有图示的其他电子设备(例如电路基材或者层叠电子部件)的时候与其他电子设备相对的面。端面2a,2b为与安装面(即侧面2c)相邻的面。侧面2e,2f为与安装面(即侧面2c)以及端面2a,2b相邻的面。

素体2的在方向D1上的长度长于素体2的在方向D2上的长度以及素体2的在方向D3上的长度。素体2的在方向D2上的长度与素体2的在方向D3上的长度互相相同等。即，在本实施方式中，端面2a,2b呈正方形状，侧面2c,2d,2e,2f呈长方形状。素体2的在方向D1上的长度既可以与素体2的在方向D2上的长度以及素体2的在方向D3上的长度相同等，又可以短于这些长度。素体2的在方向D2上的长度以及素体2的在方向D3上的长度也可以互相不同。

在本实施方式中所谓“同等”是指除了等于之外还可以将包含在预选设定好的范围内的微差或者制造误差等的值设定为同等。例如，多个值如果是包含于该多个值的平均值的±5％范围内的值的话，则该多个值被规定为同等。

素体2是多个素体层12a,12b,12c,12d,12e,12f在方向D3上被层叠而成。总之，素体2的层叠方向为方向D3。关于具体的层叠结构将在后面进行叙述。就实际的素体2而言，多个素体层12a～12f以其层间的边界不能被视觉辨认的程度被一体化。素体层12a～12f例如是由磁性材料(Ni-Cu-Zn系铁氧体材料、Ni-Cu-Zn-Mg系铁氧体材料、或者Ni-Cu系铁氧体材料等)构成。在构成素体层12a～12g的磁性材料中也可以包含Fe合金等。素体层12a～12f也可以由非磁性材料(玻璃陶瓷材料、电介质材料等)构成。

一对导体3被设置于素体2。具体地来说，一对导体3被配置于在素体2的外面被设置的凹部内，并露出于素体2的外面。一对导体3在方向D3上互相分开。导体3从方向D3来看是呈L字状。导体3具有被互相一体化地设置的导体部分31以及导体部分32。从方向D3来看，导体部分31是在方向D1上进行延伸，导体部分32是在方向D2上进行延伸。导体部分31被配置于在侧面2c上被设置的凹部内。导体部分32被配置于在端面2a,2b上被设置的凹部内。导体部分31,32呈大致矩形板状。一对导体3呈互相相同的形状。L字状如果是作为全体成为大致L字状的形状的话即可。例如，即使凹凸被设置于导体3的表面，如果作为全体是大致L字状的话也可以。导体3不限于连续性的情况，即使是断续性的情况如果作为全体为大致L字状的话也可以。

一对导体3具有露出于侧面2c以及端面2a,2b的一对露出面3a。具体地来说，一方的导体3具有露出于侧面2c以及端面2a的一方的露出面3a。另一方的导体3具有露出于侧面2c以及端面2b的另一方的露出面3a。一方的露出面3a包含露出于侧面2c的露出面31a、露出于端面2a的露出面32a。另一方的露出面3a包含露出于侧面2c的露出面31a、露出于端面2b的露出面32a。在此，露出面31a为具有导体部分31的面。露出面32a为具有导体部分32的面。露出面31a,32a呈互相相同的形状。

露出面31a也可以位于与侧面2c相同的平面内。露出面31a也可以比侧面2c更位于素体2的内侧或者外侧。露出面32a也可以位于与端面2a,2b相同的平面内。露出面31a也可以比端面2a,2b更位于素体2的内侧或者外侧。露出面31a,32a从侧面2e,2f被配置成等距离。

露出面3a包含被素体2分割的多个分割区域R1～R4。具体地来说，露出面31a包含被素体2分割的多个分割区域R1,R2。露出面32a包含被素体2分割的多个分割区域R3,R4。分割区域R1～R4呈互相相同的形状。分割区域R1～R4呈矩形状。

分割区域R1,R2在方向D3上被分割，并且在方向D3上互相分开。分割区域R1,R2的分割方向以及分割区域R1,R2的分开方向与素体层12a～12f的层叠方向相同，为方向D3。总之，露出面31a可以说是在素体层12a～12f的层叠方向上被分割。分割区域R1,R2不被互相连接，露出面31a完全被分割。

分割区域R3,R4在方向D3上被分割，并且在方向D3上互相分开。分割区域R3,R4的分割方向以及分割区域R3,R4的分开方向与素体层12a～12f的层叠方向相同，为方向D3。总之，露出面32a可以说是在素体层12a～12f的层叠方向上被分割。分割区域R3,R4不被互相连接，露出面32a完全被分割。

分割区域R1,R3被配置于侧面2e侧(比侧面2f更接近于侧面2e)，并且被互相连接。分割区域R1,R3在互相连接侧面2c和端面2a,2b的素体2的棱线部(以下也称作为侧面2c的棱线部)上被互相连接。分割区域R2,R4被配置于侧面2f侧(比侧面2e更接近于侧面2f)，并且被互相连接。分割区域R2,R4在侧面2c的棱线部上被互相连接。总之，露出面31a,32a在侧面2c的棱线部上被互相连接。

分割区域R1,R2的在方向D3上的长度L1长于分割区域R1,R2互相分开的距离L2、以及露出面31a和侧面2e,2f互相分开的距离L3。分割区域R3,R4的在方向D3上的长度L1长于分割区域R3,R4互相分开的距离L2、以及露出面32a和侧面2e,2f互相分开的距离L3。

导体3中，如果至少露出面3a被素体2分割的话即可，也可以在露出面3a以外的部分被互相连接。在本实施方式的导体3中，不仅仅是露出面3a而且是导体3的厚度方向上的全体被素体2分割。所谓导体3的厚度方向是对于导体部分31来说为方向D2，且对于导体部分32来说为方向D1。因此，导体部分31被素体2完全分割成具有分割区域R1的部分和具有分割区域R2的部分。导体部分32被素体2完全分割成具有分割区域R3的部分和具有分割区域R4的部分。

导体3是多个导体层13在方向D3上被层叠而成。总之，导体层13的层叠方向为方向D3。对于实际的导体3来说，除去被素体2分割的部分，多个导体层13以其层间的边界不能够被视觉辨认的程度被一体化。

在导体3上也可以通过实施电解电镀或者无电解电镀来设置例如包含Ni、Sn、Au等的镀层(没有图示)。镀层例如也可以具有Ni镀膜、Au镀膜。Ni镀膜包含Ni，并覆盖导体3。Au镀膜包含Au，并覆盖Ni镀膜。

图1所表示的多个线圈导体5c～5f被互相连接，并且在素体2内构成线圈10。线圈10的线圈轴是沿着方向D3被设置。线圈导体5c～5f从方向D3来看是以至少一部分互相重叠的形式被配置。线圈导体5c～5f从端面2a,2b以及侧面2c,2d,2e,2f分开来被配置。

线圈导体5c～5f是由1个线圈导体层15c,15d,15e,15f构成。线圈导体5c～5f也可以通过多个线圈导体层15c,15d,15e,15f在方向D3上被层叠来构成。在此情况下，多个线圈导体层15c～15f分别从方向D3来看是以全部互相重叠的形式被配置。就这样通过多个线圈导体层15c～15f被层叠从而就能够提高线圈导体5c～5f的宽高比(纵横比)并且能够使线圈10的Q值提高。

连接导体6在方向D1上延伸。连接导体6被连接于线圈导体5c和另一方的导体部分32。连接导体7在方向D1上延伸。连接导体7被连接于线圈导体5f和另一方的导体部分32。连接导体6,7通过一个连接导体层16,17来构成。连接导体6,7也可以通过多个连接导体层16,17在方向D3上被层叠来构成。在此情况下，多个连接导体层16,17分别从方向D3来看是以全部互相重叠的形式被配置。

以上所述的导体13、线圈导体层15c～15f、以及连接导体层16,17是由导电材料(例如Ag或者Pd)构成。所述这些各层既可以由相同的材料构成又可以由不同的材料构成。

层叠线圈部件1具备多个层La,Lb,Lc,Ld,Le,Lf。层叠线圈部件1例如是通过从侧面2f侧按顺序层叠1个层La、2个层Lb、1个层Lc、1个层Ld、1个层Le、1个层Lf、2个层Lb以及1个层La来构成的。

层La是由素体层12a构成。

层Lb是通过素体层12b、一对导体层13被互相组合来构成的。在素体层12b上设置具有对应于一对导体层13形状的形状并且一对导体层13被嵌入的缺损部Rb。素体层12b与一对导体层13的全体有着互相相补的关系。

层Lc是通过素体层12c、一对导体层13、线圈导体层15c以及连接导体层16被互相组合来构成的。在素体层12c上设置具有对应于一对导体层13和线圈导体层15c以及连接导体层16的形状的形状并且一对导体层13和线圈导体层15c以及连接导体层16被嵌入的缺损部Rc。素体层12c与一对导体层13和线圈导体层15c以及连接导体层16的全体有着互相相补的关系。

层Ld是通过素体层12d和线圈导体层15d被互相组合来构成的。在素体层12d上设置具有对应于线圈导体层15d形状的形状并且线圈导体层15d被嵌入的缺损部Rd。素体层12d、线圈导体层15d的全体具有互相相补的关系。

层Le是通过素体层12e和线圈导体层15e被互相组合来构成的。在素体层12e上设置具有对应于线圈导体层15e形状的形状并且线圈导体层15e被嵌入的缺损部Re。素体层12e、线圈导体层15e的全体具有互相相补的关系。

层Lf是通过素体层12f、一对导体层13、线圈导体层15f以及连接导体层17被互相组合来构成的。在素体层12f上设置具有对应于一对导体层13、线圈导体层15f以及连接导体层17的形状的形状并且一对导体层13、线圈导体层15f以及连接导体层17被嵌入的缺损部Rf。素体层12f、一对导体层13、线圈导体层15f以及连接导体层17的全体具有互相相补的关系。

缺损部Rb～Rf的宽度(以下称之为缺损部的宽度)是以基本上成为宽于导体层13、线圈导体层15c～15f、以及连接导体层16,17的宽度(以下称之为导体部的宽度)的形式被设定。为了提高素体层12b～12f与导体层13、线圈导体层15c～15f、以及连接导体层16,17的粘结性，缺损部的宽度可以以成为窄于导体部的宽度的形式被设定。从缺损部的宽度减去导体部宽度的值例如优选为-3μm以上10μm以下，进一步优选为0μm以上10μm以下。

以下是就本实施方式所涉及的层叠线圈部件1的制造方法的一个例子进行说明。

首先，通过将包含以上所述的素体层12a～12f的构成材料以及感光性材料的素体膏体(paste)涂布于基材(例如PET薄膜)上，从而形成素体形成层。包含于素体膏体的感光性材料可以是负型以及正型当中任意一种，并且能够使用公知材料。接着，例如由使用了Cr掩模的光刻法来对素体形成层实行曝光以及显影，并将对应于后面所述的导体形成层形状的形状被除去的素体图形形成于基材上。素体图形为在热处理之后成为素体层12b～12f的层。总之，形成了成为缺损部Rb～Rf的缺损部被设置的素体图形。还有，本实施方式的所谓“光刻法”如果是通过对包含感光性材料的加工对象的层实行曝光以及显影，从而加工成所希望的图形的方法的话即可，并且不限定于掩模的种类等。

另外，通过将包含以上所述的导体层13、线圈导体层15c～15f以及连接导体层16,17的构成材料、以及感光性材料的导体膏体涂布于基材(例如PET薄膜)上从而形成导体形成层。包含于导体膏体中的感光性材料可以是负型以及正型当中任意一种，并且能够使用公知材料。接着，例如由使用了Cr掩模的光刻法来对导体形成层实行曝光以及显影，并将导体图形形成于基材上。导体图形是在热处理之后成为导体层13、线圈导体层15c～15g以及连接导体层16,17的层。

接着，从基材将素体形成层转移复制到支撑体上。由此，就形成了在热处理之后成为层La的层。

接着，通过将导体图形以及素体图形重复转移复制到支撑体上，从而在方向D3上层叠导体图形以及素体图形。具体地来说，首先，从基材将导体图形转移复制到素体形成层上。接着，从基材将素体图形转移复制到素体形成层上。导体图形被组合到素体图形的缺损部，在素体形成层上素体图形以及导体图形成为同一层。再有，重复实施导体图形以及素体图形的转移复制工序，以互相被组合的状态层叠导体图形以及素体图形。由此，层叠在热处理后成为层Lb～Lf的层。

接着，从基材将素体形成层转移复制到在导体图形以及素体图形的转移复制工序中进行层叠的层上。在热处理后就形成了成为层La的层。

根据以上所述将在热处理后构成层叠线圈部件1的层叠体形成于支撑体上。接着，将所获得的层叠体切断成规定大小。之后，在对于被切断的层叠体实行脱胶粘剂处理之后实行热处理。热处理温度例如是850～900℃的程度。由此，就制得了层叠线圈部件1。对应于必要也可以在热处理之后对于导体3实施电解电镀或者无电解电镀来设置镀层。

如以上所说明的那样，就层叠线圈部件1而言在方向D3上导体3的露出面3a被素体2分割。因此，特别是在素体2的表面能够缓和起因于导体3的构成材料的热收缩率与素体2的构成材料的热收缩率之差的应力。总之，露出面3a由导体3的构成材料的热收缩率而拉扯素体2的表面应力分散到各个分割区域R1～R4。由此，抑制在素体2的表面发生龟裂成为可能。因为通过导体3的露出面3a被素体2分割，从而导体3与素体2的接触面积增加，所以导体3与素体2的粘着强度提高。

就层叠线圈部件1而言，分割区域R1,R2的在方向D3上的长度L1长于分割区域R1,R2互相分开的距离L2、以及露出面31a和侧面2e,2f互相分开的距离L3。分割区域R3,R4的在方向D3上的长度L1长于分割区域R3,R4互相分开的距离L2、以及露出面32a和侧面2e,2f互相分开的距离L3。由此，例如与长度L1短于距离L2,L3的情况相比，相对来说露出面3a的面积容易被宽阔地保持。其结果就能够抑制在由导体3来将层叠线圈部件1安装于其他电子设备的时候的安装强度的降低。

露出面3a具有包含分割区域R1,R2的露出面31a、包含分割区域R3,R4的露出面32a。为此，在露出面31a进行露出的侧面2c上和在露出面32a进行露出的端面2a,2b上能够抑制龟裂的发生。

分割区域R1,R2不被互相连接，露出面31a完全被分割。分割区域R3,R4不被互相连接，露出面32a完全被分割。为此，在侧面2c和端面2a,2b双方能够进一步抑制龟裂的发生。

露出面31a,32a在侧面2e,2f的相对方向即在方向D3上被分割。为此，每一个分割区域R1～R4的在方向D3上的收缩量与不被分割的情况的露出面31a,32a全体的收缩量相比，相对来说变得较小。由此，就能够进一步抑制从露出面31a,32a的侧面2e,2f侧的端点朝向侧面2e,2f的龟裂的发生。

(第二实施方式)

参照图5～图7来说明第二实施方式所涉及的层叠线圈部件。图5是从安装面侧看到的第二实施方式所涉及的层叠线圈部件的平面图。图6是从端面2a侧看到的图5的层叠线圈部件的平面图。图7是图5的层叠线圈部件的分解立体图。如图5～图7所示，第二实施方式所涉及的层叠线圈部件1A主要是在导体3的露出面31a,32a不完全被分割这一点上与第一实施方式所涉及的层叠线圈部件1(参照图1)不同。以下是以与层叠线圈部件1的不同点为中心来就层叠线圈部件1A进行说明。

层叠线圈部件1A中，露出面31a包含分割区域R1,R2、连接区域R5。连接区域R5互相连接分割区域R1,R2。总之，露出面31a不完全被分割。露出面32a包含分割区域R3,R4、连接区域R6。连接区域R6互相连接分割区域R3,R4。总之，露出面32a不完全被分割。

层叠线圈部件1A中，导体3除了多个导体层13之外还是多个导体层18在方向D3上被层叠而成。导体层18具有一对露出面。一方的露出面露出于侧面2c并且成为连接区域R5。另一方的露出面露出于端面2a,2b并且成为连接区域R6。导体层13以及导体层18的层叠方向为方向D3。连接区域R5,R6呈互相相同的形状。连接区域R5,R6在侧面2c的棱线部上被互相连接。

层叠线圈部件1(参照图4)中，层Ld是通过素体层12d和线圈导体层15d被互相组合来构成的。相对于此，层叠线圈部件1A中，层Ld除了素体层12d、线圈导体层15d之外还通过导体层18被互相组合来构成。缺损部Rb具有对应于线圈导体层15d形状以及导体层18形状的形状，并嵌入线圈导体层15d以及导体层18。

就层叠线圈部件1(参照图4)而言，层Le是通过素体层12e和线圈导体层15e被互相组合来构成的。相对于此，层叠线圈部件1A中，层Le除了素体层12e、线圈导体层15e之外是通过导体层18被互相组合来构成。缺损部Re具有对应于线圈导体层15e以及导体层18的形状的形状，并且嵌入线圈导体层15e以及导体层18。

层叠线圈部件1A中，也能够获得与层叠线圈部件1(参照图1)相同的效果。即，因为露出面3a被分割，所以抑制在素体2的表面上发生龟裂成为可能。长度L1因为长于距离L2,L3所以露出面3a的面积容易被宽阔地保持，并且能够抑制安装强度的降低。因为露出面31a,32a双方被分割，所以在侧面2c以及端面2a,2b双方能够抑制龟裂的发生。露出面31a,32a因为在方向D3上被分割所以能够进一步抑制从露出面31a,32a的侧面2e,2f侧的端部朝向侧面2e,2f的龟裂的发生。

层叠线圈部件1A中，因为露出面3a包含连接区域R5,R6，所以露出面3a的面积比层叠线圈部件1更宽大。为此，就能够更加切实地抑制安装强度的降低。

(第三实施方式)

参照图8～图10来说明第三实施方式所涉及的层叠线圈部件。图8是从安装面侧看到的第三实施方式所涉及的层叠线圈部件的平面图。图9是从端面2a侧看到的图8的层叠线圈部件的平面图。图10是图8的层叠线圈部件的分解立体图。如图8～图10所示，第三实施方式所涉及的层叠线圈部件1B主要是在露出面31a除了在方向D3上之外还在方向D1上被分割并且露出面32a除了在方向D3上之外还在方向D2上被分割这一点上与第一实施方式所涉及的层叠线圈部件1(参照图1)不同。以下就是以与层叠线圈部件1的不同点为中心并就层叠线圈部件1B作如下说明。

层叠线圈部件1B中，露出面31a在方向D3以及方向D1上被素体2分割。由此，露出面31a包含被分割成格子状或者矩阵状的多个分割区域R7,R8,R9,R10。露出面32a在方向D3以及方向D2上被素体2分割。由此，露出面32a包含被分割成格子状或者矩阵状的多个分割区域R11,R12,R13,R14。分割区域R7～R14呈互相相同的形状。分割区域R7～R14呈矩形状。

分割区域R7,R8在方向D3上被分割，并在方向D3上互相分开。分割区域R9,R10在方向D3上被分割，并在方向D3上互相分开。分割区域R7,R9在方向D1上被分割，并在方向D1上互相分开。分割区域R8,R10在方向D1上被分割，并在方向D1上互相分开。分割区域R7～R10不被互相连接，露出面31a完全被分割。

分割区域R11,R12在方向D3上被分割，并在方向D3上互相分开。分割区域R13,R14在方向D3上被分割，并在方向D3上互相分开。分割区域R11,R13在方向D2上被分割，并在方向D2上互相分开。分割区域R12,R14在方向D2上被分割，并在方向D2上互相分开。分割区域R11～R14不被互相连接，露出面32a完全被分割。

分割区域R7,R9,R11,R13被配置于侧面2e侧(比侧面2f更接近于侧面2e)。分割区域R9,R13在侧面2c的棱线部上被互相连接。分割区域R8,R10,R12,R14被配置于侧面2f侧(比侧面2e更接近于侧面2f)。分割区域R10,R14在侧面2c的棱线部上被互相连接。

分割区域R7～R10的在方向D3上的长度L1长于分割区域R7,R8互相分开的距离L2、分割区域R9,R10互相分开的距离L2、以及露出面31a和侧面2e,2f互相分开的距离L3。分割区域R7～R10的在方向D1上的长度L4长于分割区域R7,R9互相分开的距离L5、分割区域R8,R10互相分开的距离L5、以及露出面31a和侧面2e,2f互相分开的距离L3。

分割区域R11～R14的在方向D3上的长度L1长于分割区域R11,R12互相分开的距离L2、分割区域R13,R14互相分开的距离L2、以及露出面32a和侧面2e,2f互相分开的距离L3。分割区域R11～R14的在方向D2上的长度L4长于分割区域R11,R13互相分开的距离L5、分割区域R12,R14互相分开的距离L5、以及露出面32a和侧面2e,2f互相分开的距离L3。

对于层叠线圈部件1B来说，也能够获得与层叠线圈部件1(参照图1)相同的效果。即，因为露出面3a被分割，所以抑制在素体2的表面上发生龟裂成为可能。长度L1因为长于距离L2,L3且长度L4长于距离L5,L3，所以露出面3a的面积容易被宽阔地保持，并且能够抑制安装强度的降低。因为露出面31a,32a双方被分割，所以在侧面2c以及端面2a,2b能够抑制龟裂的发生。露出面31a,32a因为在方向D3上被分割所以能够进一步抑制从露出面31a,32a的侧面2e,2f侧的端部朝向侧面2e,2f的龟裂的发生。

层叠线圈部件1B中，露出面31a除了方向D3之外还在方向D1上被分割，并且露出面32a除了方向D3之外还在方向D2上被分割。为此，分割区域R7～R14的面积小于分割区域R1～R4(参照图2、图3)。因此，起因于导体3的构成材料的热收缩率与素体2的构成材料的热收缩率之差的应力在素体2的表面上被进一步缓和。其结果进一步抑制在素体2的表面发生龟裂成为可能。

(第四实施方式)

参照图11～图13来说明第四实施方式所涉及的层叠线圈部件。图11是从安装面侧看到的第四实施方式所涉及的层叠线圈部件的平面图。图12是从端面2a侧看到图11的层叠线圈部件的平面图。图13是图11的层叠线圈部件的分解立体图。如图11～图13所示，第四实施方式所涉及的层叠线圈部件1C主要是在露出面31a,32a在方向D3上不被分割这一点上与第三实施方式所涉及的层叠线圈部件1B(参照图8、图9)不同。以下就是以与层叠线圈部件1,1B的不同点为中心并就层叠线圈部件1C作如下说明。

层叠线圈部件1C中，露出面31a包含在方向D1上被素体2分割的多个分割区域R15,R16。露出面32a包含在方向D2上被素体2分割的多个分割区域R17,R18。分割区域R17,R18呈互相相同的形状。分割区域R15～R18呈矩形状。

分割区域R15,R16在方向D1上被分割，并且在方向D1上互相分开。分割区域R17,R18在方向D2上被分割，并且在方向D2上互相分开。分割区域R15,R16不被互相连接，露出面31a完全被分割。分割区域R17,R18不被互相连接，露出面32a完全被分割。

分割区域R16,R18在侧面2c的棱线部上被互相连接。

分割区域R15,R16的在方向D1上的长度L4长于分割区域R15,R16互相分开的距离L5、以及露出面31a和侧面2e,2f互相分开的距离L3。分割区域R17,R18的在方向D2上的长度L4长于分割区域R17,R18互相分开的距离L5、以及露出面32a和侧面2e,2f互相分开的距离L3。分割区域R15～R18的在方向D3上的长度L6与长度L1(参照图8、图9)的2倍与距离L2(参照图8、图9)之和相同等。

层叠线圈部件1(参照图4)中，层Ld是通过素体层12d和线圈导体层15d被互相组合来构成的。相对于此，层叠线圈部件1C中，层Ld除了素体层12d、线圈导体层15d之外还通过导体层13被互相组合来进行构成。缺损部Rb具有对应于线圈导体层15d以及导体层13的形状的形状，并嵌入线圈导体层15d以及导体层13。

层叠线圈部件1(参照图4)中，层Le是通过素体层12e和线圈导体层15e被互相组合来构成的。相对于此，层叠线圈部件1C中，层Le除了素体层12e、线圈导体层15e之外还通过导体层13被互相组合来进行构成。缺损部Re具有对应于线圈导体层15e以及导体层13的形状的形状，并嵌入线圈导体层15e以及导体层13。

对于层叠线圈部件1C来说，也能够获得与层叠线圈部件1(参照图1)相同的效果。即，因为露出面3a被分割，所以抑制在素体2的表面上发生龟裂成为可能。长度L4因为长于距离L5,L3所以露出面3a的面积容易被宽阔地保持，并且能够抑制安装强度的降低。因为露出面31a,32a双方被分割，所以在侧面2c以及端面2a,2b双方能够抑制龟裂的发生。

本发明并不限定于以上所述的实施方式，各种各样的变形是可能的。

层叠线圈部件1,1A,1B,1C中，例如一对导体3也可以呈互相不同的形状，只要具有至少一对导体3当中的任意一个被分割的露出面3a的话即可。露出面31a,32a也可以呈互相不同的形状。如果至少露出面31a,32中的一方被分割的话则即可。各个分割区域也可以不呈互相相同的形状。各个分割区域也可以呈矩形状以外的形状。露出面31a,32a在侧面2c的棱线部上也可以不被互相连接而被分割。

层叠线圈部件1,1A中，露出面31a,32a在方向D3上被分割成2个分割区域，但是也可以被分割成3个以上的分割区域。层叠线圈部件1C中，露出面31a在方向D1上被分割成2个分割区域，但是也可以被分割成3个以上的分割区域。露出面32a在方向D2上被分割成2个分割区域，但是也可以被分割成3个以上的分割区域。层叠线圈部件1B中，露出面31a,32a被分割成格子状或者矩阵状，但是也可以被更细地分割。在如此情况下，能够进一步抑制龟裂的发生。另外，导体3与素体2的粘着强度会有进一步提高。

在以上所述的实施方式中已将作为电子部件的层叠线圈部件1,1A,1B作为例子来进行了说明，但是本发明并不限定于这些例子，对于层叠陶瓷电容器、层叠可变电阻器、层叠压电致动器、层叠热敏电阻、或者层叠复合部件等其他层叠电子部件也能够适用。

Claims (6)

1.一种层叠电子部件，其特征在于，

具备：

素体，呈长方体形状并且层叠有多个素体层而成；以及

导体，配置于所述素体并且呈L字状，

所述素体具有第一面、第二面、以及一对第三面，

所述第二面与所述第一面相邻，

所述一对第三面互相相对并且与所述第一面以及所述第二面相邻，

所述导体具有在所述第一面以及所述第二面露出的露出面，

所述露出面包含被所述素体分割的多个分割区域，

各个所述分割区域的在分割方向上的长度长于所述多个分割区域互相分开的距离、以及所述露出面与所述一对第三面互相分开的距离，

所述第一面和所述第二面设置有凹部，

所述导体配置于所述凹部内。

2.如权利要求1所述的层叠电子部件，其特征在于，

所述露出面具有在所述第一面露出的第一露出面、在所述第二面露出的第二露出面，

所述第一露出面以及所述第二露出面分别包含所述多个分割区域。

3.如权利要求1所述的层叠电子部件，其特征在于，

所述露出面完全被分割。

4.如权利要求1或2所述的层叠电子部件，其特征在于，

所述露出面在所述一对第三面的相对方向上被分割。

5.一种层叠电子部件，其特征在于，

具备：

素体，呈长方体形状并且层叠有多个素体层而成；以及

导体，配置于所述素体并且呈L字状，

所述素体具有第一面、第二面、以及一对第三面，

所述第二面与所述第一面相邻，

所述一对第三面互相相对并且与所述第一面以及所述第二面相邻，

所述导体具有在所述第一面以及所述第二面露出的露出面，

所述露出面包含在所述一对第三面的相对方向上互相分开的多个区域，

各个所述区域的在所述相对方向上的长度长于所述多个区域在所述相对方向上互相分开的距离、以及所述露出面与所述一对第三面在所述相对方向上互相分开的距离，

所述第一面和所述第二面设置有凹部，

所述导体配置于所述凹部内。

6.一种层叠电子部件，其特征在于，

具备：

素体，呈长方体形状并且层叠有多个素体层而成；以及

导体，配置于所述素体并且呈L字状，

所述素体具有第一面、第二面、以及一对第三面，

所述第二面与所述第一面相邻，

所述一对第三面互相相对并且与所述第一面以及所述第二面相邻，

所述导体具有在所述第一面以及所述第二面露出的露出面，

所述露出面包含在所述一对第三面的相对方向的正交方向上互相分开的多个区域，

各个所述区域的在所述正交方向上的长度长于所述多个区域在所述正交方向上互相分开的距离、以及所述露出面与所述一对第三面在所述相对方向上互相分开的距离，

所述第一面和所述第二面设置有凹部，

所述导体配置于所述凹部内。

Images