JP2002246231A - 積層型インダクタ - Google Patents
積層型インダクタInfo
- Publication number
- JP2002246231A JP2002246231A JP2001037072A JP2001037072A JP2002246231A JP 2002246231 A JP2002246231 A JP 2002246231A JP 2001037072 A JP2001037072 A JP 2001037072A JP 2001037072 A JP2001037072 A JP 2001037072A JP 2002246231 A JP2002246231 A JP 2002246231A
- Authority
- JP
- Japan
- Prior art keywords
- coil conductor
- conductor pattern
- turns
- conductor patterns
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 161
- 239000012212 insulator Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 abstract description 52
- 238000010030 laminating Methods 0.000 abstract 1
- 238000002788 crimping Methods 0.000 description 14
- 230000005855 radiation Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 設計の自由度が高く、かつ、容易に最適な特
性を得ることができる積層型インダクタを提供する。 【解決手段】 １ターンの渦巻形状のコイル導体パター
ン１１を設けたセラミックシート２１と、２ターンの渦
巻形状のコイル導体パターン１２を設けたセラミックシ
ート２２と、引出用導体パターン１３，１４を設けたセ
ラミックシート２３，２４がそれぞれ積層されている。
コイル導体パターン１１，１２は、ビアホール１５ａ，
１５ｂを介して、順次、電気的に直列に接続されてい
る。ビアホール１５ａ，１５ｂは、セラミックシート２
１〜２３の所定の位置にそれぞれ形成されている。
性を得ることができる積層型インダクタを提供する。 【解決手段】 １ターンの渦巻形状のコイル導体パター
ン１１を設けたセラミックシート２１と、２ターンの渦
巻形状のコイル導体パターン１２を設けたセラミックシ
ート２２と、引出用導体パターン１３，１４を設けたセ
ラミックシート２３，２４がそれぞれ積層されている。
コイル導体パターン１１，１２は、ビアホール１５ａ，
１５ｂを介して、順次、電気的に直列に接続されてい
る。ビアホール１５ａ，１５ｂは、セラミックシート２
１〜２３の所定の位置にそれぞれ形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、積層型インダク
タ、特に種々の電子回路に組み込まれてノイズフィルタ
等として使用される積層型インダクタに関する。
タ、特に種々の電子回路に組み込まれてノイズフィルタ
等として使用される積層型インダクタに関する。
【０００２】
【従来の技術】従来より、この種の積層型インダクタと
して、図６に示すような渦巻形状のコイル導体パターン
５１，５２をビアホール５３により順次接続することに
より、積層体の内部にコイル５０を形成してなるものが
知られている。コイル５０は、各々が２ターンのコイル
導体パターン５１，５２とそれを接続するビアホール５
３等により形成されている。つまり、コイル５０は、渦
巻方向が外側から内側に向かうコイル導体パターン５１
と、渦巻方向が内側から外側に向かうコイル導体パター
ン５２とを交互に配置した構成となっている。このよう
に、従来の渦巻形状のコイル導体パターン５１，５２
は、同じ多ターン（２ターン以上）を有するコイル導体
パターン５１，５２を交互に直列に接続することによ
り、小さいサイズで大きなインダクタンスを得ていた。
して、図６に示すような渦巻形状のコイル導体パターン
５１，５２をビアホール５３により順次接続することに
より、積層体の内部にコイル５０を形成してなるものが
知られている。コイル５０は、各々が２ターンのコイル
導体パターン５１，５２とそれを接続するビアホール５
３等により形成されている。つまり、コイル５０は、渦
巻方向が外側から内側に向かうコイル導体パターン５１
と、渦巻方向が内側から外側に向かうコイル導体パター
ン５２とを交互に配置した構成となっている。このよう
に、従来の渦巻形状のコイル導体パターン５１，５２
は、同じ多ターン（２ターン以上）を有するコイル導体
パターン５１，５２を交互に直列に接続することによ
り、小さいサイズで大きなインダクタンスを得ていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
渦巻形状のコイル導体パターンを用いた積層型インダク
タは、多ターン（２ターン以上）のコイル導体パターン
５１，５２を使用しているため、１ターン毎のインダク
タンス調整ができず、インダクタンスの中心値合わせが
できないという問題があった。
渦巻形状のコイル導体パターンを用いた積層型インダク
タは、多ターン（２ターン以上）のコイル導体パターン
５１，５２を使用しているため、１ターン毎のインダク
タンス調整ができず、インダクタンスの中心値合わせが
できないという問題があった。
【０００４】また、従来の積層型インダクタの場合、必
要なインダクタンスが得られないときには、ターン数の
多いコイル導体パターンを用いたり、積層体の材料とし
て大きな透磁率を有する材料を使用したり等の方法が採
られていた。しかしながら、コイル導体パターン５１，
５２のターン数を多くすると、コイル導体パターン５
１，５２のパターン幅を細くする必要があり、コイル５
０の直流抵抗が増加するという問題があった。また、積
層体の材料として大きな透磁率を有する材料を使用する
と、積層型インダクタの磁気飽和が起きやすくなり、直
流重畳特性が低下するという問題があった。
要なインダクタンスが得られないときには、ターン数の
多いコイル導体パターンを用いたり、積層体の材料とし
て大きな透磁率を有する材料を使用したり等の方法が採
られていた。しかしながら、コイル導体パターン５１，
５２のターン数を多くすると、コイル導体パターン５
１，５２のパターン幅を細くする必要があり、コイル５
０の直流抵抗が増加するという問題があった。また、積
層体の材料として大きな透磁率を有する材料を使用する
と、積層型インダクタの磁気飽和が起きやすくなり、直
流重畳特性が低下するという問題があった。
【０００５】このように、従来の積層型インダクタは、
コイル導体パターンのターン数が制約を受けていたた
め、設計の自由度が低く、最適な特性を得るのが困難で
あるという問題があった。
コイル導体パターンのターン数が制約を受けていたた
め、設計の自由度が低く、最適な特性を得るのが困難で
あるという問題があった。
【０００６】そこで、本発明の目的は、設計の自由度が
高く、かつ、容易に最適な特性を得ることができる積層
型インダクタを提供することにある。
高く、かつ、容易に最適な特性を得ることができる積層
型インダクタを提供することにある。
【０００７】
【課題を解決するための手段及び作用】前記目的を達成
するため、本発明に係る積層型インダクタは、（ａ）絶
縁体層を介して、１ターン以上の渦巻形状を有する複数
のコイル導体パターンを積み重ねて構成した積層体を備
え、（ｂ）前記複数のコイル導体パターンは、電気的に
直列に接続されたコイルを構成し、（ｃ）前記コイル
が、ターン数が異なる少なくとも２種類の前記コイル導
体パターンにて構成されていること、を特徴とする。
するため、本発明に係る積層型インダクタは、（ａ）絶
縁体層を介して、１ターン以上の渦巻形状を有する複数
のコイル導体パターンを積み重ねて構成した積層体を備
え、（ｂ）前記複数のコイル導体パターンは、電気的に
直列に接続されたコイルを構成し、（ｃ）前記コイル
が、ターン数が異なる少なくとも２種類の前記コイル導
体パターンにて構成されていること、を特徴とする。
【０００８】以上の構成により、積層体内に形成される
コイルのインダクタンスは、ターン数が異なる少なくと
も２種類のコイル導体パターンの合計ターン数の増減に
伴って増減する。従って、例えば１ターンのコイル導体
パターンと２ターンのコイル導体パターンにてコイルを
構成した場合、１ターンのコイル導体パターンによっ
て、コイルのインダクタンスが１ターン毎に調整され
る。一方、２ターンのコイル導体パターンによって、大
きなインダクタンスが得られる。つまり、コイルのイン
ダクタンスは、ターン数の異なる渦巻形状のコイル導体
パターンの組合せにより、容易に目標の値にすることが
できる。このとき、コイル導体パターンの一部だけが多
ターンであるため、直流抵抗が低いコイルとなる。
コイルのインダクタンスは、ターン数が異なる少なくと
も２種類のコイル導体パターンの合計ターン数の増減に
伴って増減する。従って、例えば１ターンのコイル導体
パターンと２ターンのコイル導体パターンにてコイルを
構成した場合、１ターンのコイル導体パターンによっ
て、コイルのインダクタンスが１ターン毎に調整され
る。一方、２ターンのコイル導体パターンによって、大
きなインダクタンスが得られる。つまり、コイルのイン
ダクタンスは、ターン数の異なる渦巻形状のコイル導体
パターンの組合せにより、容易に目標の値にすることが
できる。このとき、コイル導体パターンの一部だけが多
ターンであるため、直流抵抗が低いコイルとなる。
【０００９】また、複数のコイル導体パターンは、絶縁
体層の第１の位置又は第２の位置のいずれかの位置に設
けられたビアホールを介して、電気的に直列に接続され
ていることを特徴とする。コイル導体パターンが変わっ
ても、この位置は同じであるため、絶縁体層にビアホー
ルを形成するためのパンチ金型の種類が少なくてすむ。
体層の第１の位置又は第２の位置のいずれかの位置に設
けられたビアホールを介して、電気的に直列に接続され
ていることを特徴とする。コイル導体パターンが変わっ
ても、この位置は同じであるため、絶縁体層にビアホー
ルを形成するためのパンチ金型の種類が少なくてすむ。
【００１０】また、絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンを間にして、外側にターン数の多いコイル導体パター
ンを配置したことを特徴とする。以上の構成により、コ
イル導体パターンのターン数は、積層体の中央部よりも
上側及び下側に位置するもののターン数が多くなる。こ
れにより、コイルの直流抵抗値分布が積層体の中央部で
低く、上側及び下側で高くなる。従って、放熱効率の高
い積層体の上部及び下部での発熱量が大きくなり、放熱
効率の低い中央部での発熱量が抑えられる。
行な方向において、ターン数の少ないコイル導体パター
ンを間にして、外側にターン数の多いコイル導体パター
ンを配置したことを特徴とする。以上の構成により、コ
イル導体パターンのターン数は、積層体の中央部よりも
上側及び下側に位置するもののターン数が多くなる。こ
れにより、コイルの直流抵抗値分布が積層体の中央部で
低く、上側及び下側で高くなる。従って、放熱効率の高
い積層体の上部及び下部での発熱量が大きくなり、放熱
効率の低い中央部での発熱量が抑えられる。
【００１１】また、これとは逆に、外側にターン数の少
ないコイル導体パターンを配置すれば、絶縁体層とコイ
ル導体パターンを積層して圧着した際に発生する圧着歪
みを小さくできる。圧着時の歪みは内側より外側の方が
大きいため、外側に歪みの起きにくいターン数の少ない
コイル導体パターンを配置することで圧着歪みを小さく
できる。このようにコイル導体パターンの配置を変える
ことで、放熱効率を高めたり、圧着歪みを小さくするこ
とができるが、両者はトレードオフの関係にあり、必要
に応じて選択されることになる。
ないコイル導体パターンを配置すれば、絶縁体層とコイ
ル導体パターンを積層して圧着した際に発生する圧着歪
みを小さくできる。圧着時の歪みは内側より外側の方が
大きいため、外側に歪みの起きにくいターン数の少ない
コイル導体パターンを配置することで圧着歪みを小さく
できる。このようにコイル導体パターンの配置を変える
ことで、放熱効率を高めたり、圧着歪みを小さくするこ
とができるが、両者はトレードオフの関係にあり、必要
に応じて選択されることになる。
【００１２】また、絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンから順に前記コイル導体パターンを配置したことを特
徴とする。以上の構成により、絶縁体層とコイル導体パ
ターンを積層して圧着した際に発生する圧着歪みが小さ
くなる。
行な方向において、ターン数の少ないコイル導体パター
ンから順に前記コイル導体パターンを配置したことを特
徴とする。以上の構成により、絶縁体層とコイル導体パ
ターンを積層して圧着した際に発生する圧着歪みが小さ
くなる。
【００１３】また、絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンから順にコイル導体パターンを配置した積層部を、複
数積み重ねたことを特徴とする。以上の構成により、多
ターンのコイル導体パターンの間のそれぞれに、ターン
数が少ないコイル導体パターンが略均等に配置されるた
め、絶縁体層とコイル導体パターンを積層して圧着した
際に発生する圧着歪みが更に小さくなる。
行な方向において、ターン数の少ないコイル導体パター
ンから順にコイル導体パターンを配置した積層部を、複
数積み重ねたことを特徴とする。以上の構成により、多
ターンのコイル導体パターンの間のそれぞれに、ターン
数が少ないコイル導体パターンが略均等に配置されるた
め、絶縁体層とコイル導体パターンを積層して圧着した
際に発生する圧着歪みが更に小さくなる。
【００１４】
【発明の実施の形態】以下、本発明に係る積層型インダ
クタの実施の形態について添付の図面を参照して説明す
る。
クタの実施の形態について添付の図面を参照して説明す
る。
【００１５】［第１実施形態、図１及び図２］図１に示
すように、本第１実施形態に係る積層型インダクタ１０
は、１ターンの渦巻形状のコイル導体パターン１１をそ
れぞれ表面に形成したセラミックシート２１と、２ター
ンの渦巻形状のコイル導体パターン１２をそれぞれ表面
に形成したセラミックシート２２と、引出用導体パター
ン１３，１４をそれぞれ表面に形成したセラミックシー
ト２３，２４等にて構成されている。セラミックシート
２１〜２４は、磁性体セラミック粉末や誘電体セラミッ
ク粉末を結合剤等と一緒に混練したものをシート状にし
たものである。
すように、本第１実施形態に係る積層型インダクタ１０
は、１ターンの渦巻形状のコイル導体パターン１１をそ
れぞれ表面に形成したセラミックシート２１と、２ター
ンの渦巻形状のコイル導体パターン１２をそれぞれ表面
に形成したセラミックシート２２と、引出用導体パター
ン１３，１４をそれぞれ表面に形成したセラミックシー
ト２３，２４等にて構成されている。セラミックシート
２１〜２４は、磁性体セラミック粉末や誘電体セラミッ
ク粉末を結合剤等と一緒に混練したものをシート状にし
たものである。
【００１６】１ターンの渦巻形状のコイル導体パターン
１１を設けたセラミックシート２１は互いに積層され、
その上側及び下側に２ターンの渦巻形状のコイル導体パ
ターン１２を設けたセラミックシート２２がそれぞれ積
層されている。１ターンの渦巻形状のコイル導体パター
ン１１のパターン幅は、２ターンの渦巻形状のコイル導
体パターン１２のパターン幅より太い。さらに、その上
側及び下側に、引出用導体パターン１３，１４を設けた
セラミックシート２３，２４がそれぞれ積層されてい
る。つまり、セラミックシート２１〜２４の積み重ね方
向に対して平行な方向において、ターン数の少ないコイ
ル導体パターン１１を間にして、上下外側にターン数の
多いコイル導体パターン１２を配置している。
１１を設けたセラミックシート２１は互いに積層され、
その上側及び下側に２ターンの渦巻形状のコイル導体パ
ターン１２を設けたセラミックシート２２がそれぞれ積
層されている。１ターンの渦巻形状のコイル導体パター
ン１１のパターン幅は、２ターンの渦巻形状のコイル導
体パターン１２のパターン幅より太い。さらに、その上
側及び下側に、引出用導体パターン１３，１４を設けた
セラミックシート２３，２４がそれぞれ積層されてい
る。つまり、セラミックシート２１〜２４の積み重ね方
向に対して平行な方向において、ターン数の少ないコイ
ル導体パターン１１を間にして、上下外側にターン数の
多いコイル導体パターン１２を配置している。
【００１７】このとき、１ターンのコイル導体パターン
１１のパターン幅をＰ１とし、２ターンのコイル導体パ
ターン１２の、間隙を挟んで隣接する２本のパターン全
体の幅をＰ２としたとき、Ｐ１＝Ｐ２となるように設定
した。さらに、平面視で、コイル導体パターン１１の配
置位置が、コイル導体パターン１２の配置位置と略重な
るように設定した。インダクタ１０の小型化と電気特性
の安定化をさらに向上させるためである。
１１のパターン幅をＰ１とし、２ターンのコイル導体パ
ターン１２の、間隙を挟んで隣接する２本のパターン全
体の幅をＰ２としたとき、Ｐ１＝Ｐ２となるように設定
した。さらに、平面視で、コイル導体パターン１１の配
置位置が、コイル導体パターン１２の配置位置と略重な
るように設定した。インダクタ１０の小型化と電気特性
の安定化をさらに向上させるためである。
【００１８】２ターンのコイル導体パターン１２、１タ
ーンのコイル導体パターン１１及び引出用導体パターン
１３，１４は、セラミックシート２１〜２３のそれぞれ
に形成されたビアホール１５ａ，１５ｂを介して、順
次、電気的に直列に接続される。これにより、コイル導
体パターン１１，１２は、セラミックシート２１〜２４
の積み重ね方向に対して平行なコイル軸を有するコイル
１６を形成する。
ーンのコイル導体パターン１１及び引出用導体パターン
１３，１４は、セラミックシート２１〜２３のそれぞれ
に形成されたビアホール１５ａ，１５ｂを介して、順
次、電気的に直列に接続される。これにより、コイル導
体パターン１１，１２は、セラミックシート２１〜２４
の積み重ね方向に対して平行なコイル軸を有するコイル
１６を形成する。
【００１９】ここで、ビアホール１５ａ，１５ｂは、セ
ラミックシート２１〜２３の所定の位置に形成されてい
る。すなわち、ビアホール１５ａは、コイル導体パター
ン１１，１２の渦巻形状の内側の位置（セラミックシー
ト２１〜２３の第１の位置）に形成されている。一方、
ビアホール１５ｂは、コイル導体パターン１１，１２の
渦巻形状の外側の位置（セラミックシート２１，２２の
第２の位置）に形成されている。従って、ビアホール１
５ａ，１５ｂは各コイル導体パターン１１，１２に対し
て常に同じ位置にあり、パンチ金型によってビアホール
用の貫通穴をセラミックシート２１〜２３に形成する
際、パンチ金型の種類が少なくてすみ、積層型インダク
タ１０の製造コストを低減できる。
ラミックシート２１〜２３の所定の位置に形成されてい
る。すなわち、ビアホール１５ａは、コイル導体パター
ン１１，１２の渦巻形状の内側の位置（セラミックシー
ト２１〜２３の第１の位置）に形成されている。一方、
ビアホール１５ｂは、コイル導体パターン１１，１２の
渦巻形状の外側の位置（セラミックシート２１，２２の
第２の位置）に形成されている。従って、ビアホール１
５ａ，１５ｂは各コイル導体パターン１１，１２に対し
て常に同じ位置にあり、パンチ金型によってビアホール
用の貫通穴をセラミックシート２１〜２３に形成する
際、パンチ金型の種類が少なくてすみ、積層型インダク
タ１０の製造コストを低減できる。
【００２０】以上のセラミックシート２１〜２４は、図
１に示すように、順に積み重ねられ、その上下にカバー
用セラミックシート（図示せず）を配置した後、プレス
圧着及び一体的に焼成され、図２に示すような積層体２
０とされる。積層体２０の両端部には、端子電極１，２
が設けられている。端子電極１，２は、Ａｇ，Ａｇ−Ｐ
ｄ，Ｃｕ，Ｎｉなどの導電性ペーストを塗布後、焼付け
たり、あるいは更に湿式めっきしたりすることによって
形成される。端子電極１は引出用導体パターン１３に電
気的に接続され、端子電極２は引出用導体パターン１４
に電気的に接続されている。
１に示すように、順に積み重ねられ、その上下にカバー
用セラミックシート（図示せず）を配置した後、プレス
圧着及び一体的に焼成され、図２に示すような積層体２
０とされる。積層体２０の両端部には、端子電極１，２
が設けられている。端子電極１，２は、Ａｇ，Ａｇ−Ｐ
ｄ，Ｃｕ，Ｎｉなどの導電性ペーストを塗布後、焼付け
たり、あるいは更に湿式めっきしたりすることによって
形成される。端子電極１は引出用導体パターン１３に電
気的に接続され、端子電極２は引出用導体パターン１４
に電気的に接続されている。
【００２１】このような構成を有する積層型インダクタ
１０において、コイル１６のインダクタンスは、ターン
数が異なる２種類のコイル導体パターン１１，１２の合
計ターン数の増減に伴って増減する。従って、１ターン
のコイル導体パターン１１を設けたセラミックシート２
１の枚数を調整することにより、コイル１６のターン数
を１ターン毎に調整することができる。つまり、コイル
１６のインダクタンス値の粗調整は、１ターンのコイル
導体パターン１１を設けたセラミックシート２１の枚数
を調整することにより行うことができる。従って、ター
ン数が偶数や奇数のコイルを構成したりすることもでき
る。そして、本第１実施形態では、コイル１６のインダ
クタンス値の微調整を、従来と同様に、引出用導体パタ
ーン１３，１４の形状を変えることにより行っている。
ただし、この引出用導体パターン１３，１４は、本発明
の請求項１でいうところの、１ターン以上の渦巻形状を
有するコイル導体パターンに相当しないことはいうまで
もない。
１０において、コイル１６のインダクタンスは、ターン
数が異なる２種類のコイル導体パターン１１，１２の合
計ターン数の増減に伴って増減する。従って、１ターン
のコイル導体パターン１１を設けたセラミックシート２
１の枚数を調整することにより、コイル１６のターン数
を１ターン毎に調整することができる。つまり、コイル
１６のインダクタンス値の粗調整は、１ターンのコイル
導体パターン１１を設けたセラミックシート２１の枚数
を調整することにより行うことができる。従って、ター
ン数が偶数や奇数のコイルを構成したりすることもでき
る。そして、本第１実施形態では、コイル１６のインダ
クタンス値の微調整を、従来と同様に、引出用導体パタ
ーン１３，１４の形状を変えることにより行っている。
ただし、この引出用導体パターン１３，１４は、本発明
の請求項１でいうところの、１ターン以上の渦巻形状を
有するコイル導体パターンに相当しないことはいうまで
もない。
【００２２】一方、２ターンのコイル導体パターン１２
によって、大きなインダクタンスが得られる。つまり、
コイル１６のインダクタンスは、ターン数の異なる渦巻
形状のコイル導体パターン１１，１２の組合せにより、
容易に目標の値にすることができる。このとき、コイル
導体パターン１２だけが多ターンであるため、全てのコ
イル導体パターンを多ターンにした従来の積層型インダ
クタと比較して、直流抵抗が低いインダクタ１０が得ら
れる。
によって、大きなインダクタンスが得られる。つまり、
コイル１６のインダクタンスは、ターン数の異なる渦巻
形状のコイル導体パターン１１，１２の組合せにより、
容易に目標の値にすることができる。このとき、コイル
導体パターン１２だけが多ターンであるため、全てのコ
イル導体パターンを多ターンにした従来の積層型インダ
クタと比較して、直流抵抗が低いインダクタ１０が得ら
れる。
【００２３】また、積層型インダクタ１０は、セラミッ
クシート２１〜２４の積み重ね方向に対して平行な方向
において、積層体２０の中央部よりも上側及び下側に位
置するコイル導体パターンのターン数が多くなっている
ので、コイル１６の直流抵抗値分布が積層体２０の中央
部で低く、上側及び下側で高くなる。従って、放熱効率
の高い積層体２０の上部及び下部での発熱量が大きくな
り、放熱効率の低い中央部での発熱量が抑えられる。こ
れにより、インダクタ１０全体での放熱効率を高くする
ことができる。
クシート２１〜２４の積み重ね方向に対して平行な方向
において、積層体２０の中央部よりも上側及び下側に位
置するコイル導体パターンのターン数が多くなっている
ので、コイル１６の直流抵抗値分布が積層体２０の中央
部で低く、上側及び下側で高くなる。従って、放熱効率
の高い積層体２０の上部及び下部での発熱量が大きくな
り、放熱効率の低い中央部での発熱量が抑えられる。こ
れにより、インダクタ１０全体での放熱効率を高くする
ことができる。
【００２４】［第２実施形態、図３］本実施形態に係る
いま一つの積層型インダクタの構成を図３に示す。該積
層型インダクタ１０ａは、図１及び図２を参照して説明
した積層型インダクタ１０において、１ターンの渦巻形
状のコイル導体パターン１１を設けたセラミックシート
２１及び２ターンの渦巻形状のコイル導体パターン１２
を設けたセラミックシート２２に加えて、３ターンの渦
巻形状のコイル導体パターン１７を設けたセラミックシ
ート２７を用いたものである。すなわち、１ターンのコ
イル導体パターン１１を設けたセラミックシート２１の
上に２ターンのコイル導体パターン１２を設けたセラミ
ックシート２２を積み重ね、更にこのシート２２の上に
３ターンのコイル導体パターン１７を設けたセラミック
シート２７を積み重ねて積層部１８を構成する。そし
て、この積層部１８を複数、積層している。なお、図３
において、図１に対応するものには同じ符号を付して示
している。
いま一つの積層型インダクタの構成を図３に示す。該積
層型インダクタ１０ａは、図１及び図２を参照して説明
した積層型インダクタ１０において、１ターンの渦巻形
状のコイル導体パターン１１を設けたセラミックシート
２１及び２ターンの渦巻形状のコイル導体パターン１２
を設けたセラミックシート２２に加えて、３ターンの渦
巻形状のコイル導体パターン１７を設けたセラミックシ
ート２７を用いたものである。すなわち、１ターンのコ
イル導体パターン１１を設けたセラミックシート２１の
上に２ターンのコイル導体パターン１２を設けたセラミ
ックシート２２を積み重ね、更にこのシート２２の上に
３ターンのコイル導体パターン１７を設けたセラミック
シート２７を積み重ねて積層部１８を構成する。そし
て、この積層部１８を複数、積層している。なお、図３
において、図１に対応するものには同じ符号を付して示
している。
【００２５】このとき、１ターンのコイル導体パターン
１１のパターン幅をＰ１とし、２ターンのコイル導体パ
ターン１２の、間隙を挟んで隣接する２本のパターン全
体の幅をＰ２とし、３ターンのコイル導体パターン１７
の、間隙を挟んで隣接する３本のパターン全体の幅をＰ
３としたとき、Ｐ１＝Ｐ２＝Ｐ３となるように設定し
た。さらに、平面視で、コイル導体パターン１１，１
２，１７のそれぞれの配置位置が略重なるように設定し
た。インダクタ１０ａの小型化と電気特性の安定化をさ
らに向上させるためである。
１１のパターン幅をＰ１とし、２ターンのコイル導体パ
ターン１２の、間隙を挟んで隣接する２本のパターン全
体の幅をＰ２とし、３ターンのコイル導体パターン１７
の、間隙を挟んで隣接する３本のパターン全体の幅をＰ
３としたとき、Ｐ１＝Ｐ２＝Ｐ３となるように設定し
た。さらに、平面視で、コイル導体パターン１１，１
２，１７のそれぞれの配置位置が略重なるように設定し
た。インダクタ１０ａの小型化と電気特性の安定化をさ
らに向上させるためである。
【００２６】３ターンのコイル導体パターン１７、２タ
ーンのコイル導体パターン１２、１ターンのコイル導体
パターン１１及び引出用導体パターン１３，１４は、セ
ラミックシート２１〜２３，２７のそれぞれに形成され
たビアホール１５ａ，１５ｂを介して、順次、電気的に
直列に接続される。これにより、コイル導体パターン１
１，１２，１７は、セラミックシート２１〜２４，２７
の積み重ね方向に対して平行なコイル軸を有するコイル
１６ａを形成する。
ーンのコイル導体パターン１２、１ターンのコイル導体
パターン１１及び引出用導体パターン１３，１４は、セ
ラミックシート２１〜２３，２７のそれぞれに形成され
たビアホール１５ａ，１５ｂを介して、順次、電気的に
直列に接続される。これにより、コイル導体パターン１
１，１２，１７は、セラミックシート２１〜２４，２７
の積み重ね方向に対して平行なコイル軸を有するコイル
１６ａを形成する。
【００２７】ここで、ビアホール１５ａ，１５ｂは、セ
ラミックシート２１〜２３，２７の所定の位置に形成さ
れている。すなわち、ビアホール１５ａは、コイル導体
パターン１１，１２，１７の渦巻形状の内側の位置（セ
ラミックシート２１〜２３，２７の第１の位置）に形成
されている。一方、ビアホール１５ｂは、コイル導体パ
ターン１１，１２，１７の渦巻形状の外側の位置（セラ
ミックシート２１，２２，２７の第２の位置）に形成さ
れている。
ラミックシート２１〜２３，２７の所定の位置に形成さ
れている。すなわち、ビアホール１５ａは、コイル導体
パターン１１，１２，１７の渦巻形状の内側の位置（セ
ラミックシート２１〜２３，２７の第１の位置）に形成
されている。一方、ビアホール１５ｂは、コイル導体パ
ターン１１，１２，１７の渦巻形状の外側の位置（セラ
ミックシート２１，２２，２７の第２の位置）に形成さ
れている。
【００２８】以上のセラミックシート２１〜２４，２７
は、図３に示すように、順に積み重ねられ、その上下に
カバー用セラミックシート（図示せず）を配置した後、
プレス圧着及び一体的に焼成され、図２に示したような
積層体２０とされる。積層体２０の両端部には、端子電
極１，２が設けられる。端子電極１は引出用導体パター
ン１３に電気的に接続され、端子電極２は引出用導体パ
ターン１４に電気的に接続される。
は、図３に示すように、順に積み重ねられ、その上下に
カバー用セラミックシート（図示せず）を配置した後、
プレス圧着及び一体的に焼成され、図２に示したような
積層体２０とされる。積層体２０の両端部には、端子電
極１，２が設けられる。端子電極１は引出用導体パター
ン１３に電気的に接続され、端子電極２は引出用導体パ
ターン１４に電気的に接続される。
【００２９】こうして得られた積層型インダクタ１０ａ
は、多ターンのコイル導体パターン１２，１７の間に、
ターン数が少ないコイル導体パターン１１が略均等に配
置されている。従って、セラミックシート２１〜２４，
２７とコイル導体パターン１１，１２，１７を積層して
圧着した際に発生する圧着歪みを抑制することができ
る。
は、多ターンのコイル導体パターン１２，１７の間に、
ターン数が少ないコイル導体パターン１１が略均等に配
置されている。従って、セラミックシート２１〜２４，
２７とコイル導体パターン１１，１２，１７を積層して
圧着した際に発生する圧着歪みを抑制することができ
る。
【００３０】通常、多ターンのコイル導体パターンを複
数、重ねて積層すると、この部分での圧着歪みが大きく
なる。多ターンのコイル導体パターンはパターン幅がせ
まくなるため、セラミックシートとコイル導体パターン
との間に生じる段差によって、プレス圧着時に発生する
圧着歪みが大きくなるからである。ところが、本第２実
施形態のように、多ターンのコイル導体パターン１２，
１７の間に、ターン数が少ないコイル導体パターン１１
を略均等に配置すると、パターン幅の狭いコイル導体パ
ターン１２と１７の間に、パターン幅の広いコイル導体
パターン１１が介在するため圧着歪みが起きにくい。
数、重ねて積層すると、この部分での圧着歪みが大きく
なる。多ターンのコイル導体パターンはパターン幅がせ
まくなるため、セラミックシートとコイル導体パターン
との間に生じる段差によって、プレス圧着時に発生する
圧着歪みが大きくなるからである。ところが、本第２実
施形態のように、多ターンのコイル導体パターン１２，
１７の間に、ターン数が少ないコイル導体パターン１１
を略均等に配置すると、パターン幅の狭いコイル導体パ
ターン１２と１７の間に、パターン幅の広いコイル導体
パターン１１が介在するため圧着歪みが起きにくい。
【００３１】この結果、積層型インダクタ１０ａは、前
記第１実施形態の積層型インダクタ１０が奏する効果に
加えて、量産性がよく、安定した電気的特性を有するこ
とができる。
記第１実施形態の積層型インダクタ１０が奏する効果に
加えて、量産性がよく、安定した電気的特性を有するこ
とができる。
【００３２】［第３実施形態、図４］本実施形態に係る
いま一つの積層型インダクタの構成を図４に示す。該積
層型インダクタ１０ｂは、図１及び図２を参照して説明
した積層型インダクタ１０において、１ターンの渦巻形
状のコイル導体パターン１１を設けたセラミックシート
２１及び２ターンの渦巻形状のコイル導体パターン１２
を設けたセラミックシート２２に加えて、３ターンの渦
巻形状のコイル導体パターン１７を設けたセラミックシ
ート２７を用いたものである。すなわち、１ターンのコ
イル導体パターン１１を設けたセラミックシート２１を
複数枚積み重ねた上に、２ターンのコイル導体パターン
１２を設けたセラミックシート２２を複数枚積み重ね、
更にこのシート２２の上に３ターンのコイル導体パター
ン１７を設けたセラミックシート２７を複数枚積み重ね
て構成する。なお、図４において、図１に対応するもの
には同じ符号を付して示している。
いま一つの積層型インダクタの構成を図４に示す。該積
層型インダクタ１０ｂは、図１及び図２を参照して説明
した積層型インダクタ１０において、１ターンの渦巻形
状のコイル導体パターン１１を設けたセラミックシート
２１及び２ターンの渦巻形状のコイル導体パターン１２
を設けたセラミックシート２２に加えて、３ターンの渦
巻形状のコイル導体パターン１７を設けたセラミックシ
ート２７を用いたものである。すなわち、１ターンのコ
イル導体パターン１１を設けたセラミックシート２１を
複数枚積み重ねた上に、２ターンのコイル導体パターン
１２を設けたセラミックシート２２を複数枚積み重ね、
更にこのシート２２の上に３ターンのコイル導体パター
ン１７を設けたセラミックシート２７を複数枚積み重ね
て構成する。なお、図４において、図１に対応するもの
には同じ符号を付して示している。
【００３３】以上の構成からなる積層型インダクタ１０
ｂは、前記第１実施形態の積層型インダクタ１０が奏す
る効果に加えて、量産性がよく、安定した電気的特性を
有することができる。
ｂは、前記第１実施形態の積層型インダクタ１０が奏す
る効果に加えて、量産性がよく、安定した電気的特性を
有することができる。
【００３４】［第４実施形態、図５］本実施形態に係る
いま一つの積層型インダクタの構成を図５に示す。該積
層型インダクタ１０ｃは、図１及び図２を参照して説明
した積層型インダクタ１０において、セラミックシート
２１〜２４の積み重ね方向に対して平行な方向におい
て、ターン数の多いコイル導体パターン１２を間にし
て、上下外側にターン数の少ないコイル導体パターン１
１を配置したものである。なお、図５において、図１に
対応するものには同じ符号を付して示している。
いま一つの積層型インダクタの構成を図５に示す。該積
層型インダクタ１０ｃは、図１及び図２を参照して説明
した積層型インダクタ１０において、セラミックシート
２１〜２４の積み重ね方向に対して平行な方向におい
て、ターン数の多いコイル導体パターン１２を間にし
て、上下外側にターン数の少ないコイル導体パターン１
１を配置したものである。なお、図５において、図１に
対応するものには同じ符号を付して示している。
【００３５】以上の構成からなる積層型インダクタ１０
ｃは、積層体の中央部よりも上側及び下側に位置するコ
イル導体パターンのターン数が少なくなっているので、
セラミックシート２１〜２４を積層して圧着した際に発
生する圧着歪みを小さくできる。すなわち、圧着時の歪
みは内側より外側の方が大きいため、外側に歪みの起き
にくいターン数の少ないコイル導体パターン１１を配置
することで圧着歪みを小さくできる。
ｃは、積層体の中央部よりも上側及び下側に位置するコ
イル導体パターンのターン数が少なくなっているので、
セラミックシート２１〜２４を積層して圧着した際に発
生する圧着歪みを小さくできる。すなわち、圧着時の歪
みは内側より外側の方が大きいため、外側に歪みの起き
にくいターン数の少ないコイル導体パターン１１を配置
することで圧着歪みを小さくできる。
【００３６】［他の実施形態］本発明は前記実施形態に
限定するものではなく、その要旨の範囲内で種々に変更
することができる。例えば、コイルの巻回数、コイル導
体パターンの形状等は仕様に合わせて種々のものが採用
される。
限定するものではなく、その要旨の範囲内で種々に変更
することができる。例えば、コイルの巻回数、コイル導
体パターンの形状等は仕様に合わせて種々のものが採用
される。
【００３７】また、本発明は、積層型インダクタに限ら
ず、積層型ＬＣ複合部品のインダクタ部や、積層型ＬＲ
複合部品のインダクタ部、あるいは積層型コモンモード
チョークコイル等に適用できる。さらに、前記実施形態
は、コイルの軸が実装面に垂直なインダクタ、いわゆる
縦巻き型のインダクタを例にして説明したが、コイルの
軸が実装面に平行なインダクタ、いわゆる横巻き型のイ
ンダクタであってもよい。
ず、積層型ＬＣ複合部品のインダクタ部や、積層型ＬＲ
複合部品のインダクタ部、あるいは積層型コモンモード
チョークコイル等に適用できる。さらに、前記実施形態
は、コイルの軸が実装面に垂直なインダクタ、いわゆる
縦巻き型のインダクタを例にして説明したが、コイルの
軸が実装面に平行なインダクタ、いわゆる横巻き型のイ
ンダクタであってもよい。
【００３８】また、前記実施形態は、それぞれコイル導
体パターンが形成されたセラミックシートを積み重ねた
後、一体的に焼成するものであるが、必ずしもこれに限
定されない。セラミックシートは予め焼成されたものを
用いてもよい。また、以下に説明する製法によってイン
ダクタを製作してもよい。印刷等の方法によりペースト
状のセラミック材料にて絶縁体層を形成した後、その絶
縁体層の表面にペースト状の導電性材料を塗布してコイ
ル導体パターンを形成する。次に、ペースト状のセラミ
ック材料を前記コイル導体パターンの上から塗布してコ
イル導体パターンが内臓された絶縁体層とする。同様に
して、コイル導体パターン間を電気的に接続しつつ、順
に重ね塗りすることにより積層構造を有するインダクタ
が得られる。
体パターンが形成されたセラミックシートを積み重ねた
後、一体的に焼成するものであるが、必ずしもこれに限
定されない。セラミックシートは予め焼成されたものを
用いてもよい。また、以下に説明する製法によってイン
ダクタを製作してもよい。印刷等の方法によりペースト
状のセラミック材料にて絶縁体層を形成した後、その絶
縁体層の表面にペースト状の導電性材料を塗布してコイ
ル導体パターンを形成する。次に、ペースト状のセラミ
ック材料を前記コイル導体パターンの上から塗布してコ
イル導体パターンが内臓された絶縁体層とする。同様に
して、コイル導体パターン間を電気的に接続しつつ、順
に重ね塗りすることにより積層構造を有するインダクタ
が得られる。
【００３９】
【実施例】取得インダクタンスの目標値を２２μＨとし
て、１ターン及び２ターンの渦巻形状のコイル導体パタ
ーンを用いて４種類の積層型インダクタ（試料１〜試料
４）を試作して評価した。その結果を表１に示す。試料
１〜３は同一ターン数のコイル導体パターンのみを用い
たものであり、試料４は２種類の異なるターン数のコイ
ル導体パターンを組み合わせたものである。表１におい
て、セラミックシート材料Ａは相対的に透磁率が低いセ
ラミック材料であり、Ｂは相対的に透磁率が高いセラミ
ック材料である。表１には、４種類の試料１〜４に形成
されたコイル導体パターンのパターン幅、形成されたコ
イルの巻回数、実際に得られたインダクタンス値、コイ
ルの直流抵抗値及び許容電流値が示されている。
て、１ターン及び２ターンの渦巻形状のコイル導体パタ
ーンを用いて４種類の積層型インダクタ（試料１〜試料
４）を試作して評価した。その結果を表１に示す。試料
１〜３は同一ターン数のコイル導体パターンのみを用い
たものであり、試料４は２種類の異なるターン数のコイ
ル導体パターンを組み合わせたものである。表１におい
て、セラミックシート材料Ａは相対的に透磁率が低いセ
ラミック材料であり、Ｂは相対的に透磁率が高いセラミ
ック材料である。表１には、４種類の試料１〜４に形成
されたコイル導体パターンのパターン幅、形成されたコ
イルの巻回数、実際に得られたインダクタンス値、コイ
ルの直流抵抗値及び許容電流値が示されている。
【００４０】
【表１】
【００４１】表１から分かるように、試料１は、取得イ
ンダクタンス値が目標値２２μＨに達していない。これ
に対し、試料２及び試料３は、取得インダクタンス値が
略目標値に達している。しかし、試料２は直流抵抗値が
高く、また、試料３は許容電流値が小さい。一方、試料
４は、試料２及び試料３よりもバランスのよい直流抵抗
特性及び許容電流特性を有している。
ンダクタンス値が目標値２２μＨに達していない。これ
に対し、試料２及び試料３は、取得インダクタンス値が
略目標値に達している。しかし、試料２は直流抵抗値が
高く、また、試料３は許容電流値が小さい。一方、試料
４は、試料２及び試料３よりもバランスのよい直流抵抗
特性及び許容電流特性を有している。
【００４２】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、積層体内に形成されるコイルは、ターン数
が異なる少なくとも２種類の渦巻形状のコイル導体パタ
ーンにより構成されるので、ターン数の異なるコイル導
体パターンの組合せにより、コイルの巻回数を任意に調
整することができ、容易に所望のインダクタンスを有す
る積層型インダクタを得ることができる。
明によれば、積層体内に形成されるコイルは、ターン数
が異なる少なくとも２種類の渦巻形状のコイル導体パタ
ーンにより構成されるので、ターン数の異なるコイル導
体パターンの組合せにより、コイルの巻回数を任意に調
整することができ、容易に所望のインダクタンスを有す
る積層型インダクタを得ることができる。
【００４３】また、ビアホールを、絶縁体層の第１の位
置又は第２の位置のいずれかの位置に設けるようにする
ことにより、ビアホールを形成するためのパンチ金型の
種類を少なくすることができ、積層型インダクタの製造
コストを低減することができる。
置又は第２の位置のいずれかの位置に設けるようにする
ことにより、ビアホールを形成するためのパンチ金型の
種類を少なくすることができ、積層型インダクタの製造
コストを低減することができる。
【００４４】また、絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンを間にして、外側にターン数の多いコイル導体パター
ンを配置することにより、コイルの直流抵抗値分布が積
層体の中央部で低く、上側及び下側で高くなる。従っ
て、放熱効率の高い積層体の上部及び下部での発熱量を
大きくすることができ、放熱効率が高く信頼性の高い積
層型インダクタを得ることができる。
行な方向において、ターン数の少ないコイル導体パター
ンを間にして、外側にターン数の多いコイル導体パター
ンを配置することにより、コイルの直流抵抗値分布が積
層体の中央部で低く、上側及び下側で高くなる。従っ
て、放熱効率の高い積層体の上部及び下部での発熱量を
大きくすることができ、放熱効率が高く信頼性の高い積
層型インダクタを得ることができる。
【００４５】また、これとは逆に、外側にターン数の少
ないコイル導体パターンを配置すれば、絶縁体層とコイ
ル導体パターンを積層して圧着した際に発生する圧着歪
みを小さくできる。圧着時の歪みは内側より外側の方が
大きいため、外側に歪みの起きにくいターン数の少ない
コイル導体パターンを配置することで圧着歪みを小さく
できる。このようにコイル導体パターンの配置を変える
ことで、放熱効率を高めたり、圧着歪みを小さくするこ
とができる。
ないコイル導体パターンを配置すれば、絶縁体層とコイ
ル導体パターンを積層して圧着した際に発生する圧着歪
みを小さくできる。圧着時の歪みは内側より外側の方が
大きいため、外側に歪みの起きにくいターン数の少ない
コイル導体パターンを配置することで圧着歪みを小さく
できる。このようにコイル導体パターンの配置を変える
ことで、放熱効率を高めたり、圧着歪みを小さくするこ
とができる。
【００４６】また、絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンから順に前記コイル導体パターンを配置することによ
り、絶縁体層とコイル導体パターンを積層して圧着した
際に発生する圧着歪みを小さくすることができる。
行な方向において、ターン数の少ないコイル導体パター
ンから順に前記コイル導体パターンを配置することによ
り、絶縁体層とコイル導体パターンを積層して圧着した
際に発生する圧着歪みを小さくすることができる。
【００４７】また、絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンから順にコイル導体パターンを配置した積層部を、複
数積み重ねることにより、多ターンのコイル導体パター
ンの間のそれぞれに、ターン数が少ないコイル導体パタ
ーンを略均等に配置することができる。従って、絶縁体
層とコイル導体パターンを積層して圧着した際に発生す
る圧着歪みを更に小さくすることができ、量産性がよく
電気特性の安定した積層型インダクタを得ることができ
る。
行な方向において、ターン数の少ないコイル導体パター
ンから順にコイル導体パターンを配置した積層部を、複
数積み重ねることにより、多ターンのコイル導体パター
ンの間のそれぞれに、ターン数が少ないコイル導体パタ
ーンを略均等に配置することができる。従って、絶縁体
層とコイル導体パターンを積層して圧着した際に発生す
る圧着歪みを更に小さくすることができ、量産性がよく
電気特性の安定した積層型インダクタを得ることができ
る。
【図１】本発明に係る積層型インダクタの第１実施形態
の構成を示す分解斜視図。
の構成を示す分解斜視図。
【図２】図１に示した積層型インダクタの外観を示す斜
視図。
視図。
【図３】本発明に係る積層型インダクタの第２実施形態
の構成を示す分解斜視図。
の構成を示す分解斜視図。
【図４】本発明に係る積層型インダクタの第３実施形態
の構成を示す分解斜視図。
の構成を示す分解斜視図。
【図５】本発明に係る積層型インダクタの第４実施形態
の構成を示す分解斜視図。
の構成を示す分解斜視図。
【図６】従来の積層型インダクタのコイル導体パターン
を示す説明図。
を示す説明図。
１０，１０ａ，１０ｂ，１０ｃ…積層型インダクタ １１，１２，１７…渦巻形状のコイル導体パターン １５ａ，１５ｂ…ビアホール １６，１６ａ，１６ｂ，１６ｃ…コイル １８…積層部 ２０…積層体 ２１〜２４，２７…セラミックシート
Claims (7)
- 【請求項１】 絶縁体層を介して、１ターン以上の渦巻
形状を有する複数のコイル導体パターンを積み重ねて構
成した積層体を備え、 前記複数のコイル導体パターンは、電気的に直列に接続
されたコイルを構成し、 前記コイルが、ターン数が異なる少なくとも２種類の前
記コイル導体パターンにて構成されていること、 を特徴とする積層型インダクタ。 - 【請求項２】 前記絶縁体層の第１の位置又は第２の位
置のいずれかの位置に設けられたビアホールを介して、
前記コイル導体パターンが電気的に直列に接続されてい
ることを特徴とする請求項１に記載の積層型インダク
タ。 - 【請求項３】 前記絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ない前記コイル導体パ
ターンを間にして、外側にターン数の多い前記コイル導
体パターンを配置したことを特徴とする請求項１又は請
求項２に記載の積層型インダクタ。 - 【請求項４】 前記絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の多い前記コイル導体パタ
ーンを間にして、外側にターン数の少ない前記コイル導
体パターンを配置したことを特徴とする請求項１又は請
求項２に記載の積層型インダクタ。 - 【請求項５】 前記絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンから順に前記コイル導体パターンを配置したことを特
徴とする請求項１又は請求項２に記載の積層型インダク
タ。 - 【請求項６】 前記絶縁体層の積み重ね方向に対して平
行な方向において、ターン数の少ないコイル導体パター
ンから順に前記コイル導体パターンを配置した積層部
を、複数積み重ねたことを特徴とする請求項１又は請求
項２に記載の積層型インダクタ。 - 【請求項７】 １ターンのコイル導体パターンのパター
ン幅が、複数ターンのコイル導体パターンの、間隙を挟
んで隣接する複数本のパターン全体の幅と等しいことを
特徴とする請求項１〜請求項６に記載の積層型インダク
タ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037072A JP2002246231A (ja) | 2001-02-14 | 2001-02-14 | 積層型インダクタ |
| TW091102050A TW550603B (en) | 2001-02-14 | 2002-02-06 | Laminated inductor |
| KR1020020007454A KR20020077799A (ko) | 2001-02-14 | 2002-02-08 | 적층인덕터 |
| US10/073,987 US7046114B2 (en) | 2001-02-14 | 2002-02-14 | Laminated inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037072A JP2002246231A (ja) | 2001-02-14 | 2001-02-14 | 積層型インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246231A true JP2002246231A (ja) | 2002-08-30 |
Family
ID=18900254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001037072A Pending JP2002246231A (ja) | 2001-02-14 | 2001-02-14 | 積層型インダクタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7046114B2 (ja) |
| JP (1) | JP2002246231A (ja) |
| KR (1) | KR20020077799A (ja) |
| TW (1) | TW550603B (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004104129A (ja) * | 2002-09-04 | 2004-04-02 | Chartered Semiconductor Mfg Ltd | ３−ｄスパイラル積層インダクタおよび３−ｄスパイラル積層インダクタを形成する方法 |
| WO2005071699A1 (ja) * | 2004-01-23 | 2005-08-04 | Murata Manufacturing Co., Ltd. | チップインダクタ及びその製造方法 |
| WO2005122192A1 (ja) * | 2004-06-07 | 2005-12-22 | Murata Manufacturing Co., Ltd. | 積層コイル |
| JP2008004823A (ja) * | 2006-06-23 | 2008-01-10 | Tdk Corp | コイル装置、トランスおよびスイッチング電源 |
| JP2008177254A (ja) * | 2007-01-16 | 2008-07-31 | Murata Mfg Co Ltd | インダクタ及びその製造方法 |
| JP2008306007A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | インダクタ、配線基板、および半導体装置 |
| JPWO2007043309A1 (ja) * | 2005-10-14 | 2009-04-16 | 株式会社村田製作所 | 積層コイル部品 |
| US8143988B2 (en) | 2008-08-07 | 2012-03-27 | Murata Manufacturing Co., Ltd. | Multilayer inductor |
| WO2012077315A1 (ja) * | 2010-12-06 | 2012-06-14 | 株式会社村田製作所 | 積層型インダクタ |
| JP2013251455A (ja) * | 2012-06-01 | 2013-12-12 | Ibiden Co Ltd | 電磁コイル |
| JP2016139742A (ja) * | 2015-01-28 | 2016-08-04 | 株式会社村田製作所 | コイル部品 |
| JP2017034240A (ja) * | 2015-07-29 | 2017-02-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | コイル部品及びその製造方法 |
| WO2017104309A1 (ja) * | 2015-12-14 | 2017-06-22 | 株式会社村田製作所 | 積層型コイル |
| JP2019192676A (ja) * | 2018-04-18 | 2019-10-31 | 株式会社村田製作所 | コモンモードチョークコイル |
| US10832848B2 (en) * | 2017-06-26 | 2020-11-10 | Qualcomm Incorporated | Low DC resistance and high RF resistance power amplifier choke inductor |
| US11322284B2 (en) | 2016-07-15 | 2022-05-03 | Murata Manufacturing Co., Ltd. | High-frequency transformer and phase shifter |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050104158A1 (en) * | 2003-11-19 | 2005-05-19 | Scintera Networks, Inc. | Compact, high q inductor for integrated circuit |
| JP2006049432A (ja) * | 2004-08-02 | 2006-02-16 | Murata Mfg Co Ltd | 積層型電子部品 |
| FR2892848B1 (fr) * | 2005-10-27 | 2009-12-25 | Centre Nat Etd Spatiales | Transformateur tournant |
| RU2399980C2 (ru) * | 2005-12-19 | 2010-09-20 | Конинклейке Филипс Электр'Оникс Н.В. | Чередующиеся первичная и вторичная обмотки плоского трансформатора |
| WO2008005986A2 (en) * | 2006-07-05 | 2008-01-10 | Reprotect, Inc. | Condoms with lubricant compositions and packaging providing enhanced functionality |
| FR2911992A1 (fr) * | 2007-01-30 | 2008-08-01 | St Microelectronics Sa | Inductance multiniveaux |
| US8217748B2 (en) * | 2007-11-23 | 2012-07-10 | Alpha & Omega Semiconductor Inc. | Compact inductive power electronics package |
| US7884696B2 (en) * | 2007-11-23 | 2011-02-08 | Alpha And Omega Semiconductor Incorporated | Lead frame-based discrete power inductor |
| US7884452B2 (en) | 2007-11-23 | 2011-02-08 | Alpha And Omega Semiconductor Incorporated | Semiconductor power device package having a lead frame-based integrated inductor |
| US7868431B2 (en) * | 2007-11-23 | 2011-01-11 | Alpha And Omega Semiconductor Incorporated | Compact power semiconductor package and method with stacked inductor and integrated circuit die |
| US7948346B2 (en) * | 2008-06-30 | 2011-05-24 | Alpha & Omega Semiconductor, Ltd | Planar grooved power inductor structure and method |
| EP2242067B1 (en) * | 2009-04-16 | 2013-01-23 | SEPS Technologies AB | A transformer |
| US9111675B1 (en) | 2010-04-07 | 2015-08-18 | Xilinx, Inc. | Stacked inductor structure |
| US8143987B2 (en) * | 2010-04-07 | 2012-03-27 | Xilinx, Inc. | Stacked dual inductor structure |
| TWI566265B (zh) | 2010-07-23 | 2017-01-11 | 乾坤科技股份有限公司 | 線圈元件 |
| JP5644551B2 (ja) * | 2011-01-31 | 2014-12-24 | 日立工機株式会社 | ディスクモータ及び電動作業機 |
| US8717723B2 (en) | 2012-01-10 | 2014-05-06 | Xilinx, Inc. | Driver circuit and method of generating an output signal |
| WO2013128702A1 (ja) * | 2012-02-29 | 2013-09-06 | 株式会社村田製作所 | 積層型インダクタおよび電源回路モジュール |
| KR101359664B1 (ko) * | 2012-06-28 | 2014-02-10 | 한국과학기술원 | 전력 발생용 연성 박막형 다적층 평판 코일 및 그 제조 방법 |
| US9035435B2 (en) | 2012-11-14 | 2015-05-19 | Power Integrations, Inc. | Magnetically coupled galvanically isolated communication using lead frame |
| US8976561B2 (en) | 2012-11-14 | 2015-03-10 | Power Integrations, Inc. | Switch mode power converters using magnetically coupled galvanically isolated lead frame communication |
| US8818296B2 (en) | 2012-11-14 | 2014-08-26 | Power Integrations, Inc. | Noise cancellation for a magnetically coupled communication link utilizing a lead frame |
| US9048017B2 (en) * | 2013-03-14 | 2015-06-02 | Xilinx, Inc. | Circuits for and methods of implementing a gain stage in an integrated circuit |
| KR101892689B1 (ko) * | 2014-10-14 | 2018-08-28 | 삼성전기주식회사 | 칩 전자부품 및 칩 전자부품의 실장 기판 |
| KR20160053380A (ko) * | 2014-11-04 | 2016-05-13 | 삼성전기주식회사 | 적층형 인덕터 |
| KR101762028B1 (ko) * | 2015-11-24 | 2017-07-26 | 삼성전기주식회사 | 코일부품 및 그 제조방법 |
| KR102559973B1 (ko) * | 2016-07-27 | 2023-07-26 | 삼성전기주식회사 | 인덕터 |
| TWI706424B (zh) * | 2018-06-27 | 2020-10-01 | 合利億股份有限公司 | 無線充電線圈 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869935A (ja) * | 1994-06-21 | 1996-03-12 | Sumitomo Special Metals Co Ltd | 多層プリントコイル基板の作製方法並びにプリントコイル基板及び多層プリントコイル基板 |
| JP2000286123A (ja) * | 1999-03-30 | 2000-10-13 | Tokin Corp | 積層型インダクタンス素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873757A (en) * | 1987-07-08 | 1989-10-17 | The Foxboro Company | Method of making a multilayer electrical coil |
| JPH0737719A (ja) | 1993-07-16 | 1995-02-07 | Matsushita Electric Ind Co Ltd | チップインダクタ及びその製造方法 |
| US5781093A (en) * | 1996-08-05 | 1998-07-14 | International Power Devices, Inc. | Planar transformer |
| US5880662A (en) * | 1997-08-21 | 1999-03-09 | Dale Electronics, Inc. | High self resonant frequency multilayer inductor and method for making same |
-
2001
- 2001-02-14 JP JP2001037072A patent/JP2002246231A/ja active Pending
-
2002
- 2002-02-06 TW TW091102050A patent/TW550603B/zh not_active IP Right Cessation
- 2002-02-08 KR KR1020020007454A patent/KR20020077799A/ko not_active Application Discontinuation
- 2002-02-14 US US10/073,987 patent/US7046114B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869935A (ja) * | 1994-06-21 | 1996-03-12 | Sumitomo Special Metals Co Ltd | 多層プリントコイル基板の作製方法並びにプリントコイル基板及び多層プリントコイル基板 |
| JP2000286123A (ja) * | 1999-03-30 | 2000-10-13 | Tokin Corp | 積層型インダクタンス素子 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG151088A1 (en) * | 2002-09-04 | 2009-04-30 | Chartered Semiconductor Mfg | Method of manufacturing 3-d spiral stacked inductor on semiconductor material |
| JP2004104129A (ja) * | 2002-09-04 | 2004-04-02 | Chartered Semiconductor Mfg Ltd | ３−ｄスパイラル積層インダクタおよび３−ｄスパイラル積層インダクタを形成する方法 |
| JP4505201B2 (ja) * | 2002-09-04 | 2010-07-21 | チャータード・セミコンダクター・マニュファクチャリング・リミテッド | ３−ｄスパイラル積層インダクタおよび３−ｄスパイラル積層インダクタを形成する方法 |
| WO2005071699A1 (ja) * | 2004-01-23 | 2005-08-04 | Murata Manufacturing Co., Ltd. | チップインダクタ及びその製造方法 |
| US7460000B2 (en) | 2004-01-23 | 2008-12-02 | Murata Manufacturing Co. Ltd. | Chip inductor and method for manufacturing the same |
| WO2005122192A1 (ja) * | 2004-06-07 | 2005-12-22 | Murata Manufacturing Co., Ltd. | 積層コイル |
| US7304557B2 (en) | 2004-06-07 | 2007-12-04 | Murata Manufacturing Co., Ltd. | Laminated coil |
| JP4535131B2 (ja) * | 2005-10-14 | 2010-09-01 | 株式会社村田製作所 | 積層コイル部品 |
| JPWO2007043309A1 (ja) * | 2005-10-14 | 2009-04-16 | 株式会社村田製作所 | 積層コイル部品 |
| JP4635969B2 (ja) * | 2006-06-23 | 2011-02-23 | Ｔｄｋ株式会社 | コイル装置、トランスおよびスイッチング電源 |
| JP2008004823A (ja) * | 2006-06-23 | 2008-01-10 | Tdk Corp | コイル装置、トランスおよびスイッチング電源 |
| JP2008177254A (ja) * | 2007-01-16 | 2008-07-31 | Murata Mfg Co Ltd | インダクタ及びその製造方法 |
| JP2008306007A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | インダクタ、配線基板、および半導体装置 |
| US8143988B2 (en) | 2008-08-07 | 2012-03-27 | Murata Manufacturing Co., Ltd. | Multilayer inductor |
| WO2012077315A1 (ja) * | 2010-12-06 | 2012-06-14 | 株式会社村田製作所 | 積層型インダクタ |
| JP2013251455A (ja) * | 2012-06-01 | 2013-12-12 | Ibiden Co Ltd | 電磁コイル |
| JP2016139742A (ja) * | 2015-01-28 | 2016-08-04 | 株式会社村田製作所 | コイル部品 |
| JP2017034240A (ja) * | 2015-07-29 | 2017-02-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | コイル部品及びその製造方法 |
| WO2017104309A1 (ja) * | 2015-12-14 | 2017-06-22 | 株式会社村田製作所 | 積層型コイル |
| JPWO2017104309A1 (ja) * | 2015-12-14 | 2018-07-05 | 株式会社村田製作所 | 積層型コイル |
| US11322284B2 (en) | 2016-07-15 | 2022-05-03 | Murata Manufacturing Co., Ltd. | High-frequency transformer and phase shifter |
| US10832848B2 (en) * | 2017-06-26 | 2020-11-10 | Qualcomm Incorporated | Low DC resistance and high RF resistance power amplifier choke inductor |
| JP2019192676A (ja) * | 2018-04-18 | 2019-10-31 | 株式会社村田製作所 | コモンモードチョークコイル |
| JP7021599B2 (ja) | 2018-04-18 | 2022-02-17 | 株式会社村田製作所 | コモンモードチョークコイル |
Also Published As
| Publication number | Publication date |
|---|---|
| TW550603B (en) | 2003-09-01 |
| US7046114B2 (en) | 2006-05-16 |
| KR20020077799A (ko) | 2002-10-14 |
| US20020157849A1 (en) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002246231A (ja) | 積層型インダクタ | |
| JP3571247B2 (ja) | 積層電子部品 | |
| US8159322B2 (en) | Laminated coil | |
| JP4535131B2 (ja) | 積層コイル部品 | |
| JP3164000B2 (ja) | 積層型インダクタ | |
| US6590486B2 (en) | Multilayer inductor | |
| US20010017582A1 (en) | Multilayer inductor | |
| JP5008926B2 (ja) | 積層型インダクタ及び積層型インダクタのインダクタンス調整方法 | |
| KR100692281B1 (ko) | 칩 인덕터 및 그 제조 방법 | |
| JP2014022723A (ja) | チップ素子、積層型チップ素子及びその製造方法 | |
| JPH10321436A (ja) | 積層型コイル及びその製造方法 | |
| JP2001044038A (ja) | 積層電子部品 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JP4432303B2 (ja) | 積層インダクタ | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH01151211A (ja) | 積層応用部品の構造 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JP2682829B2 (ja) | 積層応用部品の構造 | |
| JP2001102218A (ja) | 積層チップインダクタ及びその製造方法 | |
| JPH10270249A (ja) | 積層型コイル部品 | |
| JP2004006760A (ja) | 電子部品 | |
| WO2005060093A1 (ja) | 積層セラミック電子部品 | |
| JP2001060518A (ja) | 積層電子部品 | |
| JP2944898B2 (ja) | 積層型チップトランスとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |