JP2006049432A - 積層型電子部品 - Google Patents

Abstract

【課題】 コイルを構成する導体パターンの配置を工夫し、コイルのインダクタンス値のばらつきを抑え、電気的な特性のばらつきを少なくした積層型電子部品を得る。
【解決手段】 略四角形状を有するスパイラル状の導体パターン２１，２２は、セラミック絶縁層１２に形成されたビアホールｖｈにより電気的に相互に接続されてコイルＬを構成している。導体パターン２１，２２は、導体パターン２１のＹ軸方向に延在する辺２１ｙａ，２１ｙｂのそれぞれの幅方向の中心が、セラミック絶縁層１２を間にして、導体パターン２２のＹ軸方向に延在する辺２２ｙａ，２２ｙｂのそれぞれの内側縁端ｅ_２ａ，ｅ_２ｃ上に位置するように形成されている。
【選択図】 図４

Description

本発明は、積層型電子部品、詳しくは、セラミックなどの絶縁層が積層されてなる積層体内に形成されたコイルを有するＬＣフィルタ等の積層型電子部品に関する。

従来より、この種の積層型電子部品として、例えば、特許文献１に開示されたような積層インダクタがある。この積層インダクタは、セラミック絶縁層と導体パターンとを交互に積層し、各導体パターンの端部を順次接続することにより、セラミック絶縁層の積層方向に導体パターンが重畳するとともに、コイル軸の方向が前記セラミック絶縁層の積層方向を有するコイルを、チップ状のセラミック積層体内に形成してなる構成を有している。

ところで、前記従来の積層型電子部品にあっては、セラミック絶縁層を間にして互いに隣接する導体パターンは、セラミック絶縁層の積層方向から見て互いに重なるように形成されていた。このように、セラミック絶縁層を間にして互いに隣接する導体パターンが重なるように形成した場合、セラミック絶縁層や導体パターンの積層の際にセラミック絶縁層の積層ずれが生じると、隣接する前記導体パターンの対向面積が変化してコイルのインダクタンスが変化し、積層型セラミック電子部品の電気的な特性が変化する。

例えば、チップ状のセラミック積層体内に前記のような導体パターンを順次接続したコイルに加えて、キャパシタを内蔵させたＬＣフィルタでは、導体パターンの対向面積の変化によりコイルのインダクタンスが変化し、フィルタの減衰ポールの周波数が変化するという問題点があった。しかも、前記積層ずれは不可避的に発生する。

従来の積層型セラミック電子部品が有しているこのような問題点を解消するため、例えば、図１０に示すように、セラミック絶縁層３０を間にして互いに隣接する四角形状のスパイラル状を有する導体パターン３１，３２を有し、これら導体パターン３１，３２が前記セラミック絶縁層３０に形成されたビアホールｖｈにより、その端部３１ａ及び３２ａにて電気的に相互に接続した四角形状のスパイラル状の一つのコイル（インダクタ）Ｌを有するＬＣフィルタにおいて、導体パターン３１，３２のうち、導体パターン３１の幅をいま一つの導体パターン３２の幅よりも狭く形成し、導体パターン３１が導体パターン３２の幅方向の略中央に位置するように形成することが考えられる。このようにすれば、セラミック絶縁層３０を間にして互いに隣接する導体パターン３１，３２の位置に多少のばらつきが生じても、導体パターン３１，３２の対向面積は一定に保持される。

しかしながら、積層ずれが生じ、例えば、図１０に示すように、導体パターン３１が導体パターン３２に対してＸ軸方向にΔｘずれたとすると、導体パターン３１のＹ軸方向に延在する一対の辺３１ｙａ及び３１ｙｂも導体パターン３２のＹ軸方向に延在する一対の辺３２ｙａ及び３２ｙｂに対してそれぞれＸ軸方向にΔｘシフトする。このシフトにより、導体パターン３１の辺３１ｙａのコイルＬの内側の縁端ｅ_１ａと導体パターン３２の辺３２ｙａのコイルＬの内側の縁端ｅ_２ａとの間の間隔がｇから（ｇ−Δｘ）と小さくなるとともに、導体パターン３１の辺３１ｙｂのコイルＬの外側の縁端ｅ_１ｂと導体パターン３２の辺３２ｙｂのコイルＬの外側の縁端ｅ_２ｂとの間の間隔もまたｇから（ｇ−Δｘ）と小さくなる。

ところで、図１０に示したように、導体パターン３１，３２が重ね合わされている場合、導体パターン３２に対して導体パターン３１がずれたときに、重なり幅が変わらない範囲内のずれであっても、縁端効果による電気力線の結合が減少するため、コイルＬのインダクタンス値は小さくなる。

縁端効果とは、電気力線が電極の縁端部分で広がって放出されることを意味する。コイルパターンの層間の結合を考えた場合、導体パターン３１から縁端効果によって放出された電気力線は、導体パターン３２のはみ出した部分で受け止めているが、縁端ｅ_２ａ，ｅ_１ａ及びｅ_２ｂ，ｅ_１ｂの距離が小さくなると、導体パターン３２の縁端ｅ_２ａ，ｅ_２ｂで受け止める電気力線が少なくなる。これにより、コイルＬのインダクタンス値も小さくなる。従って、導体パターン３１，３２の位置がばらつくと、縁端ｅ_２ａ，ｅ_１ａ及びｅ_２ｂ，ｅ_１ｂの距離もばらつき、コイルＬのインダクタンス値もばらつくという問題点がある。
特開２００２−６４０１６号公報

そこで、本発明の目的は、コイルを構成する導体パターンの配置を工夫し、積層方向に隣接する導体パターンに若干のずれを生じてもコイルのインダクタンス値のばらつきを抑え、電気的な特性のばらつきを少なくした積層型電子部品を提供することにある。

前記目的を達成するため、本発明に係る積層型電子部品は、絶縁層を積層してなるセラミック積層体の内部に、該絶縁層の積層方向にコイル軸を有するコイルが形成されてなる積層型電子部品であって、前記コイルは、積層体の前記絶縁層の主面に形成された互いに直交する対称軸を有する形状からなる導体パターンと、前記絶縁層の積層方向にて互いに隣接する導体パターンの間に位置する絶縁層に形成されてこれら導体パターンを直列に接続するビアホールとからなり、互いに隣接する前記導体パターンは前記絶縁層の積層方向から見てその一方の導体パターンが他方の導体パターンの内側縁端又は外側縁端のいずれかに重なるように形成されていることを特徴とする。

本発明に係る積層型電子部品によれば、積層方向に隣接する導体パターンの一方の導体パターンが他方の導体パターンの内側縁端又は外側縁端のいずれかにて重なるように形成されているので、導体パターンが絶縁層を間にして隣接する導体パターンに対してずれたとしても、実際に重なっている部分の面積は、対向する一対の辺の片側で重なり幅が大きくなると、他方の辺の重なり幅が減少するため、両方の辺で相殺し合い、重なり面積は一定となる。そして、縁端効果による電気力線の結合の減少は一方の辺のみで発生する。縁端効果による電気力線の結合の減少は、図１０に示した従来の積層型電子部品では両方の辺で発生するが、本発明に係る積層型電子部品では一方の辺でのみ発生するため、コイルのインダクタンス値の変化が小さくなる。その結果、本発明では積層型電子部品の電気特性のばらつきを小さくすることができる。

本発明に係る積層型電子部品は、前記絶縁層の積層方向にて互いに隣接する導体パターンの幅が互いに異なっていてもよい。絶縁層の積層方向にて互いに隣接する導体パターンのそれぞれの縁端同士の距離が大きくなるので、導体パターンのずれの許容範囲を大きくすることができ、積層ずれの管理が容易になる。

また、前記絶縁層の積層方向にて互いに隣接する導体パターンの重なり幅が幅の狭い導体パターンの幅の略１／２であってもよい。最大で幅の狭い導体パターンの幅の略１／２まで導体パターンのずれが許容されるので、導体パターンのずれの許容範囲を最大にすることができ、積層ずれの管理がさらに容易になる。

さらに、前記導体パターンは種々の形状を採用することができる。例えば、略正方形、略長方形、略菱形、略正ｎ角形（ｎは偶数）、略円形、略楕円形又は略長円形などのいずれかであってもよい。

以下、本発明に係る積層型電子部品の実施例を添付図面を参照して説明する。

本発明の一実施例である積層型電子部品は、図１に示すような等価回路を有するＬＣフィルタに適用したものであって、その外観を図２に、また、その具体的な構成を図３に示す。

このＬＣフィルタ１０は、図３に示すように、セラミック材料からなるセラミック絶縁層１１〜１６が積層されてなるチップ状のセラミック積層体１０ａからなる。セラミック絶縁層１１〜１６は、いずれも、セラミック材料をドクターブレード法や引き上げ法などの手法で成形したセラミックグリーンシートからなり、それらが積層及び圧着されて焼成され、セラミック積層体１０ａが形成される。

図２に示すように、セラミック積層体１０ａの一端部にはＬＣフィルタ１０の入力端子Ｐ１が形成され、また、他端部には、ＬＣフィルタ１０の出力端子Ｐ２が形成されている。さらに、セラミック積層体１０ａの中央部であって入力端子Ｐ１と出力端子Ｐ２との間には、グランド端子Ｇが形成されている。これら入力端子Ｐ１、出力端子Ｐ２及びグランド端子Ｇは、焼成前にセラミック積層体１０ａに予め印刷により形成されていてもよく、あるいは、セラミック積層体１０ａの焼成の後に形成してもよい。

図３に示すように、セラミック絶縁層１２，１３には、それぞれの主面にいずれも同じ巻方向を有する略四角形状を有するスパイラル状の導体パターン２１，２２が形成されている。導体パターン２１，２２は、セラミック絶縁層１２に形成されたビアホールｖｈにより、端部２１ａ，２２ｂが電気的に相互に接続されて図１に示すコイル（インダクタ）Ｌを構成している。

本実施例にあっては、導体パターン２１はその幅を１００μｍとし、また、導体パターン２２はその幅を１５０μｍとしている。これら導体パターン２１，２２は、図４に示すように、セラミック絶縁層１１〜１６の積層方向から見て、導体パターン２１のＹ軸方向に延在する辺２１ｙａ，２１ｙｂのそれぞれの幅方向の中心が、セラミック絶縁層１２を間にして、導体パターン２２のＹ軸方向に延在する辺２２ｙａ，２２ｙｂのそれぞれの内側縁端ｅ_２ａ，ｅ_２ｃ上に位置するように形成されている。

図３に示すように、導体パターン２１のいま一つの端部２１ｂはセラミック絶縁層１２の一つの辺に引き出され、前記出力端子Ｐ２に電気的に接続されている。また、導体パターン２２のいま一つの端部２２ａはセラミック絶縁層１３の一つの辺に引き出され、前記出力端子Ｐ１に電気的に接続されている。

セラミック絶縁層１１〜１３の下側に積層されたセラミック絶縁層１４，１５の各主面には、図１に示すＬＣフィルタ１０を構成するキャパシタＣ１のキャパシタ電極２３，２４がそれぞれ形成されている。これらキャパシタ電極２３，２４はセラミック絶縁層１４を間にして互いに対向し、その間に発生する静電容量によりキャパシタＣ１を構成している。キャパシタ電極２３は、その一つの辺にて前記入力端子Ｐ１に電気的に接続されている。また、キャパシタ電極２４は、その一つの辺にて前記出力端子Ｐ２に電気的に接続されている。

さらに、セラミック絶縁層１５の下側に積層されたセラミック絶縁層１６の主面にはグランド電極２５が形成されている。該グランド電極２５はその引出し部２５ａ，２５ａによりグランド端子Ｇに電気的に接続されている。グランド電極２５は、セラミック絶縁層１５を間にしてキャパシタ電極２４に対向し、その間に発生する静電容量により図１に示すＬＣフィルタ１０のキャパシタＣ２を構成している。

前記ＬＣフィルタ１０にあっては、図４に示すように、導体パターン２１が導体パターン２２に対してＸ軸方向にΔｘずれたとすると、導体パターン２１のＹ軸方向に延在する一対の辺２１ｙａ及び２１ｙｂも導体パターン２２のＹ軸方向に延在する一対の辺２２ｙａ及び２２ｙｂに対してそれぞれＸ軸方向にΔｘシフトする。

このΔｘのシフトにより、導体パターン２１の前記辺２１ｙａのコイルＬの内側の縁端ｅ_１ａは、導体パターン２２の前記辺２２ｙａのコイルＬの内側の縁端ｅ_２ａとの間の間隔がｇから（ｇ＋Δｘ）に増大し、導体パターン２１の辺２１ｙａの縁端ｅ_１ａが導体パターン２２の辺２２ｙａの縁端ｅ_２ａから離れる。このため、導体パターン２１の辺２１ｙａと導体パターン２２の重なりが小さくなる（電気力線が少なくなる）。

これに対して、導体パターン２１の辺２１ｙｂのコイルＬの内側の縁端ｅ_１ｃは、導体パターン２２の辺２２ｙｂのコイルＬの内側の縁端ｅ_２ｃとの間の間隔が、前記とは逆に、ｇから（ｇ−Δｘ）に減少し、導体パターン２１の辺２１ｙｂの縁端ｅ_１ｃが導体パターン２２の辺２２ｙｂの縁端ｅ_２ｃに近づく。このため、導体パターン２１の辺２１ｙｂと導体パターン２２の辺２２ｙｂの重なりが逆に大きくなる（電気力線が多くなる）。

即ち、図１０に示した従来例における導体パターン３１，３２の重ね合わせの場合は、導体パターン３２に対して導体パターン３１がずれたときに、辺３１ｙａ，３２ｙａと辺３１ｙｂ、３２ｙｂの実際に重なっている部分の面積は変わっていないが、縁端ｅ_１ａ−ｅ_２ａの縁端効果により結合している電気力線の減少と、縁端ｅ_１ｂ−ｅ_２ｂの縁端効果により結合している電気力線の減少の両方でコイルＬのインダクタンス値が小さくなる。

一方、本実施例における導体パターン２１，２２の重ね合わせの場合は、実際に重なっている部分の面積は、対向する一対の辺２１ｙａ，２２ｙａ又は２１ｙｂ，２２ｙｂの一方で重なり幅が大きくなると、他方では重なり幅が減少するため、両方で相殺しあい、重なり面積は一定となる。縁端効果としては、導体パターン２１が導体パターン２２に対して右側にずれると、縁端ｅ_１ａ−ｅ_２ａ間の縁端効果による電気力線の結合は変化しないが、縁端ｅ_１ｃ−ｅ_２ｃ間の縁端効果による電気力線の結合は減少するため、これによるコイルＬのインダクタンス値の減少が発生する。

図１０に示した従来例と図４に示した本実施例とを比較すると、従来例はで、対向する一対の辺３１ｙａ，３２ｙａ及び３１ｙｂ，３２ｙｂの両方で縁端効果によるインダクタンス値の減少が発生する。しかし、本実施例では、対向する一対の辺２１ｙａ，２２ｙａ及び２１ｙａ，２２ｙｂの片側でのみ縁端効果によるインダクタンス値の減少が発生するため、本実施例のほうがコイルＬのインダクタンス値の変化が少なくなる。

縁端効果は、二つの導体間の絶縁層の厚みの３倍まで到達すると考えられる。例えば、絶縁層の厚みが２５μｍの場合は、縁端効果は７５μｍまで達する。但し、先端ほど、電気力線の密度は小さくなるため、ずれによる変化量は小さくなる。

本実施例において、導体パターン２１の幅が１００μｍであるので、導体パターン２１が導体パターン２２に対してＸ軸方向に最大でΔｘ＝（１００／２）μｍずれても、コイルＬのインダクタンスは殆ど変化しないことを意味している。このことは、また、導体パターン２１が導体パターン２２に対してＹ軸方向にΔｙずれた場合も全く同じである。このように、導体パターン２１，２２のパターン配置を図４のような配置とすることにより、ＬＣフィルタ１０の減衰ポールの周波数のばらつきを小さくすることができる。

以下、ＬＣフィルタ１０について具体的な数値を挙げて説明する。図４で説明したコイルＬにおいて、導体パターン２１の幅を１００μｍ、導体パターン２２の幅を１５０μｍとしたコイルＬを有する実施例について、導体パターン２１を導体パターン２２に対してＸ軸方向及びＹ軸方向にずらしたときの、コイルＬの電磁界シミュレーションを行った。その結果を導体パターン２１のＸ軸方向のずらし量及びＹ軸方向のずらし量に対する減衰ポールの周波数の変化として、それぞれ図５及び図６において曲線ｈ_１ｘ及びｈ_１ｙで示す。

また、比較例として図１０で説明したコイルＬにおいて、導体パターン３１の幅を１００μｍ、導体パターン３２の幅を２００μｍとしたコイルＬを有する比較例１、導体パターン３１の幅を１００μｍ、導体パターン３２の幅を１５０μｍとしたコイルＬを有する比較例２、導体パターン３１の幅を１００μｍ、導体パターン３２の幅を１００μｍとしたコイルＬを有する比較例３について、前記と同様に、導体パターン３１を導体パターン３２に対してＸ軸方向及びＹ軸方向にずらしたときの、コイルＬの電磁界シミュレーションを行った。

その結果を導体パターン３１のＸ軸方向のずらし量及びＹ軸方向のずらし量に対する減衰ポールの周波数の変化として、それぞれ図５及び図６において曲線ｈ_２ｘ，ｈ_３ｘ，ｈ_４ｘ及びｈ_２ｙ，ｈ_３ｙ，ｈ_４ｙで示す。電磁界シミュレーションでは、図５及び図６からも分かるように、実施例のＬＣフィルタの減衰ポールの周波数ｆ０のずれが比較例１〜３のものよりも小さくなっている。

さらに、比較例１〜３の減衰ポールの周波数ｆ０のずれの実測値を図７に、また実施例の減衰ポールの周波数ｆ０のずれの実測値を図８にそれぞれ示す。図７及び図８において、（Ａ）はいずれも導体パターン３１及び２１をＸ軸方向へずらしたときの平均値（ａｖｅ）、最大値（ｍａｘ）、最小値（ｍｉｎ）及びシミュレーション値（ＨＦＳＳ）を示しており、（Ｂ）は導体パターン３１をＹ軸方向へずらしたときの平均値（ａｖｅ）、最大値（ｍａｘ）、最小値（ｍｉｎ）及びシミュレーション値（ＨＦＳＳ）を示している。

これら図７及び図８からも分かるように、コイルＬの電磁界解析シミュレーションの結果と実測結果とが略合致しており、前記電磁界シミュレーションが略正確に行われていることがわかる。

なお、本発明に係る積層型電子部品は前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。

例えば、前記実施例において、導体パターン２１はその幅方向の中心が導体パターン２２の外側の縁端上に位置するようにしてもよい。また、コイルＬが二つの導体パターン２１，２２からなるものについて説明したが、コイルＬは三つ以上の導体パターンがビアホールで直列に接続されたものであってもよい。また、本発明は、図１に示した回路構成を有するＬＣフィルタ１０と異なる回路構成を有するＬＣフィルタにも適用することができる。

さらに、本発明に係る積層型電子部品において、導体パターンは略四角形状（略正方形）のみならず、略長方形、略菱形、略正ｎ角形（ｎは偶数）、略円形、略楕円形又は略長円形などのいずれかであってもよい。図９に導体パターン２１，２２を円形とした場合を示す。図９において図４と対応する部材、部分には同じ符号を付し、それらの部材、部分は図４に示したものと基本的には同じ作用を奏する。

また、積層体を構成する絶縁層は、セラミック以外に樹脂であってもよい。

積層型電子部品としてのＬＣフィルタの等価回路図である。 本発明の一実施例である積層型電子部品の外観を示す斜視図である。 図２に示した積層型電子部品の分解斜視図である。 図２に示した積層型電子部品のコイルの導体パターンの配置の説明図である。 図４に示した導体パターンのＸ軸方向のずれに対するＬＣフィルタの減衰ポールの周波数変化を示すグラフである。 図４に示した導体パターンのＹ軸方向のずれに対するＬＣフィルタの減衰ポールの周波数変化を示すグラフである。 比較例１〜３の減衰ポールの周波数のずれの実測値及びシミュレーション値を示すグラフであり、（Ａ）はＸ軸方向のずれによる減衰ポールの周波数のずれの実測値及びシミュレーション値の変化を示し、（Ｂ）はＹ軸方向のずれによる減衰ポールの周波数のずれの実測値及びシミュレーション値の変化を示す。 実施例の減衰ポールの周波数のずれの実測値及びシミュレーション値を示すグラフであり、（Ａ）はＸ軸方向のずれによる減衰ポールの周波数のずれの実測値及びシミュレーション値の変化を示し、（Ｂ）はＹ軸方向のずれによる減衰ポールの周波数のずれの実測値及びシミュレーション値の変化を示す。 導体パターンの他の例を示す説明図である。 従来の積層型電子部品の導体パターンの配置の説明図である。

符号の説明

１０…ＬＣフィルタ
１０ａ…セラミック積層体
１１〜１６…セラミック絶縁層
２１，２２…導体パターン
２３，２４…キャパシタ電極
２５…グランド電極
２１ｙａ，２１ｙｂ，２２ｙａ，２２ｙｂ…辺
ｅ_１ａ，ｅ_１ｂ，ｅ_１ｃ，ｅ_２ａ，ｅ_２ｂ，ｅ_２ｃ…縁端
ｖｈ…ビアホール
Ｐ１…入力端子
Ｐ２…出力端子
Ｇ…グランド端子
Ｌ…コイル（インダクダ）
Ｃ１，Ｃ２…キャパシタ

Claims (5)

1. 絶縁層を積層してなる積層体の内部に、該絶縁層の積層方向にコイル軸を有するコイルが形成されてなる積層型電子部品であって、
   前記コイルは、積層体の前記絶縁層の主面に形成された互いに直交する対称軸を有する形状からなる導体パターンと、前記絶縁層の積層方向にて互いに隣接する導体パターンの間に位置する絶縁層に形成されてこれら導体パターンを直列に接続するビアホールとからなり、
   互いに隣接する前記導体パターンは前記絶縁層の積層方向から見てその一方の導体パターンが他方の導体パターンの内側縁端又は外側縁端のいずれかに重なるように形成されていること、
   を特徴とする積層型電子部品。
2. 前記絶縁層の積層方向にて互いに隣接する導体パターンの幅が互いに異なっていることを特徴とする請求項１に記載の積層型電子部品。
3. 前記絶縁層の積層方向にて互いに隣接する導体パターンの重なり幅が幅の狭い導体パターンの幅の略１／２であることを特徴とする請求項２に記載の積層型電子部品。
4. 前記導体パターンは、略正方形、略長方形、略菱形、略正ｎ角形（ｎは偶数）、略円形、略楕円形又は略長円形のいずれかであることを特徴とする請求項１ないし請求項３に記載の積層型電子部品。
5. 前記絶縁層はセラミック又は樹脂からなることを特徴とする請求項１ないし請求項４のいずれかに記載の積層型電子部品。

Images