KR20140069594A - 커먼 모드 노이즈 칩 필터 및 이의 제조방법 - Google Patents

커먼 모드 노이즈 칩 필터 및 이의 제조방법 Download PDF

Info

Publication number
KR20140069594A
KR20140069594A KR1020120137050A KR20120137050A KR20140069594A KR 20140069594 A KR20140069594 A KR 20140069594A KR 1020120137050 A KR1020120137050 A KR 1020120137050A KR 20120137050 A KR20120137050 A KR 20120137050A KR 20140069594 A KR20140069594 A KR 20140069594A
Authority
KR
South Korea
Prior art keywords
ferrite
composite layer
polymer composite
polymer
common mode
Prior art date
Application number
KR1020120137050A
Other languages
English (en)
Inventor
배준희
이상문
위성권
김용석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120137050A priority Critical patent/KR20140069594A/ko
Priority to US13/842,789 priority patent/US20140145797A1/en
Priority to JP2013226579A priority patent/JP2014107549A/ja
Publication of KR20140069594A publication Critical patent/KR20140069594A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0057—Constructional details comprising magnetic material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Abstract

본 발명은 페라이트 기판, 상기 페라이트 기판 상에 형성된 코일 패턴, 및 상기 코일 패턴이 형성된 기판에 페라이트-고분자 복합층을 포함하는 커먼 모드 노이즈 칩 필터이고, 상기 페라이트-고분자 복합층은 다층의 구조를 가지는 커먼 모드 노이즈 칩 필터와 이의 제조방법에 관한 것이다.
본 발명에 따르면, 내부 코일 패턴이 형성된 기판의 내부공간에 채워지는 페라이트-고분자 복합층을 단층이 아니라 다층 구조로 형성하여 내부 응력을 낮추고 이를 통해 제품인 커먼 모드 노이즈 칩 필터의 신뢰성을 향상시킬 수 있다.

Description

커먼 모드 노이즈 칩 필터 및 이의 제조방법{Common mode noise chip filter and method for preparing thereof}
본 발명은 커먼 모드 노이즈 칩 필터 및 이의 제조방법에 관한 것이다.
우리 주변의 전자기기는 많든 적든 방사 노이즈의 발생원이다. 이와 같이 노이즈는 자유로운 변신, 신출귀몰의 행동을 하기 때문에, 전자기기 자체가 노이즈의 발생원이 되지 않도록 함과 동시에 외래 노이즈에 의해서도 오동작 등이 생기지 않도록 하는 내성(Immunity, 면역성) 대책이 필요하다. 이것이 EMC의 기본적인 사고이다.
전도 노이즈는 컨덴서에 의해 그라운드에 의해 '바이 패스(By-Pass)'하기도 하고, 저항 및 페라이트 코아(Ferrite Core), 칩 비드(Chip Bead)　등으로 '흡수'하여 열로 변환하여 없애는 것이 일반적이다.
전도 노이즈의 대책으로 또 하나의 중요한 수법이 있다. 그것은 인덕터(Inductor)의 성질을 이용하여 노이즈 전류를 '반사'시키는 수법이다. 인덕터는 직류전류는 잘 흘리지만 교류전류에 대해서는 임피던스(Impedance/교류전류에 대한 저항)가 높아져 잘 흐르지 않기　때문이다. 그러나 전도 노이즈의 전달방식에는 차동 모드(Differential Mode)　와 커먼 모드(Common Mode)의 두 타입이 있어, 그 차이에 따른 노이즈 대책이 요구된다. 노이즈의 타입을 확인하지 않으면 노이즈 대책부품을 회로에 추가하더라도 오히려 노이즈가 증가하는 사태를 불러들이기도 한다.　
커먼 모드 (Common Mode) 라는 것은 왕로, 귀로에 대해 같은 방향으로 흐르는 전도 모드이다. 커먼 모드 노이즈는 배선계의 임피던스 불평행 등에 의해 생기기도 하고, 고주파일수록 현저해진다. 또한 커먼 모드 노이즈는 지면(地面) 등에도 전달되어 큰 루프를 그리면서 되돌아 오기 때문에 멀리 떨어져 있는 전자기기에도 여러 가지 노이즈 장애를 발생시킨다.
그래서 디지탈 기기에서는 차동 모드 노이즈(Differential Mode Noise) 대책은 물론이고 그 이상으로 커먼 모드 노이즈 대책이 중시되고 있다.
이러한 커먼 모드 노이즈 필터는 다음 도 1에서와 같이, 페라이트 기판(11)에 절연층(12)을 형성하고, 내부 코일 도체(13) 형성을 위한 레지스트 절연층(14)을 설치하고, 상기 코일 도체(13)들을 비아 전극(도식되지 않음)으로 연결시킨 다음, 상기 기판(11)의 외주면에는 상기 코일 도체(13)들이 리드아웃 선(15)에 의해 외부 전극(16)과 연결된 구조를 가진다.
또한, 상기 코일 도체(12)의 내측에는 상기 절연층(14)을 관통하는 개구부(도시되지 않음)가 형성되어 있고, 상기 개구부 내부에는 페라이트-고분자의 복합층(18)이 충진된 구조를 가진다.
상기 도 1의 구조를 상부에서 본 구조는 다음 도 2에 나타낸 바와 같다.
종래 상기 페라이트-고분자의 복합층(18)은 다음 도 3에서와 같이 1회의 충진으로 형성된 단층의 페라이트 복합층을 포함하는 구조이고, 상기 페라이트-고분자의 복합층(18)은 고분자 수지(19)와 페라이트 분말(20)로 이루어진다.
투자율을 증가시키기 위하여 사용하는 페라이트 파우더는 수지와 혼합하여 슬러리를 만들고 이를 기판에 채워넣는 공정을 거치게 된다. 그러나, 다음 도 3에서와 같이 단층으로 상기 캐비티(cavity)를 채워 페라이트 복합층을 형성하게 되면 전기적 충격이나 기계적 충격을 받을 경우 내부 응력으로 인해 쉽게 내부가 손상을 받게 된다. 또한, 칩 제작 및 실장시 열충격에 의해 상기 고분자 바인더와 접착력 부족으로 크랙 등의 불량이 발생한다.
　
일본공개특허 2010-283289
따라서, 본 발명에서는 노이즈 억제 효과의 하나의 지표인 투자율을 향상시키기 위해 사용하는 페라이트 복합층의 구조를 변화시켜 내부 응력을 낮추고 이를 통해 신뢰성이 우수한 커먼 모드 노이즈 칩 필터를 제공하는 데 그 목적이 있다.
또한, 본 발명의 다른 목적은 상기 특성을 가지는 커먼 모드 노이즈 칩 필터 의 제조방법을 제공하는 데도 있다.
본 발명의 일 실시예에 따른 커먼 모드 노이즈 칩 필터는 페라이트 기판, 상기 페라이트 기판 상에 형성된 코일 패턴, 및 상기 코일 패턴이 형성된 기판에 페라이트-고분자 복합층을 포함하는 커먼 모드 노이즈 칩 필터이고, 상기 페라이트-고분자 복합층은 다층의 구조를 가지는 데 특징이 있다.
본 발명의 일 실시예에 따르면, 상기 페라이트-고분자 복합층을 구성하는 한 층의 두께는 5~20 ㎛의 범위를 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 페라이트-고분자 복합층의 총 두께는 80~150㎛㎛의 범위를 가질 수 있다.
상기 페라이트-고분자 복합층의 페라이트는 Ni-Zn-Cu계가 바람직하다.
상기 페라이트-고분자 복합층의 페라이트 분말의 입경은 1~50㎛인 것이 바람직하다.
상기 페라이트-고분자 복합층의 페라이트 분말은 구형, 플레이크(flake), 및 이들의 혼합 분말 중에서 선택되는 1종 이상을 사용할 수 있다.
상기 페라이트-고분자 복합층의 고분자는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지 및 폴리아닐린 수지로 이루어진 그룹으로부터 선택되는 1종 이상일 수 있다.
상기 페라이트-고분자 복합층의 고분자는 에폭시 수지가 바람직하게 사용될 수 있다.
상기 페라이트-고분자 복합층의 고분자가 에폭시 수지인 경우, 그 점도가 1~5 Cps인 것일 수 있다.
상기 페라이트-고분자 복합층의 페라이트:고분자는 7:1~10:1의 중량비로 혼합될 수 있다.
상기 페라이트-고분자 복합층은 추가적으로 용매 및 분산제를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 페라이트 기판에 코일 패턴을 형성시키는 제1단계, 상기 코일 패턴이 형성된 기판에 페라이트 분산액을 충진시키는 제2단계, 상기 충진된 페라이트 분산액 중의 용매를 증발시키는 제3단계, 상기 용매가 증발된 페라이트에 고분자를 주입시켜 페라이트-고분자 복합층을 형성시키는 제4단계, 및 상기 제2단계~제4단계를 반복하여 다층의 페라이트-고분자 복합층을 형성시키는 제5단계를 포함하는 커먼 모드 노이즈 칩 필터의 제조방법을 제공하는 데 특징이 있다.
상기 페라이트 분산액은 페라이트 분말, 용매, 및 분산제를 포함할 수 있다.
또한, 상기 페라이트 분산액 중의 상기 페라이트 분말:용매는 4:1 ~ 8:1의 무게비로 포함될 수 있다.
상기 페라이트 분산액 중의 분산제는 전체 분산액 중 10중량% 이내로 포함되는 것이 바람직하다.
상기 고분자는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지 및 폴리아닐린 수지로 이루어진 그룹으로부터 선택되는 1종 이상일 수 있다.
본 발명의 바람직한 일 실시예에 따르면, 상기 고분자는 에폭시 수지일 수 있다.
본 발명의 상기 고분자가 에폭시 수지인 경우, 그 점도가 1~5 Cps가 바람직하다.
본 발명에 따르면, 내부 코일 패턴이 형성된 기판의 내부공간에 채워지는 페라이트-고분자 복합층을 단층이 아니라 다층 구조로 형성하여 내부 응력을 낮추고 이를 통해 제품인 커먼 모드 노이즈 칩 필터의 신뢰성을 향상시킬 수 있다.
또한, 제조된 커먼 모드 노이즈 칩 필터는 전기적 강도 및 기계적 강도가 개선된 효과를 가진다.
도 1은 종래 기술에 따른 커먼 모드 노이즈 칩 필터의 단면 구조이고,
도 2는 상기 도 1을 상부에서 본 구조이고,
도 3은 종래 기술에 따른 단층 페라이트-고분자 복합층을 포함하는 커먼 모드 노이즈 칩 필터의 단면 구조이고,
도 4는 본 발명의 일 실시예에 따른 커먼 모드 노이즈 칩 필터의 단면 구조이고,
도 5~6은 비교예 1에 따라 제조된 종래 커먼 모드 노이즈 칩 필터의 납 내열 Test 후 내부 사진이고,
도 7~8은 본 발명의 실시예 1~2에 따른 커먼 모드 노이즈 칩 필터의 납 내열 Test 후 내부 사진이다.
이하에서 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명하면 다음과 같다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 커먼 모드 노이즈 칩 필터 및 이의 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른 커먼 모드 노이즈 칩 필터는 단층 구조가 아닌 다층 구조의 페라이트-고분자 복합층을 형성하는 데 특징이 있다.
본 발명의 일 실시예에 따른 커먼 모드 노이즈 칩 필터의 구조를 나타낸 다음 도 4를 참조하면, 페라이트 기판(111), 상기 페라이트 기판(111) 상에 형성된 코일 패턴(113), 및 상기 코일 패턴(113)이 형성된 기판(111)에 페라이트-고분자 복합층(118)을 포함하는 커먼 모드 노이즈 칩 필터이고, 상기 페라이트-고분자 복합층(118)은 다층의 구조를 가지는 데 특징이 있다.
또한, 상기 페라이트 기판(111)에는 코일 패턴(113)과의 절연을 위한 절연층(112)과 코일 패턴(113) 형성을 위한 레지스트 절연층(114)이 포함된다.
상기 코일 패턴들(113)은 비아 전극(도식되지 않음)으로 연결시킨 다음, 리드아웃 선(115)에 의해 상기 페라이트 기판(111)의 외주면에 형성된 외부 전극(116)과 연결된다.
통상적으로는 다음 도 3과 같이 페라이트-고분자 복합층에 요구되는 소정의 두께로 1회 충진시켜 상기 페라이트-고분자 복합층을 형성하여 왔다. 그러나, 이러한 경우, 외부 충격에 대하여 쉽게 크랙이 발생되는 등 신뢰성이 저하되는 문제가 있었다. 따라서, 본 발명에서는 상기 페라이트-고분자 복합층(118)을 단층이 아닌 다층 구조로 형성함으로써, 칩 필터의 내부 응력을 낮추어 외부의 충격에 대하여 기계적 및 전기적 물성이 우수하도록 하였다.
본 발명에 따르면, 상기 페라이트-고분자 복합층(118)을 구성하는 한 층의 두께는 5~20 ㎛의 범위를 가질 수 있다. 또한, 본 발명에 따른 페라이트-고분자 복합층(118)의 총 두께는 80~150㎛㎛의 범위를 가질 수 있다.
따라서, 페라이트-고분자 복합층(118) 한 층의 두께를 5~20 ㎛의 범위로 하여, 상기 페라이트-고분자 복합층(118)의 총 두께가 되도록 반복 충진시켜 다층 구조의 페라이트-고분자 복합층(118)을 형성시킬 수 있다. 다음 도 4에서는 상기 페라이트-고분자 복합층(118)이 5층의 구조(118a~118e)로 형성되어 있으나, 본 발명의 상기 페라이트-고분자 복합층(118)이 다층 구조를 가지는 것을 예시한 것일 뿐, 특별히 이에 한정되는 것은 아니다.
상기 페라이트-고분자 복합층(118)의 페라이트 분말은 Ni-Zn-Cu계가 바람직하며, 선택적으로 Co, Bi, 및 Ti로 이루어진 그룹으로부터 선택되는 1종 이상을 더 포함할 수도 있다.
상기 페라이트-고분자 복합층의 페라이트 분말의 입경은 1~50㎛인 것이 바람직하며, 그 크기가 1㎛ 미만인 경우 분산성이 떨어진다는 문제점이 있고, 또한, 50㎛를 초과하는 경우 복합재 가공 시 페라이트 파워더가 쉽게 탈착할 가능성이 있어서 바람직하지 못하다.
또한, 본 발명에 따른 상기 페라이트-고분자 복합층의 페라이트 분말은 구형, 플레이크(flake), 및 이들의 혼합 분말 중에서 선택되는 1종 이상을 사용할 수 있다. 또한, 입자 크기가 상이한 2종 이상의 구형 분말을 혼합하거나, 또는 입자 크기가 상이한 2종 이상의 플레이크 분말을 혼합할 수도 있으며, 그 조합에 특별히 한정되는 것은 아니다.
또한, 본 발명의 상기 페라이트-고분자 복합층에 사용되는 고분자는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지 및 폴리아닐린 수지로 이루어진 그룹으로부터 선택되는 1종 이상일 수 있다. 이 중에서도, 에폭시 수지가 바람직하게 사용될 수 있다.
상기 페라이트-고분자 복합층의 고분자가 에폭시 수지인 경우, 그 점도가 1~5 Cps인 것이 바람직하다. 이는 본 발명의 페라이트-고분자 복합층을 다층으로 형성할 때, 페라이트 분말을 용매 및 분산제에 혼합한 분산액을 먼저 주입하고, 상기 용매를 증발시킨 다음, 상기 페라이트 분말 입자들 사이에 고분자를 나중에 주입시키는 것이므로 비교적 저점도로 유지할 필요가 있기 때문이다. 따라서, 상기 에폭시 수지의 점도가 5Cps를 초과하는 경우, 높은 점도로 인하여 에폭시 수지가 페라이트층에 침투하지 못하는 문제가 발생할 수 있어 바람직하지 못하다.
상기 페라이트-고분자 복합층의 페라이트:고분자는 7:1~10:1의 중량비로 혼합시키는 것이 분산성 및 공정성 면에서 바람직하다.
상기 페라이트-고분자 복합층은 추가적으로 용매 및 분산제를 포함할 수 있다. 상기 용매 및 분산제는 특별히 한정되지 않으며, 통상의 페라이트-고분자 복합층에 사용되는 것이면 어느 것이나 무방하다.
한편, 본 발명의 커먼 모드 노이즈 칩 필터에 사용되는 상기 페라이트 기판(111)은 통상의 페라이트 기판이 사용될 수 있으며, 페라이트의 재질이 특별히 한정되는 것은 아니다.
상기 페라이트 기판(111) 상에는 복수의 절연층(112)이 형성되며, 상기 각 절연층(112)에는 코일 패턴들(113)이 형성되어 있다. 상기 각 절연층(112)의 코일 패턴들(113)은 이웃하는 비어 전극들(도시되지 않음)에 의해 서로 연결되어 있으며, 상기 코일 패턴들(113)의 형성을 위한 레지스트 절연층(114)이 형성된다.
상기 절연층(112)은 각 코일 패턴들(113)을 서로 절연시킴과 동시에 상기 내부 전극 코일 패턴들(113)이 형성되는 표면의 평탄성 확보의 역할을 수행한다. 이러한 절연층(112) 재료로서는 전기적 및 자기적 절연 특성이 우수하고, 가공성이 좋은 고분자 수지가 바람직하게 사용될 수 있으며, 예를 들어, 에폭시 수지 또는 폴리이미드 수지 등이 있으나 특별히 이에 한정되는 것은 아니다.
또한, 본 발명에 따른 내부 전극 코일 패턴들(113)은 도전성과 가공성이 우수한 구리(Cu) 또는 알루미늄(Al) 등을 이용할 수 있고, 그 형성 방법은 포토리소그래피를 이용한 에칭법이나, 에디티브법(도금법)을 이용할 수 있으며, 그 방법이 특별히 한정되지 않는다.
상기 각 절연층(112)의 중앙이며, 각 내부 전극 코일(113)의 내측에는 각 절연층(112)을 관통하는 개구부가 형성되어 있고, 상기 각 절연층(112)에 형성된 내부 전극 코일(113)은 각 층의 비어 전극에 의해 전기적으로 연결된다. 또한, 상기 내부 전극 코일(113)의 각 단부는 리드아웃 선(115)을 통해 외부 전극 단자(116)로 연결되는데, 상기 외주면에 양 측면에 통상 4개의 외부 전극 단자(116)가 형성되어 있다.
이러한 본 발명의 커먼 모드 노이즈 칩 필터의 제조방법은 페라이트 기판에 내부 전극 코일 패턴을 형성시키는 제1단계, 상기 코일 패턴이 형성된 기판에 페라이트 분산액을 충진시키는 제2단계, 상기 충진된 페라이트 분산액 중의 용매를 증발시키는 제3단계, 상기 용매가 증발된 페라이트에 고분자를 주입시켜 페라이트-고분자 복합층을 형성시키는 제4단계, 및 상기 제2단계~제4단계를 반복하여 다층의 페라이트-고분자 복합층을 형성시키는 제5단계를 거쳐 제조될 수 있다.
먼저, 제1단계는 통상의 페라이트 기판에 내부 전극 코일 패턴을 형성시킨다. 상기 내부 전극 코일 패턴은 도전성과 가공성이 우수한 구리(Cu) 또는 알루미늄(Al)을 이용하여 형성시킬 수 있다.
제2단계는, 상기 내부 전극 코일 패턴이 형성된 페라이트 기판 내부의 개구부에 페라이트 분산액을 충진시킨다.
이때 사용되는 상기 페라이트 분산액은 페라이트 분말, 용매, 및 분산제를 포함할 수 있다. 상기 페라이트 분말은 입경 1~50㎛의 Ni-Zn-Cu계가 바람직하며, 구형, 플레이크 형태, 및 이들의 혼합 분말을 사용할 수 있다. 또한, 입자 크기와 형태가 상이한 2종 이상의 페라이트 분말을 혼합 사용할 수도 있으며, 분산성 및 충진 밀도를 높일 수 있는 조합이면 어떤 것이나 무방하다.
상기 페라이트 분산액 중의 상기 페라이트 분말:용매는 4:1 ~ 8:1의 무게비로 포함될 수 있으며, 상기 범위 내에서 분산성이 가장 우수한 효과를 가질 수 있다. 상기 용매는 페라이트-고분자 복합층에 사용되는 것이면 어느 것이나 무방하다.
또한, 상기 페라이트 분산액 중의 분산제로는 BYK2155, BYK102, BYK103 등이 있으나, 이에 한정되지 않으며 전체 분산액 중 10중량% 이내로 포함되는 것이 최적의 분산성을 확보할 수 있고, 투자율 향상 측면에서도 바람직하다.
제3단계는, 상기 충진된 페라이트 분산액 중의 용매를 증발시킨다. 상기 용매를 증발시키는 방법은 특별히 한정되지 않는다.
제4단계는, 용매를 완전히 증발시킨 상기 페라이트 분말들(120) 사이에 고분자 수지(119)를 주입시켜 다음 도 4에서와 같이 페라이트-고분자 복합층(118)을 형성시킨다. 이때 주입되는 고분자는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지 및 폴리아닐린 수지로 이루어진 그룹으로부터 선택되는 1종 이상일 수 있으며, 이 중에서 에폭시 수지가 가장 바람직하다.
본 발명의 상기 고분자가 에폭시 수지인 경우, 그 점도가 1~5 Cps인 것이 에폭시 수지가 페라이트 층에 쉽게 주입될 수 있어 공정상의 측면에서 바람직하다.
상기 고분자 수지를 페라이트 분말들 사이에 충진시킨 후, 상기 고분자 수지를 경화시키면 최종 페라이트-고분자 복합층이 형성된다. 상기 형성된 페라이트-고분자 복합층 한 층의 두께는 5~20 ㎛의 범위를 가질 수 있다.
또한, 소정의 두께에 도달할 때까지 상기 제2단계~제4단계를 반복 수행하여, 상기 페라이트-고분자 복합층(118a~118be)의 두께가 약 80~150㎛㎛의 범위를 가지도록 할 수 있으며, 그 층수는 특별히 한정되지 않는다.
이하에서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되어서는 안 된다. 또한, 이하의 실시예에서는 특정 화합물을 이용하여 예시하였으나, 이들의 균등물을 사용한 경우에 있어서도 동등 유사한 정도의 효과를 발휘할 수 있음은 당업자에게 자명하다.
실시예 1
직경 사이즈가 5㎛인 구형의 페라이트 파우더(NiZnCu 페라이트)와 소량의 분산제(BYK2155)를 용매(에탄올)에 분산시켜 페라이트 분산액을 제조하였다. 상기 용매와 페라이트 파우더는 무게비로 10:8이 되게 하였고, 분산제는 페라이트 파우더 무게에 대하여 2중량%로 첨가하였다.
구리 내부 전극 코일 패턴이 형성된 페라이트 기판의 Cavity에 상기 페라이트 분산액을 충진시켰다. 그 다음, 상기 페라이트 분산액 중의 용매를 증발시켰다.
용매가 모두 증발한 후, 점도 1~5 Cps의 저점도 에폭시 수지를 마이크로 피펫으로 주입시켜, 페라이트-고분자 복합층의 두께가 5㎛ 높이가 되도록 하였다. 그 다음, 상기 페라이트-고분자 복합층에 열을 가해 에폭시 수지를 경화시켰다.
에폭시 수지의 경화 후, 상기 페라이트 분산액 충진-용매 증발-에폭시 수지 주입-경화 과정을 반복하여 페라이트-고분자 복합층이 20층(Layer) 형성된 총 두께 100㎛ 의 페라이트-고분자 복합층을 형성시켰다.
상기 내부 전극 코일의 외주단을 유출 단자(리드아웃 선)를 통하여 외부 전극 단자와 연결시켜 커먼 모드 노이즈 칩 필터를 제조하였다.
실시예 2
직경 사이즈가 20㎛인 플레이크 형태의 페라이트 파우더를 사용하고, 한 층의 두께가 20㎛인 5층 구조의 페라이트-고분자 복합층을 형성하는 것을 제외하고는, 상기 실시예 1과 동일한 과정으로 커먼 모드 노이즈 칩 필터를 제조하였다.
비교예 1
구리 내부 전극 코일 패턴이 형성된 페라이트 기판의 Cavity에 페라이트 분말과 에폭시 수지가 9:1로 혼합된 슬러리 혼합액을 도포시켜 두께 100㎛의 페라이트-고분자 복합층을 형성시키는 것을 제외하고는, 상기 실시예 1과 동일한 과정으로 커먼 모드 노이즈 칩 필터를 제조하였다.
실험예 : 납 내열 Test 후 내부 구조 확인
상기 실시예 1~2와 비교예 1에 따라 제조된 커먼 모드 노이즈 칩 필터를 300℃의 납(Pb) 수조에 10초간 3회 디핑(Dipping)시킨 후 내부 구조를 확인하였으며, 그 결과를 다음 도 5~8에 나타내었다.
비교예 1에 따른 노이즈 칩 필터의 내부 구조를 나타낸 다음 도 5와 6의 사진을 보면, 종래와 같이 페라이트-고분자 복합층을 단일층으로 형성하는 경우 내부의 크랙(네모 부분)이 발생되는 것을 알 수 있다.
그러나, 본 발명과 같이 페라이트-고분자 복합층을 다층 구조로 포함하는 실시예 1과 2의 내부 사진인 도 7과 8을 보면 내부에 크랙이나 불량 발생이 없는 것으로 확인되었다.　
11, 111 : 페라이트 기판
12, 112 : 절연층
13, 113 : 내부 전극 코일 패턴
14, 114 : 레지스트 절연층
15, 115 : 리드아웃 선
16, 116 : 외부 전극
18, 118, 118a, 118b, 118c, 118d : 페라이트-고분자 복합층
19, 119 : 고분자 수지
20, 120 : 페라이트 분말

Claims (18)

  1. 페라이트 기판,
    상기 페라이트 기판 상에 형성된 코일 패턴, 및
    상기 코일 패턴이 형성된 기판에 페라이트-고분자 복합층을 포함하는 커먼 모드 노이즈 칩 필터이고,
    상기 페라이트-고분자 복합층은 다층의 구조를 가지는 것인 커먼 모드 노이즈 칩 필터.
  2. 제1항에 있어서,
    상기 페라이트-고분자 복합층을 구성하는 한 층의 두께는 5~20 ㎛인 것인 커먼 모드 노이즈 칩 필터.
  3. 제1항에 있어서,
    상기 페라이트-고분자 복합층의 총 두께는 80~150㎛인 것인 커먼 모드 노이즈 칩 필터.
  4. 제1항에 있어서,
    상기 페라이트-고분자 복합층의 페라이트는 Ni-Zn-Cu계인 것인 커먼 모드 노이즈 칩 필터.
  5. 제1항에 있어서,
    상기 페라이트-고분자 복합층의 페라이트 분말의 입경은 1~50㎛인 것인 커먼 모드 노이즈 칩 필터.
  6. 제1항에 있어서,
    상기 페라이트-고분자 복합층의 페라이트 분말은 구형, 플레이크(flake), 및 이들의 혼합 분말 중에서 선택되는 1종 이상인 커먼 모드 노이즈 칩 필터.
  7. 제1항에 있어서,
    상기 페라이트-고분자 복합층의 고분자는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지 및 폴리아닐린 수지로 이루어진 그룹으로부터 선택되는 1종 이상인 커먼 모드 노이즈 칩 필터.
  8. 제1항에 있어서,
    상기 페라이트-고분자 복합층의 고분자는 에폭시 수지인 커먼 모드 노이즈 칩 필터.
  9. 제8항에 있어서,
    상기 에폭시 수지의 점도가 1~5 Cps인 커먼 모드 노이즈 칩 필터.
  10. 제1항에 있어서,
    상기 페라이트-고분자 복합층의 페라이트:고분자는 7:1~10:1의 중량비로 혼합되는 것인 커먼 모드 노이즈 칩 필터.
  11. 제1항에 있어서,
    상기 페라이트-고분자 복합층은 추가적으로 용매 및 분산제를 포함하는 것인 커먼 모드 노이즈 칩 필터.
  12. 페라이트 기판에 코일 패턴을 형성시키는 제1단계,
    상기 코일 패턴이 형성된 기판에 페라이트 분산액을 충진시키는 제2단계,
    상기 충진된 페라이트 분산액 중의 용매를 증발시키는 제3단계,
    상기 용매가 증발된 페라이트에 고분자를 주입시켜 페라이트-고분자 복합층을 형성시키는 제4단계, 및
    상기 제2단계~제4단계를 반복하여 다층의 페라이트-고분자 복합층을 형성시키는 제5단계를 포함하는 커먼 모드 노이즈 칩 필터의 제조방법.
  13. 제12항에 있어서,
    상기 페라이트 분산액은 페라이트 분말, 용매, 및 분산제를 포함하는 것인 커먼 모드 노이즈 칩 필터의 제조방법.
  14. 제13항에 있어서,
    상기 페라이트 분말:용매는 4:1 ~ 8:1의 무게비로 포함되는 것인 커먼 모드 노이즈 칩 필터의 제조방법.
  15. 제13항에 있어서,
    상기 분산제는 전체 분산액 중 10중량% 이내로 포함되는 것인 커먼 모드 노이즈 칩 필터의 제조방법.
  16. 제12항에 있어서,
    상기 고분자는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지 및 폴리아닐린 수지로 이루어진 그룹으로부터 선택되는 1종 이상인 커먼 모드 노이즈 칩 필터의 제조방법.
  17. 제12항에 있어서,
    상기 고분자는 에폭시 수지인 커먼 모드 노이즈 칩 필터의 제조방법.
  18. 제17항에 있어서,
    상기 에폭시 수지의 점도가 1~5 Cps인 커먼 모드 노이즈 칩 필터의 제조방법.
KR1020120137050A 2012-11-29 2012-11-29 커먼 모드 노이즈 칩 필터 및 이의 제조방법 KR20140069594A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120137050A KR20140069594A (ko) 2012-11-29 2012-11-29 커먼 모드 노이즈 칩 필터 및 이의 제조방법
US13/842,789 US20140145797A1 (en) 2012-11-29 2013-03-15 Common mode noise chip filter and method for manufacturing the same
JP2013226579A JP2014107549A (ja) 2012-11-29 2013-10-31 共通モードノイズチップフィルタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137050A KR20140069594A (ko) 2012-11-29 2012-11-29 커먼 모드 노이즈 칩 필터 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20140069594A true KR20140069594A (ko) 2014-06-10

Family

ID=50772749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137050A KR20140069594A (ko) 2012-11-29 2012-11-29 커먼 모드 노이즈 칩 필터 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20140145797A1 (ko)
JP (1) JP2014107549A (ko)
KR (1) KR20140069594A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170054084A (ko) * 2015-11-09 2017-05-17 삼성전기주식회사 자성체 시트 및 이를 포함하는 커먼 모드 필터

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101771740B1 (ko) * 2012-11-13 2017-08-25 삼성전기주식회사 박막형 칩 소자 및 그 제조 방법
KR101994754B1 (ko) * 2017-08-23 2019-07-01 삼성전기주식회사 인덕터
JP6750593B2 (ja) * 2017-10-17 2020-09-02 株式会社村田製作所 インダクタ部品
KR102093148B1 (ko) * 2018-11-07 2020-03-25 삼성전기주식회사 코일 부품 및 코일 부품의 제조 방법
US11887769B2 (en) * 2018-11-22 2024-01-30 Samsung Electro-Mechanics Co., Ltd. Inductor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603080B2 (en) * 2001-09-27 2003-08-05 Andrew Corporation Circuit board having ferrite powder containing layer
JP2006286884A (ja) * 2005-03-31 2006-10-19 Tdk Corp コモンモードチョークコイル
JP2010171188A (ja) * 2009-01-22 2010-08-05 Ngk Insulators Ltd 小型インダクタ及び同小型インダクタの製造方法
JP2010278301A (ja) * 2009-05-29 2010-12-09 Tdk Corp 積層型コモンモードフィルタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049432A (ja) * 2004-08-02 2006-02-16 Murata Mfg Co Ltd 積層型電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603080B2 (en) * 2001-09-27 2003-08-05 Andrew Corporation Circuit board having ferrite powder containing layer
JP2006286884A (ja) * 2005-03-31 2006-10-19 Tdk Corp コモンモードチョークコイル
JP2010171188A (ja) * 2009-01-22 2010-08-05 Ngk Insulators Ltd 小型インダクタ及び同小型インダクタの製造方法
JP2010278301A (ja) * 2009-05-29 2010-12-09 Tdk Corp 積層型コモンモードフィルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170054084A (ko) * 2015-11-09 2017-05-17 삼성전기주식회사 자성체 시트 및 이를 포함하는 커먼 모드 필터

Also Published As

Publication number Publication date
JP2014107549A (ja) 2014-06-09
US20140145797A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
US11037721B2 (en) Power inductor and method of manufacturing the same
KR20140069594A (ko) 커먼 모드 노이즈 칩 필터 및 이의 제조방법
US20130141206A1 (en) Common mode noise filter
JP2018019109A (ja) 積層型インダクタ
US8929089B2 (en) Electronic circuit module component and method of manufacturing electronic circuit module component
KR101792281B1 (ko) 파워 인덕터 및 그 제조 방법
KR101580709B1 (ko) 칩 인덕터
US10312007B2 (en) Inductor formed in substrate
KR20130123252A (ko) 적층형 인덕터 및 그 제조방법
JP2014110425A (ja) コモンモードノイズチップフィルタ及びその製造方法
US20140002231A1 (en) Common mode noise filter
CN109074947A (zh) 电子部件
CN102970817A (zh) 电子电路板
KR20160084712A (ko) 코일 내장형 기판 및 이의 제조방법
TW201432737A (zh) 使用一基板電感元件延伸具有混模耦合的變壓器頻寬之方法及裝置
CN107591235A (zh) 电子部件
KR101771743B1 (ko) 커먼 모드 노이즈 칩 필터 및 이의 제조방법
KR101740820B1 (ko) 공통모드필터
KR20140017929A (ko) 페라이트 분말과 이의 제조방법, 및 이를 자성층 재료로 포함하는 커먼 모드 노이즈 필터
CN110970202A (zh) 电感部件和电感部件的制造方法
KR20140132105A (ko) 공통모드필터 및 그 제조방법
CN207783250U (zh) 一种防静电多层hdi高密度线路板
JP2009289839A (ja) 静電気対策材料及びその製造方法，静電気対策部品
KR102391583B1 (ko) 자성체 시트 및 이를 포함하는 커먼 모드 필터
KR20170054075A (ko) 자성체 시트 및 이를 포함하는 커먼 모드 필터

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application