JP2001044038A

JP2001044038A - 積層電子部品

Info

Publication number: JP2001044038A
Application number: JP11219588A
Authority: JP
Inventors: Keiichi Kobayashi; 啓一小林
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 1999-08-03
Filing date: 1999-08-03
Publication date: 2001-02-16

Abstract

(57)【要約】【課題】製造歩留まりが高く且つ直流抵抗値の低いイ
ンダクタ素子を有する積層電子部品を提供する。【解決手段】複数のフェライトシート１２０に形成さ
れた導体パターン１３０が互いに平行となり且つそれぞ
れ端部のランド１３１においてスルーホール１３３を介
して並列接続され、この並列接続された複数の導体パタ
ーン１３０をスルーホール１３４を介して直列接続する
ことによりコイルを形成するとともに、前記スルーホー
ル１３３を、前記スルーホール１３４に対してフェライ
トシート１２０の積層方向と直交する方向にずれた位置
に形成した。これにより、直流抵抗成分が低く且つ耐電
流性に優れたものとなる。また、積層体の製造時にスル
ーホールの形成部分に応力が集中しないので、ターン抜
けが発生せず製造歩留まりが向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層インダクタや
積層フィルタ等のインダクタ素子を有する積層電子部品
に関する。

【０００２】

【従来の技術】従来、この種の積層電子部品としては、
出願人が提案した実願平３−１１３５９０号のマイクロ
フィルムに記載された積層インダクタが知られている。
この積層インダクタについて図８を参照して説明する。
図８は、従来の積層インダクタの積層構造を説明する積
層体の分解斜視図である。

【０００３】この積層インダクタは、コイルを埋設した
積層体１と、積層体１の両端（図では紙面の左右方向の
両端）に形成され前記コイルの端部と接続した外部電極
（図示省略）を有している。積層体１は、コイルを形成
する導体パターン３が印刷された複数の磁性体シート２
を積層した構造となっている。導体パターン３は、隣り
合う２枚の磁性体シート２において同一の形状に形成さ
れており、この同一形状の２つの導体パターン３は、該
パターンの両端部に形成されたスルーホール４を介して
接続されている。すなわち、隣り合う２枚の磁性体シー
ト２において同一形状の導体パターン３は、スルーホー
ル４を介して並列接続されている。このような並列接続
された導体パターン３をスルーホール５を介して直列接
続することにより積層体１にコイルを形成している。コ
イルの端部となる導体パターン３は、積層体１の端面に
引き出されている。この導体パターン３の引出部は、外
部電極に接続している。なお、図８では、スルーホール
４又は５による接続を、磁性体シート間にひいた直線で
表している。

【０００４】この積層インダクタの製造方法は、まず、
フェライトを主成分とする磁性体シート２にレーザ光や
パンチなどでスルーホール４又は５を形成し、Ａｇなど
の金属を主成分とする導電性ペーストを所定パターンに
塗布することにより導体パターン３を形成する。ここ
で、スルーホール４又は５には導電性ペーストが充填さ
れる。この後に、磁性体シート２を積層圧着し、焼成す
ることにより積層体１が得られる。最後に、積層体１に
ディップ法などを用いて外部電極を形成することにより
積層インダクタが得られる。

【０００５】このような積層インダクタでは、内蔵する
コイルが部分的に分岐した構造となっているため、ＲＤ
Ｃ（直流抵抗値）が低く且つ品質係数Ｑの高いものとな
る。

【０００６】

【発明が解決しようとする課題】一般的に積層インダク
タは、スルーホール内に導電性ペーストが高密度で充填
されるため、積層工程においてスルーホール形成部分に
応力が集中しやすいという性質がある。そして、この応
力の集中によりスルーホールが下層の磁性体シートを突
き破って、下層の磁性体シートに形成された導体パター
ンと導通（ショート）する場合がある。この場合には、
コイルのターン数が減少し結果としてインダクタンス値
が低下する。このような現象は、「ターン抜け」と呼ば
れている。

【０００７】ところで、前述の積層インダクタでは、図
８に示すように、並列接続された導体パターン３を直列
に接続するスルーホール５の上下に、同一の導体パター
ン３を並列接続するスルーホール４が形成されている。
すなわち、３つのスルーホールが積層方向の一直線上に
並んで形成される。このため、磁性体シート２の積層時
においてスルーホール形成部に応力が集中して、前述し
たターン抜け現象が生じる場合がある。このため、従来
の積層インダクタは製造歩留まりが悪いものであった。

【０００８】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、製造歩留まりが高く
且つ直流抵抗値の低いインダクタ素子を有する積層電子
部品を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１では、コイルを形成する導体パターンが印
刷された複数の絶縁シートを隣合う絶縁シートの導体パ
ターンが互いにスルーホールを介して接続するように積
層してなる積層体と、積層体の外面に形成され前記コイ
ルの端部に接続した外部電極とを有する積層電子部品に
おいて、前記コイルは、複数の絶縁シートに形成された
導体パターンが互いに平行となり且つそれぞれ端部にお
いて並列接続用スルーホールを介して並列接続され、こ
の並列接続された複数の導体パターンを直列接続用スル
ーホールを介して直列接続することにより螺旋状に形成
されており、前記並列接続用スルーホールは、前記直列
接続用スルーホールに対して絶縁シートの積層方向と直
交する方向にずれた位置に形成されていることを特徴と
するものを提案する。

【００１０】本発明によれば、コイルに流れる電流の経
路の一部が並列接続された複数の導体パターンにより形
成されているので、直流抵抗成分の低いものとなる。ま
た、並列接続用スルーホールは、直列接続用スルーホー
ルに対して積層方向と直交する方向にずれた位置に形成
されているので、絶縁シートを積層する際に、スルーホ
ールの形成部分に応力が集中することを防ぐことができ
る。したがって、応力の集中により生じるターン抜けの
現象を回避できるので製造歩留まりが向上する。

【００１１】また、請求項２では、請求項１記載の積層
電子部品において、前記導体パターンの両端部にはラン
ドが形成され、前記並列接続用スルーホール及び直列接
続用スルーホールは該ランドに接続していることを特徴
とするものを提案する。

【００１２】本発明によれば、並列接続用スルーホール
及び直列接続用スルーホールがランドに接続しているの
で、両スルーホール間を流れる電流は当該ランドを流れ
ることになる。ここで、該電流は並列接続された導体パ
ターンに流れる電流の合成電流となり一の導体パターン
を流れる電流よりも大きくなる。しかしながら、当該電
流はパターン面積が広く耐電流性の高いランドを流れる
のでインダクタの耐電流特性が低下することがない。

【００１３】また、請求項３では、請求項１又は２何れ
か１項記載の積層電子部品において、前記並列接続用ス
ルーホールは、前記直列接続用スルーホールに対して絶
縁シートの積層方向と直交し且つコイルの周回中心軸と
直列接続用スルーホールとを結ぶ直線方向にずれた位置
に形成されていることを特徴とするものを提案する。

【００１４】本発明によれば、並列接続用スルーホール
と直列接続用スルーホールとの間を流れる電流方向がコ
イルの周回方向と直交するので、該電流によりインダク
タの特性が劣化することがない。すなわち、該電流がコ
イルの周回方向に対して逆方向となる成分を含む方向に
流れるとコイルに発生する磁界強度が低下するためイン
ダクタンス値が低下するが、本発明ではこのような特性
劣化を防止することができる。

【００１５】さらに、請求項４では、請求項１〜３何れ
か１項記載の積層電子部品において、前記並列接続用ス
ルーホールと直列接続用スルーホールのずれは少なくと
も直列接続用スルーホールの直径以上であることを特徴
とするものを提案する。

【００１６】本発明によれば、並列接続用スルーホール
と直列接続用スルーホールが積層方向の直線上に重なる
ことがないので、絶縁体シートを積層する際の応力の集
中を確実に防ぐことができる。したがって、応力の集中
により生じるターン抜けの現象を回避できるので製造歩
留まりが向上する。

【００１７】

【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施の形態に係る積層電子部品について図１〜図５
を参照して説明する。本実施の形態では積層電子部品の
一例として一つのインダクタ素子を有する積層インダク
タについて説明する。図１は第１の実施の形態に係る積
層インダクタの積層構造を説明する積層体の分解斜視
図、図２は第１の実施の形態に係る積層インダクタの外
観斜視図、図３は第１の実施の形態に係る積層インダク
タの要部を説明する積層体の分解斜視図、図４は第１の
実施の形態に係る積層インダクタの導体パターンを説明
する平面図、図５は第１の実施の形態に係る積層インダ
クタの他の導体パターンを説明する平面図である。

【００１８】この積層インダクタ１００は、図１及び図
２に示すように、コイル１０２が埋設された略直方体形
状の積層体１０１と、積層体１０１の両端部に形成され
前記コイル１０２と導通接続する一対の外部電極１０３
とを備えている。コイル１０２は、外部電極１０３を結
ぶ方向と直交する方向（図では上下方向）に磁束が形成
されるように巻回されている。コイル１０２の両端は、
積層体１０１の端面に引き出されており、それぞれ外部
電極１０３と接続している。

【００１９】積層体１０１は、フェライトなどの磁性体
物質からなる。すなわち、この積層体１０１は、図１に
示すように、絶縁シートである複数のフェライトシート
１２０を積層圧着し、これを焼成して形成されている。
積層体１０１の積層方向（図では上下方向）中央部にお
けるフェライトシート１２０には、端部に円形のランド
１３１を有すとともにコイル１０２となる導体パターン
１３０が形成されている。この導体パターン１３０が形
成されている複数のフェライトシート１２０の上下層
は、導体パターンが形成されていないフェライトシート
１２０を積層して構成されている。コイル１０２の端部
に相当する導体パターン１３０には、コイル１０２を積
層体１０１の端面に引き出す引出導体パターン１３２が
形成されている。この引出導体パターン１３２は、前記
外部電極１０３と接続している。

【００２０】積層体１０１は、同一の導体パターン１３
０が形成された複数枚（図では２枚）のフェライトシー
ト１２０を一組としており、複数組（図では７組）のフ
ェライトシート１２０を積層した構造となっている。各
組における導体パターン１３０は、互いに同じパターン
且つ同じ位置に形成されている。すなわち、各組におけ
る導体パターン１３０は層間で互いに平行となるように
配置されている。また、各組における導体パターン１３
０は、端部に形成されたランド１３１が並列接続用スル
ーホール１３３を介して互いに並列接続されている。こ
れにより、各組においては導体パターン１３０が並列接
続される。また、このようにして各組において並列接続
された導体パターン１３０同士は、端部に形成されたラ
ンド１３１において直列接続用スルーホール１３４を介
して直列接続されている。ここで、隣り合う組における
導体パターン１３０は互いに開口部が９０°回転するよ
うな略コ字状又は円弧状に形成されている。このような
構成により、コイル１０２は、並列接続された複数の経
路をさらに直列接続した螺旋状の経路を有する。なお、
図１では、並列接続用スルーホール１３３、直列接続用
スルーホール１３４による接続を、フェライトシート間
にひいた直線で表している。

【００２１】ここで、ランド１３１における直列接続用
スルーホール１３４の接続箇所は、図３及び図４に示す
ように、並列接続用スルーホール１３３の接続位置と重
ならないようにずれた位置に形成される。この接続位置
のずれは、直列接続用スルーホール１３４の接続位置と
並列接続用スルーホール１３３の接続位置を通る仮想直
線が、コイル１０２の周回中心軸Ｏを通るような方向に
ずれている。また、この接続位置のずれは、少なくとも
直列接続用スルーホール１３４の直径以上の大きさだけ
ずれている。

【００２２】次に、この積層インダクタ１００の製造方
法について説明する。なお、ここでは多数の積層インダ
クタ１００をまとめて製造する場合について説明する。

【００２３】まず、フェライトシートを作成する。具体
的には、ＦｅＯ₂，ＣｕＯ，ＺｎＯ，ＮｉＯからなる仮
焼粉砕後のフェライト微粉末に、エチルセルロース、テ
ルピネオールを加え、これを混練してフェライトペース
トを得る。このフェライトペーストをドクターブレード
法等を用いてシート化してフェライトシートを得る。

【００２４】次に、このフェライトシートに金型による
打ち抜きやレーザ加工などの手段を用いて前述した並列
接続用スルーホール１３３又は直列接続用スルーホール
１３４を形成する。次いで、このフェライトシートに導
電性ペーストを所定パターンで印刷する。ここで、導電
性ペーストの印刷パターンは、前記導体パターン１３０
の形状となるように形成する。なお、導電性ペーストと
しては、例えばＡｇを主成分とした金属ペーストを用い
る。

【００２５】次に、これらフェライトシートをシート間
の導体パターンが互いに並列接続用スルーホール１３３
又は直列接続用スルーホール１３４を介して接続される
ように積層圧着してシート積層体を得る。次いで、この
シート積層体を単位形状にカットする。

【００２６】次に、これを空気中にて約４００℃で２時
間加熱してバインダ成分を除去し、さらに空気中にて約
８５０〜９００℃で２時間焼成することにより、コイル
１０２が埋設された積層体１０１を得る。

【００２７】次いで、この積層体１０１の両端部にディ
ップ法などを用いて導電性ペーストを塗布し、これを空
気中にて約８００℃で２時間焼成することにより、外部
電極１０３を形成する。ここで、導電性ペーストとして
は、コイル形成用のものと同じ組成のものを用いた。最
後に、外部電極１０３にメッキ処理を施し積層インダク
タ１００が得られる。

【００２８】このような積層インダクタ１００では、コ
イル１０２が並列接続された複数の経路をさらに直列接
続した経路を有しているので、直流抵抗成分が低く且つ
耐電流性に優れたものとなる。ここで、コイル１０２の
経路において直列接続となる部分は直列接続用スルーホ
ール１３４及びランド１３１による形成されるが、両者
には十分な電流を流すことが可能なので、直流抵抗成分
及び耐電流性に影響を与えることはない。

【００２９】また、隣り合う組同士においては並列接続
用スルーホール１３３・直列接続用スルーホール１３４
・並列接続用スルーホール１３３という３つのスルーホ
ールが集中して形成されるが、直列接続用スルーホール
１３４が並列接続用スルーホール１３３に対して積層方
向（図では紙面上下方向）と直交する方向にずれている
ので、フェライトシート１２０を積層する際に、スルー
ホールの形成部分に応力が集中することを防ぐことがで
きる。したがって、応力の集中により生じるターン抜け
の現象を回避できるので製造歩留まりが向上する。

【００３０】さらに、直列接続用スルーホール１３４の
接続位置と並列接続用スルーホール１３３の接続位置と
の位置関係は、両者を通る仮想直線がコイル１０２の周
回中心軸Ｏを通るような方向にずれているので、両スル
ーホール間を流れる電流方向がコイル１０２の周回方向
と直交する。これにより、該電流によりインダクタの特
性が劣化することがない。すなわち、該電流がコイル１
０２の周回方向に対して逆方向となる成分を含む方向に
流れるとコイルに発生する磁界強度が低下するためイン
ダクタンス値が低下するが、本発明ではこのような特性
劣化を防止することができる。

【００３１】この積層インダクタ１００を上記製造方法
により多数製造し、平均インダクタンス値、インダクタ
ンス値のばらつきを表す値であるＬＣＶ（標準偏差／平
均）、直流抵抗値（ＲＤＣ）を測定した結果を表１に示
す。この測定では、比較対象として、並列接続用スルー
ホールと直列接続用スルーホールが積層方向に直線上に
配置された従来の積層インダクタ３００と、コイルが本
発明のような並列構造を有さない従来の積層インダクタ
４００を用意した。また、この測定においては、各積層
インダクタを、１００ｎＨ（０．１μＨ）のインダクタ
ンス値を有するように作成した。さらに、フェライトシ
ートに形成する導体パターンの厚みは全て１５μｍと
し、スルーホールの直径は全て２００μｍとした。さら
に、本実施の形態に係る積層インダクタ１００は、並列
接続用スルーホール１３３と並列接続用スルーホール１
３４のセンター位置が互いに２２０μｍずれるように作
成した。

【００３２】

【表１】

【００３３】この表が示すように、従来の積層インダク
タ３００ではインダクタンス値が所望の値より低下して
いるが、これはインダクタンス値が低いグループが全体
の平均レベルを下げているためであった。これらインダ
クタンス値が低い積層インダクタ３００を解析してみる
と、ターン抜けが起こっていることが分かった。このよ
うに、本実施の形態に係る積層インダクタ１００は、直
流抵抗成分が小さく且つ製造歩留まりが良好であること
が確認できた。

【００３４】なお、本実施の形態では、図４に示すよう
にランド１３１の形状を円形としたが本発明はこれに限
定されるものではない。例えば、図５に示すように、矩
形のランド１３１’としてもよい。

【００３５】（第２の実施の形態）次に、本発明の第２
の実施の形態に係る積層電子部品について図６及び図７
を参照して説明する。本実施の形態では積層電子部品の
一例として一つのインダクタ素子を有する積層インダク
タについて説明する。図６は第２の実施の形態に係る積
層インダクタの積層構造を説明する積層体の分解斜視
図、図７は第２の実施の形態に係る積層インダクタの外
観斜視図である。

【００３６】この積層インダクタ２００が第１の実施の
形態に係る積層インダクタ１００と相違する点は、フェ
ライトシートの積層方向と外部電極の形成位置とのとの
関係にある。すなわち、積層インダクタ２００は、図６
及び図７に示すように、積層体２０１の積層方向の両端
部に外部電極２０３が形成されており、一対の外部電極
２０３を結ぶ方向とコイル２０２の内部に形成される磁
束の方向が一致している点で前記積層インダクタ１００
と相違する。

【００３７】積層体２０１は、図６に示すように、コイ
ル２０２を形成する導体パターン２３０が形成されたフ
ェライトシート２２０と、前記コイル２０２を積層体２
０１の端面に引き出す引出用ランド２３５が形成された
フェライトシート２２０とを積層した構造となってい
る。コイル２０２の端部に相当する導体パターン２３０
は、端部がフェライトシート２２０の中心部に向かって
延びており、該端部にはランド２３１が形成されてい
る。引出用ランド２３５同士又は引出用ランド２３５と
導体パターン２３０は引出用スルーホール２３６を介し
て接続されている。なお、図６では、並列接続用スルー
ホール２３３、直列接続用スルーホール、引出用スルー
ホール２３６による接続を、フェライトシート間にひい
た直線で表している。

【００３８】コイル２０２を形成する導体パターン２３
０は、第１の実施の形態と同様に、複数枚（図では２
枚）が一組となって並列接続用スルーホール２３３を介
して並列接続されている。さらに、複数組（図では８
組）の並列接続された導体パターン２３０が直列接続用
スルーホール２３４を介して直列接続されている。ここ
で、並列接続用スルーホール２３３と直列接続用スルー
ホール２３４との位置関係等は第１の実施の形態と同様
である。

【００３９】この積層インダクタ２００は、前記第１の
実施の形態に係る積層インダクタ１００と同様の作用・
効果を有している。すなわち、積層インダクタ２００
は、直流抵抗成分が低く且つ耐電流性に優れるとともに
製造歩留まりが良好なものとなる。一般的に、外部電極
を結ぶ方向とコイルの内部に形成される磁束の方向が一
致するように作成される積層インダクタは、外部電極を
結ぶ方向とコイルの内部に形成される磁束の方向が直交
するように作成される積層インダクタよりも、シートの
積層枚数が多くなる場合が多い。したがって、前者の積
層インダクタは、スルーホールが集中して形成される箇
所が多いため、積層時のターン抜けが発生する問題は重
要であったが、本実施の形態に係る積層インダクタ２０
０によればこの問題を解決することができる。

【００４０】上述したように、第１及び第２の本実施の
形態では、積層電子部品として一つのインダクタ素子を
有する積層インダクタを例示したが、本発明はこれに限
定されるものではない。すなわち、例えば積層ＬＣフィ
ルタのように他の素子を有する複合電子部品や、インダ
クタアレイのように複数のインダクタ素子を有する積層
電子部品であってもよい。

【００４１】

【発明の効果】以上詳述したように、請求項１の発明に
よれば、コイルに流れる電流の経路の一部が並列接続さ
れた複数の導体パターンにより形成されているので、直
流抵抗成分の低いものとなる。また、並列接続用スルー
ホールは、直列接続用スルーホールに対して積層方向と
直交する方向にずれた位置に形成されているので、絶縁
シートを積層する際に、スルーホールの形成部分に応力
が集中することを防ぐことができる。したがって、応力
の集中により生じるターン抜けの現象を回避できるので
製造歩留まりが向上する。

【００４２】また、請求項２の発明によれば、並列接続
用スルーホール及び直列接続用スルーホールがランドに
接続しているので、両スルーホール間を流れる電流は当
該ランドを流れることになる。ここで、該電流は並列接
続された導体パターンに流れる電流の合成電流となり一
の導体パターンを流れる電流よりも大きくなる。しかし
ながら、当該電流はパターン面積が広く耐電流性の高い
ランドを流れるのでインダクタの耐電流特性が低下する
ことがない。

【００４３】さらに、請求項３の発明によれば、並列接
続用スルーホールと直列接続用スルーホールとの間を流
れる電流方向がコイルの周回方向と直交するので、該電
流によりインダクタの特性が劣化することがない。すな
わち、該電流がコイルの周回方向に対して逆方向となる
成分を含む方向に流れるとコイルに発生する磁界強度が
低下するためインダクタンス値が低下するが、本発明で
はこのような特性劣化を防止することができる。

【００４４】さらに、請求項４の発明によれば、並列接
続用スルーホールと直列接続用スルーホールが積層方向
の直線上に重なることがないので、絶縁体シートを積層
する際の応力の集中を確実に防ぐことができる。したが
って、応力の集中により生じるターン抜けの現象を回避
できるので製造歩留まりが向上する。

【図面の簡単な説明】

【図１】第１の実施の形態に係る積層インダクタの積層
構造を説明する積層体の分解斜視図

【図２】第１の実施の形態に係る積層インダクタの外観
斜視図

【図３】第１の実施の形態に係る積層インダクタの要部
を説明する積層体の分解斜視図

【図４】第１の実施の形態に係る積層インダクタの導体
パターンを説明する平面図

【図５】第１の実施の形態に係る積層インダクタの他の
導体パターンを説明する平面図

【図６】第２の実施の形態に係る積層インダクタの積層
構造を説明する積層体の分解斜視図

【図７】第２の実施の形態に係る積層インダクタの外観
斜視図

【図８】従来の積層インダクタの積層構造を説明する積
層体の分解斜視図

【符号の説明】

１００，２００…積層インダクタ、１０１，２０１…積
層体、１０２，２０２…コイル、１０３，２０３…外部
電極、１２０，２２０…フェライトシート、１３０，２
３０…導体パターン、１３１，２３１…ランド、１３
３，２３３…並列接続用スルーホール、１３４，２３４
…直列接続用スルーホール

Claims

【特許請求の範囲】

【請求項１】コイルを形成する導体パターンが印刷さ
れた複数の絶縁シートを隣合う絶縁シートの導体パター
ンが互いにスルーホールを介して接続するように積層し
てなる積層体と、積層体の外面に形成され前記コイルの
端部に接続した外部電極とを有する積層電子部品におい
て、前記コイルは、複数の絶縁シートに形成された導体パタ
ーンが互いに平行となり且つそれぞれ端部において並列
接続用スルーホールを介して並列接続され、この並列接
続された複数の導体パターンを直列接続用スルーホール
を介して直列接続することにより螺旋状に形成されてお
り、前記並列接続用スルーホールは、前記直列接続用スルー
ホールに対して絶縁シートの積層方向と直交する方向に
ずれた位置に形成されていることを特徴とする積層電子
部品。
【請求項２】前記導体パターンの両端部にはランドが
形成され、前記並列接続用スルーホール及び直列接続用
スルーホールは該ランドに接続していることを特徴とす
る請求項１記載の積層電子部品。
【請求項３】前記並列接続用スルーホールは、前記直
列接続用スルーホールに対して絶縁シートの積層方向と
直交し且つコイルの周回中心軸と直列接続用スルーホー
ルとを結ぶ直線方向にずれた位置に形成されていること
を特徴とする請求項１又は２何れか１項記載の積層電子
部品。
【請求項４】前記並列接続用スルーホールと直列接続
用スルーホールのずれは少なくとも直列接続用スルーホ
ールの直径以上であることを特徴とする請求項１〜３何
れか１項記載の積層電子部品。