JP2007173867A - 電子部品用基板および電子部品の製造法 - Google Patents

電子部品用基板および電子部品の製造法 Download PDF

Info

Publication number
JP2007173867A
JP2007173867A JP2007072705A JP2007072705A JP2007173867A JP 2007173867 A JP2007173867 A JP 2007173867A JP 2007072705 A JP2007072705 A JP 2007072705A JP 2007072705 A JP2007072705 A JP 2007072705A JP 2007173867 A JP2007173867 A JP 2007173867A
Authority
JP
Japan
Prior art keywords
groove
electronic component
dividing
dividing line
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007072705A
Other languages
English (en)
Inventor
Eiji Kobayashi
永司 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2007072705A priority Critical patent/JP2007173867A/ja
Publication of JP2007173867A publication Critical patent/JP2007173867A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】分割用溝中におけるペーストの滲みに起因する隣接する回路素子同士の導通を防止する。
【解決手段】分割線は溝部及び溝未形成部からなり、分割前に隣接する回路素子を構成する前記導体間に当該溝未形成部を有するよう当該導体を配する。又は分割線は溝部及び溝未形成部からなり、厚膜導体1の輪郭と分割線との交点における分割線を溝未形成部とする。
【選択図】図1

Description

本発明は、電子部品用基板および電子部品の製造法に関する。
チップ抵抗器に代表される電子部品の多くは、その製造過程において縦横に交差する分割線を有する基板を用い、当該分割線の一部に跨ってペースト状の導体が配される過程、及び当該分割線に沿って当該基板が1又は2以上の回路素子を有する個々の電子部品に分割する過程を経て製造される。
この場合、個々の電子部品の基板の境界には前述のように分割線が存在する。この分割線は、通常1本の連続した溝からなる。そのため、図7(a)に示すように厚膜導体21が分割用溝(縦)23を跨いで配されるような場合、厚膜導体21が固化される前のペーストが、分割用溝(縦)23内における滲み24を発生させ、隣り合う単位電子部品がその分割用溝(縦)23内の滲み24の発生により導通(短絡)してしまう場合がある。前記短絡の原因としては、このような滲み24に起因する場合が非常に多く、問題視されてきた。
このような導通は、特に製造工程上問題となる。図7(b)に示すように、例えばチップ抵抗器を例にとると、抵抗体の両端の端子電極に相当する厚膜導体21にそれぞれプローブ電極26を接触させ、抵抗値測定手段により個々の抵抗素子の抵抗値を測定しながらレーザ等で抵抗体25に切り込みを入れ、電流経路の断面積を調節することで抵抗値調整をする、いわゆるトリミング工程を実施する場合、隣り合う抵抗素子が導通していると、抵抗値調整するために測定している抵抗値を正確に測定することができない。
このような不都合を解消すべく、特許文献1では、図7(c)に示すように分割用溝(縦)23に跨る厚膜導体21幅を他の部分よりも狭くし、仮に導体ペーストの滲み24が発生したとしても、それによる厚膜導体21が隣接する単位電子部品の導体との導通を防止しようとしている。
特公昭63−12366号公報
しかしながら上記公報で提案している技術を採用したとしても、分割用溝中におけるペーストの滲みに起因する隣接する単位電子部品同士(隣接する回路素子同士)の導通現象を完全に無くすことにはならない。その理由は導体ペーストの性状のばらつきや周囲温度のばらつきにより、前記滲み量(距離)もばらつき、予想を越える滲み量となる場合があるためである。
また、一つの電子部品に一つの回路素子が形成される形態の電子部品の場合は、分割工程が終了してしまえば上記導通現象の有無が問題視されなくなる。しかし一つの電子部品に複数の回路素子が形成される形態のいわゆる複合電子部品にあっては、滲み24の発生に起因する回路素子同士の導通があると、分割工程後であってもその電子部品の機能を全く確保できない場合がある。従って前記製造工程中には殆ど問題視されない微少短絡でさえも問題視する必要がある。前記複合電子部品とは、例えば多連チップ抵抗器や、チップネットワーク抵抗器や、抵抗素子とコンデンサ素子とを含むチップ型複合電子部品、コンデンサ素子とインダクタ素子とを含むチップ型複合電子部品等を挙げることができる。
そこで本発明が解決しようとする課題は、分割用溝中におけるペーストの滲みに起因する隣接する回路素子同士の導通を防止することである。
上記課題を解決するための、本発明の電子部品用基板は、溝部からなる分割線を有し、分割線は一部に溝部とならない溝未形成部を有し、溝未形成部は、縦横に交差する分割線の交差部に位置する。
この発明によれば、この電子部品用基板を用いて電子部品を製造する際に、分割線に沿って隣り合う導体ペーストの間に溝未形成部を位置させることで、分割用溝中におけるペーストの滲みに起因する、隣接する回路素子同士の導通を防止することができる。
ここで前記溝未形成部とは、溝が連続的に存在するのを妨げる部分であり、例えば図3においては、分割用溝(縦)3が構成する分割線上における、溝が存在しない箇所が溝未形成部に該当する。
上記課題を解決するための、本発明の電子部品用基板は、溝部からなる分割線を有し、分割線上にスルーホールを有し、分割線は一部に溝部とならない溝未形成部を有し、溝未形成部は、スルーホール間に設けられている。
この発明によれば、この電子部品用基板を用いて電子部品を製造する際に、分割線に沿って隣り合う導体ペーストの間に溝未形成部を位置させることで、分割用溝中におけるペーストの滲みに起因する、隣接する回路素子同士の導通を防止することができる。
他の発明は、上述の電子部品用基板の発明に加え、溝実形成部は、スルーホールの周囲に設けられている。
この発明によれば、この電子部品用基板を用いて電子部品を製造する際に、分割線に沿って隣り合う導体ペーストの間に溝未形成部を位置させることで、分割用溝中におけるペーストの滲みに起因する、隣接する回路素子同士の導通を防止することができる。
他の発明は、上述の電子部品用基板の発明に加え、溝未形成部は、隣り合うスルーホールの中間領域に位置する。
この発明によれば、この電子部品用基板を用いて電子部品を製造する際に、分割線に沿って隣り合う導体ペーストの間に溝未形成部を位置させることで、分割用溝中におけるペーストの滲みに起因する、隣接する回路素子同士の導通を防止することができる。
上記課題を解決するための、本発明の電子部品の製造法は、溝部からなる分割線と、分割線上に配置されるスルーホールとを有し、分割線は一部に溝部とならない溝未形成部を備え、溝未形成部は、スルーホール間に設けられている電子部品用基板を用い、電子部品用基板面に対し、スルーホールおよびその周囲にペースト状の導体を配する過程、および当該電子部品用基板を、縦横の分割線に沿って1または2以上の回路素子を有する個々の電子部品に分割する過程を有し、導体を配する過程では、溝未形成部を有する分割線に沿って隣り合う導体の間に、溝未形成部を位置させる。
この発明によれば、分割線に沿って隣り合う導体ペーストの間に溝未形成部を位置させることで、分割用溝中におけるペーストの滲みに起因する隣接する回路素子同士の導通を防止することができる。
上記課題を解決するための、本発明の電子部品の製造法は、溝部からなる分割線と、分割線上に配置されるスルーホールとを有し、分割線は一部に上記溝部とならない溝未形成部を備え、溝未形成部は、スルーホール間に設けられている電子部品用基板を用い、電子部品用基板面に対し、スルーホールおよびその周囲にペースト状の導体を配する過程、および当該電子部品用基板を、分割線に沿って1または2以上の回路素子を有する個々の電子部品に分割する過程を有し、導体を配する過程では、溝未形成部を有する分割線に沿って隣り合う上記導体の間に、溝未形成部を位置させる。
この発明によれば、分割線に沿って隣り合う導体ペーストの間に溝未形成部を位置させることで、分割用溝中におけるペーストの滲みに起因する、隣接する回路素子同士の導通を防止することができる。
他の発明は、上述の電子部品の製造法の発明に加え、導体を配する過程が、電子部品用基板面にペースト状の導体をスクリーン印刷する過程であって、スルーホール周縁にペースト状の導体を配すると同時に、印刷面とは逆の電子部品用基板面側からの吸気により、スルーホールの内壁面にペースト状の導体を付着させる過程である。この方法を採用することによって、電子部品用基板の表裏面に形成する導体をスルーホールの内壁面にて導通させることができる。
本発明により、分割用溝中におけるペーストの滲みに起因する隣接する回路素子同士の導通を防止することができた。
図1(a),図2(a),図3(a),図4(a),および図5(a)に本発明の実施の形態に係る電子部品用基板6を示す。これらの電子部品用基板6は、縦横に交差する分割線22,23を有している。そして、分割線2,3は、溝部からなるがその一部に溝とならずに基板面のままとなる溝未形成部を有している。そして、溝未形成部は、縦または横の一方の分割線における、他方の分割線との交差部に位置している。
また、図1(a)に示す、本発明の実施の形態に係る電子部品用基板6は、縦横に交差する分割線2,3を有している。そして、縦または横の一方の分割線2,3の上にはスルーホール7を有している。そして、分割線は溝部からなるがその一部に溝未形成部を有している。その溝未形成部は、スルーホール7を有する縦の分割線3の上であって、スルーホール7の周辺領域に位置している。
また、図2(a)に示す、本発明の実施の形態に係る電子部品用基板6は、縦横に交差する分割線2,3を有している。そして、縦または横の一方の分割線2,3の上には、スルーホール7を有している。そして、分割線2,3は溝部及び溝未形成部からなる。その溝未形成部は、スルーホール7を有する縦の分割線3の上であって、隣り合うスルーホール7の中間領域に位置している。
これらの電子部品用基板6を用いて電子部品を製造する際に、分割線3に沿って隣り合う導体ペーストの間に溝未形成部を位置させることで、分割用溝の中におけるペーストの滲みに起因する、隣接する回路素子同士の導通を防止することができる。
本発明の実施の形態に係る電子部品の製造法について、図1および図2を参照しながら説明する。
図1に示す、本発明の実施の形態に係る電子部品の製造に用いる電子部品用基板6は、縦横に交差する分割線2,3を有している。そして、縦の分割線3の上にスルーホール7を有している。そして、分割線2,3は溝部からなるがその一部に溝未形成部を有しており、溝未形成部は、スルーホール7を有する分割線3の上であって、スルーホール7の周辺領域に位置する。その電子部品用基板6の面に対し、スルーホール7およびその周囲にペースト状の導体を配する。そして、電子部品用基板6を、縦横の分割線2,3に沿って1または2以上の回路素子を有する個々の電子部品に分割する。そして、導体を配する際には、溝未形成部を有する分割線3に沿って隣り合う導体の間に、溝未形成部を位置させる。
図2に示す、本発明の実施の形態に係る電子部品の製造に用いる電子部品用基板6は、縦横に交差する分割線2,3を有している。そして、その縦の分割線3の上にスルーホール7を有している。そして、分割線2,3は溝部からなるがその一部に溝未形成部からなる。そして、溝未形成部は、スルーホール7を有する分割線3の上であって、隣り合うスルーホール7の中間領域に位置する。その電子部品用基板6の面に対し、スルーホール7およびその周囲にペースト状の導体を配する過程を有する。そして、電子部品用基板6を縦横の分割線2,3に沿って、1または2以上の回路素子を有する個々の電子部品に分割する過程を有する。そして、導体を配する過程では、溝未形成部を有する分割線3に沿って隣り合う導体の間に、溝未形成部を位置させる。
図1および図2に示す、本発明の実施の形態に係る電子部品の製造の際の、導体を配する過程では、電子部品用基板6の面にペースト状の導体をスクリーン印刷し、スルーホール7周縁にペースト状の導体を配する。それと同時に、印刷面とは逆の電子部品用基板6面側からの吸気により、スルーホール7の内壁面にペースト状の導体を付着させる。このスクリーン印刷を、以下スルーホール印刷という。
図1および図2に示す、本発明の実施の形態に係る電子部品の製造を行うことによって、分割線3に沿って隣り合う導体ペーストの間に溝未形成部を位置させることができる。そのため、分割用溝中におけるペーストの滲みに起因する、隣接する回路素子同士の導通を防止することができる。
また、スルーホール印刷を行うことによって、電子部品用基板6の表裏面に形成する導体をスルーホール7の内壁面にて導通させることができる。
図2に示す電子部品用基板6を用いた、本発明の実施の形態に係る電子部品の製造法の一例を以下、図面を参照しながら説明する。まず縦横の分割線を有する大型のアルミナ製の絶縁基板6を作製する。そのためにはアルミナ粉末を有機系材料からなるバインダと混練し、板状とするため金型にて成形し、その後その形状を維持させながら焼結する。前記成形の際、板状の成形物面に多数の縦横の分割線を有するよう、且つ多数のスルーホールを形成できるような金型形状としておく。また、その分割線形状を図2(a)に示す。
かかる分割線は、連続的な直線の溝からなる分割用溝(横)2と、分割用溝(横)2と直交し、断続的な直線の溝からなる分割用溝(縦)3で構成される。各々の分割線の溝部深さは50〜200μm、溝幅は5〜75μmとした(いずれも焼結後)。そして分割用溝(縦)3にかかる分割線上における溝部不存在率(前述の比B/A)は0.75とした。
分割線が形成された基板6面に、銀系メタルグレーズからなる導体ペーストをスクリーン印刷、焼成して厚膜導体1を図2(b)のように形成する。このとき厚膜導体1の輪郭は分割用溝(縦)3の溝部とは交差しないよう留意した。その後抵抗体5を形成するに際し、酸化ルテニウム系抵抗体ペーストを図2(b)のようにスクリーン印刷し、焼成して抵抗体5を形成する。次いで抵抗体5全体を覆うようにホウ珪酸鉛系ガラスペーストをスクリーン印刷し、焼成して形成する(図示しない)。
この導体ペーストのスクリーン印刷の際には、スルーホール印刷により厚膜導体1をスルーホール7周縁に形成した。図2(b)では、溝部に導体ペーストを接触させず、厚膜導体1輪郭と溝部との間に溝未形成部を設けるようにすることにより、滲みに起因する隣接する回路素子同士の導通(短絡)を完全に防止できることがわかる。それによって前記短絡発生頻度を飛躍的に抑えることができる。
その後抵抗値調整のため、目標とする抵抗値になるようレーザー照射によるトリミングを実施する。このとき、隣接する抵抗素子の厚膜導体21間には図7における滲み24が存在していなかったため、分割線に沿って基板6を分割する前に図7(b)のように厚膜導体21にプローブ電極26を順次当接して、1素子ずつトリミングを実施する際にも、従来のような不都合が生じることはなかった。
その後抵抗体6、ガラスを少なくとも覆うエポキシ樹脂系のオーバーコートペースト(図示しない)をスクリーン印刷し、当該ペーストを硬化させる。更にその後分割線に沿って分割溝を開くように応力を基板6に与える分割工程を経て、更に露出した厚膜導体1及びスルーホール7内壁部にニッケルメッキ、はんだメッキをこの順に施し、本発明にかかる四連チップ抵抗器を得ることができる。
別の電子部品の第1の製造法は、縦横に交差する分割線を有する電子部品用基板6面に対し、当該分割線の一部に跨ってペースト状の導体を配する過程、及び基板6を1又は2以上の回路素子を有する個々の電子部品に当該分割線に沿って分割する過程を経る電子部品の製造法において、当該分割線は溝部及び溝未形成部からなり、当該分割前に隣接する回路素子を構成する前記導体間に当該溝未形成部を有するよう当該導体を配することを特徴とする。
図3に第1の製造法の例の概要を示した。前記分割線に相当するのが分割用溝(横)2及び分割用溝(縦)3である。このうちペースト状の導体(厚膜導体1)が跨る分割線が分割用溝(縦)3となる。図3(a)から、分割用溝(縦)3が溝部及び溝未形成部からなり、溝未形成部の存在により分割用溝が連通していないことがわかる。また図3(b)から厚膜導体1が分割用溝(縦)3全域を覆っていることがわかる。これらのことにより、分割用溝中におけるペーストの滲みの発生をそもそも生じないようにし、当該滲みに起因する隣接する回路素子同士の導通(短絡)を完全に防止できることがわかる。また前記滲みが発生しないことから、前記短絡が非常に発生しにくくなる。なお、図3(b)では厚膜導体1が分割用溝(縦)3全域を覆うことにより、分割用溝中におけるペーストの滲みの発生をそもそも生じないようにしている。
また別の電子部品の第2の製造法は、縦横に交差する分割線を有する電子部品用基板6面に対し、当該分割線の一部に跨ってペースト状の導体を配する過程、及び基板6を1又は2以上の回路素子を有する個々の電子部品に当該分割線に沿って分割する過程を経る電子部品の製造法において、上記分割線は溝部及び溝未形成部からなり、前記導体の輪郭と分割線との交点における分割線を溝未形成部とすることを特徴とする。
図4に第2の製造法の例の概要を示した。第1の製造法と同様前記分割線に相当するのが分割用溝(横)2及び分割用溝(縦)3である。このうち後に厚膜導体1が跨る分割線が分割用溝(縦)3となる。図4(a)における分割線の配置は図3(a)のそれと同様である。従って、分割用溝(縦)3が断続的な溝であり、溝が存在しない部分(溝未形成部)により、溝中における導体ペーストの滲みが成長しても、隣接する回路素子同士の導通(短絡)があり得ないことがわかる。つまり隣接する回路素子同士の導通経路である分割用溝に溝未形成部が存在するため、分割用溝中におけるペーストの滲みに起因する、隣接する回路素子同士の導通(短絡)を防止できることとなる。それによって前記短絡発生頻度を飛躍的に抑えることができる。
この第2の製造法の変形例の概要を図5に示した。ここに示した電子部品は、いわゆる二連チップ抵抗器である。図5からわかるように、1つの二連チップ抵抗器内に含まれる隣接した回路素子である抵抗素子間は、スルーホール7により分割用溝(縦)3が分断されている。また分割用溝(横)2を介して隣接する抵抗素子間には、溝未形成部が存在する。従って、この形態においても、分割用溝中におけるペーストの滲みに起因する隣接する回路素子同士の導通(短絡)を防止できることとなる。それによって前記短絡発生頻度を飛躍的に抑えることができる。
更に、図1に第2の製造法の変形例であって、本発明の実施の形態に係る電子部品の製造法の変形例の概要を示した。図1における電子部品は、いわゆる四連チップ抵抗器である。またこの四連チップ抵抗器は、いわゆるスルーホール印刷により厚膜導体1をスルーホール7周縁に形成したものである。スルーホール印刷とは、基板6の表裏面にそれぞれ厚膜導体1をスクリーン印刷する際に、スルーホール7周縁に厚膜導体1を配すると同時に、印刷面とは逆の基板6面側からの吸気により、スルーホール7内壁面に導体ペーストを付着・固定させ、スルーホール7内壁面を介して表裏の厚膜導体1同士を導通させる技術である。ここでも隣接する各々の抵抗素子間には、溝未形成部が存在する。従って、この形態においても、上記同様、分割用溝中におけるペーストの滲みに起因する隣接する回路素子同士の導通(短絡)を完全に防止できることとなる。それによって前記短絡発生頻度を飛躍的に抑えることができる。
また第1の製造法が従来及び第2の製造法に比して優れている点は、基板6の分割工程時に発生する厚膜導体1の剥離現象を抑制できることである。つまり、滲みのみにより溝中に存在する厚膜導体1は、基板6の溝中壁面に薄く存在しているため、溝部を含む分割線に沿った基板6分割工程の際に、当該滲みのみにより溝中に存在する厚膜導体1は破壊され、その際に基板6面との剥離を起こしやすい。当該剥離は、滲みのみによらない厚膜導体1まで伝搬する場合がある。そのため、第1の製造法により滲みのみによる溝中の厚膜導体1の存在を皆無にすることは、当該剥離を皆無にすることであり、その点で優れている。
これら第1の製造法、第2の製造法の双方、ならびに本発明の実施の形態に係る電子部品の製造法において、ペースト状の導体が跨る分割線(スルーホール部及び溝未形成部を含む)の総長さをAとし、当該分割線における溝部とスルーホール部の総長さの和をBとした場合、比B/Aが概ね0.5以上であることが好ましい。通常基板6を個々の電子部品に分割する際には、溝部を開くように応力を基板6に付与する。そのとき当該溝部が起点となり基板6の破断が進行する。その際前記起点が多く存在すれば、それだけ破断面の形状のばらつきが小さくなることは当業者には理解できるだろう。そのような点を考慮すると、上記比B/Aは概ね0.5以上であることが好ましい。
また、特に電子部品の外形寸法が小さくなると、前記破断面形状のばらつきが直接的に電子部品の外形寸法のばらつきとなる。そのようなことから、チップ形電子部品の外形寸法を表示・表現する方式でいう、当業者であれば理解可能な、いわゆる1608タイプ(電子部品の外形寸法が1.6mm×0.8mm、いわゆる多連部品やネットワーク部品にあっては、その中の1素子が1608タイプ相当)以下の外形寸法では、比B/Aは概ね0.75以上であることが更に好ましい。
図6は、図1〜図5における分割用溝(縦)3と厚膜導体1との位置関係の要部を示す図である。縦横に交差する分割線を有する電子部品用基板6面に対し、当該分割線の一部に跨ってペースト状の導体を配する過程、及び当該基板を1又は2以上の回路素子を有する個々の電子部品に当該分割線に沿って分割する過程を経る電子部品の製造法において、上記分割線は溝部及び溝未形成部からなり、前記導体の輪郭と分割線との交点の一方が溝未形成部であり、当該交点の他方が溝部であり、当該溝部と分割線に沿って隣接する回路素子導体との間に溝未形成部を有するよう前記ペースト状の導体を配する電子部品の製造法である。
ここでは、一方の分割用溝(縦)3の端部が厚膜導体1により覆われている。また他方の分割用溝(縦)3の端部が厚膜導体1から露出しているが、当該厚膜導体1が構成する回路素子と隣り合う回路素子を構成する厚膜導体1との間には溝未形成部が存在している。このような形態は、本発明の第1の製造法及び第2の製造法によって得られるそれぞれの分割用溝(縦)3と厚膜導体1との位置関係を有している。従って図6の形態にあっては、前述した本発明の第1の製造法及び第2の製造法によって得られるそれぞれの効果を有することとなり、分割用溝中におけるペーストの滲みに起因する隣接する回路素子同士の導通を防止することができる。
また本発明の実施の形態に係る電子部品の製造法において、ペースト状の導体が跨る分割線の総長さをAとし、当該分割線における溝部とスルーホール部の総長さの和をBとした場合、比B/Aが0.5以上であることが好ましく、電子部品外形寸法が上述したように小さい場合には、比B/Aが0.75以上であることが好ましいことは言うまでもない。
(a)は本発明にかかる電子部品用基板の上面概要図、(b)は本発明にかかる電子部品(4連チップ抵抗器)の製造過程における、厚膜導体及び抵抗体を本発明にかかる基板面上に配した状態を示す上面概要図を示している。 (a)は本発明にかかる電子部品用基板の上面概要図、(b)は本発明にかかる電子部品(4連チップ抵抗器)の製造過程における、厚膜導体及び抵抗体を本発明にかかる基板面上に配した状態を示す上面概要図を示している。 (a)は本発明にかかる電子部品用基板の上面概要図、(b)は本発明にかかる電子部品の製造過程における、厚膜導体及び抵抗体を本発明にかかる基板面上に配した状態を示す上面概要図を示している。 (a)は本発明にかかる電子部品用基板の上面概要図、(b)は本発明にかかる電子部品の製造過程における、厚膜導体及び抵抗体を本発明にかかる基板面上に配した状態を示す上面概要図を示している。 (a)は本発明にかかる電子部品用基板の上面概要図、(b)は本発明にかかる電子部品(2連チップ抵抗器)の製造過程における、厚膜導体及び抵抗体を本発明にかかる基板面上に配した状態を示す上面概要図を示している。 本発明にかかる分割用溝と厚膜導体との位置関係の要部を示す図である。 (a)は従来技術における電子部品用基板に厚膜導体を配した際の滲みが発生した状態を示す図であり、(b)(c)は従来の電子部品の製造過程における、厚膜導体及び抵抗体を本発明にかかる基板面上に配した状態を示す上面概要図を示している。
符号の説明
1 厚膜導体
2 分割用溝(横)
3 分割用溝(縦)
5 抵抗体
6 基板
7 スルーホール
21 厚膜導体
22 分割用溝(横)
23 分割用溝(縦)
24 滲み
25 抵抗体
26 プローブ電極

Claims (5)

  1. 縦横に交差する分割線を有する電子部品用基板面に対し、当該分割線の一部に跨ってペースト状の導体を配する過程、及び当該基板を1又は2以上の回路素子を有する個々の電子部品に当該分割線に沿って分割する過程を経る電子部品の製造法において、上記分割線は溝部及び溝未形成部からなり、当該分割前に隣接する回路素子を構成する前記導体間に当該溝未形成部を有するよう当該導体を配することを特徴とする電子部品の製造法。
  2. 縦横に交差する分割線を有する電子部品用基板面に対し、当該分割線の一部に跨ってペースト状の導体を配する過程、及び当該基板を1又は2以上の回路素子を有する個々の電子部品に当該分割線に沿って分割する過程を経る電子部品の製造法において、上記分割線は溝部及び溝未形成部からなり、前記導体の輪郭と分割線との交点における分割線を溝未形成部とすることを特徴とする電子部品の製造法。
  3. 縦横に交差する分割線を有する電子部品用基板面に対し、当該分割線の一部に跨ってペースト状の導体を配する過程、及び当該基板を1又は2以上の回路素子を有する個々の電子部品に当該分割線に沿って分割する過程を経る電子部品の製造法において、上記分割線は溝部及び溝未形成部からなり、前記導体の輪郭と分割線との交点の一方が溝未形成部であり、当該交点の他方が溝部であり、当該溝部と分割線に沿って隣接する回路素子導体との間に溝未形成部を有するよう前記ペースト状の導体を配することを特徴とする電子部品の製造法。
  4. 電子部品用基板が、ペースト状の導体が跨る分割線上にスルーホールを有することを特徴とする請求項1〜3のいずれかに記載の電子部品の製造法。
  5. ペースト状の導体が跨る分割線の総長さをAとし、当該分割線における溝部とスルーホール部の総長さの和をBとした場合、比B/Aが0.5以上であることを特徴とする請求項1〜4のいずれかに記載の電子部品の製造法。
JP2007072705A 2007-03-20 2007-03-20 電子部品用基板および電子部品の製造法 Pending JP2007173867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007072705A JP2007173867A (ja) 2007-03-20 2007-03-20 電子部品用基板および電子部品の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007072705A JP2007173867A (ja) 2007-03-20 2007-03-20 電子部品用基板および電子部品の製造法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001160540A Division JP2002353012A (ja) 2001-05-29 2001-05-29 電子部品の製造法

Publications (1)

Publication Number Publication Date
JP2007173867A true JP2007173867A (ja) 2007-07-05

Family

ID=38299910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007072705A Pending JP2007173867A (ja) 2007-03-20 2007-03-20 電子部品用基板および電子部品の製造法

Country Status (1)

Country Link
JP (1) JP2007173867A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124973U (ja) * 1982-02-17 1983-08-25 アルプス電気株式会社 回路基板
JPS6355457U (ja) * 1986-09-25 1988-04-13
JPH01179389A (ja) * 1987-12-30 1989-07-17 Taiyo Yuden Co Ltd 回路配線基板の製造方法
JPH05206592A (ja) * 1992-01-27 1993-08-13 Matsushita Electric Works Ltd セラミック基板およびセラミック配線板の製造方法
JPH0572159U (ja) * 1992-03-04 1993-09-28 日本ケミコン株式会社 誤印刷防止可能な回路基板
JPH0676269B2 (ja) * 1990-02-28 1994-09-28 太陽誘電株式会社 セラミック基板のレーザースクライブ方法
JPH09139555A (ja) * 1995-11-15 1997-05-27 Hokuriku Electric Ind Co Ltd セラミック基板とその製造装置
JPH09181557A (ja) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd 電子部品
JPH11111502A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 電子部品用セラミック基板
JP2001345522A (ja) * 2000-05-31 2001-12-14 Kyocera Corp 回路基板の製造方法とその回路基板
JP2002171035A (ja) * 2000-11-30 2002-06-14 Kyocera Corp 大型回路基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124973U (ja) * 1982-02-17 1983-08-25 アルプス電気株式会社 回路基板
JPS6355457U (ja) * 1986-09-25 1988-04-13
JPH01179389A (ja) * 1987-12-30 1989-07-17 Taiyo Yuden Co Ltd 回路配線基板の製造方法
JPH0676269B2 (ja) * 1990-02-28 1994-09-28 太陽誘電株式会社 セラミック基板のレーザースクライブ方法
JPH05206592A (ja) * 1992-01-27 1993-08-13 Matsushita Electric Works Ltd セラミック基板およびセラミック配線板の製造方法
JPH0572159U (ja) * 1992-03-04 1993-09-28 日本ケミコン株式会社 誤印刷防止可能な回路基板
JPH09139555A (ja) * 1995-11-15 1997-05-27 Hokuriku Electric Ind Co Ltd セラミック基板とその製造装置
JPH09181557A (ja) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd 電子部品
JPH11111502A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 電子部品用セラミック基板
JP2001345522A (ja) * 2000-05-31 2001-12-14 Kyocera Corp 回路基板の製造方法とその回路基板
JP2002171035A (ja) * 2000-11-30 2002-06-14 Kyocera Corp 大型回路基板

Similar Documents

Publication Publication Date Title
US10373744B2 (en) Resistor and method for manufacturing same
US7326999B2 (en) Chip resistor and method for manufacturing same
US7907046B2 (en) Chip resistor and method for producing the same
WO2013137338A1 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2002270409A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
CN107408432A (zh) 芯片电阻器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2007173867A (ja) 電子部品用基板および電子部品の製造法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4875327B2 (ja) チップ抵抗器の製造方法
JP2002353012A (ja) 電子部品の製造法
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2014204094A (ja) 抵抗器および抵抗器の製造方法
JP2000357604A (ja) 集合基板
TWM644980U (zh) 金屬板電阻器基板及其成品
JP2000188204A (ja) 抵抗器およびその製造方法
JP2022114984A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP6364606B2 (ja) チップ抵抗器の製造方法
JP2013098358A (ja) チップ抵抗器の製造方法
JP4813862B2 (ja) チップ型抵抗器
WO2016031441A1 (ja) 基板内層用チップ部品および部品内蔵型回路基板
JPH11204303A (ja) 抵抗器およびその製造方法
JPH056812A (ja) 端子電極の形成方法
JP2000306701A (ja) 多連チップ抵抗器およびその製造方法
JP2005303105A (ja) チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622