JPH05206592A - セラミック基板およびセラミック配線板の製造方法 - Google Patents

セラミック基板およびセラミック配線板の製造方法

Info

Publication number
JPH05206592A
JPH05206592A JP1243792A JP1243792A JPH05206592A JP H05206592 A JPH05206592 A JP H05206592A JP 1243792 A JP1243792 A JP 1243792A JP 1243792 A JP1243792 A JP 1243792A JP H05206592 A JPH05206592 A JP H05206592A
Authority
JP
Japan
Prior art keywords
groove
ceramic substrate
metal film
ceramic
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1243792A
Other languages
English (en)
Inventor
Hiromasa Hattori
浩昌 服部
Noboru Yamaguchi
昇 山口
Izuru Yoshizawa
出 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1243792A priority Critical patent/JPH05206592A/ja
Publication of JPH05206592A publication Critical patent/JPH05206592A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 分断用の溝の内に残存する金属膜による回路
短絡を起こさずに多数個のセラミック配線板の同時製造
が出来るようにする。 【構成】 基板分断ラインに沿って溝2が表面に形成さ
れているセラミック基板において、前記溝には局所的に
不連続箇所6が設けられていることを特徴とするセラミ
ック基板1。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、セラミック基板と、
このセラミック基板を用いたセラミック配線板の製造方
法に関する。
【0002】
【従来の技術】最近、配線板の絶縁基板にセラミック基
板が使われるようになってきている。セラミック配線板
を作る場合、1枚の大きなセラミック基板を使って一度
に多数個分の配線板(チップ)を作製する、いわゆる多
数個取りが行われている。セラミック基板の表面に金属
膜を形成しパターンニングして多数個分の導電回路を形
成して(必要に応じて部品など搭載して)から、セラミ
ック基板を分断して一挙に多数個の配線板を得るのであ
る。
【0003】そして、分断して切り離す際の作業性やコ
ストを考慮して、セラミック基板の表面には、基板分断
ラインに沿ってV溝が予め入れられている。通常、V溝
は、縦横に平行走る直線でけががれており、V溝で区画
された各領域がセラミック配線板ひとつ分である。しか
しながら、上記のセラミック基板を用いる場合、以下の
ような問題がある。
【0004】配線板の製造にあたっては、図4にみるよ
うに、セラミック基板1のV溝2形成面にめっき法など
で金属膜を形成し、不要部分をエッチングなどで除去し
パターンニングして、導電回路3を形成するのである
が、V溝2の内の金属膜4がエッチングされず残存して
しまう。加えて、図5にみるように、部品実装等のはん
だリフロー時には、はんだ5が金属膜4の上にのってし
まう。これら金属膜4やはんだ5は、導電回路3の短絡
という問題を引き起こす。近年は、配線板自体の小型化
などの要請から、V溝2と導体回路3が近接しており、
導体回路3の短絡が起こり易い。
【0005】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、分断用の溝の内に残存する金属膜による回路短
絡を起こさずに多数個のセラミック配線板の同時製造を
可能とすることを課題とする。
【0006】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかるセラミック基板は、基板分断ライ
ンに沿って溝が表面に形成されているセラミック基板の
前記溝には局所的に不連続箇所を設けるようにしてい
る。分断用の溝の不連続は、例えば、溝の途中に貫通孔
が開いていて溝が途切れたり、溝の途中に0.3mm以下
の長さの溝未形成域があって溝が途切れることで簡単に
実現できる。貫通孔と溝未形成域の両方が一つのセラミ
ック基板で併用されていてもよい。貫通孔の形は特に限
定されない。丸孔や角孔など様々な形のものがある。溝
未形成域の長さを0.3mm以下とするのは、余り長くな
ると溝の分断機能が損なわれるからである。
【0007】溝は、普通、基板分断ラインに沿って縦横
に平行走る直線でけががれており、V溝で区画された各
領域がセラミック配線板ひとつ分である。分断用の溝の
形は、通常、V字形であるが、これに限らない。分断用
の溝の不連続箇所を設ける位置は、導体回路と溝が近接
していて回路の短絡が発生し易い位置がよく、回路パタ
ーン等に応じて適宜に選ばれる。
【0008】分断用の溝の不連続箇所は、レーザー加工
や金型加工で溝形成と同じ工程で形成できる。金属膜を
設ける直前にレーザ加工で溝と貫通孔を形成したり、セ
ラミック基板となる前段階のグリーンシートに金型で型
付けして溝や貫通孔を同時形成したりできるのである。
この発明におけるセラミック基板の種類としては、アル
ミナ基板、窒化アルミニウム基板、ジルコニア基板、酸
化ケイ素基板、マグネシア基板、窒化ケイ素基板などが
例示される。
【0009】この発明のセラミック基板を用いて配線板
を作る場合は、セラミック基板の分断用の溝形成面に金
属膜を形成しパターンニングした後、前記溝に沿ってセ
ラミック基板を分断するようにする。金属膜の形成に
は、通常のめっき法やスパッタリング蒸着法が用いられ
る。金属膜の種類は、銅膜を始め様々な種類のものがあ
る。パターンニングも、通常の配線板の製造で使われて
いるエッチング加工法を用いることができる。
【0010】パターンニングの後は(必要に応じてはん
だリフロー、部品実装などしてから)、分断用の溝に沿
って個々の配線板(チップ)に分割し、多数個のセラミ
ック配線板を同時に完成するようにすることも従来と変
わらない。
【0011】
【作用】この発明のセラミック基板の場合、分断用の溝
が設けられているためセラミック基板の分断が簡単で多
数のセラミック配線板の同時形成に適している。配線板
の製造過程で分断用の溝の内に金属膜やはんだが残存し
た場合でも、回路の短絡が起こらない。図1,2にみる
ように、金属膜4およびはんだ5は、図1,2にみるよ
うに、丸や四角の貫通孔6の所で切れたり、図3にみる
ように、溝未形成域7の所で切れていて、回路3同士が
電気的に繋がることが阻止されるからである。
【0012】すなわち、貫通孔6のある位置には金属膜
が始めから付かないから、金属膜4やはんだ5は貫通孔
6の位置で必ず絶たれるのである。また、溝未形成域7
は金属膜が付くけれどセラミック基板1表面と面一であ
るためパターンニングの際に必ず溝未形成域7の上の金
属膜は除去されるため、金属膜4やはんだ5が溝未形成
域7の位置で必ず絶たれる。回路の短絡が起こり易そう
な位置に溝の不連続箇所を設けておくことで回路の短絡
を起こさずに多数の配線板を同時に作ることが出来るの
である。
【0013】それに、貫通孔6や溝未形成域7の形成
は、溝形成工程で同時に簡単に作り込めるから、この発
明のセラミック基板自体の製造は簡単である。
【0014】
【実施例】以下、この発明の実施例を説明する。勿論、
この発明は、下記の実施例に限らないことは言うまでも
ない。 −実施例1− セラミック基板として、分断用のV溝および(導体回路
用)スルホールが設けられているとともに前記V溝が導
体回路の端子に近接した箇所が円形の貫通孔で不連続と
なっているアルミナ基板(縦・横10cm, 厚み0.5m
m)を用いた。V溝、スルホール、貫通孔はいずれもレ
ーザ加工で形成されている。
【0015】アルミナ基板の表面を熱リン酸で粗面化し
た後、無電解銅めっき法により銅を10μm析出させ金
属膜を形成した。この銅膜を通常の方法に従ってパター
ンニングし導体回路を形成した。V溝内には銅膜が残存
していたが、貫通孔で残存した銅膜が切れており、回路
の短絡は起きなかった。さらに、はんだリフローを行っ
たが、やはり回路の短絡は起きなかった。最終的にV溝
に沿ってアルミナ基板を分断し複数の配線板を得たが、
分断の際に貫通孔が支障となることは無かった。
【0016】−実施例2− 粗面化を熱リン酸ではなく熱水酸化ナトリウムで行うよ
うにした他は実施例1と同様にして配線板を得たが、実
施例1の場合と同様の結果であった。 −実施例3− V溝、スルホールおよび貫通孔が金型加工で形成されて
おり、貫通孔の形が角形である他は、実施例1と同様に
して配線板を得た。実施例1の場合と同様、回路の短絡
などの問題は起こらなかった。金型加工の方がレーザ加
工の場合よりも生産性やコスト面で有利である。
【0017】−実施例4− V溝、スルホールが金型加工で形成されているととも
に、貫通孔を設ける代わりに、その位置に0.3mmのV
溝未形成とするようにした他は実施例1と同様にして配
線板を得た。実施例1の場合と同様、回路の短絡の問題
は起こらなかったし、V溝の未形成域があっても0.3
mm以下であるため基板分断も何ら問題なく行えた。
【0018】
【発明の効果】以上に述べたように、この発明のセラミ
ック基板およびこれを用いるセラミック配線板の製造方
法の場合、分断用の溝が設けられているためセラミック
基板の分断が簡単で多数のセラミック配線板の同時形成
に適しており、配線板の製造過程で分断用の溝の内に金
属膜やはんだが残存した場合でも、溝の不連続箇所では
断線しているため、回路同士の短絡は起こらず、しか
も、不連続箇所の形成も簡単でセラミック基板自体の製
造は容易であり、したがって、この発明は非常に有用で
あると言える。
【図面の簡単な説明】
【図1】この発明のセラミック基板の一例を用いた配線
板の製造過程におけるはんだリフロー後の状態をあらわ
す斜視図である。
【図2】この発明のセラミック基板の他の例を用いた配
線板の製造過程におけるはんだリフロー後の状態をあら
わす斜視図である。
【図3】この発明のセラミック基板の別の例を用いた配
線板の製造過程におけるはんだリフロー後の状態をあら
わす斜視図である。
【図4】従来のセラミック基板を用いた配線板の製造過
程における金属膜パターンニング後の状態をあらわす斜
視図である。
【図5】従来のセラミック基板を用いた配線板の製造過
程におけるはんだリフロー後の状態をあらわす斜視図で
ある。
【符号の説明】
1 セラミック基板 2 V溝 3 導電回路 4 金属膜 5 はんだ 6 貫通孔 7 V溝未形成域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年3月13日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項3
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】最近、配線板の絶縁基板にセラミック基
板が使われるようになってきている。セラミック配線板
を作る場合、1枚の大きなセラミック基板を使って一度
に多数個分の配線板(チップ)を作製する、いわゆる多
数個取りが行われている。セラミック基板の表面に金属
膜を形成しパターンニングして多数個分の導体回路を形
成して(必要に応じて部品など搭載して)から、セラミ
ック基板を分断して一挙に多数個の配線板を得るのであ
る。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】そして、分断して切り離す際の作業性やコ
ストを考慮して、セラミック基板の表面には、基板分断
ラインに沿ってV溝が予め入れられている。通常、V溝
は、縦横に平行走る直線でけがれており、V溝で区
画された各領域がセラミック配線板ひとつ分である。し
かしながら、上記のセラミック基板を用いる場合、以下
のような問題がある。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】配線板の製造にあたっては、図4にみるよ
うに、セラミック基板1のV溝2形成面にめっき法など
で金属膜を形成し、不要部分をエッチングなどで除去し
パターンニングして、導体回路3を形成するのである
が、V溝2の内の金属膜4がエッチングされず残存して
しまう。加えて、図5にみるように、部品実装等のはん
だリフロー時には、はんだ5が金属膜4の上にのってし
まう。これら金属膜4やはんだ5は、導体回路3の短絡
という問題を引き起こす。近年は、配線板自体の小型化
などの要請から、V溝2と導体回路3が近接しており、
導体回路3の短絡が起こり易い。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかるセラミック基板は、基板分断ライ
ンに沿って溝が表面に形成されているセラミック基板の
前記溝には局所的に不連続箇所を設けるようにしてい
る。分断用の溝の不連続は、例えば、溝の途中に貫通孔
が開いていて溝が途切れたり、溝の途中にセラミック基
板の板厚み以下、例えば、0.3mm以下の長さの溝未
形成域があって溝が途切れることで簡単に実現できる。
貫通孔と溝未形成域の両方が一つのセラミック基板で併
用されていてもよい。貫通孔の形は特に限定されない。
丸孔や角孔など様々な形のものがある。溝未形成域の長
さをセラミック基板の板厚み以下とするのは、余り長く
なると溝の分断機能が損なわれるからである。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】溝は、普通、基板分断ラインに沿って縦横
に平行走る直線でけががれており、V溝で区画された
各領域がセラミック配線板ひとつ分である。分断用の溝
の形は、通常、V字形であるが、これに限らない。分断
用の溝の不連続箇所を設ける位置は、導体回路と溝が近
接していて回路の短絡が発生し易い位置がよく、回路パ
ターン等に応じて適宜に選ばれる。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0011
【補正方法】変更
【補正内容】
【0011】
【作用】この発明のセラミック基板の場合、分断用の溝
が設けられているためセラミック基板の分断が簡単で多
数のセラミック配線板の同時形成に適している。配線板
の製造過程で分断用の溝の内に金属膜やはんだが残存し
た場合でも、回路の短絡が起こらない。図1,2にみる
ように、金属膜4およびはんだ5は、丸や四角の貫通孔
6の所で切れたり、図3にみるように、溝未形成域7の
所で切れていて、導体回路3同士が電気的に繋がること
が阻止されるからである。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】−実施例4− V溝、スルホールが金型加工で形成されているととも
に、貫通孔を設ける代わりに、その位置に0.3mmの
V溝未形成とするようにした他は実施例1と同様にして
配線板を得た。実施例1の場合と同様、回路の短絡の問
題は起こらなかったし、V溝の未形成域があってもセラ
ミック基板の板厚み以下であるため基板分断も何ら問題
なく行えた。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】この発明のセラミック基板の一例を用いた配線
板の製造過程におけるはんだリフロー後の状態をあらわ
す斜視図である。
【図2】この発明のセラミック基板の他の例を用いた配
線板の製造過程におけるはんだリフロー後の状態をあら
わす斜視図である。
【図3】この発明のセラミック基板の別の例を用いた配
線板の製造過程におけるはんだリフロー後の状態をあら
わす斜視図である。
【図4】従来のセラミック基板を用いた配線板の製造過
程における金属膜パターンニング後の状態をあらわす斜
視図である。
【図5】従来のセラミック基板を用いた配線板の製造過
程におけるはんだリフロー後の状態をあらわす斜視図で
ある。
【符号の説明】 1 セラミック基板 2 V溝 3 導体回路 4 金属膜 5 はんだ 6 貫通孔 7 V溝未形成域

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板分断ラインに沿って溝が表面に形成
    されているセラミック基板において、前記溝には局所的
    に不連続箇所が設けられていることを特徴とするセラミ
    ック基板。
  2. 【請求項2】 溝の途中に貫通孔が開いていて溝が途切
    れて不連続となっている請求項1記載のセラミック基
    板。
  3. 【請求項3】 溝の途中に0.3mm以下の長さの溝未形
    成域があって溝が途切れて不連続となっている請求項1
    または2記載のセラミック基板。
  4. 【請求項4】 請求項1から3までのいずれかに記載の
    セラミック基板の分断用の溝形成面に金属膜を形成しパ
    ターンニングした後で前記溝に沿ってセラミック基板を
    分断するようにするセラミック配線板の製造方法。
JP1243792A 1992-01-27 1992-01-27 セラミック基板およびセラミック配線板の製造方法 Pending JPH05206592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1243792A JPH05206592A (ja) 1992-01-27 1992-01-27 セラミック基板およびセラミック配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1243792A JPH05206592A (ja) 1992-01-27 1992-01-27 セラミック基板およびセラミック配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH05206592A true JPH05206592A (ja) 1993-08-13

Family

ID=11805278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1243792A Pending JPH05206592A (ja) 1992-01-27 1992-01-27 セラミック基板およびセラミック配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH05206592A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173867A (ja) * 2007-03-20 2007-07-05 Koa Corp 電子部品用基板および電子部品の製造法
JP2012081647A (ja) * 2010-10-12 2012-04-26 Ngk Spark Plug Co Ltd グリーンシートの溝加工装置および多数個取り配線基板の製造方法
CN112996233A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 电路板及切割方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173867A (ja) * 2007-03-20 2007-07-05 Koa Corp 電子部品用基板および電子部品の製造法
JP2012081647A (ja) * 2010-10-12 2012-04-26 Ngk Spark Plug Co Ltd グリーンシートの溝加工装置および多数個取り配線基板の製造方法
CN112996233A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 电路板及切割方法

Similar Documents

Publication Publication Date Title
JPH05206592A (ja) セラミック基板およびセラミック配線板の製造方法
US6263565B1 (en) Method of manufacturing a substrate having electrode arcs for connecting to surface-mounted electronic parts and substrate manufactured by same
JPH0352291A (ja) 半円スルーホールを有するプリント基板の製造方法
JPH08204312A (ja) チップオンボード基板の製造方法
JP3115706B2 (ja) 目白配置配線基板の製造方法
JPH08274518A (ja) 誘電体共振手段の製造方法
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JPH05145214A (ja) 回路基板装置の製造方法
JPS61264783A (ja) プリント配線板とその製造方法
JP2003017852A (ja) リジッドフレックスプリント配線板及びその製造方法
JPH0723971Y2 (ja) 立体成形基板
KR20040058416A (ko) 인쇄 회로 기판의 동 도금 방법
JPS60149195A (ja) プリント配線基板の製造方法
JP2000208671A (ja) セラミック基板及びこれを用いた半導体装置並びにこれらの製造方法
JPH1051094A (ja) プリント配線板及びその製造方法
JPH07122831A (ja) 回路基板及びその製造方法
JPH0731556Y2 (ja) 伸縮可能な可撓性印刷配線板
JP3116404B2 (ja) プリント配線板の製造方法
JP3058999B2 (ja) 目白配置配線基板
JP4051751B2 (ja) 電子部品の端子の製造方法
JPH07106753A (ja) 印刷配線板の製造方法
JPS62171194A (ja) マトリクス配線板
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
JPH1154870A (ja) 配線基板及びその製造方法
JPH07290438A (ja) セラミック基板の製造方法