JPH0723971Y2 - 立体成形基板 - Google Patents

立体成形基板

Info

Publication number
JPH0723971Y2
JPH0723971Y2 JP6245491U JP6245491U JPH0723971Y2 JP H0723971 Y2 JPH0723971 Y2 JP H0723971Y2 JP 6245491 U JP6245491 U JP 6245491U JP 6245491 U JP6245491 U JP 6245491U JP H0723971 Y2 JPH0723971 Y2 JP H0723971Y2
Authority
JP
Japan
Prior art keywords
protrusion
circuit pattern
substrate
dimensional molded
molded substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6245491U
Other languages
English (en)
Other versions
JPH058968U (ja
Inventor
辰一 森野
宏 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP6245491U priority Critical patent/JPH0723971Y2/ja
Publication of JPH058968U publication Critical patent/JPH058968U/ja
Application granted granted Critical
Publication of JPH0723971Y2 publication Critical patent/JPH0723971Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は,電子機器内部に装着さ
れる回路基板に関し,詳しくは,立体的に形成された立
体成形基板に関するものである。
【0002】
【従来の技術】従来,平板状の絶縁基板表面に,銅メッ
キ,銅圧延板等により回路パターンが形成されたプリン
ト配線基板が知られている。
【0003】一方,射出成形等により成形された基板
に,回路パターンを形成した立体成形基板が知られてい
る。この種の立体成形基板は,図4(a),(b),
(c)及び(d)に示される成形方法で作製されてい
る。図4(a)で示すように,射出成形により立体的に
基板51を形成し,図4(b)で示すように,エッチン
グ処理,触媒処理,及び無電解銅鍍金を全面に施し,図
4(c)に示すように回路パターンに従ってマスキン
グ,及びイメージングを行い,図4(d)で示すように
電気鍍金,レジスト剥離,銅エッチング等を施して完成
される。
【0004】
【考案が解決しようとする課題】しかしながら,前述の
配線基板において,形成された回路の一部を遮断するに
は,直接回路パターンを形成する導体の一部を切除した
り,スイッチ部品を組み込まなければならなかった。一
方,従来のプリント配線基板によって回路を接続するに
は,ジャンパー線等の導線材で半田付けしなければなら
なかった。したがって,従来のプリント配線基板は,装
置内に実装,組み立て後に遮断したり,繋ぐことは困難
で,工数がかかり,経済的であるといえるものではなか
った。そこで,本考案の技術的課題は,装置内に実装し
た場合においても,回路の遮断及び接続等の回路パター
ンの変更が容易にできる立体成形基板を提供することに
ある。
【0005】
【課題を解決するための手段】本考案によれば,一面か
ら突出した突起部を有する基板と,前記基板の前記一面
に対向する反対面に形成された導電性の回路パターンと
を含み,前記反対面には前記突起部に対応した位置に前
記一面を越える窪んだ窪みを設け,前記回路パターンは
前記窪みを通って延びており,前記窪みは前記回路パタ
ーンを横切っており,前記突起部は前記回路パターンの
うち当該窪みに対応した部分とともに取り除き可能に構
成されていることを特徴とする立体成形基板が得られ
る。本考案によれば,前記突起部の外表面には導電膜を
形成してあることを特徴とする立体成形基板が得られ
る。
【0006】
【作用】本考案においては,立体成形基板上で導電性を
有する突起部を回路内に設けているので,基板製作後及
び装置内装着後,この突起部を折り取ることにより,回
路が遮断され,また,この突起部を接続穴に差し込むこ
とにより回路を繋ぐことが可能となる。
【0007】
【実施例】次に本考案の一実施例を図面を参照して説明
する。図1は本考案の実施例に係る立体成形基板の一部
を示す斜視図である。図1に示すように,絶縁基板1の
一面(図では裏面)に導電性の回路パターン11a,1
1b,11c及び12a,12b,12cが夫々形成さ
れている。この回路パターン11a,11b,11cを
横断して,基板1の一面に対向する反対面(図では表
面)側に突出して突起部3a,3b,3cが設けられて
いる。一方,この突起部3a,3b,3c表面を覆うよ
うに,導体膜2a,2b,2cが夫々設けられている。
この突起部には折り取れるように切り込み7が形成され
ている。切り込み7より基板1側の導電性膜2d,2
e,2f及び2d´,2e´,2f´は,円弧状で突起
部を介して互いに対向するように形成されている。ま
た,絶縁基板1には,一面に形成された回路パターン1
2a,12b,12cを遮断するように,表裏面を貫通
して接続穴4a,4b,4cが形成されている。この接
続穴4a,4b,4cはこの穴の内側壁面から,反対面
の縁面を覆うように,円弧状の導体膜2i,2i´が対
向して設けられている。
【0008】図2(a),(b)及び(c)は図1の立
体成形基板10の回路パターンの変更操作を示す断面図
である。図2(a)において,立体成形基板10には,
一面側に突起部3が形成され,また,接続穴4が形成さ
れている。この突起部3は,一面側が他面よりもさらに
深く窪んだ窪み3dが形成されている。この窪み3dに
沿って導体膜2gが形成されており,この導体膜2gは
一面に形成された回路パターン11の一部をなしてい
る。また,接続穴4は,一面の回路パターン12に連続
した導体膜2i,2i´を有し,この導体膜2i,2i
´はそれぞれ穴壁面に沿って他面側まで縁を覆うように
対向形成され,互いに接点を有しない。この状態から突
起部3を折り取ると図2(b)で示される状態となる。
図2(b)において,突起部3が折り取られた基板1
は,穴5が形成されている。この穴5の内壁面に沿っ
て,導電膜2hと穴の周囲の導電膜2d,2d´が残っ
た状態となっている。導体膜2h,2h´は穴の内壁面
を円弧状に略半分づつ互いに対向して覆う形状となり,
接点を有しない。図2(b)の状態から,この穴5の下
面から及び接続穴4の下面から折り取った突起部の頂部
を挿入すると図2(c)の状態となる。図2(c)にお
いて,穴5に挿入された突起部6により,導体膜2fが
突起部6の表面に形成された導体膜2aを介して接続さ
れた状態となる。一方,穴4も同様に,突起部6表面に
形成された導体膜2aにより,導体膜2i,2i同士が
接続された状態となる。
【0009】図3は,図1で示した立体成形基板の回路
パターンが変更された状態を示している。図3におい
て,突起部3a,3b,3cが折り取られ,導体パター
ン11a,11bが遮断され,また,導体パターン11
cは,折り取った突起部6を挿入することで,図2
(c)で示したものと同様に接続された状態となってい
る。回路パターン12aを遮断した接続穴4は,折り取
った突起部6を挿入することで,接続された状態とな
る。以上,述べたように,本考案の実施例による立体成
形基板は,突起部を折り取ることにより,形成された穴
もしくは予め形成された接続穴に突起部を挿入すること
で,接続が可能になる。
【0010】
【考案の効果】以上説明したように,本考案によれば,
回路内に導電性の突起部及び接続穴を形成することによ
り突起部を折り取ったり,この接続穴へ差し込んだりし
て,回路パターンの変更が容易にできる立体成形基板を
提供することができる。
【図面の簡単な説明】
【図1】本考案の立体成形基板の一例を示す断面図であ
る。
【図2】図1の立体成形基板の使用方法を順に示す断面
図である。
【図3】図1及び図2の立体成形基板を用いた回路パタ
ーンの変更状態を示す斜視図である。
【図4】従来例に係る立体成形基板の製法を示す図であ
る。
【符号の説明】
1 基板 2a 導電膜 3 突起部 3a 突起部 3b 突起部 3c 突起部 3d 窪み 4 接続穴 5 突起部を折ることにより形成された穴 6 折り取った後の突起部 10 立体成形基板 11 回路パターン 12 回路パターン

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 一面から突出した突起部を有する基板
    と,前記基板の前記一面に対向する反対面に形成された
    導電性の回路パターンとを含み,前記反対面には前記突
    起部に対応した位置に前記一面を越える窪んだ窪みを設
    け,前記回路パターンは前記窪みを通って延びており,
    前記窪みは前記回路パターンを横切っており,前記突起
    部は前記回路パターンのうち当該窪みに対応した部分と
    ともに取り除き可能に構成されていることを特徴とする
    立体成形基板。
  2. 【請求項2】 請求項1の立体成形基板において,前記
    突起部の外表面には導電膜を形成してあることを特徴と
    する立体成形基板。
JP6245491U 1991-07-15 1991-07-15 立体成形基板 Expired - Fee Related JPH0723971Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6245491U JPH0723971Y2 (ja) 1991-07-15 1991-07-15 立体成形基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6245491U JPH0723971Y2 (ja) 1991-07-15 1991-07-15 立体成形基板

Publications (2)

Publication Number Publication Date
JPH058968U JPH058968U (ja) 1993-02-05
JPH0723971Y2 true JPH0723971Y2 (ja) 1995-05-31

Family

ID=13200669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6245491U Expired - Fee Related JPH0723971Y2 (ja) 1991-07-15 1991-07-15 立体成形基板

Country Status (1)

Country Link
JP (1) JPH0723971Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9300868U1 (de) * 1993-01-22 1994-05-26 Siemens Ag Einstückiges Isolierteil, insbesondere Spritzgießteil
JP2570541Y2 (ja) * 1993-06-24 1998-05-06 セーラー万年筆株式会社 脳波測定具

Also Published As

Publication number Publication date
JPH058968U (ja) 1993-02-05

Similar Documents

Publication Publication Date Title
US5914534A (en) Three-dimensional multi-layer molded electronic device and method for manufacturing same
JPH0723971Y2 (ja) 立体成形基板
JP2000077120A (ja) コネクタの端子構造
US5979048A (en) Method of manufacturing connectors
CA2387012A1 (en) Method of manufacturing printed wiring board
JPH11163416A (ja) 面実装型光電変換装置およびその製造方法
JP3126899B2 (ja) 回路基板用電気コネクタ
JP2002280700A (ja) 電子機器の端子構造
JPH1131890A (ja) 回路基板
JP3889485B2 (ja) 配線基板の製造方法
JPH06224531A (ja) 射出成形プリント基板配線構造
JP2559234Y2 (ja) モールドイン電子部品
JPH1093213A (ja) 回路基板、回路装置および装置
JPH0510391Y2 (ja)
JPH03257990A (ja) 混成集積回路基板の実装方法
JPH0639472Y2 (ja) プリント配線板
JP3036107B2 (ja) スイッチ付きプリント配線板
JP2000012995A (ja) 回路基板に対する端子部品の取付け装置
JP2756166B2 (ja) モールド成形回路基板とその製造方法
JPH0834342B2 (ja) 回路基板とその製造方法
JPH02271589A (ja) 回路一体型ジャンクションブロック
JPH0574525A (ja) フラツトケーブルの接続方法
JPH0440567U (ja)
JPH0722716A (ja) 射出成形プリント基板
JPH09186412A (ja) 部品実装に適したプリント基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19951121

LAPS Cancellation because of no payment of annual fees