JP3889485B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP3889485B2
JP3889485B2 JP22111297A JP22111297A JP3889485B2 JP 3889485 B2 JP3889485 B2 JP 3889485B2 JP 22111297 A JP22111297 A JP 22111297A JP 22111297 A JP22111297 A JP 22111297A JP 3889485 B2 JP3889485 B2 JP 3889485B2
Authority
JP
Japan
Prior art keywords
copper foil
bump
wiring board
base material
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22111297A
Other languages
English (en)
Other versions
JPH1154870A (ja
Inventor
田 英一 池
崎 正 宮
城士 千吉良
繁 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Cable Co Ltd
Original Assignee
Oki Electric Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Cable Co Ltd filed Critical Oki Electric Cable Co Ltd
Priority to JP22111297A priority Critical patent/JP3889485B2/ja
Publication of JPH1154870A publication Critical patent/JPH1154870A/ja
Application granted granted Critical
Publication of JP3889485B2 publication Critical patent/JP3889485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【０００１】
【発明が属する技術分野】
本発明は、表裏両面に導体パターンを持ち、表面はバンプ（突起）と導体パターンが共存するため、高密度配線化やパターン設計の自由度の増大が可能であるばかりでなく、バンプの先端がくぼんだ形状（凹状）となっているため、被接触物が凸状の場合でも十分な接触が得られる配線基板の製造方法に関する。
【０００２】
【発明が解決しようとする課題】
従来、絶縁性基材に貫通孔を有し、その開口部にバンプ状の金属突起物を設けた配線基板では、バンプが突出している面にはバンプのみで導体パタ−ンが共存せず、このため、高密度配線化に対応出来ず、バンプ周辺への必要なパターン形成が行えない等問題点があった。
又、バンプの先端形状が凸状で被接触物の形状が凸状の場合、ややもすると接触性は十分とはいい難かった。
本発明は、これらの問題点を解決するために、バンプ突出面に導体パターンが共存し、バンプ先端の中央部が凹形状を持つ配線基板の製造方法を提供しようとするものである。
【０００３】
【課題を解決するための手段】
本発明は、絶縁性基材４を表面銅箔７と裏面銅箔８で挟み込む第１工程と、表面銅箔７に開口部を設け、絶縁性基材４を露出する第２工程と、絶縁性基材４にプラズマエッチング、化学エッチング、レ−ザ加工等により、貫通孔６を設ける第３工程と、裏面銅箔８に貫通孔６を設けかつ、表裏両面導体パターンを形成する第４工程と、表裏両面導体パターンをレジスト（マスキング）９し、裏面の導体パターンの端面よりメッキを析出させてバンプを形成する第５工程と、バンプを熟成させ、レジスト（マスキング）９を除去して完了する第６工程からなる配線基板の製造方法である。
【０００４】
【作用】
表裏両面に導体パターンを持ち、表面はバンプと導体パターンが共存するため、高密度配線化やパターン設計の自由度の増大が可能である。
又、バンプの先端がくぼんだ形状（凹状）のため、被接触物が凸状の場合でも十分な接触が得られる。
【０００５】
【発明の実施の形態】
以下、本発明の配線基板の製造方法の実施例を添付図面を参照して詳細に説明する。
図１は、本発明の配線基板１の製造方法で、製造工程説明図である。
図から明らかなように、本発明は、絶縁性基材４を表面銅箔７と裏面銅箔８で挟み込む第１工程と、表面銅箔７に開口部を設け、絶縁性基材４を露出する第２工程と、絶縁性基材４にプラズマエッチング、化学エッチング、レ−ザ加工等により、貫通孔６を設ける第３工程と、裏面銅箔８に貫通孔６を設けかつ、表裏両面導体パターンを形成する第４工程 と、表裏両面導体パターンをレジスト（マスキング）９し、裏面の導体パターンの端面よりメッキを析出させてバンプを形成する第５工程と、バンプを熟成させ、レジスト（マスキング）９を除去して完了する第６工程からなることを特徴とする配線基板の製造方法である。
以下、本発明の具体的実施例は下記の通りである。
【０００６】
【実施例】
第１工程：両面銅張板を形成。
第２工程：バンプ形成位置の表面銅箔に開口部を設け、絶縁基材であるポリイミドを露出させる。
第３工程：ポリイミドに貫通孔を設ける。（プラズマ等によるポリイミドエッチング、銅箔の部分はエッチングされない）
第４工程：両面にパターンを形成。（銅箔のエッチングによる） 裏面銅箔の貫通孔部分もエッチングされ除去される。
第５工程：バンプ形成（電気メッキ） 表面と裏面の導体パターンをレジスト（マスキング）し、裏面の導体パターンの端面よりメッキを析出させバンプを形成する。
第６工程：バンプを熟成させ、レジスト（マスキング）９を除去して完了。
【０００７】
次に、本発明の配線基板１の接触抵抗を測定した結果、従来品と比較して接触性が向上しており、良好な結果が得られた。
【０００８】
本発明の実施例では、両面銅張板の場合で絶縁性基材４としてポリイミドを代表例にとり図示したが、これに限るものではない。
このように、設計上本発明の範囲内で各種の変形を含むものであることはいうまでもない。
【０００９】
【発明の効果】
以上説明から明らかなように、本発明の配線基板の製造方法によれば、表裏両面に導体パターンを持ち、表面は、バンプと導体パターンが共存するため、高密度配線化やパターン設計の自由度の増大が可能となるものである。
又、バンプの先端がくぼんだ（凹状）となっているため、被接触物が凸状の場合でも十分な接触が得られるという効果があり、その工業的価値は大なるものがある。
【図面の簡単な説明】
【図１】本発明の配線基板１の製造方法で、製造工程説明図である。
【符号の説明】
１ 本発明の配線基板
２ バンプ状金属突出物
３ 表面導体パターン
４ 絶縁性基材
５ 裏面導体パターン
６ 貫通孔
７ 表面銅箔
８ 裏面銅箔
９ レジスト

Claims (1)

  1. 絶縁性基材４を表面銅箔７と裏面銅箔８で挟み込む第１工程と、表面銅箔７に開口部を設け、絶縁性基材４を露出する第２工程と、絶縁性基材４に貫通孔６を設ける第３工程と、裏面銅箔８に貫通孔６を設けかつ、表裏両面導体パターンを形成する第４工程と、表裏両面導体パターンをレジスト（マスキング）９し、裏面の導体パターンの端面よりメッキを析出させてバンプを形成する第５工程と、バンプを熟成させ、レジスト（マスキング）９を除去して完了する第６工程からなることを特徴とする配線基板の製造方法。
JP22111297A 1997-08-01 1997-08-01 配線基板の製造方法 Expired - Fee Related JP3889485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22111297A JP3889485B2 (ja) 1997-08-01 1997-08-01 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22111297A JP3889485B2 (ja) 1997-08-01 1997-08-01 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1154870A JPH1154870A (ja) 1999-02-26
JP3889485B2 true JP3889485B2 (ja) 2007-03-07

Family

ID=16761675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22111297A Expired - Fee Related JP3889485B2 (ja) 1997-08-01 1997-08-01 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3889485B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572880B1 (ko) * 2000-07-14 2006-04-24 엘지전자 주식회사 플라즈마를 이용한 기판의 홀가공방법
JP4227967B2 (ja) * 2005-03-08 2009-02-18 Ｔｄｋ株式会社 基板及び電子部品の製造方法
JP4227973B2 (ja) 2005-05-26 2009-02-18 Ｔｄｋ株式会社 基板、電子部品、及び、これらの製造方法

Also Published As

Publication number Publication date
JPH1154870A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
JP3889485B2 (ja) 配線基板の製造方法
CA2387012A1 (en) Method of manufacturing printed wiring board
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
US5922517A (en) Method of preparing a substrate surface for conformal plating
JP2000114715A (ja) 汚染の低減された周辺低インダクタンス相互接続部の製作方法
KR100300624B1 (ko) 전자부품탑재용기판및그의제조방법
JP5676833B2 (ja) 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
JP4350922B2 (ja) 両面可撓性回路基板の製造法
JP4025451B2 (ja) フレクシャーブランクの製造法
US6360434B1 (en) Circuit fabrication
TWI394246B (zh) 封裝基板及其製法
JPH0723971Y2 (ja) 立体成形基板
JP2750811B2 (ja) プリント配線板の取付穴及びその加工方法
JPH03245593A (ja) プリント配線板の製造方法
JP2004518307A (ja) 粗い導体構造と、細かな導体構造を備える少なくとも１つの領域とを有する配線を作製する方法
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JPH1117315A (ja) 可撓性回路基板の製造法
JP3095857B2 (ja) 電子部品搭載用基板
JPH02185094A (ja) ピングリツド・アレイパツケージ用配線板の製造法
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JPS592400B2 (ja) プリント板の製造方法
JP4010684B2 (ja) 回路基板の製造法
JPH1117331A (ja) 可撓性回路基板の製造法
JP4150464B2 (ja) ２メタルテープキャリアパッケージとその製造方法
JPH0336319B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151208

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees