JP4813862B2 - チップ型抵抗器 - Google Patents

チップ型抵抗器 Download PDF

Info

Publication number
JP4813862B2
JP4813862B2 JP2005288977A JP2005288977A JP4813862B2 JP 4813862 B2 JP4813862 B2 JP 4813862B2 JP 2005288977 A JP2005288977 A JP 2005288977A JP 2005288977 A JP2005288977 A JP 2005288977A JP 4813862 B2 JP4813862 B2 JP 4813862B2
Authority
JP
Japan
Prior art keywords
overcoat layer
resistor
electrode
chip
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005288977A
Other languages
English (en)
Other versions
JP2007103504A (ja
Inventor
卓也 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005288977A priority Critical patent/JP4813862B2/ja
Publication of JP2007103504A publication Critical patent/JP2007103504A/ja
Application granted granted Critical
Publication of JP4813862B2 publication Critical patent/JP4813862B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Resistors (AREA)

Description

本発明は、チップ型抵抗器に関するものであり、特に、抵抗体を絶縁被覆したオーバーコート層の構造に特徴を有するチップ型抵抗器に関するものである。
従来、チップ型抵抗器は、セラミックス製の大判基板にあらかじめ格子状に分割用の溝を形成しており、この大判基板に電極及び抵抗体などの所要の構造を形成した後に分割用の溝に沿って分割してチップ基板とし、このチップ基板を基体とするチップ型電子部品としている。
ここで、図3を用いて、チップ型抵抗器の製造工程を簡単に説明すると、図3(a)に示すように、セラミックス製の大判基板100には、互いに平行な複数の第1溝110と、この第1溝110と直交する複数の第2溝120とを設けて矩形状のチップ基板領域130を形成している。
次いで、セラミックス製の大判基板100には、図3(b)に示すように、第1溝110を跨いで電極ペーストを塗布し、この電極ペーストを焼結させて電極140を形成している。このように第1溝110を跨いで電極140の形成することにより、チップ基板領域130には第1溝110に沿った側縁にそれぞれ電極140,140が配置された状態としている。
次いで、図3(c)に示すように、この電極140,140間に抵抗体ペーストを塗布して焼結させることにより抵抗体150を形成している。
次いで、図3(d)に示すように抵抗体150の上面にはガラスペーストを印刷して焼結させることにより保護ガラス層160を形成し、その後、図3(e)に示すように抵抗体150にトリミング溝170を形成しながら抵抗値調整を行っている。
抵抗値調整後、図3(f)に示すようにこの保護ガラス層160の上面にガラスペーストまたは樹脂ペーストを印刷して硬化させることによりオーバーコート層180を形成している。なお、オーバーコート層180の形成前に、抵抗体150の上面にガラスペーストなどを薄く印刷して焼結させることによりトリミング溝170を埋め戻してもよい。
オーバーコート層180の形成後、第1溝110に沿って大判基板100を分割することにより、図3(g)に示すようにチップ基板300が一列に連なったバー状基板200を形成し、第1溝110での分割にともなって露出したバー状基板200の露出面に電極ペーストを塗布して焼結させることにより側面電極210を形成し、その後、第2溝120に沿ってバー状基板200を分割して個々のチップ基板300としている。
このチップ基板300は、さらにめっき処理されることによって側面電極210部分に半田被膜を形成して、製品としてのチップ型抵抗器としている(例えば、特許文献1参照。)。
昨今では、チップ型抵抗器のさらなる小型化の要求にともなう製造精度の向上のため、オーバーコート層180の形成においてはガラスペーストの塗布・焼成によりガラス層の形成を行うのではなく、樹脂ペーストの塗布・熱硬化による樹脂層の形成が行われていることが多い。
特開2001−118705号公報
しかしながら、オーバーコート層を樹脂層によって形成した場合には、抵抗体の上面に形成したオーバーコート層がドーム状となりやすく、しかも。オーバーコート層の端縁に沿って樹脂成分の滲み広がりが生じやすいという問題があった。
オーバーコート層の樹脂成分が滲み広がると、オーバーコート層によって電極が被覆されて電極と側面電極との接合面積が低下するおそれがあり、電極と側面電極との接触不良を生じさせるおそれがあった。
しかも、オーバーコート層がドーム状となることによって、チップ型抵抗器をチップマウンタなどで実装基板に実装するためにチップ型抵抗器を吸着した際に、チップ型抵抗器の姿勢が不安定となりやすく、実装基板にチップ型抵抗器を正しく配置することが困難となるおそれがあった。
本発明のチップ型抵抗器では、所定間隔を隔てて設けた電極間に抵抗体ペーストを塗布して焼結させることにより形成した抵抗体と、この抵抗体を被覆したオーバーコート層とを備えたチップ型抵抗器において、前記オーバーコート層は、前記抵抗体上に形成されたトリミング用の保護層の上面よりも上端が高くなるように形成され、前記抵抗体の中央部を除いた前記抵抗体の端部部分に形成された第1のオーバーコート層と、前記第1のオーバーコート層形成後に形成され、かつ前記第1のオーバーコートの間に形成された凹部を埋めるように平坦に形成された第2のオーバーコート層と、を有することとした。
請求項1記載の発明では、所定間隔を隔てて設けた電極間に抵抗体ペーストを塗布して焼結させることにより形成した抵抗体と、この抵抗体を被覆したオーバーコート層とを備えたチップ型抵抗器において、前記オーバーコート層は、前記抵抗体上に形成されたトリミング用の保護層の上面よりも上端が高くなるように形成され、前記抵抗体の中央部を除いた前記抵抗体の端部部分に形成された第1のオーバーコート層と、前記第1のオーバーコート層形成後に形成され、かつ前記第1のオーバーコートの間に形成された凹部を埋めるように平坦に形成された第2のオーバーコート層と、を有することとしたことによって、第1及び第2のオーバーコート層をそれぞれ形成する際に抵抗体の上面に塗布する塗布量を少なくすることができる。
したがって、オーバーコート層が高く突出したドーム形状となることを防止できるので、オーバーコート層の形成時に、端縁部分に滲み広がりが生じることを抑制できる。しかも、オーバーコート層の表面の曲率が大きくなることも防止できるので、チップマウンタでの吸着時におけるチップ型抵抗器の姿勢を安定化させることができ、実装基板に適正に実装することができる。また、第1のオーバーコート層は、抵抗体の中央部を除いた抵抗体の端部部分にそれぞれ設け、第2のオーバーコート層は、第1のオーバーコート層の間に設けたことによって、チップマウンタによって吸着される第2のオーバーコート層の表面を平坦化することができる。
したがって、チップマウンタでの吸着時におけるチップ型抵抗器の姿勢をより安定化させることができ、実装基板に適正に実装することができる。
本発明のチップ型抵抗器は、セラミックス製のチップ基板の上面に設けた抵抗体をオーバーコート層で絶縁被覆しているものであって、このオーバーコート層を第1のオーバーコート層と、第2のオーバーコート層の2層構造としているものである。
このように、オーバーコート層を2段階に分けて形成することにより、オーバーコート層形成のための1回当たりの塗布量を少なくすることができるので、このペーストの硬化時または焼結時に滲み広がりが生じることを抑制でき、抵抗体の両端に設けている電極がオーバーコート層によって必要以上に被覆されることを抑制できる。
しかも、第1段階目で形成された第1のオーバーコート層の形成後に、第2段階目として第2のオーバーコート層となるガラスペーストを塗布して焼結させることにより、第2のオーバーコート層は第1のオーバーコート層によって形成された凹部を埋め合わせるように形成されるため、第2のオーバーコート層の表面を平坦化させることができる。
したがって、チップ型抵抗器のチップマウンタによって吸着した際に、吸着状態のチップ型抵抗器の姿勢を安定化させることができるので、チップ型抵抗器を実装基板に適正に配置できる。
特に、第1のオーバーコート層は、抵抗体の中央部を除いた抵抗体の端部部分にそれぞれ設け、第2のオーバーコート層は、第1のオーバーコート層の間に設けたことによって、第1のオーバーコート層を第2のオーバーコート層形成のためのダムとして機能させることができ、第1のオーバーコート層間の第2のオーバーコート層の表面をより平坦化することができる。
以下において、図面に基づいて本発明の実施形態を詳説する。図1は、本実施形態のチップ型抵抗器の縦断面概略模式図である。
本実施形態のチップ型抵抗器は、矩形形状としたセラミックス製のチップ基板10を基体としており、このチップ基板10には、上面の左右両側にそれぞれ上面左側電極11と上面右側電極12とを設けるとともに、下面の左右両側にそれぞれ下面左側電極13と下面右側電極14とを設けており、上面左側電極11と上面右側電極12とにそれぞれ接続させて、上面左側電極11と上面右側電極12との間に抵抗体15を設けている。
この抵抗体15の上面には保護ガラス層16を設けており、この保護ガラス層16が形成された抵抗体15の上面左側電極11上部分には、左側第1オーバーコート層17を設けるとともに、抵抗体15の上面右側電極12上部分には、右側第1オーバーコート層18を設けている。
そして、このように所定間隔だけ隔てて設けた左側第1オーバーコート層17と右側第1オーバーコート層18との間に第2オーバーコート層19を設けている。
この第2オーバーコート層19は、左側第1オーバーコート層17及び右側第1オーバーコート層18を第2オーバーコート層19の形成のためのダムとして用いることにより、上面を平坦化することができる。
このように、オーバーコート層を左右側第1オーバーコート層17,18及び第2オーバーコート層19とで構成することにより、各オーバーコート層17,18,19の形成のための塗布する各オーバーコート層17,18,19形成用のペーストの塗布量を少なくすることができ、このペーストの上面左側電極11または上面右側電極12への滲み広がりを抑制することができる。したがって、この滲み広がりに起因した接合不良の発生を防止できる。
しかも、第2オーバーコート層19は、左右側第1オーバーコート層17,18で形成された凹部を埋め合わせるように形成されるため、左右側第1オーバーコート層17,18間に上面が平坦化された第2オーバーコート層19を容易に形成することができる。
図1中、21は、上面左側電極11と下面左側電極13とを電気的に接続した左側側面電極であって、22は、上面右側電極12と下面右側電極14とを電気的に接続した右側側面電極である。さらに、図1中、23は、上面左側電極11と左側側面電極21とを確実に導通させるために設けた左側補助電極であり、24は、上面右側電極12と右側側面電極22とを確実に導通させるために設けた右側補助電極である。
以下において、図2を用いながら本実施形態のチップ型抵抗器の製造工程を説明する。本実施形態のチップ型抵抗器も、図2(a)に示すように、セラミックス製の大判基板Pを用いて製造しているものであって、この大判基板Pには、互いに平行な複数の第1溝31と、この第1溝31と直交する複数の第2溝32とを設けて矩形状としたチップ基板領域10'を形成している。
次いで、大判基板Pの上面には、スクリーン印刷によって電極ペーストを所定位置に印刷し、印刷された電極ペーストを焼結させて、図2(b)に示すように、各チップ基板領域10'に上面左側電極11と上面右側電極12を形成している。
本実施形態では、第1溝31を跨いで電極ペーストを塗布しており、第1溝31を挟んで隣り合った一方のチップ基板領域10'の上面左側電極11と、他方のチップ基板領域10'の上面右側電極12とを一体的に形成している。電極ペーストには銀粉末を配合しており、上面左側電極11及び上面右側電極12はそれぞれ銀電極としている。
図示しないが、大判基板Pの下面にも同様にスクリーン印刷によって電極ペーストを所定位置に印刷し、印刷された電極ペーストを焼結させて下面左側電極13及び下面右側電極14を形成している。
各電極11,12,13,14の形成後、各チップ基板領域10'中の上面左側電極11と上面右側電極12との間には、スクリーン印刷によって抵抗体ペーストを所定幅で印刷し、印刷された抵抗体ペーストを焼結させて、図2(c)に示すように、各チップ基板領域10'に抵抗体15を形成している。
抵抗体15の形成後、各チップ基板領域10'中の抵抗体15の上面には、スクリーン印刷によってガラスペーストを所定形状に印刷し、印刷されたガラスペーストを焼結させて、図2(d)に示すように、各チップ基板領域10'に抵抗体15を被覆した保護ガラス層16を形成している。
保護ガラス層16の形成後、図示しないプローブをそれぞれ上面左側電極11及び上面右側電極12に当接させて、抵抗体15の電流値または電圧値を計測しながら抵抗体15をレーザートリミングして、抵抗体15の抵抗値調整を行っている。図2(e)中、33はレーザートリミングによって抵抗体15に刻まれたトリミング溝である。
トリミング溝33の形成後には、保護ガラス層16の上面にガラスペーストを再度塗布して焼成することにより、トリミング溝33をガラス層によって埋め戻してもよい。
レーザートリミングによる抵抗値調整後、抵抗体15の中央部を除いた抵抗体15の端部部分に、第1溝31と略平行の帯状に樹脂ペーストをスクリーン印刷によってそれぞれ塗布し、この樹脂ペーストを熱硬化させて、図2(f)に示すように、上面左側電極11上に左側第1オーバーコート層17を形成するとともに、上面右側電極12上に右側第1オーバーコート層18を形成している。
本実施形態では、左右側第1オーバーコート層17,18は樹脂ペースト熱硬化させて形成しているが、樹脂製に限定するものではなく、ガラスペーストの塗布・焼結によってガラスで形成してもよい。
左右側第1オーバーコート層17,18は、それぞれ第1溝31と略平行の帯状に形成することにより、比較的少量の樹脂ペーストで形成することができ、樹脂ペーストの絶対量が少ないことによって、左側第1オーバーコート層17となる樹脂ペーストが上面左側電極11上を滲み広がること、及び右側第1オーバーコート層18となる樹脂ペーストが上面右側電極12上を滲み広がることを抑止できる。
左右側第1オーバーコート層17,18の形成後、左側第1オーバーコート層17と右側第1オーバーコート層18の間である抵抗体15の中央部部分に樹脂ペーストをスクリーン印刷によって帯状に塗布し、この樹脂ペーストを熱硬化させて、図2(g)に示すように、左側第1オーバーコート層17と右側第1オーバーコート層18の間に第2オーバーコート層19を形成している。
この第2オーバーコート層19は、左側第1オーバーコート層17と右側第1オーバーコート層18の間に樹脂ペーストを充填して熱硬化させて形成していることにより、左側第1オーバーコート層17と右側第1オーバーコート層18の間に樹脂ペーストを充填した際に、左側第1オーバーコート層17及び右側第1オーバーコート層18がそれぞれダムとして機能し、左側第1オーバーコート層17と右側第1オーバーコート層18との間に充填された樹脂ペーストの上面を水平状態に保持しやすくすることができる。
この状態で樹脂ペーストを硬化させて第2オーバーコート層19を形成することによって、第2オーバーコート層19の上面を平坦状とすることができる。
特に、左右側第1オーバーコート層17,18は、それぞれ第1溝31と略平行の帯状に形成していることによって、左右側第1オーバーコート層17,18はそれぞれ高さがほぼ均一に均された壁状とすることができ、この左側第1オーバーコート層17と右側第1オーバーコート層18との間に樹脂ペーストを充填することにより、充填された樹脂の上面を水平状態に維持させやすくすることができる。
本実施形態では、第2オーバーコート層19は樹脂ペースト熱硬化させて形成しているが、樹脂製に限定するものではなく、特に、左右側第1オーバーコート層17,18をガラスペーストの塗布・焼結によって形成した場合には、第2オーバーコート層19もガラスペーストの塗布・焼結によってガラスで形成してもよい。
第2オーバーコート層19の形成後、上面左側電極11及び上面右側電極12の上面には樹脂と金属粉末とを混合した樹脂金属ペーストを塗布し、この樹脂金属ペーストを熱硬化させることにより左側補助電極23及び右側補助電極24を形成している。
その後、大判基板Pを第1溝31に沿って分割してチップ基板(図示せず)が一列に連なったバー状基板(図示せず)を形成し、第1溝31での分割にともなって露出したバー状基板の露出面に樹脂金属ペーストを塗布し、この樹脂金属ペーストを熱硬化させて、上面左側電極11と下面左側電極13とを電気的に接続した左側側面電極21を形成するとともに、上面右側電極12と下面右側電極14とを電気的に接続した右側側面電極22を形成している。
その後、第2溝32に沿ってバー状基板を分割して個々のチップ基板とし、めっき処理によって左右側側面電極21,22にそれぞれ半田被膜を形成してチップ型抵抗器としている。
上記した実施形態では、第1のオーバーコート層を第1溝31に沿って形成しているが、第2溝32に沿って形成してもよく、あるいは抵抗体15の中央部を取り囲む矩形枠状に形成してもよい。
特に、第1のオーバーコート層を抵抗体15の中央部を取り囲む矩形枠状に形成した場合には、この矩形枠状の第1のオーバーコート層における中央部分に充填した樹脂ペーストで形成した第2のオーバーコート層の上面をより平坦度の高い平坦面とすることができる。
あるいは、第1のオーバーコート層は、抵抗体15全体を薄く被覆する膜状に形成し、この第1のオーバーコート層の上面に第2のオーバーコート層を重ねて設けてもよい。
このように、あらかじめ第1のオーバーコート層を薄く形成することにより、第1のオーバーコート層となる樹脂ペーストが上面左側電極11若しくは上面右側電極12の上面に滲み広がりにくくすることができ、しかも、第1のオーバーコート層の上面に第2のオーバーコート層を形成することによって、第1のオーバーコート層の上面に形成されている凹凸を第2のオーバーコート層によって埋め合わせることができ、第2のオーバーコート層の上面をより平坦化させることができる。
本発明の実施形態にかかるチップ型抵抗器の縦断面模式図である。 本発明の実施形態にかかるチップ型抵抗器の製造工程説明図である。 従来のチップ型抵抗器の製造工程説明図である。
符号の説明
10 チップ基板
11 上面左側電極
12 上面右側電極
13 下面左側電極
14 下面右側電極
15 抵抗体
16 保護ガラス層
17 左側第1オーバーコート層
18 右側第1オーバーコート層
19 第2オーバーコート層
21 左側側面電極
22 右側側面電極
23 左側補助電極
24 右側補助電極

Claims (4)

  1. 所定間隔を隔てて設けた電極間に抵抗体ペーストを塗布して焼結させることにより形成した抵抗体と、
    この抵抗体を被覆したオーバーコート層と
    を備えたチップ型抵抗器において、
    前記オーバーコート層は、
    前記抵抗体上に形成されたトリミング用の保護層の上面よりも上端が高くなるように形成され、前記抵抗体の中央部を除いた前記抵抗体の端部部分に形成された第1のオーバーコート層と、
    前記第1のオーバーコート層形成後に形成され、かつ前記第1のオーバーコートの間に形成された凹部を埋めるように平坦に形成された第2のオーバーコート層と、を有することを特徴とするチップ型抵抗器。
  2. 前記オーバーコート層は、熱硬化樹脂により形成されたことを特徴とする請求項1に記載のチップ抵抗器。
  3. 前記オーバーコート層は、ガラスペーストにより形成されたことを特徴とする請求項1に記載のチップ抵抗器。
  4. 前記オーバーコート層は、スクリーン印刷により形成されたことを特徴とする請求項1〜3のいずれか1項に記載のチップ抵抗器。
JP2005288977A 2005-09-30 2005-09-30 チップ型抵抗器 Expired - Fee Related JP4813862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005288977A JP4813862B2 (ja) 2005-09-30 2005-09-30 チップ型抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005288977A JP4813862B2 (ja) 2005-09-30 2005-09-30 チップ型抵抗器

Publications (2)

Publication Number Publication Date
JP2007103504A JP2007103504A (ja) 2007-04-19
JP4813862B2 true JP4813862B2 (ja) 2011-11-09

Family

ID=38030176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005288977A Expired - Fee Related JP4813862B2 (ja) 2005-09-30 2005-09-30 チップ型抵抗器

Country Status (1)

Country Link
JP (1) JP4813862B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650303U (ja) * 1992-11-30 1994-07-08 京セラ株式会社 固定抵抗部品
JP2887581B2 (ja) * 1996-06-17 1999-04-26 ローム株式会社 チップ型電子部品
JP3541648B2 (ja) * 1997-10-17 2004-07-14 松下電器産業株式会社 角チップ部品の保護膜形成方法
JP3533369B2 (ja) * 2000-10-11 2004-05-31 釜屋電機株式会社 チップ型抵抗器

Also Published As

Publication number Publication date
JP2007103504A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP6476417B2 (ja) 抵抗器の製造方法
JP7382451B2 (ja) チップ抵抗器
JP5225598B2 (ja) 電子部品およびその製造法
CN105765671B (zh) 电阻元件及其制造方法
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP5706186B2 (ja) チップ抵抗器およびその製造方法
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP4813862B2 (ja) チップ型抵抗器
JP2007048784A (ja) チップ抵抗器とその製造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP7117116B2 (ja) チップ抵抗器
WO2014171087A1 (ja) 抵抗器とその製造方法
JP7117114B2 (ja) チップ抵抗器
JP4295035B2 (ja) チップ抵抗器の製造方法
JP4741355B2 (ja) チップ型電子部品
JP4729398B2 (ja) チップ抵抗器
JP2806802B2 (ja) チップ抵抗器
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JP4059967B2 (ja) チップ型複合機能部品
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JP2007165358A (ja) チップ型コンデンサ
JP3110677B2 (ja) チップ抵抗器
JP2003282304A (ja) チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4813862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees