KR100493759B1 - 매립 레지스터를 가지는 다층 세라믹 회로 보드 - Google Patents

매립 레지스터를 가지는 다층 세라믹 회로 보드 Download PDF

Info

Publication number
KR100493759B1
KR100493759B1 KR10-2001-7010074A KR20017010074A KR100493759B1 KR 100493759 B1 KR100493759 B1 KR 100493759B1 KR 20017010074 A KR20017010074 A KR 20017010074A KR 100493759 B1 KR100493759 B1 KR 100493759B1
Authority
KR
South Korea
Prior art keywords
glass
delete delete
resistor
printed circuit
circuit board
Prior art date
Application number
KR10-2001-7010074A
Other languages
English (en)
Other versions
KR20020002387A (ko
Inventor
토미엘렌슈워츠
프라부애쇽나라이언
팔리나사미폰너사미
Original Assignee
사르노프 코포레이션
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사르노프 코포레이션, 샤프 가부시키가이샤 filed Critical 사르노프 코포레이션
Publication of KR20020002387A publication Critical patent/KR20020002387A/ko
Application granted granted Critical
Publication of KR100493759B1 publication Critical patent/KR100493759B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Wood Science & Technology (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

본 발명에 따라, 레지스터는 산화루테늄 및 생성되는 혼합물의 발화온도가 850℃ 내지 900℃로 되도록 충분량의 저온 발화 유리를 포함하는 레지스터 잉크로 부터 그린 테이프 스택에 스크린 프린트될 수 있다. 은으로 이루어진 도전층은 스크린 프린트 레지스터 층을 터미네이트하며, 발화 중, 단층 또는 이층의 그린 테이프가 레지스터 층 전반에 걸쳐 매립된 레지스터에 도포된다. 최종 도전층은 발화 후에 도포된다.

Description

매립 레지스터를 가지는 다층 세라믹 회로 보드{MULTILAYER CERAMIC CIRCUIT BOARDS WITH EMBEDDED RESISTORS}
본 출원은 1997년 3월 6일 출원된 미합중국 출원 제08/812,832호의 일부 계속 출원이다.
본 발명은 공-발화 수동 소자를 포함하는 다층 세라믹 프린트 회로 보드에 관한 것이다. 보다 상세하게는, 매립 레지스터를 포함하는 세라믹 다층 프린트 회로 보드 및 그 제조방법에 관한 것이다.
저온 세라믹 다층 프린트 회로 보드는 은, 금 및 구리와 같은 저온 용융 도전성 금속을 사용하는 데 적합한 것으로 알려져 있다. 이들은 낮은 열팽창계수(thermal coeffcient of expansion; TCE)를 가지며, 따라서, 실리콘 또는 갈륨 아르젠화물과 양립가능하다. 세라믹 회로 보드는 저온, 즉 1000℃ 미만의 온도에서 발화될 수 있는 유리로 부터 제조된다. 다층 회로 보드는 적합한 유리 분말에 수지, 용매, 분산제 등을 포함하는 유기 부형제를 혼합하고, 생성된 슬러리를 그린 테이프로 불리는 얇은 테이프로 캐스팅하는 공지의 방법에 의해 제조된다. 회로는 도전성 금속 분말, 유기 부형제 및 일반적으로 그린 테이프 제조에 사용된 유리와 동일하거나 유사한 분말화된 유리를 포함하는 도전성 잉크 배합물을 사용하여 그린 테이프 상에 스크린 프린트될 수 있다.
하나 이상의 그린 테이프가 퇴적되는 경우, 비아 필 잉크 (via fill ink)로 채워진 바아홀(via hole)들이 상기 테이프내에 펀칭되는데, 이는 도전성 물질, 유기 부형제 및 유리로 구성된 것으로서, 다양한 그린 테이프 층에서 회로들 사이의 전기 접속을 제공할 것이다. 패턴화된 그린 테이프는 정렬되고, 발화 전에 가압하에서 압축되거나 적층된다.
최근에는, 세라믹 다층 프린트 회로 보드가 금속 지지 기판에 접착되어 다층 보드의 강도를 증가시키고 있다. 지지 보드는 공-발화 중 지지 기판에 세라믹 테이프를 접착시키는 결합 유리에 의해 코팅되는 금속 코어를 갖는다. 결합 유리의 사용은 발화 중 x 방향 및 y 방향으로의 그린 테이프의 수축을 크게 감소시켜, 대부분의 수축이 z 방향, 또는 두께 방향으로만 일어나게 하는 다른 장점을 갖는다. 그러나, 발화된 유리의 탈루 또는 크래킹을 방지하기 위하여, 그린 테이프에 사용되는 유리는 금속 지지체와 일치하는 TCE를 가져야 한다. 선택적으로 무기 충전제를 포함하는 결정성 또는 비결정성 유리 혼합물은 바람직한 TCE 특성을 가지는 것으로 알려져 있다.
현재까지는, 세라믹 다층 프린트 회로 보드가 레지스터 또는 캐패시터와 같은 수동 소자를 포함하는 경우, 분리 소자가 다층 세라믹에 소자들을 부착시키기 위하여 납땜이나 에폭시 접착제를 사용하여 발화 보드의 상층면에 제공되었다. 이들 분리 소자의 결합은 제조에 필요한 단계의 수, 즉, 소자가 다층 세라믹에 정렬 및 접착되고, 전력원에 연결되어야 하는 등 필요한 단계의 수를 증가시켰다. 또한, 많은 수의 분리 장치를 수용하기 위하여, 다층 보드의 크기가 커야했다. 따라서 이러한 보드를 제조하는 데에 드는 비용이 많았다.
저온 공-발화 세라믹 다층 프린트 회로 보드에 수동 소자를 스크린 프린트할 수 있다면, 패킹 밀도가 증가하여 패킹의 크기가 감소되고 패킹에 드는 비용이 적어지기 때문에 매우 바람직할 것이다. 최근 개발된 x 방향 및 y 방향으로의 수축을 감소시킨 저온 발화 유리 및 금속 지지 보드를 사용하여, 이러한 소자들을 적은 허용오차와 높은 정확도의 배치로 스크린 프린팅 할 수 있게 되었다. 또한 제조에 필요한 상호접속이 적어지기 때문에 신뢰도도 개선된다.
본 출원과 동시에 출원되어 계속 중인 출원에 있어서, 본 발명의 발명자들은 다수의 그린 테이프가 두 방향으로 수축이 일어나지 않으면서 퇴적될 수 있는 두 가지 유형의 그린 테이프를 제시한 바 있다.
따라서, 적은 허용오차와 높은 정확도의 배치로 매립 레지스터를 형성하기 위하여 그린 테이프 층에 스크린 프린트될 수 있는 적합한 잉크 조성물을 개발하는 것이 매우 바람직하다.
도1은 정사각형 레지스터에 대하여, 레지스터 면적에 대한 저항 및 TCR의 그래프.
도2는 직사각형 배열을 가지는 레지스터에 대하여, 레지스터 면적에 대한 저항 및 TCR의 그래프.
본 발명의 발명자들은 적합한 유기 부형제와 함께, 산화루테늄(RuO2) 및 저온, 예컨대, 850℃ 내지 900℃의 온도에서 소결하는 적합한 유리를 기재로 한 후막레지스터 잉크 조성물을 제조하는 방법을 발견하였다. 광범위한 레지스터 값과 열저항 계수(thermal coefficient of resistance; TCR)를 가지는 매립 레지스터를 제조하기 위하여, 레지스터 잉크가 공지의 저온 발화 그린 테이프 스택, 바람직하게는 금속 지지 기판 상에 지지되고, 단층 또는 이층의 그린 테이프로 커버된 그린 테이프 스택에서 스크린 프린트될 수 있다. 소량의 티탄산바륨도 TCR 값을 조정하기 위하여 레지스터에 부가될 수 있다. 레지스터는 발화 지지된 그린 테이프 스택의 상부에서 스크린 프린트되는 도전층에 의해 전력원에 접속될 수 있다. 레지스터 및 다른 회로 소자들을 프린트한 후, 다층 그린 테이프 층이 정렬 및 라미네이트되고, 이와 함께 결합 유리를 통해 금속 지지 기판에 도포되고 700-900℃의 온도로 공기 내에서 공-발화된다. 생성되는 매립 레지스터는 안정적이며 신뢰도가 높다.
본 발명자들은 본 발명에 따라, 300 ohm/sq 내지 100 Kohm/sq의 레지스터 값과 실온 내지 125℃의 온도 범위에서 ≤±200ppm/℃의 TCR을 가지는 레지스터 잉크가 제조될 수 있음을 발견하였다.
레지스터 잉크는 미세한 입자 크기, 높은 표면적을 가지는 RuO2 분말로 부터 제조되며, 그 특성은 표1에 나타낸 바와 같다.
표 1
특성 수치
입자 크기(마이크론) 0.15-0.45
표면적(m2/g) 15-25
순도-Ru 중량% 73-76
RuO2 는 전도성 분말의 발화 온도를 감소시키기 위하여 하나 이상의 저온 발화 유리와 혼합된다.
적합한 저온 발화 유리는 본 발명의 참고 문헌이 되는 미합중국 특허 제5,581,876호(Prabhu et al.)에 기재되어 있다. 이들 유리는 약 45-55 중량%의 산화아연, 약 30-40 중량%의 산화붕소, 약 3-7 중량%의 산화칼슘 및 약 3-7 중량%의 산화알루미늄을 포함한다.
낮은 발화 온도를 가지는 다른 적합한 유리 조성물로는 본 발명의 참고 문헌이 되는 미합중국 특허 제5,725,808호(Tormey et al.)에 기재되어 있는 아연-마그네슘-보로실리케이트 유리이다. 이 유리는 약 20-55 중량%, 바람직하게는 약 25-30중량%의 산화아연, 약 10-30 중량%, 바람직하게는 약 20-28중량%의 산화마그네슘, 약 10-35 중량%, 바람직하게는 약 15-20중량%의 산화붕소, 약 10-40 중량%, 바람직하게는 약 20-30중량%의 실리카 및 약 10중량% 이하, 바람직하게는 약 3-7중량%의 알루미나 및 착색제로서 약 3중량% 이하, 바람직하게는 약 2중량% 이하의 산화 코발트를 포함한다.
레지스터 잉크 제조에 사용된 두 가지 적합한 조성물이 표2에 나타나있다.
표 2
생성되는 혼합물은 또한 BaTiO3 분말과 같은 TCR 개질제를 포함할 수도 있다.
상기 유리는 RuO2 분말, 선택적 개질제 및 적합한 유기 부형제와 혼합되어, 스크린 프린트될 수 있는 조성물을 형성하며, 이는 이에 도포될 그린 테이프의 발화온도와 유사하게 낮은 온도에서 발화될 수 있다. 레지스터 잉크 분말은 일반적으로 약 17.33-24.8 중량%의 RuO2, 약 74.3-81.7 중량%의 유리1, 및 TCR 개질제로서 약 0.99-1.10 중량%의 티탄산바륨을 포함한다. 바람직한 조성물은 약 19.8-23.14 중량%의 RuO2, 약 75.87-79.21 중량%의 유리1, 및 TCR 개질제로서 약 0.99-1.1 중량%의 BaTiO3을 포함한다.
유리 2가 사용되는 경우, 유리와 티탄산바륨의 량은 약 2.0중량% 이하의 티탄산바륨 및 약 85중량% 이하의 유리2로 더 높아질 수 있다.
레지스터 잉크는 크기에 있어, 0.508 x 0.508 내지 2.032 x 4.064 mm의 크기 범위 내에서 다양한 패턴(1/2 사각형 및 정사각형)으로 라미네이트된 그린 테이프 스택에 스크린 프린트될 수 있다. 본 발명에 사용되기에 적합한 그린 테이프 조성물은 표3에 요약된 하기의 성분들을 포함한다. 유리와 충전제 입자의 중간 크기가 마이크론 단위로 나타나 있다.
표 3
레지스터는 스크린 프린트된 은 도전체 잉크에 의해 터미네이트된다. 적합한 은 잉크 조성물은 83.78중량%의 은 분말, 0.65중량%의 유리2, 1.22중량%의 분산제, 0.88중량%의 에틸 셀룰로스 수지, 0.80의 Elvacite 2045(Monsanto Company로 부터 구입 가능), 및 3.32중량%의 텍사놀 혼합 용매, 6.81중량%의 터피네올 및 2.54중량%의 부틸 카르비톨을 포함한다.
그린 테이프 스택은 함께 라미네이트되며 제1철/니켈/코발트/망간 합금 지지 기판 상에 놓여 850℃ 내지 900℃의 온도로 공기 내에서 공-발화된다. 레지스터가 프린트되고 세라믹 스택의 상층면 아래에 단층으로 매립된다. 공-발화 후, 레지스터는 은-팔라듐 또는 금으로 프린트됨으로써 외부와 접속되며, 700-750℃의 온도로 공기 내에서 후-발화된다.
표 4는 RuO2-유리 조성 및 발화 레지스터의 특성을 나타낸 것이다. 표4에서, 조성은 중량%로 나타내었으며, TCR은 실온 내지 125℃의 온도에서 측정하였다. 단기 과부하 시험(STOL)도 행해졌다.
표 4
표 4(계속)
따라서, 상기 유리2를 사용하는 경우는 2 Kohm/sq 이상의 높은 레지스터 값을 형성하는 데 효과적이다. 유리1 조성물은 1 Kohm/sq 레지스터의 개발을 위해 선택된 것이다.
상기 레지스터 조성물은 유기 부형제와 혼합되어 잉크 조성물을 형성하며, 분산제(1.44 중량%), 에틸 셀룰로스 수지 N300 (0.10 중량%), Elvacite 수지 2045 (3.93중량%) 및 25.18 중량%의 터피네올 및 부틸 카르비톨의 혼합용매를 사용한다. 레지스터 잉크는 약 38 부피% 고체로 조정된다.
회로 밀도를 최대화하기 위하여, 0.508 x 1.016 내지 1.016 x 2.032 mm의 패턴으로 510 ohm 레지스터와 같은 작은 크기의 레지스터를 프린트하는 것이 바람직하다. 다양한 레지스터 잉크가 다양한 고체 비율로 제조되어 부피%를 38%로 유지하고 분산제의 농도를 전체 분말 중량의 2중량%로 일정하게 유지하면서 레지스터 값 및 TCR 값을 조정한다. 유용한 레지스터 잉크의 분말 성분이 표 5에 나타나 있다.
표 5
상기 분말 혼합물로 부터 제조된 적합한 레지스터 잉크 조성물은 표6에 나타나 있다.
표 6
상기 구리 클래드 제1철/니켈/코발트/망간 합금의 지지체 상에 850℃ 내지 900℃의 온도로 공-발화된 상기 라미네이트 그린 테이프의 4-5층 스택으로 이루어진 한 층에서 레지스터를 스크린 프린트 한 후, 은-팔라듐 또는 금으로 만든 상층면 도전체 잉크가 도포되고 750℃에서 후-발화된다. 저항은 DC 또는 저 진동수(10KHz)에서 측정되었으며, TCR이 실온 및 125℃에서 측정된 저항으로 부터 계산되었다. 결과를 하기 표7에 나타내었다.
표 7
750℃에서 후-발화한 후, 저항 값이 평균 7.3% 씩 증가한 것이 명백하다. 또한, 레지스터 값은 레지스터 크기가 증가함에 따라 증가하였다. 이러한 레지스터 크기에 따른 저항 값의 증가는 공-발화 중에 은 터미네이팅 전도층에 의한 레지스터의 희석 때문이며, 이는 더 작은 크기의 레지스터에 대하여 시이트 저항을 감소시킨다.
레지스터 잉크 조성물 1 및 2로 부터의 부가적인 레지스터가 표 8 및 표 9에 각각 나타나있다. TCR은 실온 및 125℃에서 측정되었다.
표 8
1:2 10.2 x 2.03mm 레지스터의 프린트 두께는 18.6 마이크론이다.
표 9
레지스터 잉크 조성물 1의 데이터가 도 1 및 2에 나타나 있으며, 이는 (1) 정사각 레지스터 및 (1/2) 사각 레지스터에 대하여 저항에 대한 레지스터 면적의 그래프이다.
상기 레지스터에 신뢰도 시험을 행하였다. 시험 1은 1000 시간 동안 85℃/85% RH에서 이루어졌으며, 시험 2는 -55 및 125℃ 사이에서 200회 이상 반복하였다. 시험 3은 레지스터에 70℃의 온도로 1000시간 동안 15.5 Watt/cm2의 전력을 적용하였다. 레지스터는 이들 시험을 통과하였다.
레지스터 잉크(1)는 1GHz의 조작에 대해 디자인된 리시버 보드내의 1.016 x 2.032 mm의 크기를 가지는 510 ohm 매립 레지스터를 제조하는 데 사용될 수 있다. 후-발화 후, 저항 값은 510 ohm±10% 이었으며, 건조 잉크 두께는 18 내지 25 마이크론으로 유지된다.
본 발명을 상기에서 특정 물질에 대하여 기술하였으나, 당해 기술 분야의 숙련자라면 다른 물질 및 이들과의 조합으로 대체할 수 있을 것이다. 따라서, 본 발명은 첨부되는 특허청구의 범위에 의해서만 그 범주가 한정된다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 약 3-7 중량%의 알루미나, 약 30-40 중량%의 산화붕소, 약 3-7 중량%의 산화칼슘 및 약 45-55 중량%의 산화아연을 포함하는 유리 및 약 10-35 중량%의 산화붕소, 약 10-30 중량%의 산화마그네슘, 약 10-40 중량%의 실리카 및 약 20-55 중량%의 산화아연을 포함하는 유리로 이루어진 군으로부터 선택된 저온발화유리와, 산화루테늄의 스크린 프린트 레지스터 층을 포함하는 매립 레지스터를 포함하고,
    상기 레지스터 층은 300 ohm/sq 내지 100 Kohm/sq의 레지스터 값과, 실온 내지 125℃의 온도 범위에서 200 ppm/℃ 이하의 TCR을 가지며, 전도성 금속 층으로 코팅된 단층 또는 이층의 그린 테이프 층으로 커버되고 금속 지지보드 상에 적층된 그린 테이프 스택위에 프린트된, 세라믹 다층 프린트 회로 보드.
  14. 제 13항에 있어서, 상기 금속 지지보드가 제1철/니켈/코발트/망간 합금인 것을 특징으로 하는 세라믹 다층 프린트 회로 보드.
  15. 제 13항에 있어서, 상기 유리는 약 3-7 중량%의 알루미나, 약 30-40 중량%의 산화붕소, 약 3-7 중량%의 산화칼슘 및 약 45-55 중량%의 산화아연을 포함함을 특징으로 하는 세라믹 다층 프린트 회로 보드.
  16. 제 13항에 있어서, 상기 유리는 약 10-35 중량%의 산화붕소, 약 10-30 중량%의 산화마그네슘, 약 10-40 중량%의 실리카 및 약 20-55 중량%의 산화아연을 포함함을 특징으로 하는 세라믹 다층 프린트 회로 보드.
  17. 제 16항에 있어서, 상기 유리에 세라믹 충전제가 첨가됨을 특징으로 하는 세라믹 다층 프린트 회로 보드.
  18. 제 17항에 있어서, 상기 유리-세라믹 혼합물에 비결정성 유리가 첨가됨을 특징으로 하는 세라믹 다층 프린트 회로 보드.
  19. 제 13항에 있어서, 상기 레지스터 층은 열저항계수를 소망하는 값으로 조정하기에 충분한 량의 티탄산바륨을 포함함을 특징으로 하는 세라믹 다층 프린트 회로 보드.
  20. 제 13항에 있어서, 상기 매립 레지스터는 스크린 프린트된 전도체 잉크층에 의해 터미네이트됨을 특징으로 하는 세라믹 다층 프린트 회로 보드.
  21. 제 20항에 있어서, 상기 도전체 잉크층은 은인 것을 특징으로 하는 세라믹 다층 프린트 회로 보드.
KR10-2001-7010074A 1999-02-09 2000-02-09 매립 레지스터를 가지는 다층 세라믹 회로 보드 KR100493759B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/248,636 1999-02-09
US09/248,636 US6399230B1 (en) 1997-03-06 1999-02-09 Multilayer ceramic circuit boards with embedded resistors

Publications (2)

Publication Number Publication Date
KR20020002387A KR20020002387A (ko) 2002-01-09
KR100493759B1 true KR100493759B1 (ko) 2005-06-07

Family

ID=22939981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7010074A KR100493759B1 (ko) 1999-02-09 2000-02-09 매립 레지스터를 가지는 다층 세라믹 회로 보드

Country Status (5)

Country Link
US (1) US6399230B1 (ko)
EP (1) EP1165311A4 (ko)
JP (1) JP2002536837A (ko)
KR (1) KR100493759B1 (ko)
WO (1) WO2000047399A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338809B1 (en) 1997-02-24 2002-01-15 Superior Micropowders Llc Aerosol method and apparatus, particulate products, and electronic devices made therefrom
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
KR100890534B1 (ko) 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
CN1278413C (zh) * 2000-09-25 2006-10-04 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6794320B1 (en) * 2000-12-15 2004-09-21 Sciperio, Inc. Direction in low-temperature paste development
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
US6951666B2 (en) 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
US7732002B2 (en) * 2001-10-19 2010-06-08 Cabot Corporation Method for the fabrication of conductive electronic features
US7553512B2 (en) * 2001-11-02 2009-06-30 Cabot Corporation Method for fabricating an inorganic resistor
US7391342B1 (en) * 2003-02-05 2008-06-24 Zilog, Inc. Low-cost keypad encoding circuit
JP3992647B2 (ja) * 2003-05-28 2007-10-17 Ｔｄｋ株式会社 抵抗体ペースト、抵抗体および電子部品
KR20060056330A (ko) * 2003-07-18 2006-05-24 티디케이가부시기가이샤 저항체 페이스트, 저항체 및 전자 부품
US7138347B2 (en) * 2003-08-14 2006-11-21 E. I. Du Pont De Nemours And Company Thick-film conductor paste for automotive glass
US6873228B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
US6872962B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6881895B1 (en) 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US20050208706A1 (en) * 2004-03-17 2005-09-22 Blazek Roy J Method of creating multi-layered monolithic circuit structure containing integral buried and trimmed components
TW200612443A (en) * 2004-09-01 2006-04-16 Tdk Corp Thick-film resistor paste and thick-film resistor
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
WO2006076612A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation A process for manufacturing application specific printable circuits (aspc’s) and other custom electronic devices
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
EP2765153B1 (en) * 2013-02-12 2017-03-29 Heraeus Precious Metals North America Conshohocken LLC Sealing glass composition and methods of applying it

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
US5725808A (en) * 1996-05-23 1998-03-10 David Sarnoff Research Center, Inc. Multilayer co-fired ceramic compositions and ceramic-on-metal circuit board

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2127515A1 (en) * 1971-06-03 1972-12-14 Licentia Gmbh Glaze compsn for condensers - comprising modified barium titanate and glass frit
US3947277A (en) 1973-12-19 1976-03-30 Universal Oil Products Company Duplex resistor inks
US3974107A (en) * 1974-03-27 1976-08-10 E. I. Dupont De Nemours And Company Resistors and compositions therefor
US3989874A (en) 1975-01-23 1976-11-02 Sprague Electric Company Resistance material with colloidal AlOOH
US4015230A (en) 1975-02-03 1977-03-29 Matsushita Electric Industrial Co., Ltd. Humidity sensitive ceramic resistor
US3970464A (en) * 1975-02-10 1976-07-20 Owens-Illinois, Inc. Silica-free, alkali metal-free and lead-free sealing glasses
FR2305478A1 (fr) * 1975-03-25 1976-10-22 Labo Electronique Physique Pate serigraphiable pour conducteurs en couches epaisses a deposer sur un substrat ceramique et procede de preparation de couches conductrices utilisant une telle pate
FR2397704A1 (fr) * 1978-05-11 1979-02-09 Labo Electronique Physique Resistance electrique, comprenant un hexaborure metallique, et procede de fabrication
JPS6126983Y2 (ko) 1979-05-31 1986-08-12
US4284970A (en) 1979-08-09 1981-08-18 Bell Telephone Laboratories, Incorporated Fabrication of film resistor circuits
FR2490210A1 (fr) * 1980-09-15 1982-03-19 Labo Electronique Physique Melange de depart pour une composition fortement resistante, encre serigraphiable constituee avec et circuits electriques ainsi realises
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
KR900004379B1 (ko) 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
US5064997A (en) 1984-07-10 1991-11-12 Raychem Corporation Composite circuit protection devices
US4539223A (en) 1984-12-19 1985-09-03 E. I. Du Pont De Nemours And Company Thick film resistor compositions
US4655864A (en) 1985-03-25 1987-04-07 E. I. Du Pont De Nemours And Company Dielectric compositions and method of forming a multilayer interconnection using same
US4755369A (en) 1985-05-22 1988-07-05 Research Development Corporation Of Japan Production of ultrafine particles
DE3621667A1 (de) 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
JPS6278145A (ja) 1985-09-28 1987-04-10 日本碍子株式会社 電気絶縁体用セラミツク組成物
JPH0725174B2 (ja) 1985-10-18 1995-03-22 富士ゼロックス株式会社 厚膜型サ−マルヘツドの製造方法
US4748085A (en) 1985-11-16 1988-05-31 Narumi China Corporation Multilayer ceramic circuit board fired at a low temperature
JPS62265796A (ja) 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH0714105B2 (ja) 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US4796356A (en) 1987-08-27 1989-01-10 Gte Communication Systems Corporation Process for making close tolerance thick film resistors
JP2531697B2 (ja) 1987-08-31 1996-09-04 住友金属鉱山 株式会社 抵抗被膜形成用組成物
JPS6477990A (en) 1987-09-18 1989-03-23 Matsushita Electric Ind Co Ltd Hybrid integrated circuit
US4870746A (en) 1988-11-07 1989-10-03 Litton Systems, Inc. Method of making a multilayer printed circuit board having screened-on resistors
US5264272A (en) 1989-06-09 1993-11-23 Asahi Glass Company Ltd. Resistor paste and ceramic substrate
JPH03246901A (ja) 1990-02-23 1991-11-05 Hitachi Ltd 厚膜抵抗組成物、該組成物を用いたハイブリッドｉｃおよびその製法
JP2763664B2 (ja) 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
US5725808A (en) * 1996-05-23 1998-03-10 David Sarnoff Research Center, Inc. Multilayer co-fired ceramic compositions and ceramic-on-metal circuit board

Also Published As

Publication number Publication date
KR20020002387A (ko) 2002-01-09
WO2000047399A1 (en) 2000-08-17
JP2002536837A (ja) 2002-10-29
US6399230B1 (en) 2002-06-04
EP1165311A4 (en) 2008-06-04
EP1165311A1 (en) 2002-01-02

Similar Documents

Publication Publication Date Title
KR100493759B1 (ko) 매립 레지스터를 가지는 다층 세라믹 회로 보드
US6055151A (en) Multilayer ceramic circuit boards including embedded components
CA1078079A (en) Method for preparing a multilayer ceramic
US5866240A (en) Thick ceramic on metal multilayer circuit board
EP0132740B1 (en) Method of forming a dielectric substrate
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
US7722732B2 (en) Thick film paste via fill composition for use in LTCC applications
US5953203A (en) Multilayer ceramic circuit boards including embedded capacitors
GB2367425A (en) Composite monolithic elctronic component
JP2006165585A (ja) セラミック多層プリント回路基板
WO1998039784A9 (en) Ceramic multilayer printed circuit boards with embedded passive components
JP3467873B2 (ja) 多層セラミック基板の製造方法
KR20020009441A (ko) 다층 기판 및 그의 제조 방법
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2700920B2 (ja) コンデンサー内蔵複合回路基板
JPH10215074A (ja) セラミック多層基板およびその製造方法
JPH03116608A (ja) 導体ペーストおよび導体
KR20010055085A (ko) 금속상 저온 동시 소성 세라믹 기판의 표면저항 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee