JPH027483Y2 - - Google Patents
Info
- Publication number
- JPH027483Y2 JPH027483Y2 JP1983074140U JP7414083U JPH027483Y2 JP H027483 Y2 JPH027483 Y2 JP H027483Y2 JP 1983074140 U JP1983074140 U JP 1983074140U JP 7414083 U JP7414083 U JP 7414083U JP H027483 Y2 JPH027483 Y2 JP H027483Y2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- capacitor
- ceramic
- trimmer
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 54
- 239000000919 ceramic Substances 0.000 claims description 27
- 239000010410 layer Substances 0.000 description 31
- 239000000758 substrate Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- -1 that is Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、トリマーコンデンサを有するセラミ
ツク多層配線基板に関する。
ツク多層配線基板に関する。
背景技術とその問題点
例えば、タイマーIC、クロツクゼネレータIC、
ビデオカメラの同期信号発生器には、発振微調用
トリマーコンデンサが使用されている。第１図は
基準発振回路を示すもので、１はその増巾素子が
組込まれた半導体集積回路、２は発振子、Ｒは抵
抗器、C1，C2は固定コンデンサ、C3はトリマー
コンデンサである。このような基準発振回路にお
いてコンデンサC1＋C3及びコンデンサC2には通
常夫々20pF〜100pFのものが使用されるが、正確
な発振周波数は、可変のトリマーコンデンサC3
を調整することにより得ている。このようなトリ
マーコンデンサC3として、近年の回路の小形化
に伴い、トリマーコンデンサ自体も直径４mm、厚
さ1.5mm程度のものが市販されている。しかし、
このようなトリマーコンデンサには、可動部分が
含まれているため信頼性に欠け、例えば回転回数
も10回以下に制限されている。また、容量の温度
係数は、60ppm／℃以内のCHクラス（JIS）が
指定されているため、部品単価が高くなる等の問
題点があつた。
ビデオカメラの同期信号発生器には、発振微調用
トリマーコンデンサが使用されている。第１図は
基準発振回路を示すもので、１はその増巾素子が
組込まれた半導体集積回路、２は発振子、Ｒは抵
抗器、C1，C2は固定コンデンサ、C3はトリマー
コンデンサである。このような基準発振回路にお
いてコンデンサC1＋C3及びコンデンサC2には通
常夫々20pF〜100pFのものが使用されるが、正確
な発振周波数は、可変のトリマーコンデンサC3
を調整することにより得ている。このようなトリ
マーコンデンサC3として、近年の回路の小形化
に伴い、トリマーコンデンサ自体も直径４mm、厚
さ1.5mm程度のものが市販されている。しかし、
このようなトリマーコンデンサには、可動部分が
含まれているため信頼性に欠け、例えば回転回数
も10回以下に制限されている。また、容量の温度
係数は、60ppm／℃以内のCHクラス（JIS）が
指定されているため、部品単価が高くなる等の問
題点があつた。
考案の目的
本考案は、上述した従来のトリマーコンデンサ
に代わり得る新規のトリマーコンデンサを有する
セラミツク多層配線基板を提供するものである。
に代わり得る新規のトリマーコンデンサを有する
セラミツク多層配線基板を提供するものである。
考案の概要
本考案は、セラミツク層の第１の面に形成され
た第１の導電パターンと、この第１の導電パター
ンとセラミツク層を介して分離され、且つ上記第
１の導電パターンに対向する互いに分離された複
数の第２の導電パターンと、上記複数の第２の導
電パターンが相互に電気的に接続又は分離が可能
に形成され、上記第１の導電パターンと上記複数
の導電パターンにより形成されたトリマーコンデ
ンサを有するセラミツク多層配線基板である。
た第１の導電パターンと、この第１の導電パター
ンとセラミツク層を介して分離され、且つ上記第
１の導電パターンに対向する互いに分離された複
数の第２の導電パターンと、上記複数の第２の導
電パターンが相互に電気的に接続又は分離が可能
に形成され、上記第１の導電パターンと上記複数
の導電パターンにより形成されたトリマーコンデ
ンサを有するセラミツク多層配線基板である。
かかる構成により、所望の容量に正確に調整す
ることができるトリマーコンデンサを有するセラ
ミツク多層配線基板を得ることができる。
ることができるトリマーコンデンサを有するセラ
ミツク多層配線基板を得ることができる。
実施例
先ず、本セラミツク多層配線基板において、所
要の基準容量のコンデンサを得るための構成を第
２図を参照して説明する。第２図のコンデンサ
は、セラミツク多層配線基板を利用して成るもの
で、その誘電体層となる第１のセラミツク層３の
両面に夫々相対向する所要面積の導電層４及び５
を被着形成し、さらに第１のセラミツク層３上に
誘電体層となる第２のセラミツク層６を積層して
その表面に導電層５と対向する導電層７を被着形
成し、両導電層４及び５をスルホールを介して導
通して端子t1を導出し、また導電層５よりスルホ
ールを介して端子t2を導出し、導電層４及び５間
でコンデンサCaを、導電層５及び７間でコンデ
ンサCbを夫々構成したものである。第３図が、
このコンデンサの等価回路であり、コンデンサ
Ca及びCbは並列接続されている。このようなコ
ンデンサCa，Cbにおいて、その容量Ｃは、Ｃ＝
εS／ｄ（ε：誘電率、Ｓ：導電層の面積、ｄ：セ
ラミツク層の厚さ）で近似される。また、セラミ
ツク層及び導電層の積層枚数を多くすることによ
り、導電層の面積を一定にしたままで、コンデン
サの容量を増やすことができる。
要の基準容量のコンデンサを得るための構成を第
２図を参照して説明する。第２図のコンデンサ
は、セラミツク多層配線基板を利用して成るもの
で、その誘電体層となる第１のセラミツク層３の
両面に夫々相対向する所要面積の導電層４及び５
を被着形成し、さらに第１のセラミツク層３上に
誘電体層となる第２のセラミツク層６を積層して
その表面に導電層５と対向する導電層７を被着形
成し、両導電層４及び５をスルホールを介して導
通して端子t1を導出し、また導電層５よりスルホ
ールを介して端子t2を導出し、導電層４及び５間
でコンデンサCaを、導電層５及び７間でコンデ
ンサCbを夫々構成したものである。第３図が、
このコンデンサの等価回路であり、コンデンサ
Ca及びCbは並列接続されている。このようなコ
ンデンサCa，Cbにおいて、その容量Ｃは、Ｃ＝
εS／ｄ（ε：誘電率、Ｓ：導電層の面積、ｄ：セ
ラミツク層の厚さ）で近似される。また、セラミ
ツク層及び導電層の積層枚数を多くすることによ
り、導電層の面積を一定にしたままで、コンデン
サの容量を増やすことができる。
このようなセラミツク多層配線基板は次のよう
にして製作することができる。Ａ2O3粉とポリ
ビニルブチラール等の結合剤を溶剤とともに混練
したものをシート状に成形した後、溶剤を除去し
てセラミツクスの生シートを得る。このセラミツ
ク生シートの上にタングステン粉と結合剤を主体
とする導電ペーストをスクリーン印刷して所要の
パターンを形成し、同時にスルーホールに導電ペ
ーストを充填する。このようなセラミツク生シー
トを所要枚数積層した後、1600℃位で焼成してセ
ラミツク多層配線基板を得る。
にして製作することができる。Ａ2O3粉とポリ
ビニルブチラール等の結合剤を溶剤とともに混練
したものをシート状に成形した後、溶剤を除去し
てセラミツクスの生シートを得る。このセラミツ
ク生シートの上にタングステン粉と結合剤を主体
とする導電ペーストをスクリーン印刷して所要の
パターンを形成し、同時にスルーホールに導電ペ
ーストを充填する。このようなセラミツク生シー
トを所要枚数積層した後、1600℃位で焼成してセ
ラミツク多層配線基板を得る。
次に、本考案に係るセラミツク多層配線基板の
実施例を第４図を参照して説明する。
実施例を第４図を参照して説明する。
本実施例においては、セラミツク多層配線基板
１１を構成するセラミツク層の一方の面に共通の
第１導電パターン１０を形成し、他方の面に夫々
第１導電パターン１０と対向すると共に相互に分
離された複数の第２導電パターン１２，１３，１
４，１５及び１６を配列形成する。そして、この
共通の第１導電パターン１０と、これと対向する
各第２導電パターン１２，１３，１４，１５及び
１６との間で夫々基準容量となる1pFのコンデン
サC11，2pFのコンデンサC124pFのコンデンサ
C13、8pFのコンデンサC14、16pFのコンデンサ
C15を構成する。ここで本例では、各コンデンサ
C12，C13，C14及びC15を構成する第２導電パター
ン１２，１３，１４，１５及び１６の面積を平面
的にみて互に同一面積としているために、容量の
大きいコンデンサC13，C14及びC15に関しては第
２図で説明したと同様の多層構造をもつて構成す
る。一方、基板１１の表面には、これらの第２導
電パターン１２，１３，１４，１５，１６と接続
した一方の接続用パツド１７，１８，１９，２
０，２１と第１導電パターン１０と接続した端子
２２を設ける。また、基板１１上の一方の接続用
パツド１７，１８，１９，２０，２１に対向する
位置には夫々他方の接続用パッド２３，２４，２
５，２６，２７を設け、各パツド２３〜２７を導
電層２８を介して基板１１上の端子２９に共通接
続する。このようにして構成したトリマーコンデ
ンサの等価回路を第５図に示す。
１１を構成するセラミツク層の一方の面に共通の
第１導電パターン１０を形成し、他方の面に夫々
第１導電パターン１０と対向すると共に相互に分
離された複数の第２導電パターン１２，１３，１
４，１５及び１６を配列形成する。そして、この
共通の第１導電パターン１０と、これと対向する
各第２導電パターン１２，１３，１４，１５及び
１６との間で夫々基準容量となる1pFのコンデン
サC11，2pFのコンデンサC124pFのコンデンサ
C13、8pFのコンデンサC14、16pFのコンデンサ
C15を構成する。ここで本例では、各コンデンサ
C12，C13，C14及びC15を構成する第２導電パター
ン１２，１３，１４，１５及び１６の面積を平面
的にみて互に同一面積としているために、容量の
大きいコンデンサC13，C14及びC15に関しては第
２図で説明したと同様の多層構造をもつて構成す
る。一方、基板１１の表面には、これらの第２導
電パターン１２，１３，１４，１５，１６と接続
した一方の接続用パツド１７，１８，１９，２
０，２１と第１導電パターン１０と接続した端子
２２を設ける。また、基板１１上の一方の接続用
パツド１７，１８，１９，２０，２１に対向する
位置には夫々他方の接続用パッド２３，２４，２
５，２６，２７を設け、各パツド２３〜２７を導
電層２８を介して基板１１上の端子２９に共通接
続する。このようにして構成したトリマーコンデ
ンサの等価回路を第５図に示す。
このトリマーコンデンサにおいて、所要の容量
を得るには、例えば第１図の基準発振回路の場
合、セラミツク多層配線基板１１の他部に半導体
集積回路等のチツプを実装した後、発振周波数を
計測しながらコンデンサC11〜C15のうちの所要の
容量分に相当するコンデンサをワイヤボンデイン
グによつて接続するようになす。例えば、３pF
のときはパツド１７及び２３間と、パツド１８及
び２４間を夫々金属細線Ａ，Ｂを介してボンデイ
ングし、5pFのときはパツド１７及び２３間とパ
ツド１９及び２５間を金属細線Ａ，Ｃを介してボ
ンデイングする。
を得るには、例えば第１図の基準発振回路の場
合、セラミツク多層配線基板１１の他部に半導体
集積回路等のチツプを実装した後、発振周波数を
計測しながらコンデンサC11〜C15のうちの所要の
容量分に相当するコンデンサをワイヤボンデイン
グによつて接続するようになす。例えば、３pF
のときはパツド１７及び２３間と、パツド１８及
び２４間を夫々金属細線Ａ，Ｂを介してボンデイ
ングし、5pFのときはパツド１７及び２３間とパ
ツド１９及び２５間を金属細線Ａ，Ｃを介してボ
ンデイングする。
上記実施例においては、トリマーコンデンサの
基準容量を第２導電パターンである導電層の面積
を変えないで、多層構造で得るようにしたが、こ
の他にも例えば第６図に示すようにセラミツク層
を一層にして、第２導電パターン１２，１３，１
４，１５，１６の導電層の面積を変えることによ
つても、所要の基準容量を有するトリマーコンデ
ンサを形成することができる。
基準容量を第２導電パターンである導電層の面積
を変えないで、多層構造で得るようにしたが、こ
の他にも例えば第６図に示すようにセラミツク層
を一層にして、第２導電パターン１２，１３，１
４，１５，１６の導電層の面積を変えることによ
つても、所要の基準容量を有するトリマーコンデ
ンサを形成することができる。
次に、本考案の他の実施例を第７図を参照して
説明する。
説明する。
本実施例においては、トリマーコンデンサの各
基準容量即ちコンデンサC11〜C15を最初の実施例
（第４図参照）と同様にして形成し、基板３１の
表面には各第２導電パターン１２，１３，１４，
１５，１６と接続する導電層３０，３０ａ，３０
ｂ，３０ｃ，３０ｄ及び３０ｅを形成し、各導電
層３０ａ〜３０ｅを導電層３２を介して基板３１
上の端子２９に共通接続する。このように構成し
たトリマーコンデンサの等価回路を第８図に示
す。
基準容量即ちコンデンサC11〜C15を最初の実施例
（第４図参照）と同様にして形成し、基板３１の
表面には各第２導電パターン１２，１３，１４，
１５，１６と接続する導電層３０，３０ａ，３０
ｂ，３０ｃ，３０ｄ及び３０ｅを形成し、各導電
層３０ａ〜３０ｅを導電層３２を介して基板３１
上の端子２９に共通接続する。このように構成し
たトリマーコンデンサの等価回路を第８図に示
す。
このトリマーコンデンサにおいて、所要の容量
を得るには、チツプを実装した後、発振周波数を
計測しながら、コンデンサC11〜C15のうち所要の
容量分に相当するコンデンサを残して他のコンデ
ンサの導電層３０を例えばレーザにより電気的に
切断する。例えば3pFのときは導電層３０ｃ，３
０ｄ及び３０ｅを切断し、5pFのときは導電層３
０ｂ，３０ｄ及び３０ｅを切断する。
を得るには、チツプを実装した後、発振周波数を
計測しながら、コンデンサC11〜C15のうち所要の
容量分に相当するコンデンサを残して他のコンデ
ンサの導電層３０を例えばレーザにより電気的に
切断する。例えば3pFのときは導電層３０ｃ，３
０ｄ及び３０ｅを切断し、5pFのときは導電層３
０ｂ，３０ｄ及び３０ｅを切断する。
上述の構成によれば、本考案に係るトリマーコ
ンデンサは、印刷、焼成によりセラミツク多層配
線基板中に他の回路パターンと同時に形成するこ
とができるので製作費用を安くすることができ、
また可動部分がないので小形で信頼性の高いトリ
マーコンデンサが得られる。また、多層基板の誘
電体としてＡ2O3を使用した場合には、高信頼
性のコンデンサが得られる。また、このトリマー
コンデンサは抵抗トリミングと同様にチツプを実
装した後自動機を使用して短時間にトリミングす
ることができる。更に、コンデンサを構成する電
極部分を多層化するときには、基板表面の占有面
積を少くすることができる。
ンデンサは、印刷、焼成によりセラミツク多層配
線基板中に他の回路パターンと同時に形成するこ
とができるので製作費用を安くすることができ、
また可動部分がないので小形で信頼性の高いトリ
マーコンデンサが得られる。また、多層基板の誘
電体としてＡ2O3を使用した場合には、高信頼
性のコンデンサが得られる。また、このトリマー
コンデンサは抵抗トリミングと同様にチツプを実
装した後自動機を使用して短時間にトリミングす
ることができる。更に、コンデンサを構成する電
極部分を多層化するときには、基板表面の占有面
積を少くすることができる。
考案の効果
本考案によれば、セラミツク多層配線基板に内
装されたトリマーコンデンサを接続又は分離する
ことにより所要の容量に段階的に調整することが
できるため、信頼性の高いトリマーコンデンサを
得ることができる。また、トリマーコンデンサを
他の回路パターンと同時に形成することができる
ため、製作費を安くすることができる。
装されたトリマーコンデンサを接続又は分離する
ことにより所要の容量に段階的に調整することが
できるため、信頼性の高いトリマーコンデンサを
得ることができる。また、トリマーコンデンサを
他の回路パターンと同時に形成することができる
ため、製作費を安くすることができる。
第１図は従来のトリマーコンデンサを使用した
基準発振器の回路図、第２図は本考案に係るトリ
マーコンデンサの構成を説明するための断面図、
第３図はそのトリマーコンデンサの等価回路図、
第４図は本考案の一実施例の平面図、第５図はそ
の実施例の等価回路図、第６図及び第７図は他の
実施例の平面図、第８図は第７図の実施例の等価
回路図である。 １０は第１導電パターン、１２，１３，１４，
１５，１６は第２導電パターン、１７，１８，１
９，２０，２１は一方の接続用パツド、２３，２
４，２５，２６，２７は他方の接続用パツド、２
８，３０，３２は導電層、２９は端子である。
基準発振器の回路図、第２図は本考案に係るトリ
マーコンデンサの構成を説明するための断面図、
第３図はそのトリマーコンデンサの等価回路図、
第４図は本考案の一実施例の平面図、第５図はそ
の実施例の等価回路図、第６図及び第７図は他の
実施例の平面図、第８図は第７図の実施例の等価
回路図である。 １０は第１導電パターン、１２，１３，１４，
１５，１６は第２導電パターン、１７，１８，１
９，２０，２１は一方の接続用パツド、２３，２
４，２５，２６，２７は他方の接続用パツド、２
８，３０，３２は導電層、２９は端子である。
Claims (1)
- セラミツク層の第１の面に形成された第１の導
電パターンと、上記第１の導電パターンとセラミ
ツク層を介して分離され、且つ上記第１の導電パ
ターンに対向する互いに分離された複数の第２の
導電パターンと、上記複数の第２の導電パターン
が相互に電気的に接続又は分離が可能に形成さ
れ、上記第１の導電パターンと上記複数の導電パ
ターンにより形成されたトリマーコンデンサを有
するセラミツク多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7414083U JPS59180463U (ja) | 1983-05-18 | 1983-05-18 | セラミツク多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7414083U JPS59180463U (ja) | 1983-05-18 | 1983-05-18 | セラミツク多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59180463U JPS59180463U (ja) | 1984-12-01 |
| JPH027483Y2 true JPH027483Y2 (ja) | 1990-02-22 |
Family
ID=30204237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7414083U Granted JPS59180463U (ja) | 1983-05-18 | 1983-05-18 | セラミツク多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59180463U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994022281A1 (en) * | 1993-03-19 | 1994-09-29 | Fujitsu Limited | Laminated circuit board |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617339Y2 (ja) * | 1987-07-21 | 1994-05-02 | 株式会社村田製作所 | コンデンサ内蔵積層基板 |
| JP4841302B2 (ja) * | 2006-04-25 | 2011-12-21 | スミダコーポレーション株式会社 | インバータ回路 |
| JP6097540B2 (ja) | 2012-01-17 | 2017-03-15 | ローム株式会社 | チップコンデンサおよびその製造方法 |
| EP3929947A1 (en) * | 2020-06-26 | 2021-12-29 | Murata Manufacturing Co., Ltd. | Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4957363A (ja) * | 1972-10-04 | 1974-06-04 | ||
| JPS50119815A (ja) * | 1974-03-08 | 1975-09-19 | ||
| JPS549867B2 (ja) * | 1972-09-20 | 1979-04-27 | ||
| JPS5562721A (en) * | 1978-11-02 | 1980-05-12 | Tdk Electronics Co Ltd | Laminated capacitor |
| JPS59132611A (ja) * | 1983-01-20 | 1984-07-30 | 日本電気株式会社 | コンデンサ複合基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51874U (ja) * | 1974-06-18 | 1976-01-06 | ||
| JPS549867U (ja) * | 1977-06-24 | 1979-01-23 |
-
1983
- 1983-05-18 JP JP7414083U patent/JPS59180463U/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS549867B2 (ja) * | 1972-09-20 | 1979-04-27 | ||
| JPS4957363A (ja) * | 1972-10-04 | 1974-06-04 | ||
| JPS50119815A (ja) * | 1974-03-08 | 1975-09-19 | ||
| JPS5562721A (en) * | 1978-11-02 | 1980-05-12 | Tdk Electronics Co Ltd | Laminated capacitor |
| JPS59132611A (ja) * | 1983-01-20 | 1984-07-30 | 日本電気株式会社 | コンデンサ複合基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994022281A1 (en) * | 1993-03-19 | 1994-09-29 | Fujitsu Limited | Laminated circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59180463U (ja) | 1984-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| JPH027483Y2 (ja) | ||
| JP2001210544A (ja) | チップ積層セラミックコンデンサ | |
| KR20020093044A (ko) | 전자 장치 및 그 제조 방법 | |
| JPS6221260B2 (ja) | ||
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| JP4023133B2 (ja) | 積層セラミックコンデンサおよびその容量調整方法 | |
| JP2982916B2 (ja) | 積層セラミック電子部品およびその製造法 | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPH08181453A (ja) | コンデンサ内蔵配線板 | |
| JPH022318B2 (ja) | ||
| JPH06140764A (ja) | コンデンサ内蔵多層回路基板 | |
| KR100237295B1 (ko) | 콘덴서 내장 세라믹 다층기판 | |
| JPH07249542A (ja) | ネットワークアレー | |
| JPS6235253B2 (ja) | ||
| JPS6355795B2 (ja) | ||
| JPH06283335A (ja) | チップインダクタ及びその製造方法 | |
| JPH0430172B2 (ja) | ||
| JP2004179911A (ja) | 誘電体共振器 | |
| JPH033299A (ja) | コンデンサ内蔵セラミックス回路基板 | |
| JPH05144975A (ja) | 多層回路基板およびその製造方法 | |
| JPH01175294A (ja) | 回路基板 | |
| JPH08222479A (ja) | チップコンデンサ | |
| JPH1116774A (ja) | コンデンサアレイ及びその製造方法 |