JPS59132643A - 抵抗複合基板 - Google Patents
抵抗複合基板Info
- Publication number
- JPS59132643A JPS59132643A JP58007880A JP788083A JPS59132643A JP S59132643 A JPS59132643 A JP S59132643A JP 58007880 A JP58007880 A JP 58007880A JP 788083 A JP788083 A JP 788083A JP S59132643 A JPS59132643 A JP S59132643A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- substrate
- conductors
- resistors
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は積層複合部品に関し、特に抵抗体と導電体と接
続用の導電性物質とを構成要素とする複（１） 合抵抗器に関する。
続用の導電性物質とを構成要素とする複（１） 合抵抗器に関する。
近年、電子機器あるいは電子装置などにおいては、ＩＣ
及びＬＳＩなどの利用で小製化されてきテオシ、装置と
しての信頼性も尚〈なってきている。
及びＬＳＩなどの利用で小製化されてきテオシ、装置と
しての信頼性も尚〈なってきている。
ところが、これら機器の小型化への要求はＩＣ。
ＬＳＩだけでなく、これらを実装する回路基板への小型
化要求が生じている。
化要求が生じている。
このような要求から、ハイブリッドＩＣとして抵抗、コ
ンデンサを回路基板に実装しモールドしたもの、さらに
は１つの基板内にうめ込む複合基板としてのデバイス化
が試みられている。
ンデンサを回路基板に実装しモールドしたもの、さらに
は１つの基板内にうめ込む複合基板としてのデバイス化
が試みられている。
このように小型化の傾向は今後ますます高くなって行く
と思われる。
と思われる。
このような複合基板としての技術には抵抗体、絶縁体及
び導体をスクリーン印刷技術で形成させる方法が知られ
ている。又、この他にも抵抗体、絶縁体をグリーンシー
トとして、これらを積層技術で形成する方法も試みられ
ている。
び導体をスクリーン印刷技術で形成させる方法が知られ
ている。又、この他にも抵抗体、絶縁体をグリーンシー
トとして、これらを積層技術で形成する方法も試みられ
ている。
ところが、このように回路基板の中にうめ込ん（２）
だ抵抗は、そのトリミングが非常に困難であるため、１
機能を有するデバイスとしての複合化は、その製造工程
におけるプレス圧、脱バインダー条件、焼成条件等によ
シ大きく左右されてし１うため、これら複合化を進めよ
うとする回路は必然的に限定されてしまうものでめった
。
機能を有するデバイスとしての複合化は、その製造工程
におけるプレス圧、脱バインダー条件、焼成条件等によ
シ大きく左右されてし１うため、これら複合化を進めよ
うとする回路は必然的に限定されてしまうものでめった
。
このような欠点を除去するためにレーザーによるトリミ
ングの方法などが知られているが、第１図に示すような
上下面１１及び１２の比較的浅い部分にある層の抵抗１
３のみしかトリミングができずこの多層化が困難であっ
た。又、これらトリミングに用いる装置も非常に高価な
ものであった。
ングの方法などが知られているが、第１図に示すような
上下面１１及び１２の比較的浅い部分にある層の抵抗１
３のみしかトリミングができずこの多層化が困難であっ
た。又、これらトリミングに用いる装置も非常に高価な
ものであった。
本発明は、これら従来の欠点を除去せしめたトリミング
可能碌抵抗を持つ抵抗複合基板を提供することにある。
可能碌抵抗を持つ抵抗複合基板を提供することにある。
すなわち本発明は、絶縁体と導電体と抵抗体とが積層さ
れてなる基板であって、複数の導電体と抵抗体が該基板
内部に形成されておシ、各抵抗体及び前記複数の導電体
のうちの一部の導電体はそれぞれの形状の外周部の一部
が該基板表面の四−（３） の面に露出１〜ており、また前記複数の導電体のうちの
他の４電体はそれぞれ該基板内部でこれら以外の前記複
数の導電体又は抵抗体と接続しており、しかも該他の導
電体はそれぞれその一部が前記基板の表面とは異なる表
面部分に露出していることを特徴とする抵抗複合基板で
ある 以下、本発明を一実施例を示す図面を参照して説明する
。
れてなる基板であって、複数の導電体と抵抗体が該基板
内部に形成されておシ、各抵抗体及び前記複数の導電体
のうちの一部の導電体はそれぞれの形状の外周部の一部
が該基板表面の四−（３） の面に露出１〜ており、また前記複数の導電体のうちの
他の４電体はそれぞれ該基板内部でこれら以外の前記複
数の導電体又は抵抗体と接続しており、しかも該他の導
電体はそれぞれその一部が前記基板の表面とは異なる表
面部分に露出していることを特徴とする抵抗複合基板で
ある 以下、本発明を一実施例を示す図面を参照して説明する
。
本発明の実施例で用いる絶縁体止ノートは酸化アルミニ
ュウム４０−６０ ３ｉｊｉ％、結晶化ガラス４０〜６
０ 重債裂の組成範囲で総艮１００％となるように選ん
だ混合粉末をバインダー、有機溶媒、可塑剤と共に泥漿
状にし、ドクターブレード法等のスリップキャスティン
グ製膜により２０μｍ〜３００μｍ の生シートをポリ
エステルフィルム上に成形し、剥離したのち所望の寸法
にパンチングしてシートを得る。ここで用いた結晶化ガ
ラス粉末の組成は酸化物換算表記に従ったとき、酸化鉛
、酸化ホウ素、二畝化ケイ素、■族元素酸化物、Ｉｖ族
元素（化１．炭系、ケイ索、鉛は除く）酸化物を、（４
） それぞれ重量比３〜６５％、２〜５０％、４〜６５％、
０．１〜５０％、０．０２〜２ ｆｌ ％ノ組成範囲テ
総量１００％となるように選んだ組成物で構成されてい
る。
ュウム４０−６０ ３ｉｊｉ％、結晶化ガラス４０〜６
０ 重債裂の組成範囲で総艮１００％となるように選ん
だ混合粉末をバインダー、有機溶媒、可塑剤と共に泥漿
状にし、ドクターブレード法等のスリップキャスティン
グ製膜により２０μｍ〜３００μｍ の生シートをポリ
エステルフィルム上に成形し、剥離したのち所望の寸法
にパンチングしてシートを得る。ここで用いた結晶化ガ
ラス粉末の組成は酸化物換算表記に従ったとき、酸化鉛
、酸化ホウ素、二畝化ケイ素、■族元素酸化物、Ｉｖ族
元素（化１．炭系、ケイ索、鉛は除く）酸化物を、（４
） それぞれ重量比３〜６５％、２〜５０％、４〜６５％、
０．１〜５０％、０．０２〜２ ｆｌ ％ノ組成範囲テ
総量１００％となるように選んだ組成物で構成されてい
る。
又、抵抗体シートは二酸化ルテニュウム粉末と前記絶縁
体生シートに用いた結晶化ガラス粉末とをそれぞれ重量
比１０：９０〜５０ ： ５０ の範囲で所望の抵抗値
が得られるように混合し、エチル士ルソルプ、フナルカ
ルビトール、ブチルフタリル酸ブチルおよびポリビニー
ル等を加えて泥漿化した上、前記絶縁体生シート同様に
製膜し、２０ｎｍ〜２００μｍのシートを得る。
体生シートに用いた結晶化ガラス粉末とをそれぞれ重量
比１０：９０〜５０ ： ５０ の範囲で所望の抵抗値
が得られるように混合し、エチル士ルソルプ、フナルカ
ルビトール、ブチルフタリル酸ブチルおよびポリビニー
ル等を加えて泥漿化した上、前記絶縁体生シート同様に
製膜し、２０ｎｍ〜２００μｍのシートを得る。
さらに電極シート及び電極端子として用いるペーストは
、Ａ ｕ Ｎ Ａ ｇ Ｎ Ｐ ｄＸ Ｐ を等の金属
の単体もしくは１以上含んだ合金粉末をエチルセルロー
ス、α・テルピネオール、チロシン、芳香族炭化水素系
溶剤等の有機ビヒクルと伴に混練しペースト状にしたも
のを使用した。
、Ａ ｕ Ｎ Ａ ｇ Ｎ Ｐ ｄＸ Ｐ を等の金属
の単体もしくは１以上含んだ合金粉末をエチルセルロー
ス、α・テルピネオール、チロシン、芳香族炭化水素系
溶剤等の有機ビヒクルと伴に混練しペースト状にしたも
のを使用した。
第２図は本発明の一実施例を示す抵抗複合基板の積層体
の構造を示すものであり、１層１ケを４層配置させた４
個の抵抗複合基板の積層体の構成（５） 図である。本実施例での構造は積層体の第１層目にスル
ホール２０ととシ出し用′電極２１を持つ絶縁体シート
２２を持ち、第２層目には抵抗体シート２３をこの端面
が接続電極２４に乗るように圧着させた抵抗部分とその
とシ出しパターン２５及び前記第１層目のとシ出し用電
極２１との接続用端子２６と他のノーの導体あるいは抵
抗体との接続用スルポール端子２７を持つ絶縁体シート
２８がある。
の構造を示すものであり、１層１ケを４層配置させた４
個の抵抗複合基板の積層体の構成（５） 図である。本実施例での構造は積層体の第１層目にスル
ホール２０ととシ出し用′電極２１を持つ絶縁体シート
２２を持ち、第２層目には抵抗体シート２３をこの端面
が接続電極２４に乗るように圧着させた抵抗部分とその
とシ出しパターン２５及び前記第１層目のとシ出し用電
極２１との接続用端子２６と他のノーの導体あるいは抵
抗体との接続用スルポール端子２７を持つ絶縁体シート
２８がある。
さらに、第３層には前記抵抗体シート２３と平行するよ
うに導体パターン２９を持ち、この導体パターン２９も
前記抵抗体シート２３と同様にとり出しパターン２５及
び前記第１層目の電極との接続用端子２６と他の層の導
体あるいは抵抗体との接続用スルホール端子２７を持つ
絶縁体シート３０がある。
うに導体パターン２９を持ち、この導体パターン２９も
前記抵抗体シート２３と同様にとり出しパターン２５及
び前記第１層目の電極との接続用端子２６と他の層の導
体あるいは抵抗体との接続用スルホール端子２７を持つ
絶縁体シート３０がある。
又、第４層目は複数の層の抵抗回路を分離するために、
スルホール端子２７だけを持つ絶縁体シート３１がある
。
スルホール端子２７だけを持つ絶縁体シート３１がある
。
これら第２層から第４層は第５層からくシ返え（６）
し配置されており、最も末端の層には基板としての強度
を保つだめのダミーのシートとなる絶縁体シート３２が
ある。。
を保つだめのダミーのシートとなる絶縁体シート３２が
ある。。
このように構成した各シートを積み重ね、１００〜１３
０°Ｃの温度で圧力２００〜３００Ｋｐ／ｃＩＩで積層
プレスし、切断工程及び脱バインダ一工程を径て８００
°Ｃ〜１０００°Ｃで焼成することで４個の抵抗回路を
持つ焼結体が得られる。
０°Ｃの温度で圧力２００〜３００Ｋｐ／ｃＩＩで積層
プレスし、切断工程及び脱バインダ一工程を径て８００
°Ｃ〜１０００°Ｃで焼成することで４個の抵抗回路を
持つ焼結体が得られる。
第３図は前記焼結体の外観斜視図であり、１つの切断面
３３には前記抵抗体シート２３でできた抵抗体端面３４
と前記導体パターン２９でできた導電体端面３５を有し
ている。
３３には前記抵抗体シート２３でできた抵抗体端面３４
と前記導体パターン２９でできた導電体端面３５を有し
ている。
さらに、この抵抗体端面３４と導電体端面３５を有する
切断面３３には、前記内層された抵抗値を決定するため
に導電性物質３６（例えばＡＡｇｌＰｄなどを主成分と
する導電体ペースト）を焼き付けられるようになってい
る。
切断面３３には、前記内層された抵抗値を決定するため
に導電性物質３６（例えばＡＡｇｌＰｄなどを主成分と
する導電体ペースト）を焼き付けられるようになってい
る。
このように構成した抵抗複合基板は積層構造を有するた
めに、前記４ケの回路だけでなく、自由に回路数を増減
でき、すべてのトリミングが容易（７） に行えるものである。
めに、前記４ケの回路だけでなく、自由に回路数を増減
でき、すべてのトリミングが容易（７） に行えるものである。
又、第４図に示すように第１層目のとり出し用電極２１
のある実装面４１にチップコンデンサ４２あるいは集積
回路素子４３などをもうけることで、１つの機能を有す
る回路に容易になシ得、前記切断面上のトリミング４４
により、前記回路が所望する特性値を容易に得ることが
できる。
のある実装面４１にチップコンデンサ４２あるいは集積
回路素子４３などをもうけることで、１つの機能を有す
る回路に容易になシ得、前記切断面上のトリミング４４
により、前記回路が所望する特性値を容易に得ることが
できる。
なお、本実施例での抵抗複合基板では、前記複数の抵抗
回路を分離するだめの絶縁体シートを２層で構成した合
計１８層構成となっており、抵抗体シートを２酩×２５
Ｍ とし、１５にΩ／１ケの抵抗を３０ｍＸ３０朋の角
板状基板に構成しておシ、トリミング可能な抵抗を持つ
抵抗複合基板となっている。
回路を分離するだめの絶縁体シートを２層で構成した合
計１８層構成となっており、抵抗体シートを２酩×２５
Ｍ とし、１５にΩ／１ケの抵抗を３０ｍＸ３０朋の角
板状基板に構成しておシ、トリミング可能な抵抗を持つ
抵抗複合基板となっている。
さらに、本発明の抵抗複合基板を用いた前記実施例の回
路は、部品の実装及びトリミングによる回路特性の調整
後に外装モールドなどがなされればよシ信幀性の高いデ
バイスとなシ得る。
路は、部品の実装及びトリミングによる回路特性の調整
後に外装モールドなどがなされればよシ信幀性の高いデ
バイスとなシ得る。
以上の説明で明らかなように、本発明の抵抗複合基板は
１つの基板内に多数の抵抗器を複合化す（８） ることか可能であり、さらに、これら抵抗器はすべてト
リミングを可能としており、抵抗値積度のＭ要な回路の
小型化が可能である。
１つの基板内に多数の抵抗器を複合化す（８） ることか可能であり、さらに、これら抵抗器はすべてト
リミングを可能としており、抵抗値積度のＭ要な回路の
小型化が可能である。
本実施例では、抵抗体にグリーンシートを用いているが
、スクリーン印刷による方法でこれら抵抗体を形成して
も同一の効果が得られることは明らかである。又、内層
される抵抗体からのとシ出しパターンあるいは、と９出
し電極位置も伺んら限定されることなく、利用する回路
上での抵抗配置としての構成が容易に得られる。
、スクリーン印刷による方法でこれら抵抗体を形成して
も同一の効果が得られることは明らかである。又、内層
される抵抗体からのとシ出しパターンあるいは、と９出
し電極位置も伺んら限定されることなく、利用する回路
上での抵抗配置としての構成が容易に得られる。
さらに１本発明で用いた絶縁材料以外でも、同時焼成で
きるような材料でグリーンシートしたものでも同一の効
果が得られることは明らかである。
きるような材料でグリーンシートしたものでも同一の効
果が得られることは明らかである。
又、積層体の切断形状も角板に限定されず、円形に切断
した円周上に前記同様抵抗体シート端面と導電体端面を
配置させ、トリミング可能な抵抗複合基板を得ることも
できる。
した円周上に前記同様抵抗体シート端面と導電体端面を
配置させ、トリミング可能な抵抗複合基板を得ることも
できる。
第１図は従来の抵抗複合基板の構造図、第２図（９）
は本発明の一実施例の抵抗複合基板で、４個の抵抗を複
合化した積層体の積層構造図 第３図は第２図で示す積
層構造の複合抵抗基板の外観図、第４図はチップコンデ
ンサおよび集積回路素子等を実装した本発明の抵抗複合
基板の一応用例を示す□図である。 図において１１及び１２・・・仕置抵抗器の上下面、１
３・・・抵抗、２０・・・スルホール、２１・・・とり
出し用電極、２２・・・絶縁体シート、２３・・−抵抗
体シート、２４・・・接続用電極、２５・・・とシ出し
パターン、２６・・・接続用端子、２７・・・スルホー
ル端子、２８・・・絶縁体シート客苓、２９・・・導体
パターン３０・・・絶縁体シート、３１・・・絶縁体シ
ート、３２・・・絶縁体シート、３３・・・切断面、３
４・・・抵抗体端面、３５・・・導電体端面、３６・・
・導電性物質、４１・・・実装面、４２・・・チップコ
ンデンサ、４３・・乗積回路素子、４４・・・導電性物
質。 才３０ ３１ 牙４図 ２４１
合化した積層体の積層構造図 第３図は第２図で示す積
層構造の複合抵抗基板の外観図、第４図はチップコンデ
ンサおよび集積回路素子等を実装した本発明の抵抗複合
基板の一応用例を示す□図である。 図において１１及び１２・・・仕置抵抗器の上下面、１
３・・・抵抗、２０・・・スルホール、２１・・・とり
出し用電極、２２・・・絶縁体シート、２３・・−抵抗
体シート、２４・・・接続用電極、２５・・・とシ出し
パターン、２６・・・接続用端子、２７・・・スルホー
ル端子、２８・・・絶縁体シート客苓、２９・・・導体
パターン３０・・・絶縁体シート、３１・・・絶縁体シ
ート、３２・・・絶縁体シート、３３・・・切断面、３
４・・・抵抗体端面、３５・・・導電体端面、３６・・
・導電性物質、４１・・・実装面、４２・・・チップコ
ンデンサ、４３・・乗積回路素子、４４・・・導電性物
質。 才３０ ３１ 牙４図 ２４１
Claims (1)
- 絶縁体と導電体と抵抗体とが積層されてなる基板であっ
て、複数の導電体と抵抗体が該基板内部に形成されてお
り、各抵抗体及び前記複数の導電体のうちの一部の導電
体はそれぞれの形状の外周部の一部が該基板表面の同一
の面に露出しておυ、また前記複数の導電体のうちの導
電体はそれぞれ該基板内部でこれら以外の前記複数の導
電体又は抵抗体と接続しており、しかも該他の導電体は
それぞれその一部が前記基板の表面とは異なる表面部分
に露出していることを特徴とする抵抗複合基板０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007880A JPS59132643A (ja) | 1983-01-20 | 1983-01-20 | 抵抗複合基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007880A JPS59132643A (ja) | 1983-01-20 | 1983-01-20 | 抵抗複合基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132643A true JPS59132643A (ja) | 1984-07-30 |
Family
ID=11677917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58007880A Pending JPS59132643A (ja) | 1983-01-20 | 1983-01-20 | 抵抗複合基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132643A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309695A (ja) * | 1989-05-24 | 1990-12-25 | Murata Mfg Co Ltd | 多層回路基板 |
| WO1994022281A1 (en) * | 1993-03-19 | 1994-09-29 | Fujitsu Limited | Laminated circuit board |
| US5910755A (en) * | 1993-03-19 | 1999-06-08 | Fujitsu Limited | Laminate circuit board with selectable connections between wiring layers |
-
1983
- 1983-01-20 JP JP58007880A patent/JPS59132643A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309695A (ja) * | 1989-05-24 | 1990-12-25 | Murata Mfg Co Ltd | 多層回路基板 |
| WO1994022281A1 (en) * | 1993-03-19 | 1994-09-29 | Fujitsu Limited | Laminated circuit board |
| US5910755A (en) * | 1993-03-19 | 1999-06-08 | Fujitsu Limited | Laminate circuit board with selectable connections between wiring layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006165585A (ja) | セラミック多層プリント回路基板 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPS63300593A (ja) | セラミック複合基板 | |
| JPS59132643A (ja) | 抵抗複合基板 | |
| JPS6221260B2 (ja) | ||
| JPH0346978B2 (ja) | ||
| JPS59132611A (ja) | コンデンサ複合基板 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JPS6089995A (ja) | 複合積層セラミツク部品 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
| JPH0963845A (ja) | 積層部品およびその製造方法 | |
| JPS59123202A (ja) | 複合抵抗器 | |
| JPS59132642A (ja) | 抵抗複合基板 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| US20060127568A1 (en) | Multi-layer ceramic substrate and method for manufacture thereof | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 | |
| JPS6088420A (ja) | 複合積層セラミツク部品 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JPH0642442B2 (ja) | コンデンサ複合基板 | |
| JPH022318B2 (ja) | ||
| JP2555639B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2003045747A (ja) | 積層電子部品 |