JPH09186416A - 表面実装型電子部品用基板およびその製造方法 - Google Patents
表面実装型電子部品用基板およびその製造方法Info
- Publication number
- JPH09186416A JPH09186416A JP34256395A JP34256395A JPH09186416A JP H09186416 A JPH09186416 A JP H09186416A JP 34256395 A JP34256395 A JP 34256395A JP 34256395 A JP34256395 A JP 34256395A JP H09186416 A JPH09186416 A JP H09186416A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- hole
- board
- type electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 長孔スルーホールを用いることによる部品検
査の非効率性の問題および丸孔スルーホールを用いるこ
とによる大型化やバリ発生の問題を解消して、小型で信
頼性が高く、低コスト化が図れる表面実装型電子部品お
よびその製造方法を提供する。 【解決手段】 基板１に互いに平行な複数の長孔２を形
成し、基板１の上面にチップ部品マウント用のボンディ
ングエリア７ａ，７ｂを形成するとともに、長孔２の内
面に複数の端子電極６を同時に形成する。チップ部品の
マウントおよびモールド樹脂封止後は２点鎖線部分で基
板を切断する。
査の非効率性の問題および丸孔スルーホールを用いるこ
とによる大型化やバリ発生の問題を解消して、小型で信
頼性が高く、低コスト化が図れる表面実装型電子部品お
よびその製造方法を提供する。 【解決手段】 基板１に互いに平行な複数の長孔２を形
成し、基板１の上面にチップ部品マウント用のボンディ
ングエリア７ａ，７ｂを形成するとともに、長孔２の内
面に複数の端子電極６を同時に形成する。チップ部品の
マウントおよびモールド樹脂封止後は２点鎖線部分で基
板を切断する。
Description
【０００１】
【発明の属する技術分野】この発明は、回路基板に表面
実装する表面実装型電子部品の一部を構成する表面実装
型電子部品用基板およびその製造方法に関する。
実装する表面実装型電子部品の一部を構成する表面実装
型電子部品用基板およびその製造方法に関する。
【０００２】
【従来の技術】従来より例えばチップＬＥＤを構成する
場合に用いる基板は図１５に示すように、基板１に対し
て互いに平行な複数のいわゆる長孔スルーホール１２が
設けられ、そのランドの一部がチップＬＥＤのボンディ
ングエリア７ａ，７ｂとして延ばされ、金メッキなどの
処理が施されて、シート状態で供給されている。このよ
うな基板を用いてチップＬＥＤを製造する場合、各ボン
ディングエリアにチップＬＥＤをボンディングし、樹脂
封止を行った後、図１５における２点鎖線部分で切断す
ることによって、個別のチップＬＥＤを得る。図１６は
個別のチップＬＥＤの構成を示す図であり、（Ａ）は上
面図、（Ｂ）は正面図、（Ｃ）は右側面図である。図１
６において１３は長孔スルーホール１２の内面に形成さ
れていた長孔スルーホール内電極であり、これがチップ
ＬＥＤの端子電極となる。８はチップ部品（チップＬＥ
Ｄ）であり、ダイボンディングエリア７ａにダイボンデ
ィングされ、チップ部品の上面電極がワイア９によりセ
カンドボンディングエリアに接続される。
場合に用いる基板は図１５に示すように、基板１に対し
て互いに平行な複数のいわゆる長孔スルーホール１２が
設けられ、そのランドの一部がチップＬＥＤのボンディ
ングエリア７ａ，７ｂとして延ばされ、金メッキなどの
処理が施されて、シート状態で供給されている。このよ
うな基板を用いてチップＬＥＤを製造する場合、各ボン
ディングエリアにチップＬＥＤをボンディングし、樹脂
封止を行った後、図１５における２点鎖線部分で切断す
ることによって、個別のチップＬＥＤを得る。図１６は
個別のチップＬＥＤの構成を示す図であり、（Ａ）は上
面図、（Ｂ）は正面図、（Ｃ）は右側面図である。図１
６において１３は長孔スルーホール１２の内面に形成さ
れていた長孔スルーホール内電極であり、これがチップ
ＬＥＤの端子電極となる。８はチップ部品（チップＬＥ
Ｄ）であり、ダイボンディングエリア７ａにダイボンデ
ィングされ、チップ部品の上面電極がワイア９によりセ
カンドボンディングエリアに接続される。
【０００３】また、３極以上の端子電極を必要とする表
面実装型電子部品を製造する場合には、図１７に示すよ
うに、基板１に多数の丸孔スルーホール３とともにチッ
プ部品のボンディングエリア７ａ，７ｂが設けられ、金
メッキなどの処理が施されてシート状態で供給されてい
る。このような基板を用いて表面実装型電子部品を製造
する場合、各ボンディングエリアにベアチップをボンデ
ィングし、樹脂封止を行ったのち、図１７に示す２点鎖
線部分で基板１を切断することによって個別の表面実装
型電子部品を得ている。図１８はこのようにして製造さ
れた表面実装型電子部品の構成を示す図であり、（Ａ）
は上面図、（Ｂ）は正面図、（Ｃ）は右側面図である。
図１８において１１は丸孔スルーホール３内の電極であ
り、これが端子電極として用いられる。
面実装型電子部品を製造する場合には、図１７に示すよ
うに、基板１に多数の丸孔スルーホール３とともにチッ
プ部品のボンディングエリア７ａ，７ｂが設けられ、金
メッキなどの処理が施されてシート状態で供給されてい
る。このような基板を用いて表面実装型電子部品を製造
する場合、各ボンディングエリアにベアチップをボンデ
ィングし、樹脂封止を行ったのち、図１７に示す２点鎖
線部分で基板１を切断することによって個別の表面実装
型電子部品を得ている。図１８はこのようにして製造さ
れた表面実装型電子部品の構成を示す図であり、（Ａ）
は上面図、（Ｂ）は正面図、（Ｃ）は右側面図である。
図１８において１１は丸孔スルーホール３内の電極であ
り、これが端子電極として用いられる。
【０００４】
【発明が解決しようとする課題】図１５に示した基板を
用いて表面実装型電子部品を製造する場合には、２極の
端子電極を有する表面実装型電子部品しか得ることがで
きず、また各表面実装型電子部品を動作させて検査する
ためには、各表面実装型電子部品を基板から切り離した
状態で行わなければならず、工数が掛かり、コストの上
昇を招く問題があった。
用いて表面実装型電子部品を製造する場合には、２極の
端子電極を有する表面実装型電子部品しか得ることがで
きず、また各表面実装型電子部品を動作させて検査する
ためには、各表面実装型電子部品を基板から切り離した
状態で行わなければならず、工数が掛かり、コストの上
昇を招く問題があった。
【０００５】一方の図１７に示した丸孔スルーホールを
設けた基板を用いて表面実装型電子部品を製造する方法
では、基板製造段階での丸孔の加工数が非常に多いため
製造コストが嵩む問題がある。さらに、丸孔の配列ピッ
チは、電極ランド径や丸孔の径によって制限されるた
め、端子電極数が多くなる程、表面実装型電子部品の小
型化が阻まれることになる。また、このことから一定サ
イズの基板から取り得る部品数も減少し、部品単価の向
上に繋がっていた。この丸孔スルーホールをランドレス
とすれば、丸孔の加工ピッチは小さくなるが、モールド
樹脂による封止時にスルーホール内へ樹脂が流れ込む危
険性が高まり、半田付け不良という致命的な欠陥不良の
発生が危惧される。
設けた基板を用いて表面実装型電子部品を製造する方法
では、基板製造段階での丸孔の加工数が非常に多いため
製造コストが嵩む問題がある。さらに、丸孔の配列ピッ
チは、電極ランド径や丸孔の径によって制限されるた
め、端子電極数が多くなる程、表面実装型電子部品の小
型化が阻まれることになる。また、このことから一定サ
イズの基板から取り得る部品数も減少し、部品単価の向
上に繋がっていた。この丸孔スルーホールをランドレス
とすれば、丸孔の加工ピッチは小さくなるが、モールド
樹脂による封止時にスルーホール内へ樹脂が流れ込む危
険性が高まり、半田付け不良という致命的な欠陥不良の
発生が危惧される。
【０００６】また、図１５および図１７に示した何れの
基板を用いる方法でも、基板の切断時に、端子電極とな
る部分にバリが発生しやすく、さらに切断面にはベース
の導電体膜（通常銅）が露出するため、経時酸化による
半田濡性の悪化も懸念される。
基板を用いる方法でも、基板の切断時に、端子電極とな
る部分にバリが発生しやすく、さらに切断面にはベース
の導電体膜（通常銅）が露出するため、経時酸化による
半田濡性の悪化も懸念される。
【０００７】この発明の目的は、上述した長孔スルーホ
ールを用いることによる問題および丸孔スルーホールを
用いることによる問題の双方を解消して、小型で信頼性
が高く、低コスト化が図れる表面実装型電子部品および
その製造方法を提供することにある。
ールを用いることによる問題および丸孔スルーホールを
用いることによる問題の双方を解消して、小型で信頼性
が高く、低コスト化が図れる表面実装型電子部品および
その製造方法を提供することにある。
【０００８】
【課題を解決するための手段】この発明の表面実装型電
子部品用基板の製造方法は、従来のような丸孔スルーホ
ールを用いることなく、しかも３極以上の端子電極を有
する表面実装型電子部品を構成できるようにするため、
請求項１に記載の通り、絶縁性の基板、または絶縁板に
導電体膜を予め形成した基板に、互いに平行な複数の長
孔を形成する工程と、前記基板上および前記長孔の内面
に導電体膜を同時に形成する工程と、前記導電体膜をフ
ォトリソグラフィにより同時にパターン化して、前記基
板上にチップ部品マウント用のボンディングエリアを形
成するとともに、前記長孔の内面に複数の端子電極を形
成する工程とからなる。
子部品用基板の製造方法は、従来のような丸孔スルーホ
ールを用いることなく、しかも３極以上の端子電極を有
する表面実装型電子部品を構成できるようにするため、
請求項１に記載の通り、絶縁性の基板、または絶縁板に
導電体膜を予め形成した基板に、互いに平行な複数の長
孔を形成する工程と、前記基板上および前記長孔の内面
に導電体膜を同時に形成する工程と、前記導電体膜をフ
ォトリソグラフィにより同時にパターン化して、前記基
板上にチップ部品マウント用のボンディングエリアを形
成するとともに、前記長孔の内面に複数の端子電極を形
成する工程とからなる。
【０００９】また、上記基板上および長孔の内面に設け
た導電体膜を同時に容易にパターン化できるようにする
ため、請求項２に記載の通り、前記フォトリソグラフィ
における露光の際、前記基板にフォトマスクを重ねると
ともに、前記長孔の長手方向を回転軸として前記基板を
露光光の照射方向に対して傾斜させた状態で該露光光を
照射し、前記基板上および前記長孔の内面を同時に露光
する。
た導電体膜を同時に容易にパターン化できるようにする
ため、請求項２に記載の通り、前記フォトリソグラフィ
における露光の際、前記基板にフォトマスクを重ねると
ともに、前記長孔の長手方向を回転軸として前記基板を
露光光の照射方向に対して傾斜させた状態で該露光光を
照射し、前記基板上および前記長孔の内面を同時に露光
する。
【００１０】また、この発明の表面実装型電子部品用基
板は、従来のような丸孔スルーホールを用いることな
く、しかも３極以上の端子電極を有する表面実装型電子
部品を得るようにするものであり、請求項３に記載の通
り、平行な複数の長孔が形成され、隣接する長孔の間に
複数のチップ部品マウント用のボンディングエリアが形
成され、前記長孔の内面に各チップ部品マウント用のボ
ンディングエリアから連続する複数の端子電極がそれぞ
れ形成されてなる。
板は、従来のような丸孔スルーホールを用いることな
く、しかも３極以上の端子電極を有する表面実装型電子
部品を得るようにするものであり、請求項３に記載の通
り、平行な複数の長孔が形成され、隣接する長孔の間に
複数のチップ部品マウント用のボンディングエリアが形
成され、前記長孔の内面に各チップ部品マウント用のボ
ンディングエリアから連続する複数の端子電極がそれぞ
れ形成されてなる。
【００１１】請求項１に係る表面実装型電子部品用基板
の製造方法および請求項３に係る表面実装型電子部品用
基板では、互いに平行な複数の長孔が基板に形成され、
基板上および長孔の内面に同時に導電体膜が形成され、
その導電体膜がフォトリソグラフィにより同時にパター
ン化され、基板上にチップ部品マウント用のボンディン
グエリアが形成され、長孔の内面に複数の端子電極が形
成される。これにより、長孔でありながら、その内面の
導電体膜は連続しておらず、端子電極が予め形成される
ため、基板から表面実装型電子部品を切り出す前に検査
を行うことが可能となり、また基板の切断時に端子電極
部にバリが発生せず、ベースとなる導電体膜も露出しな
いため、経時酸化による半田濡性の悪化を招くこともな
い。さらに、従来の丸孔スルーホールを用いた場合とは
異なり、端子電極の配列ピッチを容易に狭めることがで
き、これにより小型の表面実装型電子部品が容易に得ら
れ、また一定面積の基板から多くの表面実装型電子部品
を取り得ることになる。
の製造方法および請求項３に係る表面実装型電子部品用
基板では、互いに平行な複数の長孔が基板に形成され、
基板上および長孔の内面に同時に導電体膜が形成され、
その導電体膜がフォトリソグラフィにより同時にパター
ン化され、基板上にチップ部品マウント用のボンディン
グエリアが形成され、長孔の内面に複数の端子電極が形
成される。これにより、長孔でありながら、その内面の
導電体膜は連続しておらず、端子電極が予め形成される
ため、基板から表面実装型電子部品を切り出す前に検査
を行うことが可能となり、また基板の切断時に端子電極
部にバリが発生せず、ベースとなる導電体膜も露出しな
いため、経時酸化による半田濡性の悪化を招くこともな
い。さらに、従来の丸孔スルーホールを用いた場合とは
異なり、端子電極の配列ピッチを容易に狭めることがで
き、これにより小型の表面実装型電子部品が容易に得ら
れ、また一定面積の基板から多くの表面実装型電子部品
を取り得ることになる。
【００１２】請求項２に係る表面実装型電子部品用基板
の製造方法では、基板に対して傾斜した方向から露光光
が照射されるため、基板上に設けた長孔の内面に、より
確実に露光光が照射されることになり、微細な端子電極
のパターン化が容易となる。
の製造方法では、基板に対して傾斜した方向から露光光
が照射されるため、基板上に設けた長孔の内面に、より
確実に露光光が照射されることになり、微細な端子電極
のパターン化が容易となる。
【００１３】
【発明の実施の形態】この発明の実施形態である表面実
装型電子部品用基板およびその製造方法ならびに表面実
装型電子部品の構成を図１〜図１４を基に以下説明す
る。
装型電子部品用基板およびその製造方法ならびに表面実
装型電子部品の構成を図１〜図１４を基に以下説明す
る。
【００１４】図１は表面実装型電子部品用基板の部分斜
視図である。図１に示すように、基板１には互いに平行
な複数の長孔２を形成していて、隣接する長孔の間に複
数のチップ部品マウント用のボンディングエリア７ａ，
７ｂを形成し、長孔２の内面に複数の端子電極６を形成
している。
視図である。図１に示すように、基板１には互いに平行
な複数の長孔２を形成していて、隣接する長孔の間に複
数のチップ部品マウント用のボンディングエリア７ａ，
７ｂを形成し、長孔２の内面に複数の端子電極６を形成
している。
【００１５】図２は図１に示した基板における１つのチ
ップ部品がマウントされる１区画の構成を示す平面図で
ある。図３は図１に示した基板に対しチップ部品をマウ
ントし、モールド樹脂で封止を行った後に基板から分離
して得た単一の表面実装型電子部品の構成を示す図であ
り、（Ａ）は上面図、（Ｂ）は正面図、（Ｃ）は右側面
図である。図２において７ａがダイボンディングエリ
ア、７ｂがセカンドボンディングエリアであり、図３に
示すようにチップ部品はダイボンディングエリア７ａに
ダイボンディングされ、チップ部品とセカンドボンディ
ングエリア７ｂとの間がワイアボンディングされる。こ
のようにして６極の端子電極を有する小型の表面実装型
電子部品を得る。
ップ部品がマウントされる１区画の構成を示す平面図で
ある。図３は図１に示した基板に対しチップ部品をマウ
ントし、モールド樹脂で封止を行った後に基板から分離
して得た単一の表面実装型電子部品の構成を示す図であ
り、（Ａ）は上面図、（Ｂ）は正面図、（Ｃ）は右側面
図である。図２において７ａがダイボンディングエリ
ア、７ｂがセカンドボンディングエリアであり、図３に
示すようにチップ部品はダイボンディングエリア７ａに
ダイボンディングされ、チップ部品とセカンドボンディ
ングエリア７ｂとの間がワイアボンディングされる。こ
のようにして６極の端子電極を有する小型の表面実装型
電子部品を得る。
【００１６】次に、図１に示した基板の製造工程を図４
〜図１１を基に説明する。
〜図１１を基に説明する。
【００１７】まず、両面に銅箔を積層した銅張積層板１
を選定する。この基板１の厚み寸法をｔ、端子電極の間
隙をｓとすれば、ｔ≦２ｓとなるように銅張積層板１の
厚み寸法を選定することが望ましい。次に図５に示すよ
うに、基板１を適当な大きさに切断した後、ＮＣボール
盤またはＮＣルーターなどにより所定ピッチ、所定寸法
で、互いに平行な複数の長孔２を形成する。この長孔の
幅は長孔の内面に露光光が確実に照射されるように、基
板１の厚み寸法ｔ以上であることが望ましい。
を選定する。この基板１の厚み寸法をｔ、端子電極の間
隙をｓとすれば、ｔ≦２ｓとなるように銅張積層板１の
厚み寸法を選定することが望ましい。次に図５に示すよ
うに、基板１を適当な大きさに切断した後、ＮＣボール
盤またはＮＣルーターなどにより所定ピッチ、所定寸法
で、互いに平行な複数の長孔２を形成する。この長孔の
幅は長孔の内面に露光光が確実に照射されるように、基
板１の厚み寸法ｔ以上であることが望ましい。
【００１８】次に、図６に示すように、基板１全体を銅
の無電解メッキおよび電解メッキを行い、基板表面およ
び長孔内に銅の導電体膜４を形成する。続いて、フォト
リソグラフィによりこの導電体膜４をパターン化する。
すなわち先ず図７に示すように、基板表面および長孔内
にエッチングレジスト膜５を電着法により塗布する。続
いて、後述するように基板１の両面にフォトマスクを重
ねた状態で露光を行い、フォトレジスト膜５を現像する
ことによって、図８に示すようにフォトマスクをパター
ン化する。その後、導電体膜４をエッチングし、フォト
レジスト膜５を剥離することによって、図９に示すよう
に基板１の上面にボンディングエリア７ａ，７ｂを形成
するとともに、長孔２の内面に端子電極６を形成する。
なお、基板１の裏面側にも長孔内面の端子電極から続く
端子電極を設ける。
の無電解メッキおよび電解メッキを行い、基板表面およ
び長孔内に銅の導電体膜４を形成する。続いて、フォト
リソグラフィによりこの導電体膜４をパターン化する。
すなわち先ず図７に示すように、基板表面および長孔内
にエッチングレジスト膜５を電着法により塗布する。続
いて、後述するように基板１の両面にフォトマスクを重
ねた状態で露光を行い、フォトレジスト膜５を現像する
ことによって、図８に示すようにフォトマスクをパター
ン化する。その後、導電体膜４をエッチングし、フォト
レジスト膜５を剥離することによって、図９に示すよう
に基板１の上面にボンディングエリア７ａ，７ｂを形成
するとともに、長孔２の内面に端子電極６を形成する。
なお、基板１の裏面側にも長孔内面の端子電極から続く
端子電極を設ける。
【００１９】以上の工程により表面実装型電子部品用基
板が完成する。ここで、必要に応じてソルダーレジスト
インキの塗布および金メッキなどの処理を施す。
板が完成する。ここで、必要に応じてソルダーレジスト
インキの塗布および金メッキなどの処理を施す。
【００２０】このような基板を用いて表面実装型電子部
品を製造する場合、図１０に示すように、チップ部品８
をダイボンディングし、ワイアー９によりワイアーボン
ディングを行い、図１１に示すようにモールド樹脂１０
により樹脂封止を行う。その後、図１に示した２点鎖線
部分で基板を切断することによって個別の表面実装型電
子部品を得る。
品を製造する場合、図１０に示すように、チップ部品８
をダイボンディングし、ワイアー９によりワイアーボン
ディングを行い、図１１に示すようにモールド樹脂１０
により樹脂封止を行う。その後、図１に示した２点鎖線
部分で基板を切断することによって個別の表面実装型電
子部品を得る。
【００２１】図１２および図１３は基板に対する露光工
程の様子を示す図である。両図において２１は上部露光
ランプ、２２は上部ミラー、２３は下部露光ランプ、２
４は下部ミラーである。このように上下に配した光源の
間に基板１を配置する。基板１の上面には上部マスクフ
ィルム２６、下面には下部マスクフィルム２７をそれぞ
れ重ね合わせていて、ガラステーブル２５に載置してい
る。このガラステーブル２５と露光光の光軸との成す角
度θが４５〜７５°の範囲内となる関係でガラステーブ
ルを静止させた状態で露光を行う。図１４は図１２に示
したガラステーブル２５に対する基板１の載置方向を示
す平面図である。（但しマスクフィルムは省略してい
る。）図１４においてＯ−Ｏはガラステーブル２５の傾
斜時の回転軸であり、基板１の長孔２がこの回転軸Ｏ−
Ｏ方向となるように基板１をガラステーブル２５に載置
する。このことにより、基板に対し傾斜方向から露光光
が照射され、基板１の上下面および長孔の内面が同時に
マスクフィルムを通して露光されることになり、この１
工程で露光が完了することになる。このとき、長孔の内
面とマスクフィルム上のマスクパターンとは、密着状態
になく、長孔の奥部程マスクパターンの像がぼける傾向
にあるが、基板に対し傾斜方向から露光光が照射される
ことにより、長孔の内面に対する露光光の照射角は垂直
方向に近づき、比較的鮮明なマスクパターンの像が長孔
の内面にも投影されることになり、長孔の内面にも所定
の端子電極形成のためのフォトレジスト膜のパターンが
形成されることになる。
程の様子を示す図である。両図において２１は上部露光
ランプ、２２は上部ミラー、２３は下部露光ランプ、２
４は下部ミラーである。このように上下に配した光源の
間に基板１を配置する。基板１の上面には上部マスクフ
ィルム２６、下面には下部マスクフィルム２７をそれぞ
れ重ね合わせていて、ガラステーブル２５に載置してい
る。このガラステーブル２５と露光光の光軸との成す角
度θが４５〜７５°の範囲内となる関係でガラステーブ
ルを静止させた状態で露光を行う。図１４は図１２に示
したガラステーブル２５に対する基板１の載置方向を示
す平面図である。（但しマスクフィルムは省略してい
る。）図１４においてＯ−Ｏはガラステーブル２５の傾
斜時の回転軸であり、基板１の長孔２がこの回転軸Ｏ−
Ｏ方向となるように基板１をガラステーブル２５に載置
する。このことにより、基板に対し傾斜方向から露光光
が照射され、基板１の上下面および長孔の内面が同時に
マスクフィルムを通して露光されることになり、この１
工程で露光が完了することになる。このとき、長孔の内
面とマスクフィルム上のマスクパターンとは、密着状態
になく、長孔の奥部程マスクパターンの像がぼける傾向
にあるが、基板に対し傾斜方向から露光光が照射される
ことにより、長孔の内面に対する露光光の照射角は垂直
方向に近づき、比較的鮮明なマスクパターンの像が長孔
の内面にも投影されることになり、長孔の内面にも所定
の端子電極形成のためのフォトレジスト膜のパターンが
形成されることになる。
【００２２】図１３は上記のガラステーブルと露光光の
光軸との成す角度が９０°となる関係にガラステーブル
を配置した例である。従来の一般的な露光工程ではこの
ような形態となるが、基板の厚み寸法ｔを十分小さくす
るか、端子電極の間隙ｓを比較的大きくするとともに、
露光光を散乱光とすることによって、図１３に示した状
態でも、長孔の内面に端子電極を形成するためのフォト
レジスト膜をパターン化することができる。
光軸との成す角度が９０°となる関係にガラステーブル
を配置した例である。従来の一般的な露光工程ではこの
ような形態となるが、基板の厚み寸法ｔを十分小さくす
るか、端子電極の間隙ｓを比較的大きくするとともに、
露光光を散乱光とすることによって、図１３に示した状
態でも、長孔の内面に端子電極を形成するためのフォト
レジスト膜をパターン化することができる。
【００２３】尚、図４〜図１１に示した例では銅張積層
板を出発材料としが、導電体層を有さない絶縁性基板を
出発材料としても同様に製造することができる。
板を出発材料としが、導電体層を有さない絶縁性基板を
出発材料としても同様に製造することができる。
【００２４】
【発明の効果】請求項１および請求項３に係る発明によ
れば、互いに平行な複数の長孔が基板に形成され、基板
上および長孔の内面に同時に導電体膜が形成され、その
導電体膜がフォトリソグラフィにより同時にパターン化
され、基板上にチップ部品マウント用のボンディングエ
リアが形成され、長孔の内面に複数の端子電極が形成さ
れるため、長孔でありながら、基板から表面実装型電子
部品を切り出す前に表面実装型電子部品の検査を行うこ
とが可能となり、また基板の切断時に端子電極部にバリ
が発生せず、ベースとなる導電体膜も露出しないため、
経時酸化による半田濡性の悪化を招くこともない。さら
に、従来の丸孔スルーホールを用いた場合とは異なり、
端子電極の配列ピッチを容易に狭めることができ、これ
により小型の表面実装型電子部品が容易に得られ、また
一定面積の基板から多くの表面実装型電子部品を取り得
ることになる。
れば、互いに平行な複数の長孔が基板に形成され、基板
上および長孔の内面に同時に導電体膜が形成され、その
導電体膜がフォトリソグラフィにより同時にパターン化
され、基板上にチップ部品マウント用のボンディングエ
リアが形成され、長孔の内面に複数の端子電極が形成さ
れるため、長孔でありながら、基板から表面実装型電子
部品を切り出す前に表面実装型電子部品の検査を行うこ
とが可能となり、また基板の切断時に端子電極部にバリ
が発生せず、ベースとなる導電体膜も露出しないため、
経時酸化による半田濡性の悪化を招くこともない。さら
に、従来の丸孔スルーホールを用いた場合とは異なり、
端子電極の配列ピッチを容易に狭めることができ、これ
により小型の表面実装型電子部品が容易に得られ、また
一定面積の基板から多くの表面実装型電子部品を取り得
ることになる。
【００２５】請求項２に係る発明によれば、基板に対し
て傾斜した方向から露光光が照射されるため、基板上に
設けた長孔の内面に、より垂直に近い方向から確実に露
光光が照射されることになり、微細な端子電極のパター
ン化が容易となる。
て傾斜した方向から露光光が照射されるため、基板上に
設けた長孔の内面に、より垂直に近い方向から確実に露
光光が照射されることになり、微細な端子電極のパター
ン化が容易となる。
【図１】この発明の実施形態に係る表面実装型電子部品
用基板の部分斜視図である。
用基板の部分斜視図である。
【図２】図１における１区画の平面図である。
【図３】図１に示す基板を用いて製造した表面実装型電
子部品の構成を示す図である。
子部品の構成を示す図である。
【図４】基板の断面図である。
【図５】長孔形成後の断面図である。
【図６】導電体膜形成後の断面図である。
【図７】フォトレジスト膜形成後の断面図である。
【図８】フォトレジスト膜露光・現像後の断面図であ
る。
る。
【図９】導電体膜エッチング後の断面図である。
【図１０】チップ部品マウント後の断面図である。
【図１１】モールド樹脂封止後の断面図である。
【図１２】露光工程における状態を示す図である。
【図１３】露光工程における状態を示す図である。
【図１４】ガラステーブルに対する基板の載置方向を示
す平面図である。
す平面図である。
【図１５】従来の表面実装型電子部品用基板の部分斜視
図である。
図である。
【図１６】図１５に示す基板を用いた従来の表面実装型
電子部品の構成を示す図である。
電子部品の構成を示す図である。
【図１７】従来の表面実装型電子部品用基板の部分斜視
図である。
図である。
【図１８】図１７に示す基板を用いた従来の表面実装型
電子部品の構成を示す図である。
電子部品の構成を示す図である。
１−基板 ２−長孔 ３−丸孔スルーホール ４−導電体膜 ５−フォトレジスト膜 ６−端子電極 ７ａ−ダイボンディングエリア ７ｂ−セカンドボンディングエリア ８−チップ部品 ９−ワイア １０−モールド樹脂 １１−スルーホール内電極 １２−長孔スルーホール １３−長孔スルーホール内電極 ２１−上部露光ランプ ２２−上部ミラー ２３−下部露光ランプ ２４−下部ミラー ２５−ガラステーブル ２６−上部マスクフィルム ２７−下部マスクフィルム
Claims (3)
- 【請求項１】 絶縁性の基板、または絶縁板に導電体膜
を予め形成した基板に、互いに平行な複数の長孔を形成
する工程と、 前記基板上および前記長孔の内面に導電体膜を同時に形
成する工程と、 前記導電体膜をフォトリソグラフィにより同時にパター
ン化して、前記基板上にチップ部品マウント用のボンデ
ィングエリアを形成するとともに、前記長孔の内面に複
数の端子電極を形成する工程とからなる表面実装型電子
部品用基板の製造方法。 - 【請求項２】 前記フォトリソグラフィにおける露光の
際、前記基板にフォトマスクを重ねるとともに、前記長
孔の長手方向を回転軸として前記基板を露光光の照射方
向に対して傾斜させた状態で該露光光を照射し、前記基
板上および前記長孔の内面を同時に露光するものである
請求項１に記載の表面実装型電子部品用基板の製造方
法。 - 【請求項３】 平行な複数の長孔が形成され、隣接する
長孔の間に複数のチップ部品マウント用のボンディング
エリアが形成され、前記長孔の内面に各チップ部品マウ
ント用のボンディングエリアから連続する複数の端子電
極がそれぞれ形成されてなる表面実装型電子部品用基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34256395A JPH09186416A (ja) | 1995-12-28 | 1995-12-28 | 表面実装型電子部品用基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34256395A JPH09186416A (ja) | 1995-12-28 | 1995-12-28 | 表面実装型電子部品用基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186416A true JPH09186416A (ja) | 1997-07-15 |
Family
ID=18354733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34256395A Pending JPH09186416A (ja) | 1995-12-28 | 1995-12-28 | 表面実装型電子部品用基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186416A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6751101B2 (en) | 2000-11-02 | 2004-06-15 | Murata Manufacturing Co., Ltd. | Electronic component and method of producing the same |
| US6760227B2 (en) | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP2006229033A (ja) * | 2005-02-18 | 2006-08-31 | Hitachi Aic Inc | 側面電極用配線板の製造方法 |
| JP2007201125A (ja) * | 2006-01-26 | 2007-08-09 | Eito Kogyo:Kk | 側面パターンを有するプリント基板の製造方法 |
| KR20160073451A (ko) * | 2014-12-16 | 2016-06-27 | 광전자 주식회사 | Pcb를 이용한 다채널 광센서 및 제조 방법 |
| CN110398654A (zh) * | 2019-08-20 | 2019-11-01 | 深圳市蓝眼科技有限公司 | 自动测值机 |
| CN112017969A (zh) * | 2019-05-29 | 2020-12-01 | 股份有限会社太特思 | 基板侧面部配线形成方法 |
-
1995
- 1995-12-28 JP JP34256395A patent/JPH09186416A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6751101B2 (en) | 2000-11-02 | 2004-06-15 | Murata Manufacturing Co., Ltd. | Electronic component and method of producing the same |
| US6760227B2 (en) | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP2006229033A (ja) * | 2005-02-18 | 2006-08-31 | Hitachi Aic Inc | 側面電極用配線板の製造方法 |
| JP2007201125A (ja) * | 2006-01-26 | 2007-08-09 | Eito Kogyo:Kk | 側面パターンを有するプリント基板の製造方法 |
| KR20160073451A (ko) * | 2014-12-16 | 2016-06-27 | 광전자 주식회사 | Pcb를 이용한 다채널 광센서 및 제조 방법 |
| CN112017969A (zh) * | 2019-05-29 | 2020-12-01 | 股份有限会社太特思 | 基板侧面部配线形成方法 |
| CN110398654A (zh) * | 2019-08-20 | 2019-11-01 | 深圳市蓝眼科技有限公司 | 自动测值机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| JPH09181359A (ja) | チップ型発光ダイオード | |
| US8043514B2 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
| US7307854B2 (en) | Flexible wired circuit board | |
| JPH09186416A (ja) | 表面実装型電子部品用基板およびその製造方法 | |
| JP2006086453A (ja) | 表面処理方法、および電子部品の製造方法 | |
| CN111326640B (zh) | 在发光二极管载板形成开窗的方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JP3172509B2 (ja) | 配線基板集合体の製造方法 | |
| JPH11163416A (ja) | 面実装型光電変換装置およびその製造方法 | |
| JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP4326014B2 (ja) | 回路基板とその製造方法 | |
| JPH07235621A (ja) | リードレスチップキャリア及びその製造方法 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| KR100715457B1 (ko) | 발광 다이오드 실장용 인쇄회로기판 제조방법 및 발광다이오드 패키지 | |
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| KR20030075825A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JP2772543B2 (ja) | 半導体搭載装置の製造方法 | |
| JPH10303465A (ja) | 面実装型半導体素子 | |
| JP2003163321A (ja) | グランド用電極保有タイプｂｃｃ用リードフレームおよびその製造方法 | |
| TW202020955A (zh) | 在發光二極體載板形成開窗的方法 | |
| JP2005150483A (ja) | 表面実装型電子部品用基板の製造方法 | |
| JP2003037234A (ja) | リードフレームの製造方法 |