JP2772543B2 - 半導体搭載装置の製造方法 - Google Patents
半導体搭載装置の製造方法Info
- Publication number
- JP2772543B2 JP2772543B2 JP14442989A JP14442989A JP2772543B2 JP 2772543 B2 JP2772543 B2 JP 2772543B2 JP 14442989 A JP14442989 A JP 14442989A JP 14442989 A JP14442989 A JP 14442989A JP 2772543 B2 JP2772543 B2 JP 2772543B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- insulating layer
- mounting device
- semiconductor
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体を搭載するための装置の製造方法に関
し、特にこれら多数の半導体搭載装置を同時に多数個取
りができるようにした製造方法に関するものである。
し、特にこれら多数の半導体搭載装置を同時に多数個取
りができるようにした製造方法に関するものである。
（従来の技術） 各種の半導体を搭載する装置としては種々なものが提
案されてきているが、この種の装置は大量生産するため
に、比較的大きな面積を有するシート状の材料から多数
個取りすることによって形成されることが多い。
案されてきているが、この種の装置は大量生産するため
に、比較的大きな面積を有するシート状の材料から多数
個取りすることによって形成されることが多い。
例えば、第１図及び第２図に示したような半導体搭載
装置（10）においては、一枚の金属板によって形成した
多数のアウターリード（17）の内端部に上下の絶縁層
（14）を一体化し、各絶縁層（14）の表面に所定の導体
回路（16）を形成して、半導体（30）を実装できるよう
にしたものである。そして、この半導体搭載装置（10）
は、第３図に示すように、各アウターリード（17）と絶
縁層（14）上の導体回路（16）とをスルーホール（18）
によって電気的に接続するとともに、導体回路（16）と
半導体（30）とをボンディングワイヤ等によって電気的
に接続することにより半導体を搭載した装置として完成
されるものである。
装置（10）においては、一枚の金属板によって形成した
多数のアウターリード（17）の内端部に上下の絶縁層
（14）を一体化し、各絶縁層（14）の表面に所定の導体
回路（16）を形成して、半導体（30）を実装できるよう
にしたものである。そして、この半導体搭載装置（10）
は、第３図に示すように、各アウターリード（17）と絶
縁層（14）上の導体回路（16）とをスルーホール（18）
によって電気的に接続するとともに、導体回路（16）と
半導体（30）とをボンディングワイヤ等によって電気的
に接続することにより半導体を搭載した装置として完成
されるものである。
この半導体搭載装置（10）は、第１図及び第３図に示
したように、その各アウターリード（17）を完全に露出
させて、外部の他の基板等に対して直接電気的接続が行
なえるように構成しなければならない。このような半導
体搭載装置（10）を、一枚の大きなリードフレーム（1
1）と、このリードフレーム（11）の両面に固着される
二枚の大きな絶縁層（14）とによって多数個同時に形成
するには、従来は次のような方法が採られていた。
したように、その各アウターリード（17）を完全に露出
させて、外部の他の基板等に対して直接電気的接続が行
なえるように構成しなければならない。このような半導
体搭載装置（10）を、一枚の大きなリードフレーム（1
1）と、このリードフレーム（11）の両面に固着される
二枚の大きな絶縁層（14）とによって多数個同時に形成
するには、従来は次のような方法が採られていた。
すなわち、従来の半導体搭載装置（10）の製造方法を
その各アウターリード（17）に着目して説明してみる
と、第７図に示すように、所定の穴明け加工等をしたリ
ードフレーム（11）に対して、各アウターリード（17）
となる部分にマスク（12）を配置しておき、その上から
各絶縁層（14）を一体化する。その後、第７図の点線に
て示した位置に沿って回転しているドリルの先端を移動
させることによる切削加工（通常ザグリ加工と言われて
いる）を施し、残っているマスク（12）を剥離すること
により、各アウターリード（17）を露出させるのであ
る。
その各アウターリード（17）に着目して説明してみる
と、第７図に示すように、所定の穴明け加工等をしたリ
ードフレーム（11）に対して、各アウターリード（17）
となる部分にマスク（12）を配置しておき、その上から
各絶縁層（14）を一体化する。その後、第７図の点線に
て示した位置に沿って回転しているドリルの先端を移動
させることによる切削加工（通常ザグリ加工と言われて
いる）を施し、残っているマスク（12）を剥離すること
により、各アウターリード（17）を露出させるのであ
る。
このような従来のドリルによる切削加工は非常に時間
がかかるものであり、またドリルによる削り代を確保す
るためには絶縁層（14）やマスク（12）等を比較的厚い
ものを使用しなければならず、半導体搭載装置（10）を
薄型化することができなかった。当然、切削加工による
ドリルの交換も頻繁に行なわなければならず、作業性が
非常に悪かったのである。
がかかるものであり、またドリルによる削り代を確保す
るためには絶縁層（14）やマスク（12）等を比較的厚い
ものを使用しなければならず、半導体搭載装置（10）を
薄型化することができなかった。当然、切削加工による
ドリルの交換も頻繁に行なわなければならず、作業性が
非常に悪かったのである。
また、半導体搭載装置の絶縁層に対する穴明け加工法
として、特開昭61−95792号公報に示されているような
レーザー光による加工を行なう「印刷配線板の製造方
法」が提案されている。この「印刷配線板の製造方法」
は、上記公報の特許請求の範囲の記載からすると、 「金属箔が除去されている部分の印刷配線板に対して
レーザー光によって穴明けする方法において、前記金属
箔によって反射される波長領域であり、かつ少なくとも
該金属箔除去部分を覆う光照射面積をもつレーザー光に
よって穴明けすることを特徴とする印刷配線板の製造方
法」 であるが、この方法は小さな穴を明ける場合には非常に
優れた技術ではあっても、絶縁層を半導体搭載装置の形
状に応じた大きさに切断するには不向きである。すなわ
ち、レーザー光の照射装置は、そのレーザー光の照射を
連続的に行なうのが効率上好ましいのであるが、多数の
半導体搭載装置の各辺毎にレーザー光を照射してその他
の部分の照射はしないようにするのは非常に効率が悪い
だけでなく、困難な作業でもあるからである。
として、特開昭61−95792号公報に示されているような
レーザー光による加工を行なう「印刷配線板の製造方
法」が提案されている。この「印刷配線板の製造方法」
は、上記公報の特許請求の範囲の記載からすると、 「金属箔が除去されている部分の印刷配線板に対して
レーザー光によって穴明けする方法において、前記金属
箔によって反射される波長領域であり、かつ少なくとも
該金属箔除去部分を覆う光照射面積をもつレーザー光に
よって穴明けすることを特徴とする印刷配線板の製造方
法」 であるが、この方法は小さな穴を明ける場合には非常に
優れた技術ではあっても、絶縁層を半導体搭載装置の形
状に応じた大きさに切断するには不向きである。すなわ
ち、レーザー光の照射装置は、そのレーザー光の照射を
連続的に行なうのが効率上好ましいのであるが、多数の
半導体搭載装置の各辺毎にレーザー光を照射してその他
の部分の照射はしないようにするのは非常に効率が悪い
だけでなく、困難な作業でもあるからである。
そこで、発明者等は、絶縁層をレーザー光によって加
工することを利用しながら、大きな材料から多数の半導
体搭載装置を簡単に形成するにはどうしたらよいかを種
々検討してきた結果、本発明を完成したのである。
工することを利用しながら、大きな材料から多数の半導
体搭載装置を簡単に形成するにはどうしたらよいかを種
々検討してきた結果、本発明を完成したのである。
（発明が解決しようとする課題） 本発明は以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、大きな材料から多数
の半導体搭載装置を形成する場合の、従来の技術におけ
る困難性である。
で、その解決しようとする課題は、大きな材料から多数
の半導体搭載装置を形成する場合の、従来の技術におけ
る困難性である。
そして、本発明の目的とするところは、レーザー光を
連続照射しながら大きな材料から多数の半導体搭載装置
（10）の製造を確実かつ短時間に行うことのできる方法
を提供することにある。
連続照射しながら大きな材料から多数の半導体搭載装置
（10）の製造を確実かつ短時間に行うことのできる方法
を提供することにある。
（課題を解決するための手段及び作用） 以上の課題を解決するために本発明の採った手段は、
実施例において使用する符号を付して説明すると、 「略四角形状の半導体搭載装置（10）を多数個取りし
て製造する方法であって、次の各工程を含むことを特徴
とする半導体搭載装置（10）の製造方法。
実施例において使用する符号を付して説明すると、 「略四角形状の半導体搭載装置（10）を多数個取りし
て製造する方法であって、次の各工程を含むことを特徴
とする半導体搭載装置（10）の製造方法。
（イ）レーザー光（20）を反射する材料によって形成さ
れ、多数の半導体搭載装置（10）を構成し得るリードフ
レーム（11）に対して、各半導体搭載装置（10）に対応
する部分に開口を有したマスク（12）を配置してから絶
縁層（14）を一体化する工程； （ロ）この絶縁層（14）上の前記半導体搭載装置（10）
の各辺となるべき部分の延長上で隣接する半導体搭載装
置（10）との間に前記レーザー光（20）を反射する反射
帯（15）を形成するとともに、前記絶縁層（14）の各半
導体搭載装置（10）となるべき表面上に導体回路（16）
を形成する工程； （ハ）前記絶縁層（14）上であって、前記各反射帯（1
5）上を通過しこれらが並んだ方向に前記レーザー光を
連続的に照射することにより、前記各半導体搭載装置
（10）の外周囲を切り取る工程； （ニ）前記絶縁層（14）のうち、（ハ）工程において切
り取られた各半導体搭載装置（10）となる絶縁層（14）
以外の絶縁層（14）部分を前記マスク（12）とともに一
括して剥離しリードフレーム（11）を露出する工程； （ホ）その後、リードフレーム（11）を各半導体搭載装
置（10）に対応して切断することにより、各半導体搭載
装置（10）を互いに独立した複数のものに分離する工
程」 である。
れ、多数の半導体搭載装置（10）を構成し得るリードフ
レーム（11）に対して、各半導体搭載装置（10）に対応
する部分に開口を有したマスク（12）を配置してから絶
縁層（14）を一体化する工程； （ロ）この絶縁層（14）上の前記半導体搭載装置（10）
の各辺となるべき部分の延長上で隣接する半導体搭載装
置（10）との間に前記レーザー光（20）を反射する反射
帯（15）を形成するとともに、前記絶縁層（14）の各半
導体搭載装置（10）となるべき表面上に導体回路（16）
を形成する工程； （ハ）前記絶縁層（14）上であって、前記各反射帯（1
5）上を通過しこれらが並んだ方向に前記レーザー光を
連続的に照射することにより、前記各半導体搭載装置
（10）の外周囲を切り取る工程； （ニ）前記絶縁層（14）のうち、（ハ）工程において切
り取られた各半導体搭載装置（10）となる絶縁層（14）
以外の絶縁層（14）部分を前記マスク（12）とともに一
括して剥離しリードフレーム（11）を露出する工程； （ホ）その後、リードフレーム（11）を各半導体搭載装
置（10）に対応して切断することにより、各半導体搭載
装置（10）を互いに独立した複数のものに分離する工
程」 である。
すなわち、本発明に係る製造方法においては、まず、
（イ）レーザー光（20）を反射する材料によって形成さ
れ、多数の半導体搭載装置（10）を構成し得るリードフ
レーム（11）に対して、各半導体搭載装置（10）に対応
する部分に開口を有したマスク（12）を配置してから絶
縁層（14）を一体化するのである。この場合、リードフ
レーム（11）によってアウターリード（17）等を形成す
るために、リードフレーム（11）に対して所定のパンチ
ング加工あるいはエッチング加工によって、リードフレ
ーム（11）を例えば第２図に示すような形状に加工して
おくことが好ましい。
（イ）レーザー光（20）を反射する材料によって形成さ
れ、多数の半導体搭載装置（10）を構成し得るリードフ
レーム（11）に対して、各半導体搭載装置（10）に対応
する部分に開口を有したマスク（12）を配置してから絶
縁層（14）を一体化するのである。この場合、リードフ
レーム（11）によってアウターリード（17）等を形成す
るために、リードフレーム（11）に対して所定のパンチ
ング加工あるいはエッチング加工によって、リードフレ
ーム（11）を例えば第２図に示すような形状に加工して
おくことが好ましい。
次に、（ロ）この絶縁層（14）上の半導体搭載装置
（10）の各辺となるべき部分の延長上で隣接する半導体
搭載装置（10）との間にレーザー光（20）を反射する反
射帯（15）を形成するとともに、絶縁層（14）の各半導
体搭載装置（10）となるべき表面上に導体回路（16）を
形成するのである。これらの各反射帯（15）及び導体回
路（16）は、各絶縁層（14）上に粘着した銅箔をエッチ
ングすることにより同時に形成できるものである。この
状態が第６図に示してある。
（10）の各辺となるべき部分の延長上で隣接する半導体
搭載装置（10）との間にレーザー光（20）を反射する反
射帯（15）を形成するとともに、絶縁層（14）の各半導
体搭載装置（10）となるべき表面上に導体回路（16）を
形成するのである。これらの各反射帯（15）及び導体回
路（16）は、各絶縁層（14）上に粘着した銅箔をエッチ
ングすることにより同時に形成できるものである。この
状態が第６図に示してある。
このように、半導体搭載装置（10）の各辺となるべき
絶縁層（14）の部分間に反射帯（15）が存在することに
より、半導体搭載装置（10）の各辺となるべき部分に沿
ってレーザー光（20）を連続的に照射した場合、絶縁層
（14）における半導体搭載装置（10）の各辺となるべき
部分がレーザー光（20）により切断され、各反射帯（1
5）の下方に位置する絶縁層（14）は切断されないよう
になるのである。
絶縁層（14）の部分間に反射帯（15）が存在することに
より、半導体搭載装置（10）の各辺となるべき部分に沿
ってレーザー光（20）を連続的に照射した場合、絶縁層
（14）における半導体搭載装置（10）の各辺となるべき
部分がレーザー光（20）により切断され、各反射帯（1
5）の下方に位置する絶縁層（14）は切断されないよう
になるのである。
さらに、（ハ）絶縁層（14）上であって、各反射帯
（15）上を通過しこれらが並んだ方向にレーザー光（2
0）を連続的に照射することにより、各半導体搭載装置
（10）の各辺を切り出すのである。すなわち、レーザー
光（20）を第４図の一点鎖線に示す位置及び方向に沿っ
て連続的に照射するのである。この場合、各絶縁層（1
4）上に形成した反射帯（15）としては、第４図に示し
たように、レーザー光（20）の照射機の移動方向に対し
て一定の幅を有していた方がレーザー光（20）の照射の
位置決めを容易にすることができるだけでなく、レーザ
ー光（20）の反射をより確実にすることができるもので
ある。
（15）上を通過しこれらが並んだ方向にレーザー光（2
0）を連続的に照射することにより、各半導体搭載装置
（10）の各辺を切り出すのである。すなわち、レーザー
光（20）を第４図の一点鎖線に示す位置及び方向に沿っ
て連続的に照射するのである。この場合、各絶縁層（1
4）上に形成した反射帯（15）としては、第４図に示し
たように、レーザー光（20）の照射機の移動方向に対し
て一定の幅を有していた方がレーザー光（20）の照射の
位置決めを容易にすることができるだけでなく、レーザ
ー光（20）の反射をより確実にすることができるもので
ある。
従って、この作業においては、レーザー光（20）の照
射を連続的かつ移動しながら行なっても、各反射帯（1
5）の下側に位置する絶縁層（14）は切断されず、各反
射帯（15）の下において絶縁層（14）はつながったまま
の状態を維持している。特に、各半導体搭載装置（10）
となるべき部分の配列を直線的にすれば、レーザー光
（20）の照射は互いに平行な直線に沿って行なうことが
可能であり、レーザー光（20）の照射機の移動を縦横の
互いに平行な直線に沿って連続的に行なえばよく、絶縁
層（14）の切断が非常に効率良くなっているのである。
射を連続的かつ移動しながら行なっても、各反射帯（1
5）の下側に位置する絶縁層（14）は切断されず、各反
射帯（15）の下において絶縁層（14）はつながったまま
の状態を維持している。特に、各半導体搭載装置（10）
となるべき部分の配列を直線的にすれば、レーザー光
（20）の照射は互いに平行な直線に沿って行なうことが
可能であり、レーザー光（20）の照射機の移動を縦横の
互いに平行な直線に沿って連続的に行なえばよく、絶縁
層（14）の切断が非常に効率良くなっているのである。
以上の操作を行なうことにより、第５図の点線にて示
すように、各半導体搭載装置（10）の各辺となるべき絶
縁層（14）の部分は確実に切断され、その他の部分は連
続したままの状態にされるのである。
すように、各半導体搭載装置（10）の各辺となるべき絶
縁層（14）の部分は確実に切断され、その他の部分は連
続したままの状態にされるのである。
その後、（ニ）各半導体搭載装置（10）となる絶縁層
（14）以外の絶縁層（14）部分をマスク（12）とともに
剥離するのである。この場合、マスク（12）の開口（1
3）によって、半導体搭載装置（10）となるべきリード
フレーム（11）及び絶縁層（14）は互いに一体化されて
おり、かつ半導体搭載装置（10）となるべき絶縁層（1
4）の各辺はレーザー光（20）によって切断されてい
て、しかも半導体搭載装置（10）となるべき以外の絶縁
層（14）は互いに連続した状態にあるから、この剥離作
業は一回で完了するのである。これにより、各半導体搭
載装置（10）の周囲に位置するアウターリード（17）
は、第２図にて示したように、完全に露出するのであ
る。
（14）以外の絶縁層（14）部分をマスク（12）とともに
剥離するのである。この場合、マスク（12）の開口（1
3）によって、半導体搭載装置（10）となるべきリード
フレーム（11）及び絶縁層（14）は互いに一体化されて
おり、かつ半導体搭載装置（10）となるべき絶縁層（1
4）の各辺はレーザー光（20）によって切断されてい
て、しかも半導体搭載装置（10）となるべき以外の絶縁
層（14）は互いに連続した状態にあるから、この剥離作
業は一回で完了するのである。これにより、各半導体搭
載装置（10）の周囲に位置するアウターリード（17）
は、第２図にて示したように、完全に露出するのであ
る。
最後に、第６図の二点鎖線にて示した位置にて、
（ホ）リードフレーム（11）を各半導体搭載装置（10）
に対応して切断することにより、各半導体搭載装置（1
0）を互いに独立した複数のものに分離するのである。
これにより、露出したアウターリード（17）をそれぞれ
有した半導体搭載装置（10）が同時に多数個別化され、
完成されるのである。
（ホ）リードフレーム（11）を各半導体搭載装置（10）
に対応して切断することにより、各半導体搭載装置（1
0）を互いに独立した複数のものに分離するのである。
これにより、露出したアウターリード（17）をそれぞれ
有した半導体搭載装置（10）が同時に多数個別化され、
完成されるのである。
（実施例） 次に、本発明の実施例について説明する。
まず、リードフレーム（11）として、厚さ150μｍの
銅箔を採用し、これに所定のパンチング加工を施すこと
により、隣接する半導体搭載装置（10）の各アウターリ
ード（17）を連続するものとして形成した。マスク（1
2）としては、厚さ50μｍの樹脂フィルムからなるシー
トを使用し、このマスク（12）の半導体搭載装置（10）
となるべき部分にこれより少し大きめの開口（13）を打
抜き加工により形成した。また、絶縁層（14）として
は、厚さ2000μｍのものを採用した。この絶縁層（14）
の表面には厚さ30μｍの銅箔を貼着しておき、この銅箔
によって反射帯（15）及び導体回路（16）を形成するよ
うにした。
銅箔を採用し、これに所定のパンチング加工を施すこと
により、隣接する半導体搭載装置（10）の各アウターリ
ード（17）を連続するものとして形成した。マスク（1
2）としては、厚さ50μｍの樹脂フィルムからなるシー
トを使用し、このマスク（12）の半導体搭載装置（10）
となるべき部分にこれより少し大きめの開口（13）を打
抜き加工により形成した。また、絶縁層（14）として
は、厚さ2000μｍのものを採用した。この絶縁層（14）
の表面には厚さ30μｍの銅箔を貼着しておき、この銅箔
によって反射帯（15）及び導体回路（16）を形成するよ
うにした。
以上のリードフレーム（11）の両面の所定位置にマス
ク（12）を配置した後、各絶縁層（14）を配置して、こ
れらの絶縁層（14）をリードフレーム（11）に対して熱
圧着することにより接合した。その後、絶縁層（14）上
の銅箔をエッチング処理することにより、第４図に示し
たように、各反射帯（15）及び導体回路（16）を形成し
た。
ク（12）を配置した後、各絶縁層（14）を配置して、こ
れらの絶縁層（14）をリードフレーム（11）に対して熱
圧着することにより接合した。その後、絶縁層（14）上
の銅箔をエッチング処理することにより、第４図に示し
たように、各反射帯（15）及び導体回路（16）を形成し
た。
その後、第４図の一点鎖線に沿って、波長が10.6μｍ
のレーザー光（20）を照射し、10m/minのスピードで連
続的に加工した。次いで、半導体搭載装置（10）となる
べき部分以外の絶縁層（14）をマスク（12）とともに剥
離した後、各アウターリード（17）を切り出すことによ
り、第３図に示したような半導体搭載装置（10）を得
た。
のレーザー光（20）を照射し、10m/minのスピードで連
続的に加工した。次いで、半導体搭載装置（10）となる
べき部分以外の絶縁層（14）をマスク（12）とともに剥
離した後、各アウターリード（17）を切り出すことによ
り、第３図に示したような半導体搭載装置（10）を得
た。
（発明の効果） 以上詳述した通り、本発明においては、上記実施例に
て例示した如く、 「略四角形状の半導体搭載装置（10）を多数個取りし
て製造する方法であって、次の各工程を含むことを特徴
とする半導体搭載装置（10）の製造方法。
て例示した如く、 「略四角形状の半導体搭載装置（10）を多数個取りし
て製造する方法であって、次の各工程を含むことを特徴
とする半導体搭載装置（10）の製造方法。
（イ）レーザー光（20）を反射する材料によって形成さ
れ、多数の半導体搭載装置（10）を構成し得るリードフ
レーム（11）に対して、各半導体搭載装置（10）に対応
する部分に開口を有したマスク（12）を配置してから絶
縁層（14）を一体化する工程； （ロ）この絶縁層（14）上の前記半導体搭載装置（10）
の各辺となるべき部分の延長上で隣接する半導体搭載装
置（10）との間に前記レーザー光（20）を反射する反射
帯（15）を形成するとともに、前記絶縁層（14）の各半
導体搭載装置（10）となるべき表面上に導体回路（16）
を形成する工程； （ハ）前記絶縁層（14）上であって、前記各反射帯（1
5）上を通過しこれらが並んだ方向に前記レーザー光を
連続的に照射することにより、前記各半導体搭載装置
（10）の外周囲を切り取る工程； （ニ）前記絶縁層（14）のうち、（ハ）工程において切
り取られた各半導体搭載装置（10）となる絶縁層（14）
以外の絶縁層（14）部分を前記マスク（12）とともに一
括して剥離しリードフレーム（11）を露出する工程； （ホ）その後、リードフレーム（11）を各半導体搭載装
置（10）に対応して切断することにより、各半導体搭載
装置（10）を互いに独立した複数のものに分離する工
程」 にその特徴があり、これにより、レーザー光を連続照射
しながら大きな材料から多数の半導体搭載装置（10）の
製造を確実かつ短時間内に行うことができるのである。
れ、多数の半導体搭載装置（10）を構成し得るリードフ
レーム（11）に対して、各半導体搭載装置（10）に対応
する部分に開口を有したマスク（12）を配置してから絶
縁層（14）を一体化する工程； （ロ）この絶縁層（14）上の前記半導体搭載装置（10）
の各辺となるべき部分の延長上で隣接する半導体搭載装
置（10）との間に前記レーザー光（20）を反射する反射
帯（15）を形成するとともに、前記絶縁層（14）の各半
導体搭載装置（10）となるべき表面上に導体回路（16）
を形成する工程； （ハ）前記絶縁層（14）上であって、前記各反射帯（1
5）上を通過しこれらが並んだ方向に前記レーザー光を
連続的に照射することにより、前記各半導体搭載装置
（10）の外周囲を切り取る工程； （ニ）前記絶縁層（14）のうち、（ハ）工程において切
り取られた各半導体搭載装置（10）となる絶縁層（14）
以外の絶縁層（14）部分を前記マスク（12）とともに一
括して剥離しリードフレーム（11）を露出する工程； （ホ）その後、リードフレーム（11）を各半導体搭載装
置（10）に対応して切断することにより、各半導体搭載
装置（10）を互いに独立した複数のものに分離する工
程」 にその特徴があり、これにより、レーザー光を連続照射
しながら大きな材料から多数の半導体搭載装置（10）の
製造を確実かつ短時間内に行うことができるのである。
第１図は本発明に係る製造方法によって形成された半導
体搭載装置の斜視図、第２図は各アウターリードが分離
される前の状態の半導体搭載装置を示す部分拡大平面
図、第３図は第１図に示した半導体搭載装置の部分拡大
断面図、第４図はレーザー加工する前の絶縁層の表面状
態を示す部分平面図、第５図はレーザー加工した後の絶
縁層の表面状態を示す部分平面図、第６図はレーザー加
工する前の状態を示す部分拡大断面図、第７図は従来の
加工方法を説明するためのリードフレーム及び絶縁層の
部分拡大断面図である。 符号の説明 10……半導体搭載装置、11……リードフレーム、12……
マスク、13……開口、14……絶縁層、15……反射帯、16
……導体回路、17……アウターリード、20……レーザー
光、30……半導体。
体搭載装置の斜視図、第２図は各アウターリードが分離
される前の状態の半導体搭載装置を示す部分拡大平面
図、第３図は第１図に示した半導体搭載装置の部分拡大
断面図、第４図はレーザー加工する前の絶縁層の表面状
態を示す部分平面図、第５図はレーザー加工した後の絶
縁層の表面状態を示す部分平面図、第６図はレーザー加
工する前の状態を示す部分拡大断面図、第７図は従来の
加工方法を説明するためのリードフレーム及び絶縁層の
部分拡大断面図である。 符号の説明 10……半導体搭載装置、11……リードフレーム、12……
マスク、13……開口、14……絶縁層、15……反射帯、16
……導体回路、17……アウターリード、20……レーザー
光、30……半導体。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 23/12 H01L 21/60
Claims (1)
- 【請求項１】略四角形状の半導体搭載装置を多数個取り
して製造する方法であって、次の各工程を含むことを特
徴とする半導体搭載装置の製造方法。 （イ）レーザー光を反射する材料によって形成され、多
数の半導体搭載装置を構成し得るリードフレームに対し
て、前記各半導体搭載装置に対応する部分に開口を有し
たマスクを配置してから絶縁層を一体化する工程； （ロ）この絶縁層上の前記半導体搭載装置の各辺となる
べき部分の延長上で隣接する半導体搭載装置との間に前
記レーザー光を反射する反射帯を形成するとともに、前
記絶縁層の各半導体搭載装置となるべき表面上に導体回
路を形成する工程； （ハ）前記絶縁層上であって、前記各反射帯上を通過し
これらが並んだ方向に前記レーザー光を連続的に照射す
ることにより、前記各半導体搭載装置の外周囲を切り取
る工程； （ニ）前記絶縁層のうち、（ハ）工程において切り取ら
れた各半導体搭載装置となる絶縁層以外の絶縁層部分を
前記マスクとともに一括して剥離しリードフレームを露
出する工程； （ホ）その後、前記リードフレームを前記各半導体搭載
装置に対応して切断することにより、前記各半導体搭載
装置を互いに独立した複数のものに分離する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14442989A JP2772543B2 (ja) | 1989-06-07 | 1989-06-07 | 半導体搭載装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14442989A JP2772543B2 (ja) | 1989-06-07 | 1989-06-07 | 半導体搭載装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH039551A JPH039551A (ja) | 1991-01-17 |
| JP2772543B2 true JP2772543B2 (ja) | 1998-07-02 |
Family
ID=15361990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14442989A Expired - Lifetime JP2772543B2 (ja) | 1989-06-07 | 1989-06-07 | 半導体搭載装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772543B2 (ja) |
-
1989
- 1989-06-07 JP JP14442989A patent/JP2772543B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH039551A (ja) | 1991-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8322030B1 (en) | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns | |
| US4209355A (en) | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices | |
| TWI286359B (en) | Method for producing wiring substrate | |
| US4931134A (en) | Method of using laser routing to form a rigid/flex circuit board | |
| TWI294674B (en) | High thermal conducting circuit substrate and manufacturing process thereof | |
| JP3292723B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3606769B2 (ja) | 半導体装置 | |
| US5311056A (en) | Semiconductor device having a bi-level leadframe | |
| JP2772543B2 (ja) | 半導体搭載装置の製造方法 | |
| US6225028B1 (en) | Method of making an enhanced organic chip carrier package | |
| CN112218450A (zh) | 电路板及其制作方法 | |
| JP2003198133A (ja) | フレキシブルビルドアップ配線板の製造方法 | |
| JP4000609B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH09186416A (ja) | 表面実装型電子部品用基板およびその製造方法 | |
| JP4456834B2 (ja) | レーザ加工方法およびこれに用いるキャリア付金属箔 | |
| JPH07235621A (ja) | リードレスチップキャリア及びその製造方法 | |
| KR20210156005A (ko) | 연성인쇄회로기판의 제조 방법 | |
| JPH088279B2 (ja) | フィルムキャリア製造用のフィルム材およびフィルムキャリアの製造方法 | |
| WO2023176148A1 (ja) | 配線基板および配線基板の製造方法 | |
| JP2685443B2 (ja) | プリント回路基板の加工法 | |
| JP2007180592A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| JP5377792B1 (ja) | 回路基板の製造方法 | |
| JPH11354473A (ja) | 半導体素子基板およびその製造方法 | |
| JPH07212046A (ja) | 多層フレキシブルプリント配線板およびその製造方法 |