JPH0476981A - 混成集積回路用集合基板及び混成集積回路装置の製造方法 - Google Patents
混成集積回路用集合基板及び混成集積回路装置の製造方法Info
- Publication number
- JPH0476981A JPH0476981A JP19130590A JP19130590A JPH0476981A JP H0476981 A JPH0476981 A JP H0476981A JP 19130590 A JP19130590 A JP 19130590A JP 19130590 A JP19130590 A JP 19130590A JP H0476981 A JPH0476981 A JP H0476981A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- dividing line
- lead
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000010396 two-hybrid screening Methods 0.000 abstract description 5
- 239000011295 pitch Substances 0.000 description 5
- 239000003292 glue Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、混成集積回路用基板を複数連結した混成集
積回路用基板集合体及びこの集合体を用いて混成集積回
路装置を製造する方法に関する。特に、混成集積回路基
板の一方の側辺からリード端子が引き出されたシングル
インライン（ＳＩＬ）タイプの混成集積回路装置の製造
に適した混成集積回路用基板とそれを用いたシングルイ
ンラインタイプの混成集積回路の製造方法に関する。
積回路用基板集合体及びこの集合体を用いて混成集積回
路装置を製造する方法に関する。特に、混成集積回路基
板の一方の側辺からリード端子が引き出されたシングル
インライン（ＳＩＬ）タイプの混成集積回路装置の製造
に適した混成集積回路用基板とそれを用いたシングルイ
ンラインタイプの混成集積回路の製造方法に関する。
従来において、ンングルインライン（以下、ｒＳ Ｉ
ＬＪと記する）タイプの混−収集積回路は以下のように
して作られていた。まず、絶縁基板上に銀ペーストや銀
−パラジウムペースト等の導体ペーストや抵抗ペースト
を用いて各々所定のパターンを印刷し、焼き付けて回路
パターンを形成する。このとき、第４図で示すように、
絶縁基板１１の一方の側辺に沿って、後述するリード端
子１３．１３…を取り付けるためのリードランド１２．
１２…を配列形成しておく。 次に、回路パターン上の電子部品接続用導体ランドに半
田ペーストをスクリーン印刷法により塗布する。次に、
第４図で示すように、絶縁基板１１上に形成された前記
回路パターンの部品搭載予定位置に抵抗、コンデンサな
どの電子部品１４．１４…や半導体ＩＣ等の電子部品１
５．１５…を搭載する。そして混成集積回路基板をリフ
ロー炉に入れ、半田ペーストを溶融させて電子部品１４
．１４… １５．１５…を回路パターンに電気的に接続
すると共に、絶縁基板ｌＩ上に固定する。 次いで、自動リード端子装む装置により、外部の他の配
線上絶縁基板内の回路配線とを接続するためのリード端
子を当該絶縁基板２の前記リードランド１２．１２…に
取り付ける。これによってＳＩＬタイプの混成集積回路
が完成する。 積回路が完成する。 これらの工程の中で、回路基板にリード端子１３．１３
…を取り付ける工程の府までは、ＳＩＬタイプの混成集
積回路装置もデュアルインライン（以下、 「ＤＩＬ」
と記する）タイプの混成集積回路装置も同じような工程
を経る。しかし、リード端子１３．１３…を取り付ける
工程は、絶縁基板１１の片方の側辺にのみリード端子Ｉ
３、Ｉ３…を取り付けるＳＩ’Ｌタイプと、絶縁基板１
】の両側のω）辺にリード端子を取り付けるＤＩＬタイ
プの混成集積回路装置とでは異なるリード端子装若装置
が用いられる。
ＬＪと記する）タイプの混−収集積回路は以下のように
して作られていた。まず、絶縁基板上に銀ペーストや銀
−パラジウムペースト等の導体ペーストや抵抗ペースト
を用いて各々所定のパターンを印刷し、焼き付けて回路
パターンを形成する。このとき、第４図で示すように、
絶縁基板１１の一方の側辺に沿って、後述するリード端
子１３．１３…を取り付けるためのリードランド１２．
１２…を配列形成しておく。 次に、回路パターン上の電子部品接続用導体ランドに半
田ペーストをスクリーン印刷法により塗布する。次に、
第４図で示すように、絶縁基板１１上に形成された前記
回路パターンの部品搭載予定位置に抵抗、コンデンサな
どの電子部品１４．１４…や半導体ＩＣ等の電子部品１
５．１５…を搭載する。そして混成集積回路基板をリフ
ロー炉に入れ、半田ペーストを溶融させて電子部品１４
．１４… １５．１５…を回路パターンに電気的に接続
すると共に、絶縁基板ｌＩ上に固定する。 次いで、自動リード端子装む装置により、外部の他の配
線上絶縁基板内の回路配線とを接続するためのリード端
子を当該絶縁基板２の前記リードランド１２．１２…に
取り付ける。これによってＳＩＬタイプの混成集積回路
が完成する。 積回路が完成する。 これらの工程の中で、回路基板にリード端子１３．１３
…を取り付ける工程の府までは、ＳＩＬタイプの混成集
積回路装置もデュアルインライン（以下、 「ＤＩＬ」
と記する）タイプの混成集積回路装置も同じような工程
を経る。しかし、リード端子１３．１３…を取り付ける
工程は、絶縁基板１１の片方の側辺にのみリード端子Ｉ
３、Ｉ３…を取り付けるＳＩ’Ｌタイプと、絶縁基板１
】の両側のω）辺にリード端子を取り付けるＤＩＬタイ
プの混成集積回路装置とでは異なるリード端子装若装置
が用いられる。
前述のように、混成集積回路のリード端子の取り付けは
、ＳＩＬタイプとＤＩＬタイプとで異なる装若装置を用
いなければならない。しかし、これでは、ＳＩＬタイプ
の混成集積回路装置とＤＩＬタイプの混成集積回路装置
との製造ラインを各々分けて、各々に別のリード端子装
若装［ａを備えなければならない。そのため、装置やラ
インの柔軟的運用に支障を来すばかりでなく、その可動
率の低下や、ラインバランスの低下等による生産性の低
下や設備償却効率の低下による製品のコストアップを招
く原因となる。 そこで、本発明は、デュアルインラインタイプ（Ｄ Ｉ
Ｌ）の混成集積回路装置用のリード端子取り付は機を
流用することができるシングルインラインタイプ（ＳＩ
Ｌ）の混成集積回路用集合基板と、この混成集積回路用
集合基板を用いたＳＩＬタイプの混成集積回路装置の製
造法を提供することを目的とする。
、ＳＩＬタイプとＤＩＬタイプとで異なる装若装置を用
いなければならない。しかし、これでは、ＳＩＬタイプ
の混成集積回路装置とＤＩＬタイプの混成集積回路装置
との製造ラインを各々分けて、各々に別のリード端子装
若装［ａを備えなければならない。そのため、装置やラ
インの柔軟的運用に支障を来すばかりでなく、その可動
率の低下や、ラインバランスの低下等による生産性の低
下や設備償却効率の低下による製品のコストアップを招
く原因となる。 そこで、本発明は、デュアルインラインタイプ（Ｄ Ｉ
Ｌ）の混成集積回路装置用のリード端子取り付は機を
流用することができるシングルインラインタイプ（ＳＩ
Ｌ）の混成集積回路用集合基板と、この混成集積回路用
集合基板を用いたＳＩＬタイプの混成集積回路装置の製
造法を提供することを目的とする。
すなわち、前記目的を達成するため、分別線７を介して
混成集積回路用基板２．３が偶数列連結された混成集積
回路用集合基板ｌにおいて、分ｚＵ線７を介して隣接す
る一対の混成集積回路用基板２．３の分割線７と平行な
対向する側辺に沿って、リード端子を取り付けるための
り−ドラフト４．４… ５．５…が各々配列形成されて
いることを特徴とする混成集積回路用基板集合体を提供
する。 さらに、混成集積回路用基板２．３の一方の側辺に沿っ
て配列されたリードランド４．４…５．５…にリード端
子を取り付ける工程を有する混成集積回路装置の製造方
法において、前記混成集積回路用集合基板を用い、前記
リードランド４．４… ５．５…にリード端子を取り付
ける工程を経た後、前記分割線７に沿って混成集積回路
用基板２．３を分割することを特徴とする混成集積回路
の装造方法を提供する。
混成集積回路用基板２．３が偶数列連結された混成集積
回路用集合基板ｌにおいて、分ｚＵ線７を介して隣接す
る一対の混成集積回路用基板２．３の分割線７と平行な
対向する側辺に沿って、リード端子を取り付けるための
り−ドラフト４．４… ５．５…が各々配列形成されて
いることを特徴とする混成集積回路用基板集合体を提供
する。 さらに、混成集積回路用基板２．３の一方の側辺に沿っ
て配列されたリードランド４．４…５．５…にリード端
子を取り付ける工程を有する混成集積回路装置の製造方
法において、前記混成集積回路用集合基板を用い、前記
リードランド４．４… ５．５…にリード端子を取り付
ける工程を経た後、前記分割線７に沿って混成集積回路
用基板２．３を分割することを特徴とする混成集積回路
の装造方法を提供する。
本発明による混成集積回路用集合基板１では、偶数列連
結された混成集積回路用基板２．３０分割線７を挟んで
対向する両側辺に沿って、す−ド端子を取り付けるため
のり−ドランド４．４… ５．５…が各々配列形成され
ているため、ＳＩＬタイプの混成集積回路基板３．４で
あっても、これらが連結された集合基板１として取り扱
うことにより、ＤＩＬタイプと同様に、両側からリード
端子を取り付けることができる。 従って、ＤＩＬタイプ用のリード線装着装置を転用する
ことが可能である。 前述のように、リード端子の装着工程において、混成集
積回路基板３．４を、それらが分割線７で連結された混
成集積回路用集合基板ｌとして取り扱うためには、前記
リード端子装着工程の後に、個々の混成集積回路用基板
３．４に分割することが必要である。これにより、２個
の混成集積回路用基板に同時にリード端子を装着するこ
とができる。
結された混成集積回路用基板２．３０分割線７を挟んで
対向する両側辺に沿って、す−ド端子を取り付けるため
のり−ドランド４．４… ５．５…が各々配列形成され
ているため、ＳＩＬタイプの混成集積回路基板３．４で
あっても、これらが連結された集合基板１として取り扱
うことにより、ＤＩＬタイプと同様に、両側からリード
端子を取り付けることができる。 従って、ＤＩＬタイプ用のリード線装着装置を転用する
ことが可能である。 前述のように、リード端子の装着工程において、混成集
積回路基板３．４を、それらが分割線７で連結された混
成集積回路用集合基板ｌとして取り扱うためには、前記
リード端子装着工程の後に、個々の混成集積回路用基板
３．４に分割することが必要である。これにより、２個
の混成集積回路用基板に同時にリード端子を装着するこ
とができる。
次ぎｌこ、図面を参照しながら、本発明の実施例につい
て詳細に説明する。 第１図及び第２図で示されたように、本発明による混成
集積回路用集合基板１は、単位となる混成集積回路基板
３．４を２個１組にした場合、その分割線７を挟んでこ
れに平行な混成集積回路基板２．３の両側辺に、リード
端子を装着するためのリードランド４．４…と５．５…
が各々形成されたものである。 第１図で示された混成集積回路用集合基板１では、２つ
１組の混成集積回路用基板２．３が分割線７を介して連
結されていると共に、このような対の混成集積回路用基
板３．４がさらに分割線６を介してもう１組構に連結さ
れている。 さらに、これら横に連結された２組の混成集積回路用基
板３．４．３．４が、分割線８．８…を介して樅に複数
組連結されている。 前記混成集積用回路基板２．３の分別線７を挟む対向す
る両側辺に沿って、リードラント４．４… ５．５…が
各々配列されている。第１図の混成集積回路用集合基板
１の場合、混成集積回路用基板２．３の分割線７を挟む
一方の側辺は、分割線６である。これら２つの混成集積
回路用基板２．３のリードラント４．４…と５．５…の
配列ピッチは等しく、分割線６上ではこれらリードラン
ド４．４… ５．５…が分割線６の部分で連なって形成
されている。 前記分割線６．７．８上には、分割が容易なように切込
み溝やスリット等が形成されることが多く、後述するリ
ード端子装着工程の後、個々の混成集積回路用基板２．
３が、この分割線６．７．８に沿って分割される。 第２図（ａ）〜（Ｃ）で示された実施例では、何れも一
対の混成集積回路用基板２．３を一組分横に連結した場
合で、同図（ａ）では、４組の混成集積回路用基板２．
３が分別線８．８…を介して縦に連結され、同図（ｂ）
では、２組の混成集積回路用基板２．３が分１り線８を
介して縦に連結されている。さらに、同図（Ｃ）では１
組の混成集積回路用基板２．３が分割線７を介して連結
されているのみである。その他の構成は、実質的に第１
図で示された混成集積回路用集合基板１と同様である。 本発明による混成集積回路用集合μ板ｌは、第２図（ｃ
）のように、２つのｌ昆成集積回路用基板２．３を分割
線７で連結したものをＩｆｐ−位としており、第１図及
び第２図（ａ）、 （ｂ）の混成集積回路用集合基板１
を分割線７を除く伯の分割線６．８で分割することによ
り、第２図（Ｃ）で示すような最小単位の混成集積回路
用集合基板Ｉとなり得る。どの杖態で次ののリード端子
装着工程に進むかは、設備の能ツバ 混成集積回路用基
板２．３の生ｇ斂、或はそのサイズ等により任意に選択
する。 次に第３図では、対となる混成集積回路用ノλ板２．３
の回路パターンやリード端子４．４…５．５…の関係の
例が幾つか示されている。同図（ａ）では、混成集積回
路用基板２．３が各々異なる回路パターンＡ、 Ｂを
イｒしているが、その両側のリード端子４．４… ５．
５…の配列は同じである。さらに、同図（ｂ）、 （ｃ
）では、混成集積回路用基板２．３が各々異なる回路パ
ターンＡ、 Ｂを￥ｒすると共に、その両ｆｌｌｌｌ
のリード端子４．４… ５．５…の配列が異なっている
。すなわち、 （ｂ）図ではリード端子５．５…の配列
ピッチがリード端子４．４…の配列ピンチの２倍となっ
ており、 （Ｃ）図では、 リート端子４．４…と５．５…の配列ピッチが同しであ
るが、リート端子５．５…の数がリード端子４．４…の
数より少ない場合である。同図（ｄ）では、混成集積回
路用基板２．３が何れも同し回路パターンＡ１ Ａとリ
ード端子４．４… ５．５…の配列とを有しているが１
それらは、分割線７の中央に対して点対称になるよう
配置されている。 う配置されている。 このような混成集積回路用集合基板ｌの各々の混成集積
回路用基板２．３の上に電子部品を搭載した後、自動リ
ード端子装着装置を使ってリード端子を取り付ける。こ
の場合、分割線７を挟む混成集積回路用基板２．２の両
側辺に沿って形成されたリードランド４．４… ５．５
…にＤＩＬタイプ用の自動リード端子装着装置を用いて
リート端子の装着を行なうことができる。その後、前記
分割線７に沿って基板を２つに分割すと、−度に２個の
ＳＩＬタイプの混成集積回路が出来上がる。この場合に
、第３図（ａ）〜（Ｃ）で示された混成集積回路用基板
２．３の組合せの場合、２個の異なる種類の混成集積回
路装置ができる。また、同図（ｄ）で示された混成集積
回路用基板２．３の組合せの場合、２個の同じ種類の混
成集積回路装置が製造できる。 第４図と第５図にＳＩＬタイプの完成した集積回路装置
が示されている。第４図のものは、面実装タイプの混成
集積回路装置で、１１が回路基板、１２、 １２…がリ
ードランド、１３．１３…がリード端子、１４．１５が
回路ハ板ｌＩ上に搭載された電子部品を示している。第
５図（ａＬ （ｂ）は、何れもストレートタイプのリ
ード端子１３．１３…が装着されたものであり、同図（
ａ）は、回路基板１１が親基板（図示せず）と平行な状
態で搭載されるものを、 同図（ｂ）は、回路基板１１が親基板（図示せず）上に
直立状態で搭載されるものを各々示している。なお、異
なるタイプのリート端子１３．１３…を交互に装置して
もよい。
て詳細に説明する。 第１図及び第２図で示されたように、本発明による混成
集積回路用集合基板１は、単位となる混成集積回路基板
３．４を２個１組にした場合、その分割線７を挟んでこ
れに平行な混成集積回路基板２．３の両側辺に、リード
端子を装着するためのリードランド４．４…と５．５…
が各々形成されたものである。 第１図で示された混成集積回路用集合基板１では、２つ
１組の混成集積回路用基板２．３が分割線７を介して連
結されていると共に、このような対の混成集積回路用基
板３．４がさらに分割線６を介してもう１組構に連結さ
れている。 さらに、これら横に連結された２組の混成集積回路用基
板３．４．３．４が、分割線８．８…を介して樅に複数
組連結されている。 前記混成集積用回路基板２．３の分別線７を挟む対向す
る両側辺に沿って、リードラント４．４… ５．５…が
各々配列されている。第１図の混成集積回路用集合基板
１の場合、混成集積回路用基板２．３の分割線７を挟む
一方の側辺は、分割線６である。これら２つの混成集積
回路用基板２．３のリードラント４．４…と５．５…の
配列ピッチは等しく、分割線６上ではこれらリードラン
ド４．４… ５．５…が分割線６の部分で連なって形成
されている。 前記分割線６．７．８上には、分割が容易なように切込
み溝やスリット等が形成されることが多く、後述するリ
ード端子装着工程の後、個々の混成集積回路用基板２．
３が、この分割線６．７．８に沿って分割される。 第２図（ａ）〜（Ｃ）で示された実施例では、何れも一
対の混成集積回路用基板２．３を一組分横に連結した場
合で、同図（ａ）では、４組の混成集積回路用基板２．
３が分別線８．８…を介して縦に連結され、同図（ｂ）
では、２組の混成集積回路用基板２．３が分１り線８を
介して縦に連結されている。さらに、同図（Ｃ）では１
組の混成集積回路用基板２．３が分割線７を介して連結
されているのみである。その他の構成は、実質的に第１
図で示された混成集積回路用集合基板１と同様である。 本発明による混成集積回路用集合μ板ｌは、第２図（ｃ
）のように、２つのｌ昆成集積回路用基板２．３を分割
線７で連結したものをＩｆｐ−位としており、第１図及
び第２図（ａ）、 （ｂ）の混成集積回路用集合基板１
を分割線７を除く伯の分割線６．８で分割することによ
り、第２図（Ｃ）で示すような最小単位の混成集積回路
用集合基板Ｉとなり得る。どの杖態で次ののリード端子
装着工程に進むかは、設備の能ツバ 混成集積回路用基
板２．３の生ｇ斂、或はそのサイズ等により任意に選択
する。 次に第３図では、対となる混成集積回路用ノλ板２．３
の回路パターンやリード端子４．４…５．５…の関係の
例が幾つか示されている。同図（ａ）では、混成集積回
路用基板２．３が各々異なる回路パターンＡ、 Ｂを
イｒしているが、その両側のリード端子４．４… ５．
５…の配列は同じである。さらに、同図（ｂ）、 （ｃ
）では、混成集積回路用基板２．３が各々異なる回路パ
ターンＡ、 Ｂを￥ｒすると共に、その両ｆｌｌｌｌ
のリード端子４．４… ５．５…の配列が異なっている
。すなわち、 （ｂ）図ではリード端子５．５…の配列
ピッチがリード端子４．４…の配列ピンチの２倍となっ
ており、 （Ｃ）図では、 リート端子４．４…と５．５…の配列ピッチが同しであ
るが、リート端子５．５…の数がリード端子４．４…の
数より少ない場合である。同図（ｄ）では、混成集積回
路用基板２．３が何れも同し回路パターンＡ１ Ａとリ
ード端子４．４… ５．５…の配列とを有しているが１
それらは、分割線７の中央に対して点対称になるよう
配置されている。 う配置されている。 このような混成集積回路用集合基板ｌの各々の混成集積
回路用基板２．３の上に電子部品を搭載した後、自動リ
ード端子装着装置を使ってリード端子を取り付ける。こ
の場合、分割線７を挟む混成集積回路用基板２．２の両
側辺に沿って形成されたリードランド４．４… ５．５
…にＤＩＬタイプ用の自動リード端子装着装置を用いて
リート端子の装着を行なうことができる。その後、前記
分割線７に沿って基板を２つに分割すと、−度に２個の
ＳＩＬタイプの混成集積回路が出来上がる。この場合に
、第３図（ａ）〜（Ｃ）で示された混成集積回路用基板
２．３の組合せの場合、２個の異なる種類の混成集積回
路装置ができる。また、同図（ｄ）で示された混成集積
回路用基板２．３の組合せの場合、２個の同じ種類の混
成集積回路装置が製造できる。 第４図と第５図にＳＩＬタイプの完成した集積回路装置
が示されている。第４図のものは、面実装タイプの混成
集積回路装置で、１１が回路基板、１２、 １２…がリ
ードランド、１３．１３…がリード端子、１４．１５が
回路ハ板ｌＩ上に搭載された電子部品を示している。第
５図（ａＬ （ｂ）は、何れもストレートタイプのリ
ード端子１３．１３…が装着されたものであり、同図（
ａ）は、回路基板１１が親基板（図示せず）と平行な状
態で搭載されるものを、 同図（ｂ）は、回路基板１１が親基板（図示せず）上に
直立状態で搭載されるものを各々示している。なお、異
なるタイプのリート端子１３．１３…を交互に装置して
もよい。
以上説明した通り、本発明による混成集積回路用集合基
板１は、ＳＩＬタイプの混成集積回路用基板２．３を２
個一組として、ＤＩＬタイプの混成集積回路基板用のり
−ト端子装釘装置を用いてリード端子の装着工程を行う
ことができる。従って、ＳＩＬ或はＤｒＬタイプに係わ
らず、混成集積回路装置を同じ装置、同じラインで製造
することができるようになり、設備の効率的な利用が図
れる。また、本発明による混成集積回路装置の製造方法
では、υ−ド線装着後に混成集積回路用集合基板１を分
割線７に沿って分割するため、ＤＩＬタイプの混成集積
回路基板用のリード端子装着装置を用いて２つの混成集
積回路用基板２．３に同時にリート端子の装着を行うこ
とができ、高い生産性を確保することができる。
板１は、ＳＩＬタイプの混成集積回路用基板２．３を２
個一組として、ＤＩＬタイプの混成集積回路基板用のり
−ト端子装釘装置を用いてリード端子の装着工程を行う
ことができる。従って、ＳＩＬ或はＤｒＬタイプに係わ
らず、混成集積回路装置を同じ装置、同じラインで製造
することができるようになり、設備の効率的な利用が図
れる。また、本発明による混成集積回路装置の製造方法
では、υ−ド線装着後に混成集積回路用集合基板１を分
割線７に沿って分割するため、ＤＩＬタイプの混成集積
回路基板用のリード端子装着装置を用いて２つの混成集
積回路用基板２．３に同時にリート端子の装着を行うこ
とができ、高い生産性を確保することができる。
第１図は、本発明の実施例を示す混成集積回路用集合基
板の斜視図、第２菌（ａ）〜（ｃ）は、他の実施例を示
す混成集積回路用集合基板の斜視図、第３図は、本発明
の実施例による混成集積回路用集合基板における基板の
組合例を示す平面図、第４図は、完成した混成集積回路
装置の一例を示す斜視図、第５図（ａＬ （ｂ）は、
完成した混成集積回路装置の他の例を示す正面図である
。
板の斜視図、第２菌（ａ）〜（ｃ）は、他の実施例を示
す混成集積回路用集合基板の斜視図、第３図は、本発明
の実施例による混成集積回路用集合基板における基板の
組合例を示す平面図、第４図は、完成した混成集積回路
装置の一例を示す斜視図、第５図（ａＬ （ｂ）は、
完成した混成集積回路装置の他の例を示す正面図である
。
Claims (2)
- （１）分割線７を介して混成集積回路用基板２、３が偶
数列連結された混成集積回路用集合基板１において、 分割線７を介して隣接する一対の混成集積回路用基板２
、３の前記分割線７と平行な対向する側辺に沿って、リ
ード端子を取り付けるためのリードランド４、４…、５
、５…が各々配列形成されていることを特徴とする混成
集積回路用基板集合体。 - （２）混成集積回路用基板２、３の一方の側辺に沿って
配列されたリードランド４、４…、５、５…にリード端
子を取り付ける工程を有する混成集積回路装置の製造方
法において、 分割線７を介して混成集積回路用基板２、３が偶数列連
結されると共に、分割線７を介して隣接する一対の混成
集積回路用基板２、３の前記分割線７と平行な対向する
側辺に沿って、リード端子を取り付けるためのリードラ
ンド４、４…、５、５…が配列形成された混成集積回路
用集合基板１を用意し、 該リードランド４、４…、５、５…にリード端子を取り
付ける工程を経た後、前記分割線７に沿って混成集積回
路用基板２、３を分割することを特徴とする混成集積回
路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19130590A JPH0476981A (ja) | 1990-07-19 | 1990-07-19 | 混成集積回路用集合基板及び混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19130590A JPH0476981A (ja) | 1990-07-19 | 1990-07-19 | 混成集積回路用集合基板及び混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0476981A true JPH0476981A (ja) | 1992-03-11 |
Family
ID=16272354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19130590A Pending JPH0476981A (ja) | 1990-07-19 | 1990-07-19 | 混成集積回路用集合基板及び混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0476981A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353574A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取り電子部品搭載用基板 |
| JP2004047759A (ja) * | 2002-07-12 | 2004-02-12 | Alps Electric Co Ltd | 電子ユニットの集合基板 |
| JP2005310950A (ja) * | 2004-04-20 | 2005-11-04 | Yamaha Fine Technologies Co Ltd | プリント基板における導電パターンの製造方法および製造装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356984A (ja) * | 1986-08-28 | 1988-03-11 | ニチコン株式会社 | プリント基板の製造方法 |
-
1990
- 1990-07-19 JP JP19130590A patent/JPH0476981A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356984A (ja) * | 1986-08-28 | 1988-03-11 | ニチコン株式会社 | プリント基板の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353574A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取り電子部品搭載用基板 |
| JP2004047759A (ja) * | 2002-07-12 | 2004-02-12 | Alps Electric Co Ltd | 電子ユニットの集合基板 |
| JP2005310950A (ja) * | 2004-04-20 | 2005-11-04 | Yamaha Fine Technologies Co Ltd | プリント基板における導電パターンの製造方法および製造装置 |
| JP4497354B2 (ja) * | 2004-04-20 | 2010-07-07 | ヤマハファインテック株式会社 | プリント基板における導電パターンの製造方法および製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07193096A (ja) | 階段状多層相互接続装置 | |
| US4906987A (en) | Printed circuit board system and method | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| KR910008628B1 (ko) | Ic 유니트 및 그 접합방법 | |
| US2816252A (en) | Electronic module device | |
| US4652065A (en) | Method and apparatus for providing a carrier termination for a semiconductor package | |
| JPH0476981A (ja) | 混成集積回路用集合基板及び混成集積回路装置の製造方法 | |
| US3753046A (en) | Multi-layer printed circuit board | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| KR950008236B1 (ko) | 점퍼칩 어레이 및 제조방법 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP3175336B2 (ja) | ハイブリッドｉｃのリード形成方法 | |
| JPH01179389A (ja) | 回路配線基板の製造方法 | |
| JPS614267A (ja) | 三次元実装回路モジユ−ル | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPS62279605A (ja) | 複合電子部品及びその製造方法 | |
| JPS62222644A (ja) | テ−プキヤリヤ | |
| JPH10189194A (ja) | Ｉｃピッチ変換基板及びその製造法 | |
| JPH0242701A (ja) | ネットワーク抵抗器 | |
| JPH03233991A (ja) | プリント配線板 | |
| JPS6114790A (ja) | Ｐｃ板装置及びその製造方法 |