JP2011187633A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011187633A
JP2011187633A JP2010050581A JP2010050581A JP2011187633A JP 2011187633 A JP2011187633 A JP 2011187633A JP 2010050581 A JP2010050581 A JP 2010050581A JP 2010050581 A JP2010050581 A JP 2010050581A JP 2011187633 A JP2011187633 A JP 2011187633A
Authority
JP
Japan
Prior art keywords
recognition pattern
semiconductor memory
recognition
detection
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010050581A
Other languages
English (en)
Inventor
Junichi Saijo
淳一 西城
Tomomi Honda
友巳 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010050581A priority Critical patent/JP2011187633A/ja
Publication of JP2011187633A publication Critical patent/JP2011187633A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】認識パターンの位置の誤検出を抑制することで、製造効率の低下を抑えることのできる半導体装置の製造方法を提供すること。
【解決手段】位置検出を行うための認識パターンＰ１，Ｐ２が形成された複数の半導体メモリチップ３を、回路パターンが形成された回路基板２上に、認識パターンが露出するように階段状に積層し、認識パターンの位置として予め登録された登録位置情報に基づいて認識パターンの位置を検出し、認識パターンの検出位置に基づいて回路基板と半導体メモリチップとにワイヤボンディングを行い、認識パターンの位置の検出は、１の認識パターンを検出して次の認識パターンを検出する場合に、１の認識パターンの検出位置情報と、次の認識パターンの登録位置情報との差分から検出基準位置を設定し、設定された検出基準位置に基づいて次の認識パターンを検出することにより行われる。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。
従来、ＮＡＮＤ型フラッシュメモリなどの半導体メモリチップを有して利用されている半導体装置は、回路パターンが形成された回路基板上に、半導体メモリチップが搭載されて構成されている。このような半導体装置において、高密度実装の要求により、回路基板上に複数の半導体メモリチップが階段状に積層される場合がある（例えば、特許文献１を参照）。
半導体装置では、積層された半導体メモリチップ間や、回路基板と半導体メモリチップ間を金属ワイヤで電気的に接続するワイヤボンディングが行われる。ワイヤボンディングを行う際に、ワイヤボンダーは回路基板と半導体メモリチップの位置検出を行う。例えば、回路基板上に形成された特定の認識パターンの位置や、半導体メモリチップ上に形成された特定の認識パターンの位置を検出することで、回路基板と半導体メモリチップの位置検出が行われる。各認識パターンの位置検出は、予め登録された各パターンの位置情報に基づいて検出基準範囲を定め、その検出基準範囲の中から各認識パターンを探し出すことで行われる。
しかしながら、半導体装置の小型化などにより、各パターン間の間隔は非常に小さいものとなっている。また、ワイヤボンディングを行う領域への回路基板の搬送誤差や、回路基板への半導体メモリチップの積層誤差が生じる場合もある。そのため、各パターンの位置情報に基づいて定めた検出基準範囲に、複数のパターンが含まれてしまう場合があり、認識パターンの位置を誤検出してしまう場合がある。認識パターンの位置の誤検出によって、ワイヤボンディング工程が停止すれば、半導体装置の製造効率が低下してしまうという問題が生じる。
また、同じ半導体メモリチップ上のパターンが複数回検出されると、誤ったワイヤボンディングが行われてしまうといった問題がある。例えば、２枚の半導体メモリチップ（１の半導体メモリチップと、他の半導体メモリチップ）が積層される半導体装置を製造する際に、１の半導体メモリチップの位置を検出しようとして、他の半導体メモリチップ上のパターンを検出し、他の半導体メモリチップの位置を検出しようとして、他の半導体メモリチップ上のパターンを検出した場合には、半導体メモリチップ２枚分のパターン検出が行われているため、ワイヤボンダーは誤検出を認識できない場合がある。この場合、ワイヤボンダーは、誤った位置検出に基づいて、他の半導体メモリチップに対して１の半導体メモリチップ用のワイヤボンディングも行ってしまうという問題がある。また、ワイヤボンダーは誤検出を認識していないので、その製品を不良品と認識できない。そのため、不良品が発見されにくくなってしまうという問題がある。
特開２００９−１５８７３９号公報
本発明は、認識パターンの位置の誤検出を抑制することで、製造効率の低下を抑えることのできる半導体装置の製造方法を提供することを目的とする。
本願発明の一態様によれば、位置検出を行うための認識パターンが形成された複数の半導体メモリチップを、回路パターンが形成された回路基板上に、認識パターンが露出するように階段状に積層し、認識パターンの位置として予め登録された登録位置情報に基づいて認識パターンの位置を検出し、認識パターンの検出位置に基づいて回路基板と半導体メモリチップとにワイヤボンディングを行い、認識パターンの位置の検出は、１の認識パターンを検出して次の認識パターンを検出する場合に、１の認識パターンの検出位置情報と、次の認識パターンの位置として予め登録された登録位置情報との差分から検出基準位置を設定し、設定された検出基準位置に基づいて次の認識パターンを検出することにより行われることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、認識パターンの位置の誤検出を抑制することができ、製造効率の低下を抑えることができるという効果を奏する。
図１は、本発明の第１の実施の形態にかかる半導体装置の断面構成を示す横断面図。 図２は、半導体メモリチップが積層された回路基板の平面構成を模式的に示す平面図。 図３は、半導体装置の製造工程を説明するための図であって、シート基板の平面図。 図４は、半導体装置の製造工程の手順を示すフローチャート。 図５は、各認識パターンの位置検出の詳細な手順を説明するためのフローチャート。 図６は、ワイヤボンダーの記憶部に保持された登録情報を示す図。
以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
（第１の実施の形態）
＜半導体装置の構成について＞
図１は、本発明の第１の実施の形態にかかる半導体装置の断面構成を示す横断面図である。半導体装置１は、回路基板２、半導体メモリチップ３、コントローラチップ４、樹脂モールド部５を有して構成される。
図２は、半導体メモリチップが積層された回路基板の平面構成を模式的に示す平面図である。図２では、コントローラチップ４や樹脂モールド部５の図示を省略している。回路基板２は、例えば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、素子搭載基板と端子形成基板とを兼ねる。回路基板２には、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）などの樹脂材料を薄板状に形成したものが用いられる。
回路基板２の表面の予め定められた所定の位置には、第１認識パターンＬ１，Ｌ２が形成されている。第１認識パターンＬ１，Ｌ２が形成される位置は、すべての回路基板２に共通の位置である。したがって、第１認識パターンＬ１，Ｌ２の位置を検出することで、後述する接続パッド２１の位置を間接的に把握することが可能となる。第１認識パターンＬ１，Ｌ２は、ワイヤボンダー（図示せず）が認識することのできる特定の図形として、回路基板２の表面に印刷されたものである。なお、第１認識パターンＬ１，Ｌ２は、図形や模様のような平面的なものに限られず、凹みや突起などの立体的な形状であってもよい。
回路基板２の表面には、接続パッド２１が形成されている。接続パッド２１は、ワイヤボンディングによって、Ａｕワイヤなどの金属ワイヤ２７を介して、半導体メモリチップ３上に形成された電極パッド３１と電気的に接続される。
半導体メモリチップ３（３−１〜３−４）は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。複数の半導体メモリチップ３が、回路基板２の表面に積層される。本実施の形態では、４枚の半導体メモリチップ３−１〜３−４が積層される。なお、半導体メモリチップの積層枚数はこれに限られない。
半導体メモリチップ３の表面の予め定められた所定の位置には、第２認識パターンＰ１（Ｐ１（１）〜（４）），Ｐ２（Ｐ２（１）〜（４））が形成されている。第２認識パターンＰ１，Ｐ２が形成される位置は、すべての半導体メモリチップ３に共通の位置である。したがって、第２認識パターンＰ１，Ｐ２の位置を検出することで、後述する電極パッド３１の位置を間接的に把握することが可能となる。第２認識パターンＰ１，Ｐ２は、ワイヤボンダー（図示せず）が認識することのできる特定の図形として、半導体メモリチップ３の表面に印刷されたものである。なお、第２認識パターンＰ１，Ｐ２は、図形や模様のような平面的なものに限られず、凹みや突起などの立体的な形状であってもよい。
半導体メモリチップ３の表面であってその一辺側には、電極パッド３１が形成されている。上述したように、電極パッド３１は、ワイヤボンディングによって、回路基板２上に形成された接続パッド２１とＡｕワイヤなどの金属ワイヤ２７を介して電気的に接続される。
半導体メモリチップ３のうち、最下層の半導体メモリチップ３−１は、回路基板２に対して接着材料によって接着される。接着材料としては、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）が用いられる。
最下層の半導体メモリチップ３−１の上に、別の半導体メモリチップ３−２〜３−４を階段状に接着することで、複数の半導体メモリチップ３が積層される。半導体メモリチップ３を階段状に積層することで、半導体メモリチップ３の一辺側に設けられた電極パッド３１を露出させることができる。このように電極パッド３１が露出するように半導体メモリチップ３を積層することで、金属ワイヤ２７を用いたワイヤボンディングが可能となる。
コントローラチップ４は、回路基板２の表面に搭載される。コントローラチップ４は、複数の半導体メモリチップ３から、データの書き込みや読み出しを行う半導体メモリチップ３を選択する。コントローラチップ４は、選択した半導体メモリチップ３へのデータの書き込みや、選択した半導体メモリチップ３に記憶されたデータの読み出しなどを行う。回路基板２の表面には、チップコンデンサーや抵抗やインダクタといった電子部品も搭載されるが、図示を省略し、詳細な説明も省略する。
樹脂モールド部５は、回路基板２の両面を樹脂系材料で封止することで形成される。樹脂モールド部５は、半導体装置１の外殻を構成する。樹脂モールド部５は、半導体メモリチップ３やコントローラチップ４を完全に覆う高さで形成されている。樹脂モールド部５は、半導体メモリチップ３などの実装部品が実装された回路基板２を金型で覆い、軟化させた樹脂系材料をその金型内に注入することで形成される。
＜半導体装置１の製造工程について＞
次に、半導体装置１の製造工程について説明する。図３は、半導体装置１の製造工程を説明するための図であって、シート基板の平面図である。図４は、半導体装置１の製造工程の手順を示すフローチャートである。
半導体装置１の製造には、シート基板６が用いられる。シート基板６は、図３に示すように、複数の回路基板２が一体に連結されて構成される。したがって、１枚のシート基板６から複数の半導体装置１が取り出されることとなる。
まず、シート基板６の各回路基板２部分に、４枚の半導体メモリチップ３を積層する（ステップＳ１）。このとき、電極パッド３１および第２認識パターンＰ１，Ｐ２が露出するように、半導体メモリチップ３を積層する。次に、第１認識パターンＬ１，Ｌ２および第２認識パターンＰ１，Ｐ２の位置を検出する（ステップＳ２）。なお、各認識パターンＬ１，Ｌ２，Ｐ１，Ｐ２の位置検出については、後に詳説する。
次に、検出した第１認識パターンＬ１，Ｌ２および第２認識パターンＰ１，Ｐ２の位置に基づいて、回路基板２の接続パッド２１の位置と電極パッド３１の位置を把握し、金属ワイヤ２７のワイヤボンディングを行う（ステップＳ３）。
次に、回路基板２の両面を覆うように樹脂モールド部５を形成する（ステップＳ４）。そして、シート基板６の余分な領域を切除することで（ステップＳ５）、個片化された半導体装置１が製造される。なお、コントローラチップ４や他の電子部品を回路基板２上に搭載する工程や、金属ワイヤ２８をワイヤボンディングする工程は省略した。これらの省略された工程は、樹脂モールド部５が形成される前であれば、どのタイミングで行われてもよい。
＜位置検出について＞
次に、ステップＳ２における各認識パターンＬ１，Ｌ２，Ｐ１，Ｐ２の位置検出について説明する。図５は、各認識パターンＬ１，Ｌ２，Ｐ１，Ｐ２の位置検出の詳細な手順を説明するためのフローチャートである。各認識パターンＬ１，Ｌ２，Ｐ１，Ｐ２の位置検出は、図示しないワイヤボンダーによって行われる。図６は、ワイヤボンダーの記憶部（図示せず）に保持された登録情報を示す図である。
図６に示すように、ワイヤボンダーの記憶部には、各認識パターンＬ１，Ｌ２，Ｐ１，Ｐ２の位置情報が登録情報として格納されている。本実施の形態では、Ｘ座標、Ｙ座標の座標情報として登録情報が表される（図２も参照）。なお、登録情報は、座標情報以外の情報であってもよい。
まず、ワイヤボンダーは、シート基板６に設けられた回路基板２のうち、ワイヤボンディングを行う回路基板２に関する各認識パターンＬ１，Ｌ２，Ｐ１，Ｐ２の登録情報を、記憶部から読み出す（ステップＳ１１）。次に、ワイヤボンダーは、読み出した登録情報に基づいて、回路基板２上に形成された第１認識パターンＬ１の位置を検出する（ステップＳ１２）。より具体的には、座標上において、Ｘ＝１，Ｙ＝１となる位置の近辺で第１認識パターンＬ１を探して位置検出を行う。図２に示すように、第１認識パターンＬ１は、第２認識パターンＰ１（Ｐ１（１）〜（４）），Ｐ２（Ｐ２（１）〜（４））に比べて、他の認識パターンＬ１との距離が離れているので、登録情報に基づいて位置検出を行っても、他の認識パターン（例えば、第２認識パターンＰ１（４））を誤検出しにくい。そして、ワイヤボンダーは、検出した第１認識パターンＬ１の位置情報を、検出位置情報として記憶する。ここで、第１認識パターンＬ１は、登録情報からずれのない位置で検出されたものとする。すなわち、検出位置情報は、Ｘ＝１，Ｙ＝１とされる。
次に、ワイヤボンダーは、積層された半導体メモリチップ３のうち最上段の半導体メモリチップ３−４から最下層の半導体メモリチップ３−１に向けて、第２認識パターンＰ１の位置検出を行う。ここで、最下段の半導体メモリチップ３−１ではなく、最上段の半導体メモリチップ３−４上に形成された第２認識パターンＰ１（４）から位置検出を行うのは、最初に位置検出を行った第１認識パターンＬ１の最も近くにある認識パターンであるため、検出効率の向上に寄与できるからである。
第２認識パターンＰ１（４）の位置検出を行う際、ワイヤボンダーは、まず、第２認識パターンＰ１（４）の登録情報と、第１認識パターンＬ１の検出位置情報との差分を算出する（ステップＳ１３）。算出された差分は、Ｘ＝１０−１＝９，Ｙ＝４−１＝３となる。ワイヤボンダーは、第１認識パターンＬ１の検出位置から、算出された差分だけ離れた位置を中心とした所定の範囲を検出基準範囲として設定する（ステップＳ１４）。ワイヤボンダーは、設定された検出基準範囲で第２認識パターンＰ１（４）を探して位置検出を行い（ステップＳ１５）、検出された位置情報を検出位置情報として記憶する（ステップＳ１６）。ここで、第２認識パターンＰ１は、半導体メモリチップ３の積層誤差などにより、登録情報から僅かにずれており、検出位置情報がＸ＝９，Ｙ＝３であったものとする。
次に、ワイヤボンダーは、半導体メモリチップ３−４の直下に位置する半導体メモリチップ３−３上に形成された第２認識パターンＰ１（３）の位置検出を行う。第２認識パターンＰ１（３）の位置検出を行う際、ワイヤボンダーは、まず、第２認識パターンＰ１（３）の登録情報と、第２認識パターンＰ１（４）の検出位置情報との差分を算出する（ステップＳ１７）。算出された差分は、Ｘ＝１５−９＝６，Ｙ＝４−３＝１となる。ワイヤボンダーは、第２認識パターンＰ１（４）の検出位置から、算出された差分だけ離れた位置を中心とした所定の範囲を検出基準範囲として設定する（ステップＳ１８）。ワイヤボンダーは、設定された検出基準範囲内で、第２認識パターンＰ１（３）を探して位置検出を行い（ステップＳ１９）、検出された位置情報を検出位置情報として記憶する（ステップＳ２０）。さらに、ワイヤボンダーは、差分の算出と、算出された差分を用いた位置検出を、Ｐ１（２）→Ｐ１（１）→Ｐ２（１）→Ｐ２（２）→Ｐ２（３）→Ｐ２（４）→Ｌ２の順番に行う（ステップＳ２１）。
このように、各認識パターンＬ１，Ｌ２，Ｐ１，Ｐ２の位置を検出することで、接続パッド２１および電極パッド３１の位置を把握することができ、より確実にワイヤボンディングを行うことができるようになる。
また、直前に位置検出がなされた認識パターンの検出位置を基準に、次の認識パターンを探しに行くので、次の認識パターンとして直前の認識パターンが誤検出されるおそれが減る。また、半導体メモリチップ３に形成された認識パターンＰ１，Ｐ２については、最上段または最下段のいずれか一方に積層された半導体メモリチップ３から他方に積層された半導体メモリチップ３に向けて位置検出が行われるので、直前に位置検出がなされた認識パターンと次に位置検出する認識パターンとの距離が小さくなる。したがって、直前の検出位置情報に基づいて設定される検出基準範囲を、登録情報のみに基づいて設定される検出基準範囲よりも小さな領域として設定しやすくなる。これにより、検出基準範囲に複数の認識パターンが含まれにくくなり、より一層の認識パターンの誤検出の抑制を図ることができる。
なお、算出された差分があまりにも小さい場合には、同じ認識パターンを２回検出した可能性が高いと言える。そこで、ワイヤボンダーは、算出された差分が所定の閾値よりも小さくなった場合には、認識パターンの位置検出を中止して、ステップＳ３のワイヤボンディングを行う工程に進まない。例えば、閾値を１と設定した場合には、算出された差分がＸ≦１かつＹ≦１となった場合に、認識パターンの位置検出が中止される。
このように、算出された差分が所定の閾値よりも小さくなった場合に、ワイヤボンディングを行う工程に進まないので、不良品の発生を未然に防ぐことができる。なお、所定の閾値を含む場合に、上記判断を行うように構成してもよい。なお、閾値の値は、１以外の値でもよく、状況に合わせて様々に設定可能である。
また、位置検出の中止と合わせて、警告ランプを点灯や、音声による警告を行ってもよい。このような警告を行うことで、ワイヤボンディングを行う工程の早期の復旧を作業者に促すことができる。
また、半導体メモリチップ３上の第２認識パターンＰ１，Ｐ２の位置検出を、最上段または最下段に積層された半導体メモリチップ３から順番に行う場合には、その過程で、半導体メモリチップ３の積層枚数分の第２認識パターンが検出されることとなる。すなわち、積層枚数分の第２認識パターンが位置検出される前に、次の認識パターンを位置検出できなくなった場合には、どこかで誤検出が発生したものと考えられる。
そこで、積層枚数分の第２認識パターンが検出される前に、次の認識パターンを位置検出できなくなった場合には、最後に位置検出された認識パターンを、本来最後に検出されるべき認識パターンであると判断する。そして、最後に位置検出された認識パターンから戻るように自動で再度の位置検出を行う構成としてもよい。
例えば、最上段に積層された半導体メモリチップ３−４から最下段に積層された半導体メモリチップ３−１に向けて認識パターンＰ１（１）〜Ｐ１（４）の位置検出を行う場合（すなわち、４回の位置検出が行われる場合）であって、認識パターンＰ１（３）が誤って検出されない場合には、３回目の位置検出で、認識パターンＰ１（１）の位置検出がなされてしまい、次の認識パターンを検出することができない。この場合、ワイヤボンダーは、最後に検出した認識パターンを最後に検出されるべき第２認識パターンＰ１（１）であると判断する。さらに、最下段に積層された半導体メモリチップ３−１から最上段に積層された半導体メモリチップ３−４に向けた認識パターンＰ１（１）〜Ｐ１（４）の位置検出を自動で行う。
このように、認識パターンの誤検出が発生した場合でも、自動で位置検出の補正が行われるので、誤検出からの復旧も自動で行われることとなり、作業者の負担を軽減するとともに、半導体装置１の製造効率の低下を抑えることができる。
なお、本実施の形態では、シート基板６に設けられた複数の回路基板２のうち、回路基板２の１つずつ認識パターンの検出とワイヤボンディングが行われるように説明したが、これに限られない。例えば、図３に示すように、シート基板６に設けられた複数の回路基板２のうち一定の範囲（ブロックＢ）にある回路基板２については、まとめて認識パターンの位置検出をしてから、ワイヤボンディングを行ってもよい。
また、認識パターンとして、回路基板２や半導体メモリチップ３に第１認識パターンＬ１，Ｌ２や第２認識パターンＰ１，Ｐ２を形成したが、例えば、回路基板２や半導体メモリチップ３に設けられる接続パッド２１や電極パッド３１を認識パターンとして利用しても構わない。また、ワイヤボンダーに上記ワイヤボンディング工程を行わせるプログラムが提供されてもよい。
１ 半導体装置、２ 回路基板、３ 半導体メモリチップ、４ コントローラチップ、５ 樹脂モールド部、６ シート基板、２１ 接続パッド、２７，２８ 金属ワイヤ、３１ 電極パッド、Ｌ１，Ｌ２，Ｐ１，Ｐ２ 認識パターン。

Claims (5)

  1. 位置検出を行うための認識パターンが形成された複数の半導体メモリチップを、回路パターンが形成された回路基板上に、前記認識パターンが露出するように階段状に積層し、
    前記認識パターンの位置として予め登録された登録位置情報に基づいて前記認識パターンの位置を検出し、
    前記認識パターンの検出位置に基づいて前記回路基板と前記半導体メモリチップとにワイヤボンディングを行い、
    前記認識パターンの位置の検出は、１の認識パターンを検出して次の認識パターンを検出する場合に、前記１の認識パターンの検出位置情報と、前記次の認識パターンの位置として予め登録された登録位置情報との差分から検出基準位置を設定し、設定された検出基準位置に基づいて前記次の認識パターンを検出することにより行われることを特徴とする半導体装置の製造方法。
  2. 前記認識パターンは、前記回路基板上にも形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体メモリチップに形成された認識パターンの位置検出は、最上段または最下段のいずれか一方に積層された半導体メモリチップから他方に積層された半導体メモリチップに向けて行われることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記半導体メモリチップに形成された認識パターンの積層枚数分の位置検出を完了できない場合には、最後に検出された認識パターンを、他方に積層された半導体メモリチップに設けられた認識パターンであると判断し、そこから一方に積層された半導体メモリチップに向けて再度の位置検出を行うことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記１の認識パターンの検出位置情報と、前記次の認識パターンの検出位置情報との差分が所定の閾値以下である場合には、前記認識パターンの位置検出を停止することを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
JP2010050581A 2010-03-08 2010-03-08 半導体装置の製造方法 Pending JP2011187633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010050581A JP2011187633A (ja) 2010-03-08 2010-03-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050581A JP2011187633A (ja) 2010-03-08 2010-03-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011187633A true JP2011187633A (ja) 2011-09-22

Family

ID=44793588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050581A Pending JP2011187633A (ja) 2010-03-08 2010-03-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011187633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063744A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063744A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker

Similar Documents

Publication Publication Date Title
KR101842093B1 (ko) 엇갈린 다이 및 와이어 본딩을 포함하는 다이 스택 배열을 갖는 반도체 디바이스
US8525349B2 (en) Semiconductor device packages stacked together having a redistribution layer
US8064215B2 (en) Semiconductor chip package and printed circuit board
KR20200043716A (ko) 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
TW201626522A (zh) 具有垂直柱之重疊堆疊的晶粒封裝
US7355283B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US9642231B2 (en) ESD protection for fingerprint sensor
TWI604388B (zh) 指紋辨識模組及其製造方法
US9875387B2 (en) Fingerprint sensor and packaging method thereof
JP2015181155A (ja) 半導体装置および半導体装置の製造方法
US20130280862A1 (en) Semiconductor storage device and manufacturing method thereof
KR101802173B1 (ko) 3차원 실장방법 및 장치
KR102628536B1 (ko) 적층 칩 구조를 가지는 반도체 패키지
JP2011187633A (ja) 半導体装置の製造方法
US20130075144A1 (en) Package substrate with mesh pattern and method for manufacturing the same
US8653660B2 (en) Semiconductor device and package
US10025969B2 (en) Fingerprint identification module and manufacturing method thereof
TWI360190B (en) Integrated circuit package system with overhanging
KR20110138788A (ko) 적층형 반도체 패키지
US10121767B2 (en) Semiconductor storage device and manufacturing method thereof
TWI273663B (en) Tape carrier for tab and method for producing the same
TW517319B (en) Method of automatically identifying and skipping defective work pieces for wire-bonding operation
JPH0691124B2 (ja) Ｉｃパッケージ
US20230223307A1 (en) Semiconductor device including differential height pcb
US20180101717A1 (en) Method for assembling fingerprint identification module