JP2002043742A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JP2002043742A JP2002043742A JP2000220441A JP2000220441A JP2002043742A JP 2002043742 A JP2002043742 A JP 2002043742A JP 2000220441 A JP2000220441 A JP 2000220441A JP 2000220441 A JP2000220441 A JP 2000220441A JP 2002043742 A JP2002043742 A JP 2002043742A
- Authority
- JP
- Japan
- Prior art keywords
- cut
- line
- circuit board
- inspection
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、回路基板の製造方法において、上
下に隣接する回路パターンの短絡を防止することを目的
とするものである。 【解決手段】 この目的を達成するために本発明は、引
き出しパターン１０を切断予定ライン４の内側又は外側
において、この切断予定ライン４とほぼ平行又は、斜め
に対向した状態で進行した後に検査電極９と接続し、検
査電極９に検査端子を当接させて検査を行い、その後切
断予定ライン４で切断するものである。
下に隣接する回路パターンの短絡を防止することを目的
とするものである。 【解決手段】 この目的を達成するために本発明は、引
き出しパターン１０を切断予定ライン４の内側又は外側
において、この切断予定ライン４とほぼ平行又は、斜め
に対向した状態で進行した後に検査電極９と接続し、検
査電極９に検査端子を当接させて検査を行い、その後切
断予定ライン４で切断するものである。
Description
【０００１】
【発明の属する技術分野】本発明は各種電子機器に用い
られる回路基板の製造方法に関するものである。
られる回路基板の製造方法に関するものである。
【０００２】
【従来の技術】従来の回路基板において、次のような構
成になっているものがある。すなわち、切断予定ライン
の内側に設けた複数層の回路パターンと、この切断予定
ラインの外側の表面に設けた複数の検査電極と、前記複
数層の回路パターンから切断予定ラインを横断して検査
電極に複数層において引き出された引き出しパターンと
を備えた構成となった回路基板においては、まず回路基
板の表面の回路パターン上に各種電子部品を実装し、次
にこの回路基板の外周に設けられた複数の検査電極に検
査端子を当接させて検査を行い、この状態で良品とされ
たものはその後切断予定ライン部分において切断を行
い、この結果として切断予定ラインの内側部分に設けら
れた回路パターンだけが切り出された回路基板になるよ
うにされている。
成になっているものがある。すなわち、切断予定ライン
の内側に設けた複数層の回路パターンと、この切断予定
ラインの外側の表面に設けた複数の検査電極と、前記複
数層の回路パターンから切断予定ラインを横断して検査
電極に複数層において引き出された引き出しパターンと
を備えた構成となった回路基板においては、まず回路基
板の表面の回路パターン上に各種電子部品を実装し、次
にこの回路基板の外周に設けられた複数の検査電極に検
査端子を当接させて検査を行い、この状態で良品とされ
たものはその後切断予定ライン部分において切断を行
い、この結果として切断予定ラインの内側部分に設けら
れた回路パターンだけが切り出された回路基板になるよ
うにされている。
【０００３】
【発明が解決しようとする課題】上記従来例において問
題となるのは、複数層設けた回路パターン間の短絡が生
じることであった。具体的には、上述のごとく検査後に
切断予定ライン部分で切断が行われるのであるが、この
切断予定ライン部分において内側の回路パターンと外側
の検査電極を結ぶ引き出しパターンとが、この切断予定
ラインと平行に設けられていた場合には、上記切断にお
いて、この切断パターン部分を切断することになり、こ
の切断時において平行となった引き出しパターンは、隣
接する上下の引き出しパターンと短絡し、このことが上
述した複数層の回路パターンの短絡を生じさせることに
なっていたのである。そこで、本発明は複数層の回路パ
ターンの短絡を防止することを目的とするものである。
題となるのは、複数層設けた回路パターン間の短絡が生
じることであった。具体的には、上述のごとく検査後に
切断予定ライン部分で切断が行われるのであるが、この
切断予定ライン部分において内側の回路パターンと外側
の検査電極を結ぶ引き出しパターンとが、この切断予定
ラインと平行に設けられていた場合には、上記切断にお
いて、この切断パターン部分を切断することになり、こ
の切断時において平行となった引き出しパターンは、隣
接する上下の引き出しパターンと短絡し、このことが上
述した複数層の回路パターンの短絡を生じさせることに
なっていたのである。そこで、本発明は複数層の回路パ
ターンの短絡を防止することを目的とするものである。
【０００４】
【課題を解決するための手段】そして、この目的を達成
するために本発明は、前記引き出しパターンを切断予定
ラインの内側又は、外側において切断予定ラインとほぼ
平行又は、斜めに対向した状態で進行させた後に検査電
極と接続するようにしたものである。すなわち、このよ
うに引き出しパターンを切断予定ラインの内側又は、外
側において、切断予定ラインとほぼ平行又は、斜めに対
向した状態で進行させた状態にしておけば、切断予定ラ
イン部分においては、この切断予定ライン部分をほぼ直
角又は、それに近い状態でこの切断予定ラインを横断す
ることになり、このような状態で切断予定ラインを横断
した場合には、その後この切断予定ライン部分で切断が
行われたとしても、この切断部分の引き出し部分の面積
が小さいことになり、切断によってその僅かな引き出し
パターンが隣接する上下の引き出しパターンと短絡する
可能性は極めて少なく、この結果として複数層の回路パ
ターンの短絡防止が図れるものである。
するために本発明は、前記引き出しパターンを切断予定
ラインの内側又は、外側において切断予定ラインとほぼ
平行又は、斜めに対向した状態で進行させた後に検査電
極と接続するようにしたものである。すなわち、このよ
うに引き出しパターンを切断予定ラインの内側又は、外
側において、切断予定ラインとほぼ平行又は、斜めに対
向した状態で進行させた状態にしておけば、切断予定ラ
イン部分においては、この切断予定ライン部分をほぼ直
角又は、それに近い状態でこの切断予定ラインを横断す
ることになり、このような状態で切断予定ラインを横断
した場合には、その後この切断予定ライン部分で切断が
行われたとしても、この切断部分の引き出し部分の面積
が小さいことになり、切断によってその僅かな引き出し
パターンが隣接する上下の引き出しパターンと短絡する
可能性は極めて少なく、この結果として複数層の回路パ
ターンの短絡防止が図れるものである。
【０００５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、切断予定ラインの内側に設けた複数層の回路パター
ンの切断予定ラインと、切断予定ラインの外側の表面に
設けた複数の検査電極と前記複数層の回路パターンから
切断予定ラインを横断して検査電極に複数層において引
き出された引き出しパターンとを備えた回路基板の製造
方法であって、前記引き出しパターンは、切断予定ライ
ンの内側又は、外側において切断予定ラインとほぼ平行
又は、斜めに対向した状態で進行後に検査電極と接続
し、次に検査電極に検査端子を当接させて検査を行い、
その後切断予定ラインで切断する回路基板の製造方法で
ある。そして、このような回路基板の製造方法によれ
ば、上記課題を解決する手段で説明したごとく、隣接し
た上下の短絡防止が図れるものである。
は、切断予定ラインの内側に設けた複数層の回路パター
ンの切断予定ラインと、切断予定ラインの外側の表面に
設けた複数の検査電極と前記複数層の回路パターンから
切断予定ラインを横断して検査電極に複数層において引
き出された引き出しパターンとを備えた回路基板の製造
方法であって、前記引き出しパターンは、切断予定ライ
ンの内側又は、外側において切断予定ラインとほぼ平行
又は、斜めに対向した状態で進行後に検査電極と接続
し、次に検査電極に検査端子を当接させて検査を行い、
その後切断予定ラインで切断する回路基板の製造方法で
ある。そして、このような回路基板の製造方法によれ
ば、上記課題を解決する手段で説明したごとく、隣接し
た上下の短絡防止が図れるものである。
【０００６】次に、本発明の請求項２に記載の発明は、
引き出しパターンの設計時において回路基板の切断予定
ラインに対応する部分に断続的に禁止データを設け、こ
の禁止データ間の切断予定ラインにおいては、引き出し
パターンを切断予定ラインとほぼ直交するごとく検査電
極へ引き出す請求項１に記載の回路基板の製造方法であ
って、禁止データを設けることにより、切断予定ライン
上を進行する引き出しパターンは形成されず、この結果
として切断時において隣接する上下の引き出しパターン
間の短絡防止が図れるようになるものである。
引き出しパターンの設計時において回路基板の切断予定
ラインに対応する部分に断続的に禁止データを設け、こ
の禁止データ間の切断予定ラインにおいては、引き出し
パターンを切断予定ラインとほぼ直交するごとく検査電
極へ引き出す請求項１に記載の回路基板の製造方法であ
って、禁止データを設けることにより、切断予定ライン
上を進行する引き出しパターンは形成されず、この結果
として切断時において隣接する上下の引き出しパターン
間の短絡防止が図れるようになるものである。
【０００７】次に、本発明の請求項３に記載の発明は、
禁止データの長さをほぼ同一とした請求項２に記載の回
路基板の製造方法である。禁止データの長さをほぼ同一
とすることにより、内側の回路パターンから外側の検査
電極へと引き出される引き出しパターンは、回路基板の
全周において、適宜分散して引き出されることになり、
この結果として一部分に引き出しパターンが分散される
ことにより、上下に隣接する引き出しパターン間の短絡
の危険性が減少するものである。
禁止データの長さをほぼ同一とした請求項２に記載の回
路基板の製造方法である。禁止データの長さをほぼ同一
とすることにより、内側の回路パターンから外側の検査
電極へと引き出される引き出しパターンは、回路基板の
全周において、適宜分散して引き出されることになり、
この結果として一部分に引き出しパターンが分散される
ことにより、上下に隣接する引き出しパターン間の短絡
の危険性が減少するものである。
【０００８】以下本発明の一実施形態を添付図面に従っ
て説明する。
て説明する。
【０００９】図１において１は基板で、この基板１の四
隅には検査位置決め用の貫通孔２が設けられている。ま
た、この貫通孔２の近傍には、切断認識マーク３がそれ
ぞれ設けられ、これら切断認識マーク３を結ぶ図１にお
ける線が切断予定ライン４となる。具体的には、この切
断予定ライン４の内側が回路基板１２となるものであ
り、その外周部分には後に説明するが、検査電極９が設
けられる部分である。さて、上記基板１は、図２から図
４に示すごとく複数層から形成されており、各層５，
６，７には、それぞれ図示していないが回路パターンが
形成されるようになっている。そして、この回路パター
ン部分には、図５に示すごとく各種電子部品８が実装さ
れるようになっている。さて、図１に示した切断予定ラ
イン４の外周部分は、図５に示すごとく複数の検査電極
９が設けられている。そして、この検査電極９は、図５
に示すごとく基板１の表面にだけ設けられておりこの検
査電極９は、図２、図３に示すごとく各層５，６，７か
らそれぞれ引き出しパターン１０が接続されるようにな
っている。具体的には、表面の層５に設けられた引き出
しパターン１０は、直接検査電極９に接続され、また層
７に設けられた引き出しパターン１０は、図３の破線の
ごとく、その層の切断予定ライン４の外周まで直進した
後、切断予定ライン４とほぼ平行状態に直角に曲がって
進行し、その後スルーホール１１を介して表面上に延長
され、そして、この表面で検査電極９に接続されるよう
になっている。いずれにせよ、各層５，６，７の引き出
し電極１０は、切断予定ライン４を横断した後、検査電
極９に接続されるようになる。この状態で基板１の検査
が行われる。具体的には、各検査電極９に、図示してい
ないが検査端子を当接させ、この状態で、電気的な検査
が行われるのである。尚、この図５においては、本来で
あれば表面の層５に設けられた引き出しパターン１０が
表出しているが、図面の煩雑さを防止するため、記載し
ていない。さて、このようにして検査が完了した後に
は、図１に示した切断予定ライン４で切断を行うことに
より、図６で示すごとく、回路基板１２が完成すること
になる。さて、この図６に示す回路基板において重要な
ことは、図５までで説明した検査のための引き出しパタ
ーン１０が、切断予定ライン４部分で隣接する上下の引
き出しパターン１０での短絡が生じないようにすること
である。そこで、本発明の実施の形態においては、図１
で示した切断予定ライン４上に図２〜図４のごとく必要
な幅の禁止データ１３を設けたものである。この、禁止
データ１３は図２〜図４に示すごとく断続的に形成され
ており、したがって、この禁止データ１３間を引き出し
パターン１０が適宜分散して、切断予定ライン４外へ引
き出され、目的とする検査電極９に接続されることにな
る。この場合、禁止データ１３は、図２，３，４で示し
たように、ほぼ同じ長さとしているので、図２〜図４に
示すごとく、禁止データ１３間は基板１の全周におい
て、ほぼ均等な状態で存在することになり、よって、引
き出しパターン１０は、適宜分散されることになり、一
個所に集中することはなくなる。また、本実施形態にお
いて、切断予定ライン４部分に禁止データ１３を設けた
ことにより、この禁止データ１３部分には、引き出しパ
ターン１０が形成されないことになる。具体的には、こ
の切断予定ライン４部分において、切断予定ライン４上
を走行する引き出しパターン１０が形成されず、引き出
しパターン１０は、必要であれば、図３で示すごとく、
切断予定ライン４の内外において、切断予定ライン４と
ほぼ平行、又は斜めに対向する状態で進行し、そして、
この状態で目的とする検査電極９に接続されるようにな
っている。つまり、切断予定ライン４の部分において
は、禁止データ１３の開口部分を通過する引き出しパタ
ーン１０は、この切断予定ライン４と直交するように引
き出されるので、この引き出しパターン部分において
は、僅かな太さの引き出しパターン１０しか存在するこ
とがなくなり、したがって、この部分で切断を行ったと
しても、隣接する上下の引き出しパターン１０と短絡を
生ずる危険が極めて少なくなり、このことが、上下の各
層５，６，７の回路パターン間の短絡を防止することに
なるのである。
隅には検査位置決め用の貫通孔２が設けられている。ま
た、この貫通孔２の近傍には、切断認識マーク３がそれ
ぞれ設けられ、これら切断認識マーク３を結ぶ図１にお
ける線が切断予定ライン４となる。具体的には、この切
断予定ライン４の内側が回路基板１２となるものであ
り、その外周部分には後に説明するが、検査電極９が設
けられる部分である。さて、上記基板１は、図２から図
４に示すごとく複数層から形成されており、各層５，
６，７には、それぞれ図示していないが回路パターンが
形成されるようになっている。そして、この回路パター
ン部分には、図５に示すごとく各種電子部品８が実装さ
れるようになっている。さて、図１に示した切断予定ラ
イン４の外周部分は、図５に示すごとく複数の検査電極
９が設けられている。そして、この検査電極９は、図５
に示すごとく基板１の表面にだけ設けられておりこの検
査電極９は、図２、図３に示すごとく各層５，６，７か
らそれぞれ引き出しパターン１０が接続されるようにな
っている。具体的には、表面の層５に設けられた引き出
しパターン１０は、直接検査電極９に接続され、また層
７に設けられた引き出しパターン１０は、図３の破線の
ごとく、その層の切断予定ライン４の外周まで直進した
後、切断予定ライン４とほぼ平行状態に直角に曲がって
進行し、その後スルーホール１１を介して表面上に延長
され、そして、この表面で検査電極９に接続されるよう
になっている。いずれにせよ、各層５，６，７の引き出
し電極１０は、切断予定ライン４を横断した後、検査電
極９に接続されるようになる。この状態で基板１の検査
が行われる。具体的には、各検査電極９に、図示してい
ないが検査端子を当接させ、この状態で、電気的な検査
が行われるのである。尚、この図５においては、本来で
あれば表面の層５に設けられた引き出しパターン１０が
表出しているが、図面の煩雑さを防止するため、記載し
ていない。さて、このようにして検査が完了した後に
は、図１に示した切断予定ライン４で切断を行うことに
より、図６で示すごとく、回路基板１２が完成すること
になる。さて、この図６に示す回路基板において重要な
ことは、図５までで説明した検査のための引き出しパタ
ーン１０が、切断予定ライン４部分で隣接する上下の引
き出しパターン１０での短絡が生じないようにすること
である。そこで、本発明の実施の形態においては、図１
で示した切断予定ライン４上に図２〜図４のごとく必要
な幅の禁止データ１３を設けたものである。この、禁止
データ１３は図２〜図４に示すごとく断続的に形成され
ており、したがって、この禁止データ１３間を引き出し
パターン１０が適宜分散して、切断予定ライン４外へ引
き出され、目的とする検査電極９に接続されることにな
る。この場合、禁止データ１３は、図２，３，４で示し
たように、ほぼ同じ長さとしているので、図２〜図４に
示すごとく、禁止データ１３間は基板１の全周におい
て、ほぼ均等な状態で存在することになり、よって、引
き出しパターン１０は、適宜分散されることになり、一
個所に集中することはなくなる。また、本実施形態にお
いて、切断予定ライン４部分に禁止データ１３を設けた
ことにより、この禁止データ１３部分には、引き出しパ
ターン１０が形成されないことになる。具体的には、こ
の切断予定ライン４部分において、切断予定ライン４上
を走行する引き出しパターン１０が形成されず、引き出
しパターン１０は、必要であれば、図３で示すごとく、
切断予定ライン４の内外において、切断予定ライン４と
ほぼ平行、又は斜めに対向する状態で進行し、そして、
この状態で目的とする検査電極９に接続されるようにな
っている。つまり、切断予定ライン４の部分において
は、禁止データ１３の開口部分を通過する引き出しパタ
ーン１０は、この切断予定ライン４と直交するように引
き出されるので、この引き出しパターン部分において
は、僅かな太さの引き出しパターン１０しか存在するこ
とがなくなり、したがって、この部分で切断を行ったと
しても、隣接する上下の引き出しパターン１０と短絡を
生ずる危険が極めて少なくなり、このことが、上下の各
層５，６，７の回路パターン間の短絡を防止することに
なるのである。
【００１０】
【発明の効果】以上のように本発明は、引き出しパター
ンを切断予定ラインの内側、又は外側において切断予定
ラインとほぼ平行、又は斜めに対向した状態で進行後に
検査電極と接続し、次に検査電極に検査端子を当接させ
て検査を行い、その後、切断予定ラインで切断するもの
であるので、隣接する上下の回路パターンを短絡させて
しまうことがなくなるものである。
ンを切断予定ラインの内側、又は外側において切断予定
ラインとほぼ平行、又は斜めに対向した状態で進行後に
検査電極と接続し、次に検査電極に検査端子を当接させ
て検査を行い、その後、切断予定ラインで切断するもの
であるので、隣接する上下の回路パターンを短絡させて
しまうことがなくなるものである。
【図１】本発明の一実施形態の平面図
【図２】本発明の一実施形態の分解斜視図
【図３】本発明の一実施形態の平面図
【図４】本発明の一実施形態の拡大平面図
【図５】本発明の一実施形態の平面図
【図６】本発明の一実施形態の平面図
１ 基板 ２ 貫通孔 ３ 切断認識マーク ４ 切断予定ライン ５ 配線層 ６ 配線層 ７ 配線層 ８ 電子部品 ９ 検査電極 １０ 引き出しパターン １１ スルーホール １２ 回路基板 １３ 禁止データ
Claims (3)
- 【請求項１】 切断予定ラインの内側に設けた複数層の
回路パターンと、この切断予定ラインの外側の表面に設
けた複数の検査電極と、前記複数層の回路パターンから
切断予定ラインを横断して検査電極に複数層において引
き出された引き出しパターンとを備えた回路基板の製造
方法であって、前記引き出しパターンは、切断予定ライ
ンの内側、又は外側において切断予定ラインとほぼ平行
又は、斜めに対向した状態で進行した後に検査電極と接
続し、次に検査電極に検査端子を当接させて検査を行
い、その後切断予定ラインで切断する回路基板の製造方
法。 - 【請求項２】 引き出しパターンの設計時において回路
基板の切断予定ラインに対応する部分に断続的に禁止デ
ータを設け、この禁止データ間の切断予定ライン部分に
おいては、引き出しパターンを切断予定ラインとほぼ直
交するごとく検査電極へと引き出す請求項１に記載の回
路基板の製造方法。 - 【請求項３】 禁止データの長さを、ほぼ同一とした請
求項２に記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220441A JP2002043742A (ja) | 2000-07-21 | 2000-07-21 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220441A JP2002043742A (ja) | 2000-07-21 | 2000-07-21 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043742A true JP2002043742A (ja) | 2002-02-08 |
Family
ID=18715050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000220441A Pending JP2002043742A (ja) | 2000-07-21 | 2000-07-21 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043742A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005692A (ja) * | 2003-05-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
| KR100693481B1 (ko) | 2006-02-14 | 2007-03-12 | (주)인터플렉스 | 인쇄회로기판의 제조방법 |
| JP2008181989A (ja) * | 2007-01-24 | 2008-08-07 | Hitachi Ltd | 電子制御装置 |
| JP2012064869A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板の製造方法 |
-
2000
- 2000-07-21 JP JP2000220441A patent/JP2002043742A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005692A (ja) * | 2003-05-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
| JP4509645B2 (ja) * | 2003-05-16 | 2010-07-21 | パナソニック株式会社 | 回路部品内蔵モジュールおよびその製造方法 |
| KR100693481B1 (ko) | 2006-02-14 | 2007-03-12 | (주)인터플렉스 | 인쇄회로기판의 제조방법 |
| JP2008181989A (ja) * | 2007-01-24 | 2008-08-07 | Hitachi Ltd | 電子制御装置 |
| JP2012064869A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8586873B2 (en) | Test point design for a high speed bus | |
| US7358619B2 (en) | Tape carrier for TAB | |
| JP2007220729A (ja) | 配線回路基板およびその製造方法 | |
| JP2001212332A (ja) | 遊技基板への識別情報付加方法及び遊技基板 | |
| JP2002043742A (ja) | 回路基板の製造方法 | |
| KR20120101302A (ko) | 배선기판의 제조방법 | |
| WO1997024021A1 (en) | Substrate for mounting electronic part and process for manufacturing the same | |
| JP2002334953A (ja) | 配線基板の加工方法 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JP2003289087A (ja) | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 | |
| JPS58304Y2 (ja) | プリント板配線装置 | |
| JP2003249766A (ja) | 中間層回路の特性評価方法 | |
| JP2003318359A (ja) | 配線板および実装配線板 | |
| JPS6240458Y2 (ja) | ||
| JP2536911Y2 (ja) | 半導体基板の部品装着構造 | |
| JPH0211798Y2 (ja) | ||
| JPS5828374Y2 (ja) | プリント配線基板 | |
| JPH06268342A (ja) | 回路基板 | |
| US20020079132A1 (en) | Structure for inspecting electrical component alignment | |
| JPH10135626A (ja) | プリント基板 | |
| JP2000124579A (ja) | プリント回路基板の製造方法 | |
| JP2627923B2 (ja) | プリント配線板 | |
| JP2003031936A (ja) | プリント基板 | |
| JPS59225588A (ja) | 多層厚膜配線基板 | |
| JP2011198888A (ja) | フィルムキャリアテープおよびフィルムキャリアテープの製造方法 |