JP2003249766A - 中間層回路の特性評価方法 - Google Patents
中間層回路の特性評価方法Info
- Publication number
- JP2003249766A JP2003249766A JP2002049263A JP2002049263A JP2003249766A JP 2003249766 A JP2003249766 A JP 2003249766A JP 2002049263 A JP2002049263 A JP 2002049263A JP 2002049263 A JP2002049263 A JP 2002049263A JP 2003249766 A JP2003249766 A JP 2003249766A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- intermediate layer
- circuit
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 複数の基板を積層したセラミック多層基板
の、最上層と最下層の間に位置する中間層の回路特性を
評価できるようにする。 【解決手段】 多層基板１０の中間層１１に設けられた
中間層回路の特性を評価する方法を提供する。中間層回
路は、配線１５と、配線の近傍に形成され、接地電位を
保持する接地パッド１４とを有している。本発明による
評価方法は、中間層の接地パッドの上方に位置する上層
基板の領域を、レーザ３１を照射して所定の厚さに削る
ステップと、所定の厚さに削られた上層基板を硬質の研
磨具３２を用いて研磨し、配線および接地パッドの少な
くとも一方を露出させるステップと、露出した配線およ
び接地パッドの少なくとも一方に、プローブ針３４を接
触させて中間層回路の特性を評価するステップとを含
む。
の、最上層と最下層の間に位置する中間層の回路特性を
評価できるようにする。 【解決手段】 多層基板１０の中間層１１に設けられた
中間層回路の特性を評価する方法を提供する。中間層回
路は、配線１５と、配線の近傍に形成され、接地電位を
保持する接地パッド１４とを有している。本発明による
評価方法は、中間層の接地パッドの上方に位置する上層
基板の領域を、レーザ３１を照射して所定の厚さに削る
ステップと、所定の厚さに削られた上層基板を硬質の研
磨具３２を用いて研磨し、配線および接地パッドの少な
くとも一方を露出させるステップと、露出した配線およ
び接地パッドの少なくとも一方に、プローブ針３４を接
触させて中間層回路の特性を評価するステップとを含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック多層基
板の配線パターンの評価に関する。
板の配線パターンの評価に関する。
【０００２】
【従来の技術】図５は、従来のセラミック多層基板５０
の構成を示す斜視図である。セラミック多層基板５０
は、下から順に第３層５３、第２層５２、第１層５１と
積層され、最後にキャップ５５が付けられる。図には、
キャップ５５を付ける前の最上層（第１層）５１の構成
が示されている。第１層５１は、上面配線およびチップ
部品５４が配されている。第２層５２および第３層５３
についても同様である。
の構成を示す斜視図である。セラミック多層基板５０
は、下から順に第３層５３、第２層５２、第１層５１と
積層され、最後にキャップ５５が付けられる。図には、
キャップ５５を付ける前の最上層（第１層）５１の構成
が示されている。第１層５１は、上面配線およびチップ
部品５４が配されている。第２層５２および第３層５３
についても同様である。
【０００３】図６は、各層に垂直な方向で切断したセラ
ミック多層基板５０の断面図である。第１層５１（図
５）の配線６４、第２層５２（図５）の配線６５、第３
層５３（図５）の内部配線６６は、それぞれ、電源回
路、ＲＦ配線、回路間の接続配線等の回路配線である。
第１層５１（図５）の電源回路は、例えば、抵抗Ｒ、容
量Ｃ、インピーダンスＬ等のチップ部品を用いて構成さ
れている。各層の配線の電気的な接続は、バイアホール
（例えば、バイアホール６８）により確保される。
ミック多層基板５０の断面図である。第１層５１（図
５）の配線６４、第２層５２（図５）の配線６５、第３
層５３（図５）の内部配線６６は、それぞれ、電源回
路、ＲＦ配線、回路間の接続配線等の回路配線である。
第１層５１（図５）の電源回路は、例えば、抵抗Ｒ、容
量Ｃ、インピーダンスＬ等のチップ部品を用いて構成さ
れている。各層の配線の電気的な接続は、バイアホール
（例えば、バイアホール６８）により確保される。
【０００４】セラミック多層基板５０の中央部には、半
導体素子６１が配置されるように予め穴が設けられてい
る。より詳しくは、半導体素子６１の形状、バイアホー
ルの位置等の物理的な条件は各層ごとに異なるので、セ
ラミック多層基板５０の組み立てに際しては、予め所定
の穴をあけておく必要がある。このため、焼き入れによ
り硬質化する前に、セラミックの粘土状材料で配線を挟
み込み、中央部の穴、バイアホール等を形成しておく。
焼き入れにより、形成された各セラミック層が形成でき
る。各セラミック層が積層されると、穴に配置された半
導体素子６１は、ワイヤ６２により所定の層（例えば、
第２層５２（図５）の配線６５）に接続される。
導体素子６１が配置されるように予め穴が設けられてい
る。より詳しくは、半導体素子６１の形状、バイアホー
ルの位置等の物理的な条件は各層ごとに異なるので、セ
ラミック多層基板５０の組み立てに際しては、予め所定
の穴をあけておく必要がある。このため、焼き入れによ
り硬質化する前に、セラミックの粘土状材料で配線を挟
み込み、中央部の穴、バイアホール等を形成しておく。
焼き入れにより、形成された各セラミック層が形成でき
る。各セラミック層が積層されると、穴に配置された半
導体素子６１は、ワイヤ６２により所定の層（例えば、
第２層５２（図５）の配線６５）に接続される。
【０００５】第３層５３（図５）の外部に露出された
面、すなわち、キャップ５５と反対側の面には、配線６
７および端子６９が設けられている。配線６７は、セラ
ミック多層基板５０が接地を確保するための接地配線６
７である。端子６９は、セラミック多層基板５０と外部
との電気的接続を確保する、例えば、電力を出力する端
子６９である。
面、すなわち、キャップ５５と反対側の面には、配線６
７および端子６９が設けられている。配線６７は、セラ
ミック多層基板５０が接地を確保するための接地配線６
７である。端子６９は、セラミック多層基板５０と外部
との電気的接続を確保する、例えば、電力を出力する端
子６９である。
【０００６】
【発明が解決しようとする課題】セラミック多層基板５
０では、最上層の配線６４からしか配線を検査できない
ため、中間層配線の特性を直接確認できず、また回路相
互の影響を評価することもできない。その理由は、以下
のとおりである。第１に、セラミック多層基板５０で
は、焼き入れ後の硬質化した中間層まで穴を空け、中間
層上の配線を切断することなく加工することは困難であ
る。第２に、配線の検査は、プローブ針を配線に接触さ
せて行われるところ、最上層の配線６４からでは測定誤
差が大きくなり、またＳパラメータを計れないため、モ
ジュールの状態で専用基板にボンディングしてからでな
ければ、評価できない。さらに、最上層の配線６４から
では、直流的な特性の評価しか行うことができない。
０では、最上層の配線６４からしか配線を検査できない
ため、中間層配線の特性を直接確認できず、また回路相
互の影響を評価することもできない。その理由は、以下
のとおりである。第１に、セラミック多層基板５０で
は、焼き入れ後の硬質化した中間層まで穴を空け、中間
層上の配線を切断することなく加工することは困難であ
る。第２に、配線の検査は、プローブ針を配線に接触さ
せて行われるところ、最上層の配線６４からでは測定誤
差が大きくなり、またＳパラメータを計れないため、モ
ジュールの状態で専用基板にボンディングしてからでな
ければ、評価できない。さらに、最上層の配線６４から
では、直流的な特性の評価しか行うことができない。
【０００７】本発明の目的は、セラミック多層基板の中
間層の回路特性を直接評価できるようにすることであ
る。
間層の回路特性を直接評価できるようにすることであ
る。
【０００８】
【課題を解決するための手段】本発明による方法は、複
数の基板を積層した多層基板の、最上層と最下層の間に
位置する中間層に設けられた中間層回路の特性を評価す
る方法であって、前記中間層回路は、配線と、前記配線
の近傍に形成され、接地電位を保持する接地パッドとを
有しており、評価方法は、中間層の前記接地パッドの上
方に位置する上層基板の領域を、レーザを照射して所定
の厚さに削るステップと、前記所定の厚さに削られた上
層基板を硬質の研磨具を用いて研磨し、前記配線および
前記接地パッドの少なくとも一方を露出させるステップ
と、露出した前記配線および前記接地パッドの少なくと
も一方に、プローブ針を接触させて前記中間層回路の特
性を評価するステップとを含む。これにより上記目的が
達成される。
数の基板を積層した多層基板の、最上層と最下層の間に
位置する中間層に設けられた中間層回路の特性を評価す
る方法であって、前記中間層回路は、配線と、前記配線
の近傍に形成され、接地電位を保持する接地パッドとを
有しており、評価方法は、中間層の前記接地パッドの上
方に位置する上層基板の領域を、レーザを照射して所定
の厚さに削るステップと、前記所定の厚さに削られた上
層基板を硬質の研磨具を用いて研磨し、前記配線および
前記接地パッドの少なくとも一方を露出させるステップ
と、露出した前記配線および前記接地パッドの少なくと
も一方に、プローブ針を接触させて前記中間層回路の特
性を評価するステップとを含む。これにより上記目的が
達成される。
【０００９】前記上層基板には、所定の回路が設けられ
ており、前記所定の回路は、中間層の前記接地パッドの
上方に位置する上層基板の前記領域を避けて配置されて
いてもよい。
ており、前記所定の回路は、中間層の前記接地パッドの
上方に位置する上層基板の前記領域を避けて配置されて
いてもよい。
【００１０】前記露出させるステップにより、前記配線
および前記接地パッドが露出しており、露出した前記配
線および前記接地パッドを、回路素子を用いて電気的に
接続するステップをさらに含んでもよい。
および前記接地パッドが露出しており、露出した前記配
線および前記接地パッドを、回路素子を用いて電気的に
接続するステップをさらに含んでもよい。
【００１１】前記配線は、互いに絶縁された２本の配線
要素を含み、前記露出させるステップにより、前記２本
の配線要素が露出しており、露出した前記２本の配線要
素を、回路素子を用いて電気的に接続するステップをさ
らに含んでもよい。
要素を含み、前記露出させるステップにより、前記２本
の配線要素が露出しており、露出した前記２本の配線要
素を、回路素子を用いて電気的に接続するステップをさ
らに含んでもよい。
【００１２】前記レーザはエキシマレーザであってもよ
い。
い。
【００１３】前記研磨具は、ダイヤモンドバーであって
もよい。
もよい。
【００１４】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態を説明する。図１は、本発明によるセ
ラミック多層基板１０の構成を示す斜視図である。セラ
ミック多層基板１０は、内部に設けられる半導体素子
（図示せず）の動作に応じて、所定の機能、例えば、外
部に供給する電力を制御するパワーモジュールとしての
機能を実現する。
発明の実施の形態を説明する。図１は、本発明によるセ
ラミック多層基板１０の構成を示す斜視図である。セラ
ミック多層基板１０は、内部に設けられる半導体素子
（図示せず）の動作に応じて、所定の機能、例えば、外
部に供給する電力を制御するパワーモジュールとしての
機能を実現する。
【００１５】図に示すセラミック多層基板５０は、３層
から構成されている。図の最上層には、セラミック多層
基板１０を接地するための接地メタル配線１７が設けら
れている。なお、最上層には、接地メタル配線１７以外
の配線、端子、素子等が設けられてもよく、また、最下
層にも、必要な配線、端子、素子等が設けられてもよい
が、図では特に明示しない。
から構成されている。図の最上層には、セラミック多層
基板１０を接地するための接地メタル配線１７が設けら
れている。なお、最上層には、接地メタル配線１７以外
の配線、端子、素子等が設けられてもよく、また、最下
層にも、必要な配線、端子、素子等が設けられてもよい
が、図では特に明示しない。
【００１６】最上層と最下層の間に位置する中間層１１
には、信号配線１５と、信号配線１５の両側に接地パッ
ド１２、１３、１４とが設けられている。続いて図２
は、中間層１１の具体的な構成を示す斜視図である。信
号配線１５−１、１５−２は、形成された回路の信号を
伝送できる導体、例えば、アルミで形成された幅約１０
０μｍの配線である。複数の接地パッド１２、１３、１
４は、信号配線１５と同様、アルミで形成された、約１
００μｍ角の端子である。各接地パッドは、バイアホー
ル（図示せず）により下層の接地配線（図示せず）と接
続され、接地電位を維持している。図から明らかなよう
に、接地パッド１２および１３は、中間層１１中央部の
途中で切れた配線近傍に設けられている。また接地パッ
ド１４は、信号配線１５の基板端部に設けられている。
信号配線１５−１、１５−２は、領域２１に示すよう
に、電気的には接続していないとする。
には、信号配線１５と、信号配線１５の両側に接地パッ
ド１２、１３、１４とが設けられている。続いて図２
は、中間層１１の具体的な構成を示す斜視図である。信
号配線１５−１、１５−２は、形成された回路の信号を
伝送できる導体、例えば、アルミで形成された幅約１０
０μｍの配線である。複数の接地パッド１２、１３、１
４は、信号配線１５と同様、アルミで形成された、約１
００μｍ角の端子である。各接地パッドは、バイアホー
ル（図示せず）により下層の接地配線（図示せず）と接
続され、接地電位を維持している。図から明らかなよう
に、接地パッド１２および１３は、中間層１１中央部の
途中で切れた配線近傍に設けられている。また接地パッ
ド１４は、信号配線１５の基板端部に設けられている。
信号配線１５−１、１５−２は、領域２１に示すよう
に、電気的には接続していないとする。
【００１７】以下、本発明の主要な特徴を説明する。本
発明は、セラミック基板が積層されたセラミック多層基
板の中間層を検査する処理に関している。本実施の形態
では、セラミック多層基板の中間層１１の上層に位置す
る基板（以下、「上層基板」という）に穴を空け、その
穴から、中間層１１を検査する。そのため、中間層１１
には、検査に必要となる接地パッドを設けている。ま
た、中間層１１の上層基板に穴を空けることから、上層
基板では、穴が空く領域を避けて、信号配線およびチッ
プ部品等の回路要素が配置される。従来のセラミック多
層基板５０（図５、図６）では、従来のセラミック多層
基板の中間層（図５の中間層５２）は直接検査できなか
ったので、当然に接地パッドは存在しない。また、中間
層の上層基板には穴を空けないため、回路要素の配置の
観点からは、中間層基板と上層基板とは、無関係に設計
されている。
発明は、セラミック基板が積層されたセラミック多層基
板の中間層を検査する処理に関している。本実施の形態
では、セラミック多層基板の中間層１１の上層に位置す
る基板（以下、「上層基板」という）に穴を空け、その
穴から、中間層１１を検査する。そのため、中間層１１
には、検査に必要となる接地パッドを設けている。ま
た、中間層１１の上層基板に穴を空けることから、上層
基板では、穴が空く領域を避けて、信号配線およびチッ
プ部品等の回路要素が配置される。従来のセラミック多
層基板５０（図５、図６）では、従来のセラミック多層
基板の中間層（図５の中間層５２）は直接検査できなか
ったので、当然に接地パッドは存在しない。また、中間
層の上層基板には穴を空けないため、回路要素の配置の
観点からは、中間層基板と上層基板とは、無関係に設計
されている。
【００１８】中間層を検査の対象とした理由を説明す
る。配線が回路を構成する素子と接続された場合、イン
ピーダンスがどの程度ずれるかが問題となる。インピー
ダンスによっては、発振する周波数が存在するからであ
る。モジュール等のＲＦ端子は、動作時に、例えば、５
０Ω近傍になるように設計される。この「５０Ω」は、
インピーダンスを表すスミスチャート図の中心を意味す
る。ところが、シミュレーションにより、素子と配線と
を接続し、インピーダンスが５０Ωになるように配線を
設計しても、実際に回路を作製すると、インピーダンス
がずれていることが多い。このずれは、特に中間層にお
いて大きい。よって、本発明では、中間層を検査の対象
とした。
る。配線が回路を構成する素子と接続された場合、イン
ピーダンスがどの程度ずれるかが問題となる。インピー
ダンスによっては、発振する周波数が存在するからであ
る。モジュール等のＲＦ端子は、動作時に、例えば、５
０Ω近傍になるように設計される。この「５０Ω」は、
インピーダンスを表すスミスチャート図の中心を意味す
る。ところが、シミュレーションにより、素子と配線と
を接続し、インピーダンスが５０Ωになるように配線を
設計しても、実際に回路を作製すると、インピーダンス
がずれていることが多い。このずれは、特に中間層にお
いて大きい。よって、本発明では、中間層を検査の対象
とした。
【００１９】図３は、本実施の形態による中間層の検査
手法を示す図である。より具体的には、（ａ）は、レー
ザ３１により穴を空ける工程を示す図である。（ｂ）
は、ダイヤモンドバー３２により配線１５を削り出す工
程を示す図である。（ｃ）は、プローブ針を当てて検査
を行う工程を示す図である。まず（ａ）を参照して、エ
キシマレーザ３１を、中間層１１の接地パッドの上方、
または、領域２１（図２）の上方に位置する上層基板の
領域に照射し、中間層１１の信号配線１５の直前まで、
上層の基板を削る。ここで、「直前まで」とは、中間層
１１の信号配線１５が薄く見える程度の厚さまで、とい
う意味である（例えば、０．５ｍｍ）。先に述べたよう
に、レーザを照射する当該領域には、信号配線およびチ
ップ部品等の回路要素は存在しないように設計されてい
る。エキシマレーザ３１を利用したのは、熱による基板
への悪影響をなくすことができ、また、微細な加工がで
きるからである。より具体的には、上層基板のチップ部
品、他の信号配線を損傷しないように加工できるからで
ある。
手法を示す図である。より具体的には、（ａ）は、レー
ザ３１により穴を空ける工程を示す図である。（ｂ）
は、ダイヤモンドバー３２により配線１５を削り出す工
程を示す図である。（ｃ）は、プローブ針を当てて検査
を行う工程を示す図である。まず（ａ）を参照して、エ
キシマレーザ３１を、中間層１１の接地パッドの上方、
または、領域２１（図２）の上方に位置する上層基板の
領域に照射し、中間層１１の信号配線１５の直前まで、
上層の基板を削る。ここで、「直前まで」とは、中間層
１１の信号配線１５が薄く見える程度の厚さまで、とい
う意味である（例えば、０．５ｍｍ）。先に述べたよう
に、レーザを照射する当該領域には、信号配線およびチ
ップ部品等の回路要素は存在しないように設計されてい
る。エキシマレーザ３１を利用したのは、熱による基板
への悪影響をなくすことができ、また、微細な加工がで
きるからである。より具体的には、上層基板のチップ部
品、他の信号配線を損傷しないように加工できるからで
ある。
【００２０】次に図３の（ｂ）を参照して、エキシマレ
ーザ３１で削った中間層１１に対し、次に、硬質の研磨
具である、先端にダイヤモンドが設けられたダイヤモン
ドバー３２を使って、中間層１１の接地パッド、また
は、信号配線１５が現れるまで上層基板を研磨して、穴
を空ける。すなわち、上層基板をさらに削って、穴を空
ける。例えば、プローブ針の針先の幅が２５０μｍとす
ると、約４００μｍ角、または、直径約４００μｍの穴
を空ければよい。図３の（ｃ）には、このようにして空
けられた穴３３が示されている。例えば、接地パッド１
４、および、パッド間に存在する信号配線１５が露出し
ていることが理解される。図に示すように、穴は、同時
に、または順に、複数空けることができる。エキシマレ
ーザ３１だけでなく、ダイヤモンドバー３２をも使って
上層基板に穴を空けるので、確実に微細加工でき、よっ
て、中間層１１の信号配線１５の断線を招くこともなく
なる。
ーザ３１で削った中間層１１に対し、次に、硬質の研磨
具である、先端にダイヤモンドが設けられたダイヤモン
ドバー３２を使って、中間層１１の接地パッド、また
は、信号配線１５が現れるまで上層基板を研磨して、穴
を空ける。すなわち、上層基板をさらに削って、穴を空
ける。例えば、プローブ針の針先の幅が２５０μｍとす
ると、約４００μｍ角、または、直径約４００μｍの穴
を空ければよい。図３の（ｃ）には、このようにして空
けられた穴３３が示されている。例えば、接地パッド１
４、および、パッド間に存在する信号配線１５が露出し
ていることが理解される。図に示すように、穴は、同時
に、または順に、複数空けることができる。エキシマレ
ーザ３１だけでなく、ダイヤモンドバー３２をも使って
上層基板に穴を空けるので、確実に微細加工でき、よっ
て、中間層１１の信号配線１５の断線を招くこともなく
なる。
【００２１】以上のようにして上層基板に空けた穴を通
して、プローブ針３４を、接地パッド１２〜１４、およ
び／または、信号配線１５に接触させることで、接地パ
ッド１２〜１４、信号配線１５、および、回路間の特性
等をマイクロ波等を用いて検査できる。なお、図では、
プローブ針３４は、先端が細くなった棒状体で描かれて
いるが、周知のプローブ針は、その先端に、所定の間隔
をおいて１列に並んだ３本の針を有している。このう
ち、両端は接地用針であり、中央は検査対象の配線に接
触させる配線用針である。周知のプローブ針はこのよう
に構成されているので、上述したように、接地パッドを
信号配線１５の両側に設けることが必要である。この結
果、信号配線１５の特性（例えば、Ｓパラメータ）、半
導体素子の配線による影響を評価できる。
して、プローブ針３４を、接地パッド１２〜１４、およ
び／または、信号配線１５に接触させることで、接地パ
ッド１２〜１４、信号配線１５、および、回路間の特性
等をマイクロ波等を用いて検査できる。なお、図では、
プローブ針３４は、先端が細くなった棒状体で描かれて
いるが、周知のプローブ針は、その先端に、所定の間隔
をおいて１列に並んだ３本の針を有している。このう
ち、両端は接地用針であり、中央は検査対象の配線に接
触させる配線用針である。周知のプローブ針はこのよう
に構成されているので、上述したように、接地パッドを
信号配線１５の両側に設けることが必要である。この結
果、信号配線１５の特性（例えば、Ｓパラメータ）、半
導体素子の配線による影響を評価できる。
【００２２】評価の手順を例示すると、まずプローブ針
を２本準備し、各プローブ針を、Ｓパラメータ測定装置
であるネットワークアナライザの２つのＲＦ接続端子に
接続する。そして、接続したプローブ針のうち、中央の
配線用針を配線に接触させ、両端の接地用針を配線両側
の接地パッドに接触させる。そして、ネットワークアナ
ライザから広域周波数の信号を流し、Ｓパラメータ特性
等を測定する。
を２本準備し、各プローブ針を、Ｓパラメータ測定装置
であるネットワークアナライザの２つのＲＦ接続端子に
接続する。そして、接続したプローブ針のうち、中央の
配線用針を配線に接触させ、両端の接地用針を配線両側
の接地パッドに接触させる。そして、ネットワークアナ
ライザから広域周波数の信号を流し、Ｓパラメータ特性
等を測定する。
【００２３】ここで、「Ｓパラメータ」とは、高周波領
域の回路の特性を評価するパラメータである。通常、高
周波では、低周波のように電圧や電流を測定すること
は、非常に困難である。例えば、電圧測定のためにプロ
ーブ等を配線に接触させると、そのプローブがスタブの
ように機能し、回路構成が変化する。また接触させなく
ても、配線パターン周囲の電磁界を乱すような物を近づ
ければ、回路本来の特性を乱してしまう。高周波領域で
も安定して正確に測定可能な量は電力であるため、回路
に入力される電力と、出力される電力とを関係付けられ
れば、高周波でも回路網をブラックボックスとして扱う
ことができる。そこで、回路の各端子対（ポート）から
入出力される電力に関係する波の大きさと位相によっ
て、回路の特性を規定した散乱行列（Ｓマトリクス；Sc
attering matrix）を求めることが有用である。そし
て、Ｓマトリクスの各要素が、ここでいうＳパラメータ
である。Ｓパラメータを用いて所定の回路を作製し、回
路を構成する素子の特性が最適になるように調整するこ
とができる。
域の回路の特性を評価するパラメータである。通常、高
周波では、低周波のように電圧や電流を測定すること
は、非常に困難である。例えば、電圧測定のためにプロ
ーブ等を配線に接触させると、そのプローブがスタブの
ように機能し、回路構成が変化する。また接触させなく
ても、配線パターン周囲の電磁界を乱すような物を近づ
ければ、回路本来の特性を乱してしまう。高周波領域で
も安定して正確に測定可能な量は電力であるため、回路
に入力される電力と、出力される電力とを関係付けられ
れば、高周波でも回路網をブラックボックスとして扱う
ことができる。そこで、回路の各端子対（ポート）から
入出力される電力に関係する波の大きさと位相によっ
て、回路の特性を規定した散乱行列（Ｓマトリクス；Sc
attering matrix）を求めることが有用である。そし
て、Ｓマトリクスの各要素が、ここでいうＳパラメータ
である。Ｓパラメータを用いて所定の回路を作製し、回
路を構成する素子の特性が最適になるように調整するこ
とができる。
【００２４】中間層１１の信号配線１５の特性を評価し
た後は、上層基板に穴が空けられたセラミック多層基板
１０に新たに回路を形成できる。図４の（ａ）および
（ｂ）は、中間層１１に形成可能な回路を説明する模式
図である。（ａ）を参照して、信号配線１５−１および
１５−２は、領域２１において切断されているため、電
気的な導通は存在しない。すなわち、信号配線１５−１
および１５−２は、絶縁されている。しかし、信号配線
１５−１および１５−２の両方に接続するように、領域
２１上に、無抵抗の０Ωチップ４１、または、抵抗Ｒ、
容量Ｃ、インピーダンスＬ等のチップ部品を設ける。こ
れにより、信号配線１５−１および１５−２を、１本の
信号配線として機能させることができる。一方、（ｂ）
を参照すると、切断されていない信号配線１５と、接地
パッド１２とを接続することもできる。すなわち、信号
配線１５および接地パッド１２の両方に接続するよう
に、領域４３上に、無抵抗のチップ４２、または、Ｃ・
Ｒ・Ｌチップを設ければよい。なお、（ａ）に示す例で
は、接地パッド１２と信号配線１５−１とをチップ４１
で接続してもよい。このように、中間層１１の信号配線
の近傍に接地パッドを設けることにより、新たなチップ
等を配置し、回路を形成できる。例えば、発振対策部
品、インピーダンス調整用部品等を追加できるようにな
るので、評価により得られた特性をさらに良好にするこ
ともできる。
た後は、上層基板に穴が空けられたセラミック多層基板
１０に新たに回路を形成できる。図４の（ａ）および
（ｂ）は、中間層１１に形成可能な回路を説明する模式
図である。（ａ）を参照して、信号配線１５−１および
１５−２は、領域２１において切断されているため、電
気的な導通は存在しない。すなわち、信号配線１５−１
および１５−２は、絶縁されている。しかし、信号配線
１５−１および１５−２の両方に接続するように、領域
２１上に、無抵抗の０Ωチップ４１、または、抵抗Ｒ、
容量Ｃ、インピーダンスＬ等のチップ部品を設ける。こ
れにより、信号配線１５−１および１５−２を、１本の
信号配線として機能させることができる。一方、（ｂ）
を参照すると、切断されていない信号配線１５と、接地
パッド１２とを接続することもできる。すなわち、信号
配線１５および接地パッド１２の両方に接続するよう
に、領域４３上に、無抵抗のチップ４２、または、Ｃ・
Ｒ・Ｌチップを設ければよい。なお、（ａ）に示す例で
は、接地パッド１２と信号配線１５−１とをチップ４１
で接続してもよい。このように、中間層１１の信号配線
の近傍に接地パッドを設けることにより、新たなチップ
等を配置し、回路を形成できる。例えば、発振対策部
品、インピーダンス調整用部品等を追加できるようにな
るので、評価により得られた特性をさらに良好にするこ
ともできる。
【００２５】以上のように、中間層配線の評価が終了
し、さらに、必要であれば上述の手法により新たな回路
を形成した後は、セラミック多層基板にキャップを被せ
て半導体モジュールが完成する。キャップは、従来と同
様、図５、６で示すキャップ５５を利用できる。
し、さらに、必要であれば上述の手法により新たな回路
を形成した後は、セラミック多層基板にキャップを被せ
て半導体モジュールが完成する。キャップは、従来と同
様、図５、６で示すキャップ５５を利用できる。
【００２６】
【発明の効果】レーザおよび硬質の研磨具を用いて上層
基板を削り、中間層まで穴を空けるので、中間層の配
線、パッド等を傷つけることなく露出させることができ
る。さらに穴を通して、露出した中間層の配線等に、評
価用のプローブ針を直接接触させることができるので、
確実かつ容易に回路特性を評価できる。
基板を削り、中間層まで穴を空けるので、中間層の配
線、パッド等を傷つけることなく露出させることができ
る。さらに穴を通して、露出した中間層の配線等に、評
価用のプローブ針を直接接触させることができるので、
確実かつ容易に回路特性を評価できる。
【００２７】上層基板の回路は、中間層の接地パッドの
上方に位置する上層基板の領域を避けて配置されてい
る。すなわち、レーザが照射される上層基板の領域に
は、回路が配置されていない。これにより、上層基板の
回路要素を損傷することなく、中間層まで穴を空けるこ
とができる。
上方に位置する上層基板の領域を避けて配置されてい
る。すなわち、レーザが照射される上層基板の領域に
は、回路が配置されていない。これにより、上層基板の
回路要素を損傷することなく、中間層まで穴を空けるこ
とができる。
【００２８】露出した配線および接地パッド、または、
露出した２本の配線要素を、回路素子を用いて電気的に
接続することにより、例えば、中間層回路を調整した新
たな回路を形成できる。
露出した２本の配線要素を、回路素子を用いて電気的に
接続することにより、例えば、中間層回路を調整した新
たな回路を形成できる。
【００２９】レーザとして、エキシマレーザを用いるの
で、熱による中間層基板、および、上層基板への悪影響
をなくすことができ、また、微細な加工ができる。
で、熱による中間層基板、および、上層基板への悪影響
をなくすことができ、また、微細な加工ができる。
【００３０】研磨具として、ダイヤモンドバーを用いる
ので、セラミック基板を確実に研磨できる。
ので、セラミック基板を確実に研磨できる。
【図１】 本発明によるセラミック多層基板の構成を示
す斜視図である。
す斜視図である。
【図２】 中間層の具体的な構成を示す斜視図である。
【図３】 （ａ）は、レーザにより穴を空ける工程を示
す図である。（ｂ）は、ダイヤモンドバーにより配線を
削り出す工程を示す図である。（ｃ）は、プローブ針を
当てて検査を行う工程を示す図である。
す図である。（ｂ）は、ダイヤモンドバーにより配線を
削り出す工程を示す図である。（ｃ）は、プローブ針を
当てて検査を行う工程を示す図である。
【図４】 （ａ）および（ｂ）は、中間層に形成可能な
回路を説明する模式図である。
回路を説明する模式図である。
【図５】 従来のセラミック多層基板の構成を示す斜視
図である。
図である。
【図６】 各層に垂直な方向で切断したセラミック多層
基板の断面図である。
基板の断面図である。
１０ セラミック多層基板、 １１ 中間層、 １２〜
１４ 接地パッド、１５ 信号配線、 １６ バイアホ
ール、 １７ 接地メタル配線、 ３１ エキシマレー
ザ、 ３２ ダイヤモンドバー、 ３３ 穴、 ３４
プローブ針
１４ 接地パッド、１５ 信号配線、 １６ バイアホ
ール、 １７ 接地メタル配線、 ３１ エキシマレー
ザ、 ３２ ダイヤモンドバー、 ３３ 穴、 ３４
プローブ針
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｔ
(72)発明者 長明 健一郎
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 2G028 AA04 BB00 BC01 HN00
2G036 AA03 BB12 CA00
5E346 GG15 GG32 HH32
Claims (6)
- 【請求項１】 複数の基板を積層した多層基板の、最上
層と最下層の間に位置する中間層に設けられた中間層回
路の特性を評価する方法であって、前記中間層回路は、
配線と、前記配線の近傍に形成され、接地電位を保持す
る接地パッドとを有しており、評価方法は、 中間層の前記接地パッドの上方に位置する上層基板の領
域を、レーザを照射して所定の厚さに削るステップと、 前記所定の厚さに削られた上層基板を硬質の研磨具を用
いて研磨し、前記配線および前記接地パッドの少なくと
も一方を露出させるステップと、 露出した前記配線および前記接地パッドの少なくとも一
方に、プローブ針を接触させて前記中間層回路の特性を
評価するステップとを含む、評価方法。 - 【請求項２】 前記上層基板には、所定の回路が設けら
れており、前記所定の回路は、中間層の前記接地パッド
の上方に位置する上層基板の前記領域を避けて配置され
ている、請求項１に記載の評価方法。 - 【請求項３】 前記露出させるステップにより、前記配
線および前記接地パッドが露出しており、 露出した前記配線および前記接地パッドを、回路素子を
用いて電気的に接続するステップをさらに含む、請求項
２に記載の評価方法。 - 【請求項４】 前記配線は、互いに絶縁された２本の配
線要素を含み、前記露出させるステップにより、前記２
本の配線要素が露出しており、 露出した前記２本の配線要素を、回路素子を用いて電気
的に接続するステップをさらに含む、請求項２に記載の
評価方法。 - 【請求項５】 前記レーザはエキシマレーザである、請
求項２に記載の評価方法。 - 【請求項６】 前記研磨具は、ダイヤモンドバーであ
る、請求項２に記載の評価方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049263A JP3971627B2 (ja) | 2002-02-26 | 2002-02-26 | 中間層回路の特性評価方法 |
| US10/245,675 US6859990B2 (en) | 2002-02-26 | 2002-09-18 | Characteristics evaluation method of intermediate layer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049263A JP3971627B2 (ja) | 2002-02-26 | 2002-02-26 | 中間層回路の特性評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249766A true JP2003249766A (ja) | 2003-09-05 |
| JP3971627B2 JP3971627B2 (ja) | 2007-09-05 |
Family
ID=27750781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002049263A Expired - Fee Related JP3971627B2 (ja) | 2002-02-26 | 2002-02-26 | 中間層回路の特性評価方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6859990B2 (ja) |
| JP (1) | JP3971627B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017149966A1 (ja) * | 2016-03-04 | 2017-09-08 | アルプス電気株式会社 | 電子回路モジュール及び電子回路モジュールの試験方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003303175A1 (en) * | 2002-12-20 | 2004-07-14 | Koninklijke Philips Electronics N.V. | Method of producing semiconductor elements using a test structure |
| TWI592071B (zh) * | 2014-11-14 | 2017-07-11 | Mpi Corp | Multilayer circuit board |
| CN116916525A (zh) * | 2023-09-14 | 2023-10-20 | 惠州市金百泽电路科技有限公司 | 具有内层传输线测试结构的pcb及pcb制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2872453B2 (ja) | 1991-08-13 | 1999-03-17 | 日立精工株式会社 | レーザによるプリント基板の穴明け加工方法 |
| JPH0677652A (ja) * | 1992-08-26 | 1994-03-18 | Nec Toyama Ltd | 多層銅張積層板の製造方法 |
| JPH06237122A (ja) | 1993-02-10 | 1994-08-23 | Sumitomo Electric Ind Ltd | マイクロ波半導体装置 |
| JPH1174416A (ja) | 1997-08-29 | 1999-03-16 | Mitsubishi Electric Corp | 半導体チップ用キャリア，半導体モジュール，半導体チップ用キャリアの製造方法，および半導体モジュールの製造方法 |
| KR100369688B1 (ko) * | 1997-12-12 | 2003-01-30 | 마쯔시다덴기산교 가부시키가이샤 | 레이저 가공 방법 및 레이저 가공 장치와 그 제어 방법 |
| KR100637904B1 (ko) * | 1998-03-18 | 2006-10-24 | 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 | 레이저에 의한 관통홀 제조방법 |
| US6720522B2 (en) * | 2000-10-26 | 2004-04-13 | Kabushiki Kaisha Toshiba | Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining |
-
2002
- 2002-02-26 JP JP2002049263A patent/JP3971627B2/ja not_active Expired - Fee Related
- 2002-09-18 US US10/245,675 patent/US6859990B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017149966A1 (ja) * | 2016-03-04 | 2017-09-08 | アルプス電気株式会社 | 電子回路モジュール及び電子回路モジュールの試験方法 |
| CN108029206A (zh) * | 2016-03-04 | 2018-05-11 | 阿尔卑斯电气株式会社 | 电子电路模块以及电子电路模块的试验方法 |
| JPWO2017149966A1 (ja) * | 2016-03-04 | 2018-07-19 | アルプス電気株式会社 | 電子回路モジュール及び電子回路モジュールの試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6859990B2 (en) | 2005-03-01 |
| JP3971627B2 (ja) | 2007-09-05 |
| US20030162310A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100769537B1 (ko) | 회로기판에 장착된 성분을 테스트하는 장치 및 방법 | |
| JP3376731B2 (ja) | 高周波用のプリント基板及びこれを用いたプローブカード | |
| JPH06140484A (ja) | プローブカード | |
| JP2010002302A (ja) | 検査用接触構造体 | |
| JP2003249766A (ja) | 中間層回路の特性評価方法 | |
| US6028489A (en) | Modular high-frequency oscillator structure | |
| US6310527B1 (en) | Multi-layer circuit board including reactance element and a method of trimming a reactance element in a circuit board | |
| JP6199010B2 (ja) | プローブカード | |
| JP2007042888A (ja) | 高周波モジュールの親基板，その周波数調整方法及びその製造方法 | |
| CN110557882B (zh) | 用于传输并供测试高速信号的电路板 | |
| JP2006308528A (ja) | プローブカード | |
| KR101101552B1 (ko) | 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판 | |
| JPH09102521A (ja) | プローブカード | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JP2003318510A (ja) | インピーダンス検査用積層板及びその製造方法並びにインピーダンス検査用積層板のインピーダンス測定方法 | |
| JPH05283840A (ja) | プリント基板及びその検査方法 | |
| JP2002043742A (ja) | 回路基板の製造方法 | |
| JPH10242597A (ja) | プリント配線板 | |
| JPH06181246A (ja) | プローブ装置 | |
| JPH02242165A (ja) | プローブユニット | |
| JP2006046991A (ja) | 校正基板のトリミング装置及びトリミング方法 | |
| JPH09196970A (ja) | プローブカード | |
| JPH02298093A (ja) | フレキシブル配線板 | |
| US20050194961A1 (en) | On board built in test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |