JP2006046991A - 校正基板のトリミング装置及びトリミング方法 - Google Patents

校正基板のトリミング装置及びトリミング方法 Download PDF

Info

Publication number
JP2006046991A
JP2006046991A JP2004225322A JP2004225322A JP2006046991A JP 2006046991 A JP2006046991 A JP 2006046991A JP 2004225322 A JP2004225322 A JP 2004225322A JP 2004225322 A JP2004225322 A JP 2004225322A JP 2006046991 A JP2006046991 A JP 2006046991A
Authority
JP
Japan
Prior art keywords
resistor
trimming
resistance value
target value
little
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004225322A
Other languages
English (en)
Inventor
Takeshi Inuma
毅 井沼
Takayoshi Kudo
隆善 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2004225322A priority Critical patent/JP2006046991A/ja
Publication of JP2006046991A publication Critical patent/JP2006046991A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 電気的特性の測定精度を向上させると共に、信頼性が向上する。
【解決手段】 抵抗体9の幅方向縁部を少しずつ削り取るレーザ装置23と、レーザ装置23と抵抗体9とを相対的に移動させるXYステージ22と、レーザ装置23で抵抗体9の幅方向縁部が少し削り取られた後の抵抗値を検査する抵抗値検査部24と、この抵抗値検査部24で検査した検査値を目標値と比較して、目標値に達していない場合にXYステージ22でレーザ装置23と抵抗体9とを相対的に少しずらして抵抗体9の幅方向縁部を少し削り取って再びその抵抗値と目標値とを比較し、抵抗値が目標値に達するまで繰り返す制御部25とを備えて構成した。
【選択図】 図1

Description

本発明は、マイクロ波からミリ波帯程度あるいはそれ以上の高周波で動作する半導体装置の電気的特性を検査する際に使用される校正基板であって、当該校正基板上に配設される抵抗体等の抵抗値を調整するトリミング装置及びトリミング方法に関するものである。
ICチップ等の半導体装置の電気的特性は、半導体ウエハをダイシングして各チップに分離する前に、プローブ針を使って検査される。この検査を正確に行うために、プローブ針自身の電気的特性を検査する必要がある。このため、プローブ針を校正基板の信号用電極パッドと接地用電極パッドとにそれぞれ接触させて、電気的特性が検査される。
このとき、プローブ針が信号用電極パッド及び接地用電極パッドに接触して高周波の信号が伝搬する際に、各部でのインピーダンス特性を整合させるために、抵抗体を設ける場合がある。この場合において、インピーダンス特性の正確な整合を図るために、抵抗体の抵抗値を事後的に変更する技術が特許文献1に提案されている。
この特許文献1では、端部に設けられた整合抵抗の抵抗値を調整している。具体的には、整合抵抗を最初、標準値よりも低い抵抗値になるように厚く形成し、マスクを用いて整合抵抗の表面全体にレーザ光を照射してその厚さを少しずつ減少させて、抵抗値を調整している。即ち、抵抗の表面全体を薄く剥ぎながら抵抗値を少しずつ上げて調整している。
特開平06−236911号公報
しかし、上述した従来の調整手段では、整合抵抗の表面全体にレーザ光を照射するため、このレーザ光による影響等で、整合抵抗の抵抗値が経時的に変化してしまうという問題がある。
さらに、上記調整手段では、より高い精度で測定する必要がある場合には対応できない。測定精度が高くなると、抵抗値もより正確に調整する必要があるが、抵抗の厚さを減少させて抵抗値を調整する従来の調整手段では、抵抗全体の厚さを正確に制御するのが容易でなく、高精度の測定に対応するのが難しいという問題がある。
本発明はこのような問題点に鑑みてなされたもので、経時的変化を抑えて測定精度を向上させることができる校正基板のトリミング装置及びトリミング方法を提供することを目的とする。
本発明に係る校正基板のトリミング装置及びトリミング方法は、薄膜状に形成された抵抗体の幅方向縁部を少しずつ削り取りながら、その抵抗値を目標値に近づけることを特徴とする。
具体的には、抵抗体の幅方向縁部を少し削り取って抵抗値を測定し、当該抵抗体の抵抗値を目標値と比較して、目標値に達していない場合には当該抵抗体を少しずらしてその抵抗体の幅方向縁部を少し削り取って再びその測定値を目標値と比較して、上記抵抗体の抵抗値が目標値に達するまで繰り返す。
これにより、抵抗体の厚さを変えずに幅を少しずつ変えて、抵抗値を調整する。
以上のように、本発明によれば、次のような効果を奏することができる。
薄膜状の抵抗体の厚さを変えずに幅を少しずつ変えて、抵抗値を調整しているため、抵抗値の微調整が容易になる。これにより、インピーダンス等の電気的特性の調整も容易になり、測定精度を向上させることができる。
また、抵抗体の厚さは変えず、幅方向縁部を少しずつ削り取って抵抗値を調整するため、経時的変化を起こしにくく、信頼性が向上する。
以下、本発明の実施形態に係る校正基板のトリミング装置及びトリミング方法について、添付図面を参照しながら説明する。図1は本実施形態に係る校正基板の抵抗体の要部を示す平面図、図2は本実施形態に係る校正基板を示す斜視図、図3は他の校正基板を示す平面図、図4は抵抗パターンの例を示す概略平面図、図5は本実施形態に係る校正基板の抵抗体を示す平面図、図6は本実施形態に係る校正基板の抵抗体の等価回路を示す模式図、図7は本実施形態に係るトリミング装置を示す機能ブロック図、図8は本実施形態に係るトリミング装置の制御部での処理機能を示すフローチャートである。
本実施形態に係る校正基板1は、図2に示すように構成されている。この校正基板1は、基板部2と、ショートパターン3と、オープンパターン4と、GSG標準抵抗パターン5とから構成されている。
基板部2は、長方形状に形成されたアルミナ板によって構成されている。この基板部2の上側面に、ショートパターン3、オープンパターン4及びGSG標準抵抗パターン5がそれぞれ設けられている。このGSG標準抵抗パターン5等の配設パターンは種々のものがある。例えば、図3に示すように、基板部2上に多数のパターンを配設したものもある。検査対象等の種々の条件に応じて配設パターンが設定される。
接地側であるG電極パッド7と信号側であるS電極パッド8の組み合わせパターンも種々のものがある。例えば、図4(a)のように、G電極パッド7−S電極パッド8を1つずつ配設してこれらG電極パッド7とS電極パッド8の間に抵抗体9を配設したもの、図4(b)のように、S電極パッド8を1つとその両側にG電極パッド7を2つ配設してこれらG電極パッド7とS電極パッド8の間にそれぞれ抵抗体9を配設したもの、図4(c)のように、S電極パッド8を2つと各S電極パッド8の両側にG電極パッド7を3つ配設してこれらG電極パッド7とS電極パッド8の間にそれぞれ抵抗体9を配設したもの、図4(d)のように、G電極パッド7−S電極パッド8とS電極パッド8−G電極パッド7とを一組ずつ配設してこれらG電極パッド7とS電極パッド8の間及びS電極パッド8とG電極パッド7の間にそれぞれ抵抗体9を配設したもの等のように、種々の配設パターンがある。
このような校正基板1で電気的特性を検査する場合は、図2に示すようにして行われる。なおここでは、GSG標準抵抗パターン5を使用するため、プローブ11は、2本の接地用プローブ針部12と、1本の信号用プローブ針部13とを備えている。この2本の接地用プローブ針部12がGSG標準抵抗パターン5の2つのG電極パッド7にそれぞれ接触され、1本の信号用プローブ針部13がS電極パッド8に接触される。そして、接地用プローブ針部12と信号用プローブ針部13を介して高周波の信号が印加されて、電気的特性が測定される。
このとき、高周波信号の伝搬経路では、その全経路に亘って同じインピーダンスになるように設定される。即ち、プローブ11の同軸線路から、先端のGSG標準抵抗パターン5への接触部まで、同じインピーダンスになるように設定される。
このため、GSG標準抵抗パターン5のG電極パッド7とS電極パッド8との間の電気的特性を調整できるように、抵抗体9が設けられている。この抵抗体9は、図1に示すように、Ta2Nで構成し、全幅が50〜100μm程度で、G電極パッド7及びS電極パッド8よりも僅かに狭く設定した。さらに、厚さ数百Åの薄膜状にした。これにより、その幅方向縁部(図1中の上側縁部又は下側縁部)を、後述するレーザ装置23からのレーザ光線で削り取ることができるように設定した。なお、G電極パッド7及びS電極パッド8は金で構成され、その厚さは5μm程度に設定されている。
さらに、抵抗体9は、幅方向縁部を少しずつ削り取って抵抗値を微調整する。抵抗体9の削り取り方も、幅方向縁部の全長(図1中の左右方向全長)を一度に取り除かないで、例えば1〜2μm程度の幅で、かつ左右方向に10〜20μm程度の長さで、少しずつ取り除いて抵抗値を調整する。さらに、S電極パッド8の両側の抵抗体9を交互に取り除いて抵抗値を調整する。具体的には、インピーダンス特性がプローブ11側と整合するように、抵抗体9の抵抗値を調整される。
このように、抵抗体9を広くて薄く形成すると、その幅方向縁部を少しずつ削り取る、トリミングによって、抵抗体9の抵抗値を容易にかつ正確に微調整することができ、その抵抗値を目標値に容易に近づけることができる。さらに、抵抗体9の抵抗値の経時的変化をもたらすような悪影響を与えることもない。
GSG標準抵抗パターン5の具体的な数値の一例を図5及び図6に示す。
G電極パッド7は、全幅が50μm、全長が250μmで、プローブ11の各接地用プローブ針部12は、各G電極パッド7の外側端部から25μmだけ内側の位置で接触される。
S電極パッド8は、全幅が50μm、全長が50μmで、各G電極パッド7と25μmの間隔を空けて配設されている。
抵抗体9は、25μmの間隔が空いたG電極パッド7とS電極パッド8との間に配設されている。この抵抗体9の全幅は、各抵抗体9に要求される抵抗値よりも少し低い値になるように、広めに設定されている。具体的には、図6の等価回路に示すように、2つの抵抗体9を合わせた目標抵抗値Rsは200Ω+0〜−0.15%で、各抵抗値R1及びR2が88〜97Ωになるように、広さを設定している。そして、上記トリミングにより、R1=R2=100Ω+0〜−0.15%になるように調整する。最終的には、Rs=R1+R2=200Ω+0〜−0.15%となるように調整する。
次に、上記校正基板1のトリミング装置21について説明する。なお、本実施形態のトリミング装置21は、その制御機能に特徴を有し、具体的な構成には特徴が無いため、ここでは、図7の機能ブロック図を基に、概略的に説明する。
トリミング装置21は主に、XYステージ22と、レーザ装置23と、抵抗値検査部24と、制御部25とから構成されている。
XYステージ22は、レーザ装置23と、校正基板1の抵抗体9とを相対的に移動させるための移動手段である。このXYステージ22は本体側に固定されている。XYステージ22によって、校正基板1の抵抗体9が支持されて、μm単位で正確にXY座標上を移動制御される。これにより、図1のように、2つの抵抗体9の幅方向縁部を、レーザ光で交互に少しずつ削り取るために、レーザ装置23によるレーザービームBを削り取る位置に正確に位置決めする。
レーザ装置23は、抵抗体9の幅方向縁部を少しずつ削り取る除去手段である。このレーザ装置23は、レーザービームBを形成して抵抗体9に照射する。このレーザ装置23は、XYステージ22と共に本体側に固定されている。これにより、XYステージ22が抵抗体9の位置を正確に制御して、レーザ装置23によるレーザービームBの照射位置を調整する。
抵抗値検査部24は、抵抗体9の幅方向縁部が少し削り取られた後の抵抗体9の抵抗値を検査するための装置である。この抵抗値検査部24は、プローブ11と、抵抗値検出回路(図示せず)とを備えて構成されている。この抵抗値検査部24で検出された抵抗値は、制御部25に送信されて処理される。
制御部25は、XYステージ22、レーザ装置23及び抵抗値検査部24を制御して、抵抗体9の抵抗値を目標値に調整するための装置である。制御部25には、図8に示す処理機能が格納されている。この制御部25による具体的な制御は、後述するトリミング方法において説明する。
次に、上記構成のトリミング装置21を用いた校正基板1のトリミング方法について説明する。
この校正基板1のトリミング方法は、制御部25による、XYステージ22、レーザ装置23及び抵抗値検査部24の制御によってなされる。図8のフローチャートに基づいて説明する。
具体的には、次のようにしてトリミングを行う。まず、GSG標準抵抗パターン5のパターン情報を取り込む。抵抗パターンには種々のものがあるため、検査対象になっている抵抗パターン情報を予め入力しておくか、検査の際に入力する。
次いで、XYステージ22を制御して、抵抗体9の削り取る位置を、レーザ装置23のレーザービームBの照射位置に合わせる(ステップS1)。
次いで、レーザ装置23を制御して、抵抗体9の削り取るために必要な照射時間だけ、レーザービームBを照射する(ステップS2)。
次いで、抵抗値検査部24を制御して、抵抗体9の一部を削り取った後の抵抗値を検査する(ステップS3)。次いで、その検査した抵抗値を取り込んで処理する。具体的には、レーザ装置23で抵抗体9の幅方向縁部が少し削り取られた後の抵抗値を取り込んで目標値と比較して、目標値に達したか否かを判断する(ステップS4)。
そして、目標値に達していない場合には、ステップS1に戻って、ステップS4までを繰り返す。即ち、XYステージ22で校正基板1の抵抗体9をレーザ装置23に対して少しずらして、位置合わせを行う。この位置合わせ作業は、抵抗体9の幅方向縁部(図1中の上側端部)を、その一端側(図1中の左側)から他端側へ順次移動させて、行われる。他端側端部まで移動すると、隣の抵抗体9に移動してその一端側端部から繰り返される。これが終わると、再びもとの抵抗体9に戻って繰り返される。この位置合わせ作業が終了すると、レーザービームBを照射して、抵抗体9の幅方向縁部を少し削り取って再びその抵抗値を検出して、目標値と比較する。このステップS1〜S4までを、抵抗値が目標値に達するまで繰り返す。
そして、抵抗値が目標値に達した時点で処理を終了する。
以上により、抵抗体9の抵抗値の微調整が容易になる。これにより、インピーダンス等の電気的特性の調整も容易になり、測定精度を向上させることができる。
また、抵抗体9の厚さは変えず、幅方向縁部を少しずつ削り取って抵抗値を調整するため、経時的変化を起こしにくく、長期間良好な状態を保つことができる。これにより、信頼性が向上する。
[変形例]
上記実施形態では、抵抗体9の削り取り方として、抵抗体9の幅方向縁部(図1中の上側端部)を、その一端側(図1中の左側)から少しずつ削り取るようにしたが、本発明はこれに限らず、一端部と他端部の両側を交互に、左右対称に少しずつ削り取るようにしてもよい。中央部から左右に削り取るようにしてもよい。一端部から他端部まで全体を一度に削り取るようにしてもよい。
また、抵抗体9の一方の幅方向縁部(図1中の上側端部)を削り取るようにしたが、本発明はこれに限らず、上側端部と下側端部とを交互に削り取るようにしてもよい。
これらの場合も、上記実施形態と同様の作用、効果を奏することができる。
上記実施形態では、トリミング対象として、抵抗体9を例に説明したが、本発明はこれに限らず、電気的特性を調整する必要のある薄膜状の部材すべてに適用することができる。
上記実施形態では、抵抗体9を2つ設けた場合を例に説明したが、1つ又は3つ以上設けてもよい。この場合も上記実施形態と同様の作用、効果を奏することができる。
上記実施形態では、2つの抵抗体9を並列に配設した場合を例に説明したが、複数の抵抗体9を配設する態様としては、並列に限らず、直列に配設した場合でもよい。この場合も上記実施形態と同様の作用、効果を奏することができる。
本発明の実施形態に係る校正基板の抵抗体の要部を示す平面図である。 本発明の実施形態に係る校正基板を示す斜視図である。 本発明の実施形態に係る他の校正基板を示す平面図である。 本発明の実施形態に係る抵抗パターンの例を示す概略平面図である。 本発明の実施形態に係る校正基板の抵抗体を示す平面図、 本発明の実施形態に係る校正基板の抵抗体の等価回路を示す模式図である。 本発明の実施形態に係るトリミング装置を示す機能ブロック図である。 本発明の実施形態に係るトリミング装置の制御部での処理機能を示すフローチャートである。
符号の説明
1:校正基板、2:基板部、3:ショートパターン、4:オープンパターン、5:GSG標準抵抗パターン、7:G電極パッド、8:S電極パッド、9:抵抗体、11:プローブ、12:接地用プローブ針部、13:信号用プローブ針部、21:トリミング装置、22:XYステージ、23:レーザ装置、24:抵抗値検査部、25:制御部。

Claims (9)

  1. 校正基板上に配設されたパターンをトリミングして電気的特性を調整するためのトリミング装置であって、
    上記配設パターンが薄膜状に形成され、当該配設パターンの幅方向縁部を少しずつ削り取りながら、その電気的特性を目標値に近づける機構を備えたことを特徴とする校正基板のトリミング装置。
  2. 校正基板上に配設された、電気的特性調整用の抵抗体の抵抗値を調整するためのトリミング装置であって、
    上記抵抗体が薄膜状に形成され、当該抵抗体の幅方向縁部を少しずつ削り取りながら、その抵抗値を目標値に近づける機構を備えたことを特徴とする校正基板のトリミング装置。
  3. 請求項2に記載の校正基板のトリミング装置であって、
    上記抵抗体が、上記校正基板の信号用電極パッドと接地用電極パッドとの間に配設されてこの部分のインピーダンス特性を調整することを特徴とする校正基板のトリミング装置。
  4. 請求項2に記載の校正基板のトリミング装置であって、
    上記抵抗体が、上記校正基板の信号用電極パッドと接地用電極パッドとの間に並列又は直列に複数配設されて、各抵抗体の幅方向縁部を1つずつ削り取りながら全体の抵抗値を目標値に近づけて、この部分のインピーダンス特性を調整することを特徴とする校正基板のトリミング装置。
  5. 請求項2ないし4のいずれか1項に記載の校正基板のトリミング装置であって、
    上記抵抗体の幅方向縁部を少しずつ削り取る除去手段と、
    当該除去手段と上記抵抗体とを相対的に移動させる移動手段と、
    上記除去手段で上記抵抗体の幅方向縁部が少し削り取られた後の抵抗値を目標値と比較して、目標値に達していない場合に上記移動手段で上記除去手段と上記抵抗体とを相対的に少しずらして当該抵抗体の幅方向縁部を少し削り取って再びその抵抗値と目標値とを比較し、当該抵抗値が目標値に達するまで繰り返す制御部と
    を備えたことを特徴とする校正基板のトリミング装置。
  6. 請求項5に記載の校正基板のトリミング装置であって、
    上記除去手段がレーザ装置であることを特徴とする校正基板のトリミング装置。
  7. 校正基板に配設された、電気的特性調整用の抵抗体の抵抗値を調整するためのトリミング方法であって、
    薄膜状に形成された上記抵抗体の幅方向縁部を少しずつ削り取りながら、その抵抗値を目標値に近づけることを特徴とする校正基板のトリミング方法。
  8. 請求項7に記載の校正基板のトリミング方法であって、
    上記校正基板の信号用電極パッドと接地用電極パッドとの間に並列又は直列に複数配設された各抵抗体の幅方向縁部を、1つずつ削り取りながら全体の抵抗値を目標値に近づけて、この部分のインピーダンス特性を調整することを特徴とする校正基板のトリミング方法。
  9. 請求項7又は8に記載の校正基板のトリミング方法であって、
    少し削り取られた後の上記抵抗体の抵抗値を目標値と比較して、目標値に達していない場合に当該抵抗体を少しずらしてその抵抗体の幅方向縁部を少し削り取って再びその抵抗値と目標値とを比較し、当該抵抗値が目標値に達するまで繰り返すことを特徴とする校正基板のトリミング方法。
JP2004225322A 2004-08-02 2004-08-02 校正基板のトリミング装置及びトリミング方法 Pending JP2006046991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004225322A JP2006046991A (ja) 2004-08-02 2004-08-02 校正基板のトリミング装置及びトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004225322A JP2006046991A (ja) 2004-08-02 2004-08-02 校正基板のトリミング装置及びトリミング方法

Publications (1)

Publication Number Publication Date
JP2006046991A true JP2006046991A (ja) 2006-02-16

Family

ID=36025720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004225322A Pending JP2006046991A (ja) 2004-08-02 2004-08-02 校正基板のトリミング装置及びトリミング方法

Country Status (1)

Country Link
JP (1) JP2006046991A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105785304A (zh) * 2016-05-11 2016-07-20 中国电子科技集团公司第十三研究所 用于校准在片高值电阻测量系统的标准件及其制备方法
KR101722637B1 (ko) 2010-10-26 2017-04-18 에스케이하이닉스 주식회사 리비젼이 용이한 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150356A (ja) * 1984-08-20 1986-03-12 Sony Corp インピ−ダンス部品のインピ−ダンス調整方法
JPH0684618A (ja) * 1992-09-03 1994-03-25 Marcon Electron Co Ltd 厚膜抵抗の形成方法
JPH0846141A (ja) * 1994-07-28 1996-02-16 Toshiba Lighting & Technol Corp 集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150356A (ja) * 1984-08-20 1986-03-12 Sony Corp インピ−ダンス部品のインピ−ダンス調整方法
JPH0684618A (ja) * 1992-09-03 1994-03-25 Marcon Electron Co Ltd 厚膜抵抗の形成方法
JPH0846141A (ja) * 1994-07-28 1996-02-16 Toshiba Lighting & Technol Corp 集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722637B1 (ko) 2010-10-26 2017-04-18 에스케이하이닉스 주식회사 리비젼이 용이한 반도체 장치
CN105785304A (zh) * 2016-05-11 2016-07-20 中国电子科技集团公司第十三研究所 用于校准在片高值电阻测量系统的标准件及其制备方法

Similar Documents

Publication Publication Date Title
JP5351521B2 (ja) コンポーネント化されていない回路基板の検査のための方法及び装置
CN100459089C (zh) 检测加工图像诱发缺陷的方法
JP2006237378A (ja) ウェハプローバおよびウェハ検査方法
JP2006038599A (ja) 接触抵抗測定方法,接触抵抗測定装置,及び半導体ウェハー
JPH08136582A (ja) 高周波用のプリント基板及びこれを用いたプローブカード
JP2007328289A (ja) レチクル,半導体チップ,及び半導体装置の製造方法
JP2000193702A (ja) 基板の絶縁検査装置及びその絶縁検査方法
JP2006046991A (ja) 校正基板のトリミング装置及びトリミング方法
CA2135953A1 (en) Circuit board manufacture
EP2957153B1 (en) Dummy structure for visual aid in printed wiring board etch inspection
TWI740889B (zh) 傳輸線
JP2010080661A (ja) プリント基板製作方法
US6859990B2 (en) Characteristics evaluation method of intermediate layer circuit
JP3619819B2 (ja) 基板検査装置及び基板検査方法
JP2010281639A (ja) 校正用基板および校正方法
JPH01318245A (ja) プローブカード検査用治具
JP2008187032A (ja) 半導体ウエハ、半導体ウエハの製造方法および半導体チップ
EP1304543B1 (en) Positioning with conductive indicia ( silicon optical bench )
JP2002311106A (ja) 電気特性検査プローブ
JPH09246344A (ja) 半導体基板
JP2002286786A (ja) インピーダンス測定用回路パターン及びインピーダンス測定用回路板
JPH09102521A (ja) プローブカード
JP3679677B2 (ja) 抵抗付き回路基板及びその製造方法
JPH02210269A (ja) プローブ装置
JPH07202375A (ja) 厚膜回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005