JP5351521B2 - コンポーネント化されていない回路基板の検査のための方法及び装置 - Google Patents

コンポーネント化されていない回路基板の検査のための方法及び装置 Download PDF

Info

Publication number
JP5351521B2
JP5351521B2 JP2008551730A JP2008551730A JP5351521B2 JP 5351521 B2 JP5351521 B2 JP 5351521B2 JP 2008551730 A JP2008551730 A JP 2008551730A JP 2008551730 A JP2008551730 A JP 2008551730A JP 5351521 B2 JP5351521 B2 JP 5351521B2
Authority
JP
Japan
Prior art keywords
circuit board
inspected
predetermined area
image
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008551730A
Other languages
English (en)
Other versions
JP2009524073A (ja
JP2009524073A5 (ja
Inventor
ロマノフ,ヴィクター
ロタウク,ウーヴェ
Original Assignee
アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー filed Critical アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー
Publication of JP2009524073A publication Critical patent/JP2009524073A/ja
Publication of JP2009524073A5 publication Critical patent/JP2009524073A5/ja
Application granted granted Critical
Publication of JP5351521B2 publication Critical patent/JP5351521B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/309Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、コンポーネント化されていない回路基板の検査のための方法及び装置に関する。
コンポーネント化されていない回路基板の検査のための装置は、基本的にフィンガーテスターと並列テスターとの2つのグループに分けられる。並列テスターは、アダプターによって、検査対象の回路基板の全体または少なくとも大部分の回路基板接触点と同時に接触するテスト装置である。フィンガーテスターは、コンポーネント化されていない印刷回路基板またはコンポーネント化されている印刷回路基板の検査のためのテスターであり、2またはそれ以上のテストフィンガーを使用して順次にまた連続的に各々の接触点を走査する。フィンガーテスターを使用した直列検査は、それが基づいている原理のため、並列テスターを使用した並列検査よりさらに遅い。
テストフィンガーは、一般的にクロスバーに沿って移動され得るスライドに取り付けられており、一方、クロスバーは、ガイドレール上に順に案内され、動き得る。よって、スライドは、一般的に長方形のテストアレイのいかなる所定地点に位置し得る。一方では、スライドが移動するように設計されている固定クロスバーを有しているテスト装置がある。所定の長さを有して一端でスライドにピボット可能に取り付けられたテスターフィンガーが、これらのスライド上に装着される。テストフィンガーの旋回運動を通して、クロスバーに直角の所定領域が走査され得る。検査対象の回路基板のすべての回路基板検査点が、両タイプのフィンガーテスターによって接触されて検査され得る。
フィンガーテスターは、欧州特許公開0468153に記載されており、フィンガーテスターを使用する、回路基板の検査のための方法は、欧州特許公開0853242に記載されている。
市場におけるフィンガーテスターの成功のための核心要因は、検査対象の回路基板が検査され得る速度である。この検査速度を高めるために、特殊な検査方法(例えば、欧州特許公開0853242及び対応する米国特許5,977,776)または特殊なテストプローブ(例えば、米国特許5,804,982または米国特許6,344,751)が既に開発されている。検査対象の回路基板の回路基板検査点の速い接触のためのかかるテストプローブが米国特許5,113,133によって開示されている。
回路基板の検査用装置のためのイメージングシステムが国際公開番号WO92/11541によって開示されている。このイメージングシステムは、X−Yリコーダーのように、移動可能なクロスバーを有しており、クロスバーには垂直に移動可能な検査針を備えたテストヘッドが装着されている。検査針の次に装着されるものは、レンズとCCDエレメントとを含むカメラである。カメラによって生成されたイメージは、モニターに示される。スクリーン上に見せられるイメージの補助の下で、操作者は、−把握段階の間−検査されるすべての接触点を追跡して関係のある座標をプログラムする方法で、テストヘッドを制御し得る。検査の間に、装置は個々の接触点を自動的に追跡し、接触点を検査針と接触させる。
この公知の装置によって、よって、回路基板に対する接触フィンガーの移動はカメラの補助の下で把握される。現在の回路基板ではこれがそれ以上実際的に不可能であるが、その理由は、回路基板があまりにも多い回路基板検査点を有しており、各々の回路基板は接触フィンガーによって接触されなければならず、かかる把握工程は、接触工程の数の量のため、時間において合理的に経済的な期間内に完了し得ないだけでなく、エラーなしに作られ得ないためである。結果的に、現在のフィンガーテスターの場合において、テストフィンガーが、検査対象の回路基板のCADデータの補助の下で制御される。こられのCADデータのための多様なフォーマットがあり、一番広く使用されるものは、いわゆるガーバーデータ(Gerber data)と呼ばれるものである。
典型的なフィンガーテスターを使用して、テストフィンガーが正確に位置させられるために、検査対象の回路基板の実際の検査の前に、2つの校正工程が遂行される。第1検査工程において、スライドと接触フィンガーとから各々構成されたテストヘッドは、テスターに関して校正され、第2検査工程において、検査対象の回路基板のCADデータは、テスターに挿入された実際回路基板に一致される。
第1校正工程において、校正プレートがテスターに挿入される。この校正プレートは、グリッドが導体通路によって表面上に形成されている大きい回路基板である。グリッドの交差点が接触フィンガーによって接触される。これらの接触の補助の下で、接触フィンガーの個々の位置が決定され、テスターが校正される。
第2校正工程は、一般的に各々の検査対象の回路基板に対して遂行される。この工程において、バッチの1つの回路基板がテスターに挿入され、次に、回路基板の上を動くテストフィンガーやカメラを使用して、検査対象の回路基板検査点のパターンのうち、著しい回路基板検査点が検出され、テスターにおいてそれらの位置が決定される。回路基板検査点が検出された後、検査対象の回路基板の回路基板検査点のCADデータが、物理的回路基板の座標に一致されるようにすることが可能である。すなわち、バッチに対する典型的な回路基板検査点パターンの歪曲及び誤整列がメモリーに記録され、保存される。
両校正工程が完了した後、検査対象の回路基板の回路基板検査点は成功的に接近され、テストフィンガーによって接触される。
国際公開番号WO03/096037 に基づいて公知であるのは、検査工程の間、接触チップが光学検出ユニットによって監視される方法である。接触チップの移動は、接触チップが少なくとも検査対象の回路基板の回路基板検査点の一部に接近しながら、光学検出ユニットによって決定された結果によって自動的に補正される。かかる方法において、関係のある回路基板検査点と信頼できる接触を作る。関係のある位置データがまだ校正されなかったときや、正確に校正されていないときにも、この方法で回路基板検査点が正確に接触される。
校正データは、この工程によって提供される補正データから計算され得る。これらの校正データは、普通保証されている2つの校正工程を典型的なフィンガーテスターに取り替える。その理由は、フィンガーテスターは、当該テストフィンガーの接触チップと検査対象の回路基板の物理的回路基板検査点との間の空間関係を明確に決定するためである。
ドイツ特許公開4221075と、対応する米国特許5,596,283号に基づいて公知であるのは、回路基板を検査する方法であり、この方法において、フィンガーテスターは測定システムで回路基板を整列するための装置を備えている。
この整列装置は、回路基板を検出するためのカメラを有している。これは、回路基板の表面上にある導体通路と連結とを介して所定の回路構成要素及び/または所定の回路構造を探し出すために使用される。回路基板のこれらの特徴及び/または構成要素は、自動的に配置され、整列変更は回路基板の座標システムと移動システムの座標との間で作られる。
よって、これらの公知のシステムを使用して、回路基板検査点に対してテストフィンガーが正確に位置させられる。
ドイツ特許公開19703982に基づいて公知であるのは、フィンガーテスターを有して実行される、回路基板の検査のための方法である。検査対象の回路基板をフィンガーテスターに配置した後、回路基板が光学的に走査され、回路基板上に配列されている検査点のパターンが記録される。フィンガーテスターに理想的に配置された、理想的な回路基板からいかなるずれが決定され、フィンガーテスターの座標システムが、決定したずれに基づいて補正される。フィンガーテスターのテストフィンガーは、補正された座標システムにしたがって移動される。
これらの自動校正手順にもかかわらず、テストフィンガーを制御するためにデータを手動で補正することが常に必要である。かかる手動式補正が要されるが、その理由は、実際に検査対象の回路基板が個々の回路基板検査点の実際の位置とCADデータによって予め設定されているそれらの所要の位置との間でずれを有するだけでなく、個々の回路基板検査点が時々CADデータで見せられるものとは異なるフォームまたは異なるタイプ(パッドフィールドまたはめっきスルーホール)で存在するためである。これは、少なくとも多層回路基板が作られる限り、存在し続ける問題である。多層回路基板の製造において、すべての回路基板を定義する本来のCADデータは、個々の層に対する数個の分離した構造図面に変換させられる。個々の層に対するこれらの構造図面は、しばしばすべての回路基板を説明するCADデータから異なるデータフォーマットで製造される。データ変換の過程において、誤りが発生し得る。さらに、変更が時々製造専門家によってなされ、例えば、回路基板の製造を単純化するために、SMDパッドがめっきスルーホールに取り替えられ、めっきスルーホールがSMDパッドに取り替えられる。しかしながら一般的に、これらの変更は、すべての回路基板を説明するCADデータ内に入れられていない。また、技術的な製造理由のため、ソルダーレジストを個々の層に適用するのに使用されるパターンが時々変更される。特に、回路基板の外表面のソルダーレジストが変更される場合には、回路基板の検査に影響を及ぼし得るが、その理由は、これが個々の回路基板検査点、特にパッドフィールドの形状を変更し得るためである。よって、長方形のSMDパッドフィールドが円形のSMDパッドフィールドに変更され、長いストリップ形状のパッドフィールドが、例えば長方形のSMDパッドフィールドに変更されることが時々発生する。
検査される特定の回路基板タイプの特定されたCADデータからのこれらのずれは、回路基板の各タイプ及び回路基板の各バッチのためのフィンガーテスターの制御データを手動で調整することを必要にする。
実際には、検査は先ず、手動調整なしに行われる。問題が発生するとき、一般的に上記のような場合、その問題のある点は手動で確認され、適切に補正される。すべての問題のある点が処理されるまで、この過程が数回繰り返されなければならない。回路基板タイプの複雑性によって、これは数時間から一日中までかかり得る。パッドフィールドの代わりにめっきスルーホールが回路基板に形成された場合に、テストフィンガーは細い電線の接触チップとともにこのめっきスルーホールに入ることが発生することが可能であり、テストフィンガーのさらにいっそうの側面移動で引きはがされることがまた発生し得る。これは全体のテスターを失敗に導き、テストプローブの取り替えを通して付加的な材料費用を発生させる。
本発明は、上述した問題点を相当に減らし、その問題点を完全に除去可能な方法と装置とを作り出すことを目的としている。
この問題点は、請求項1の特徴を有している方法と請求項12の特徴を有している装置とによって解決される。本発明の有利な改良が関係のある従属項に与えられている。
コンポーネント化されていない回路基板の検査のための、本発明による方法は、以下のステップ、すなわち、
・イメージング工程によって、検査対象の回路基板の所定の領域を記録する記録ステップと、
・自動イメージ分析によって、所定の領域にある回路基板検査点のフォーム及び/またはタイプを決定する決定ステップと、
・回路基板検査点の所定のフォーム及び/またはタイプを回路基板に対して対応するCADデータと比較し、CADデータから検査対象の回路基板のずれを決定する比較決定ステップと、
・フィンガーテスターで回路基板を検査する検査ステップ、を含む。そして、前記検査ステップにおいては、フィンガーテスターのテストフィンガーが、決定したずれに基づいて制御される。
本発明による方法で、CADデータからのずれは、検査の実際の遂行の前に決定される。フィンガーテスターで回路基板を検査するに際して、テストフィンガーは、決定したずれに基づいて制御され、その結果、上述した問題点を避け得る。特に、欠陥のある接触がなく、検査針がめっきスルーホールに入って、あり得る当該検査針の損傷をもたらす場合がない。
イメージング工程によって記録するに際して、望ましくはイメージデータが得られ、回路基板検査点のフォーム及び/またはタイプを決定するに際して、イメージディテールが、各場合において回路基板検査点の1つまたは所定のグループを表すこれらのイメージデータから選択され、イメージディテールが予め設定されたパターンと比較し、回路基板検査点のタイプがこのパターン比較の補助の下で決定され得る。
回路基板検査点のタイプが決定された後、回路基板検査点のフォームが、関連のあるイメージディテールの分析によって決定される。本方法において、「フォーム」という用語は、回路基板検査点のサイズを意味し、これは自動的に決定される。
望ましくは、決定したずれはCADデータを補正するのに使用され、回路基板を検査するときに、テストフィンガーが、補正されたCADデータに基づいて制御され得る。
イメージ方法は、光学センサー、特に、1またはそれ以上のカメラによって、検査対象の回路基板の表面を走査する光学的方法であってよい。ところが、イメージ方法は、電気機械的方法であってもよい。この電気機械的方法において、検査対象の回路基板の表面が、当該表面のイメージを生成するための十分な解像度を有し電気的に走査される。かかる方法は、例えば米国特許5,625、297及びドイツ特許登録4012839の各々、または欧州特許公開0989409に基づいて公知である。
イメージング工程によって、検査対象の回路基板の所定の領域の記録は、テスター内で行われ得る。しかし、この目的のために、望ましくは典型的な光学オフィススキャナーを含む、セパレート走査装置を備えることが可能であるが、このセパレート走査装置は、自動イメージ分析のための装置に連結されており、セパレート走査装置を通してCADデータからのずれが決定される。
本発明は、添付の図面に示された実施形態の補助の下で、以下でさらに詳細に説明する。
本発明による方法を実行するための装置は、図1に概略的に示されている。本装置は、回路基板2の検査のための装置1であって、具体的にフィンガーテスター1である。検査対象の回路基板2は、マウンティングフレーム3によって保持されている。このマウンティングフレーム3は、長方形であり表面が滑らかな、回路基板2の装着のための装着領域を境界付けている。この装着領域は、検査対象の回路基板の回路基板検査点が接触されるテストアレイを形成している。クロスバー4は、装着領域の上側及び下側領域に位置しており、これは装着領域を越えて延びている。望ましくは、各場合において装着領域の上下に配列され、互いに平行に整列された数個のクロスバー4がある。クロスバー4は、レール5の内でそれらの端によって保持されている。レール5は、図1の図面の平面に直角で(すなわち、クロスバー4に直角であり、装着領域の平面に平行に)進んでいる。クロスバー4は、レール5内で移動可能である。
本実施形態においては、クロスバー4の各々に2つのスライド6が装着されており、これらはクロスバー4に沿って前後に移動される。装着領域に向けているスライド6の各々の側面上にテストヘッド7が装着されている。各々の場合において、装着領域に向けるテストヘッド7の端の上にテストプローブ8が合わせられている。各テストプローブは、検査針9を備えており、各検査針9は、装着領域に向けるプローブチップ10を有しており、プローブチップ10によって、検査対象の回路基板2の回路基板検査点が接触される。テストヘッド7は、検査対象の回路基板2と装着領域の平面に直角の方向にスライド6上を動くことが可能であるように設計される。この目的のために、例えばドイツ特許10160119.0に開示されているように、リニアモーターが備えられている。リニアモーターの代わりに、基本的に他の制御メカニズムが使用され得る。また、テストヘッド7は、回転メカニズムが備えられており、このため、テストフィンガーに相当するテストプローブ8が、回路基板2と装着領域の平面とに直角で軸周りに旋回される。かかる実施形態において、クロスバー4は、動き得ないように作られる。
テスター1は、制御ユニット11を有している。制御ユニット11は、導体12によって制御要素に連結されており、この制御要素は、スライド6とテストヘッド7とを各々含んでいる。制御ユニット11は、制御要素の移動と、検査対象の回路基板2上の回路基板検査点と接触するための検査針9の移動とを自動的に制御する。
テスター1は、2つのカメラ13と、導体15を介してカメラ13に連結されるイメージングシステム14とを含む検出ユニットを有している。
本実施形態において、2つのカメラ13は、2つのカメラ13のうちの1つが検査対象の回路基板2の2つの表面の内の1つに割り当てられるようにして、回路基板の表面をほぼ完璧に走査し得る。カメラ13の信号は、イメージングシステム14に受信され、回路基板2のデジタルイメージを形成するために結合される。
イメージングシステム14が評価ユニット16に連結されており、この評価ユニット16に、回路基板2で作られたイメージが電子イメージファイルのフォームで送信される。記録されたイメージは、制御ユニット11のための制御データを生成するように評価ユニットで自動的に分析される。
以下の実施形態において、2つのカメラ13は停止している。しかし、本発明によると、動かないカメラの代わりに、クロスバーに沿ってスライド可能であって制御要素に独立的に装着される1またはそれ以上のカメラを備えることもまた可能であり、そのため、カメラまたは複数のカメラが、検査対象の回路基板のすべての表面を追跡し、走査し得る。
本発明による装置の操作モードは、図3、図4a〜図4e、図5に基づいて、以下で詳細に説明する。
図3は、検査対象の回路基板2で作られるイメージのディテールを示している。このディテールは、タイプ及びフォームが変わる回路基板検査点17と、回路基板2の表面を進む導体通路18とを表す。回路基板検査点は、形状が変わるパッドフィールドのフォーム及びめっきスルーホールのフォームである。よって、ここに小さい正方形パッドフィールド17/1、さらに大きい正方形パッドフィールド17/2、ストリップ形状のパッドフィールド17/3、大きい長方形パッドフィールド17/4、銅リングを有しているめっきスルーホール17/5、銅リングを有していないめっきスルーホール17/6がある。また、ここに円形または楕円形の形状のパッドフィールド、さらに銅リングを有している長方形のめっきスルーホール、及び銅リングを有していない長方形のめっきスルーホールもある。また、フリーフォームパッドフィールドが公知であって、これは特に、さらに大きいパッドフィールドに適用する。
本発明による方法は、回路基板2が、具体的に検査対象の回路基板のバッチの第1回路基板または回路基板の1つのタイプの第1回路基板がテスター1に挿入される、ステップS1(図5)から開始する。
次に、イメージは、カメラ13とイメージングシステム14とを使用して、検査対象の回路基板2の2つの表面の各々で作られる(ステップS2)。
これらのイメージは、イメージングシステム14によって評価ユニット16に送信される。評価ユニット16において、個々の回路基板検査点17のフォーム及び/またはタイプが決定される(ステップS3)。この目的のために、まず、根本的に公知の相関をとる方法を使用して、イメージが、CADデータの補助の下で、回路基板検査点17が配置されるべきイメージ内の位置が決定されるように、検査対象の回路基板のCADデータとマッチングが行われる。これらの位置で、イメージのディテール19が切られ、またイメージディテール19はこれらの位置の周りの部分を含む。そのため、それの所要の位置から回路基板検査点の転換及び/またはそれのフォームの修正の場合において、できるだけ依然としてイメージディテール19に十分に含まれている。これらのイメージディテール19が、関連のあるパターンと比較される。これらのパターンが回路基板検査点のタイプに各々割り当てられ、このため、パターンがイメージディテール19とマッチした場合に、回路基板検査点の関連のあるタイプが決定される。よって、例えば、イメージディテール19/1は、図4aに示されるパターンとマッチしており、それは回路基板検査点の正方形パッドフィールドタイプに割り当てられている。実質的にイメージディテール19/2は、短い導体通路セグメントのために起因する一定のずれを許容する比較工程(例えば、相関をとる方法またはプルーニング方法)で図4bのパターンとマッチしている。
イメージディテール19/3は、図4cのパターンとマッチしており、それは銅エッジを有するめっきスルーホールに割り当てられている。イメージディテール19/4は、図4dのパターンとマッチしており、それは銅エッジを有していないめっきスルーホールに割り当てられている。この方法で個々の回路基板検査点のタイプが確認される。
この種のイメージディテールは、1またはそれ以上の回路基板検査点をカバーし得る。よって、例えば、イメージディテール19/5は、連続されたストリップ形状の回路基板検査点17/3を有している。このイメージディテールは、図4eのパターンとマッチしている。この手段によって、数個の回路基板検査点タイプが同時に確認され、回路基板検査点の所定の選択が確認される。一応個々の回路基板検査点のタイプが決定されると、それのフォームはさらに厳密に分析され、特に回路基板検査点のサイズが決定される。
次のステップ(S4)において、確認された回路基板検査点がこのようにCADデータと比較される。これはずれの記録を含む。
すべてのずれが決定されると直ぐに、CADデータは、記録されたずれに従ってずれが所定の許容範囲内に置かれる程度に補正される(ステップS5)。そうでなければ、手順が中止され、エラーメッセージが出力される。
次に、補正されたCADデータは、制御ユニット11に送信される。制御ユニット11が、いつ検査対象の回路基板のどの回路基板検査点がどのテストフィンガーによって接触されているのかが決定されるテストプログラムを計算し(ステップS6)、一方、接触工程の位置もプログラムにおいて特定され得る。
制御ユニット11は、検査対象の回路基板の検査において、この新しく計算されたテストプログラムの補助の下で、制御要素の移動と検査針9の移動とを制御する(ステップS7)。このように、生成されたこのテストプログラムが数個の回路基板、特にバッチのすべての回路基板または一つのタイプのすべての回路基板の検査に使用される。よって、制御要素の制御と検査針9の制御とが、補正されたCADデータに基づいて遂行される。補正されたCADデータの補助の下で生成されたこのテストプログラムが、回路基板のうちの1つのバッチのすべての回路基板または1つのタイプのすべての回路基板を検査するために使用される。
新しいテストプログラムを計算することの代わりに、記録されたずれの補助の下で、補正ファイルを生成することも可能であり、これは本来の補正されていないCADデータに基づいたテストプログラムが追加されている。このテストプログラムが制御要素と検査針9を制御するに際して、この補正ファイルを組み込み、その結果、フィンガーテスターのテストフィンガーの制御が、算出されたずれに基づいて行われる。
この方法が、実施形態の補助の下で、上記で説明され、この実施形態で回路基板の記録されたイメージのイメージディテールが、関連のあるパターンと比較される。代わりに、CADデータの補助の下で、回路基板の表面の合成イメージを作ることも可能である。この合成イメージは、CADイメージとして以下に記載されている。次に、イメージング工程によって取られた回路基板のイメージが、関連のある回路基板検査点のフォーム及び/またはタイプを決定するために、上記で説明された方法で分析されるこれらの2つのイメージの間のずれで、全体的にCADイメージと比較される。ここでも、CADイメージと異なるイメージのディテールが、関連のあるパターンと比較される。
図2は、本発明によるテスター1の他の実施形態を示し、この実施形態で、各テストプローブ8がカメラ20を備えており、このカメラ20によって、検査対象の回路基板の表面が走査され得る。制御ユニット11は、導体12を介して制御要素(スライド6、テストヘッド7)とセンサー(カメラ20、検査針9)とに電気的に連結されている。結合されたイメージング/評価ユニット21は、制御ユニット11に連結されている。国際公開番号WO03/096037に基づいて公知であるのは、このテストデバイスの設計であり、この公報によってこのような面が参照される。本発明による方法は、このテスト装置の場合において、上述した実施形態のように正確に同一の方法で、テストプローブ8に統合されているカメラ20によって記録されている回路基板2の表面を有して、使用されている。
代わりに、検査対象の回路基板の表面をセパレート走査装置で走査することも可能である。このセパレート走査装置は、所定の領域でずれを決定するために、自動イメージ分析方法によって関連のあるイメージを分析しCADデータと比較するように、回路基板用テスト装置から独立している。この目的のために、典型的な光学スキャナーは、適切な評価ユニットへの送信用の、検査対象の回路基板の表面のイメージを生成するように使用される。
光学走査方法の代わりに、電気機械的走査方法も使用され得る。かかる電気−機械的走査方法は、例えばドイツ特許登録4012839に基づいて公知である。その方法では、検査対象の回路基板の表面の上にある導体構造物が、非常に近くにある検査点とともに走査され、このために回路基板の表面のイメージがそれによって決定される電気信号から生成され得る。欧州特許公開0989409は、検査対象の回路基板の表面がプローブによってスクラップされている方法を開示している。このプローブは、ブラシ形状のプローブに合わせられた複数の接触エレメントを有しており、そのため回路基板の表面が非常に高い解像度を有して電気的に走査され得る。かかるプローブは、また、接触ブラシとして公知である。回路基板の表面のイメージも、これらの信号から生成され得る。上記の実施形態の場合と同様に、かかる電気−機械的手段によって生成されたイメージは、類似する方法でCADデータまたはCADイメージと分析され、比較され得る。
イメージング工程によって記録される回路基板の所定の領域は、回路基板の一部または回路基板の全体表面である。通常、回路基板は、数個のマスクによって生成され、このマスクは、製造する間に金属層を露出させるのに使用される。よって、マスクは、導体構造物のフォームを決定する。ここに、ソルダーレジストを露出させるためのマスクもあるが、これは回路基板の表面に適用され、また導体構造物の、露出させられた領域に接し、回路基板検査点を定義し得る。CADデータからのずれの場合において、これらのずれは1つまたは少数のマスクによって生成されている回路基板検査点で集中して発生する。よって、本発明による方法で、各場合において、各マスクによって定義された1つの回路基板検査点をチェックすることが有利である。この目的のために、この方法で、定義された回路基板検査点が含まれた、検査対象の回路基板の少なくともそれらの領域がイメージング工程によって記録される。
本発明による方法を実行するための、フィンガーテスターに統合された装置の概略断面図であって、当該装置は、検査対象の回路基板の上側を走査するためのカメラと、検査対象の回路基板の下側を走査するためのカメラとを有している。 本発明による方法を実行するための、フィンガーテスターに統合された装置の概略断面図であって、当該装置は、テストプローブの上に装着されている数個のカメラを有している。 検査対象の回路基板のディテールの拡大図である。 回路基板検査点に対するパターン及び/又は回路基板検査点の所定のレイアウトに対するパターンを示す図である。 回路基板検査点に対するパターン及び/又は回路基板検査点の所定のレイアウトに対するパターンを示す図である。 回路基板検査点に対するパターン及び/又は回路基板検査点の所定のレイアウトに対するパターンを示す図である。 回路基板検査点に対するパターン及び/又は回路基板検査点の所定のレイアウトに対するパターンを示す図である。 回路基板検査点に対するパターン及び/又は回路基板検査点の所定のレイアウトに対するパターンを示す図である。 本発明による方法のフローチャートである。
符号の説明
1…フィンガーテスター
2…回路基板
3…マウンティングフレーム
4…クロスバー
5…レール
6…スライド
7…テストヘッド
8…テストプローブ
9…検査針
10…プローブチップ
11…制御ユニット
12…導体
13…カメラ
14…イメージングシステム
15…導体
16…評価ユニット
17…回路基板検査点
18…導体通路
19…ディテール
20…カメラ
21…イメージング/評価ユニット

Claims (18)

  1. コンポーネント化されていない回路基板の検査のための方法であって、
    イメージング工程によって検査対象の回路基板(2)の所定の領域を記録する記録ステップと、
    自動イメージ分析によって、前記所定の領域にある回路基板検査点のフォーム及び/またはタイプを決定する決定ステップと、
    前記回路基板検査点の前記決定されたフォーム及び/またはタイプを前記回路基板(2)の対応するCADデータと比較し、前記CADデータから前記検査対象の回路基板(2)のずれを決定する比較決定ステップと、
    フィンガーテスター(1)で前記回路基板(2)を検査する検査ステップと、
    を含み、
    前記検査ステップにおいては、前記フィンガーテスターのテストフィンガー(7、8)が、決定した前記ずれに基づいて制御される、方法。
  2. 前記イメージング工程によって記録するに際して、前記検査対象の回路基板(2)の前記所定の領域のイメージデータが生成され、
    まず、前記回路基板検査点の前記フォーム及び/またはタイプを決定するに際して、イメージディテール(19)が、各場合において前記回路基板検査点の1つまたは所定のグループを表す前記イメージデータから選択され、次に、前記イメージディテール(19)が予め設定されたパターンと比較されて、前記回路基板検査点の前記タイプが当該パターン比較の補助の下で決定されることを特徴とする、請求項1に記載された方法。
  3. 前記回路基板検査点の前記タイプを決定した後、前記回路基板検査点の前記フォームが、関連のある前記イメージディテール(19)の分析を通して決定されることを特徴とする、請求項2に記載された方法。
  4. 前記イメージディテール(19)と前記パターンとの比較は、相関をとる方法によって行われることを特徴とする、請求項2または3に記載された方法。
  5. 前記決定したずれの補助の下で前記CADデータが補正され(S5)、その補正されたCADデータは、前記回路基板(2)を検査するに際して前記テストフィンガー(7、8)を制御するためのテストプログラムを作成するのに使用されることを特徴とする、請求項1〜4のいずれかに記載された方法。
  6. 前記決定したずれの補助の下で、テストプログラムのための補正ファイルが、前記回路基板(2)を検査するに際して前記テストフィンガー(7、8)を制御するために生成され使用されることを特徴とする、請求項1〜4のいずれかに記載された方法。
  7. 光学的方法が前記イメージング工程として使用され、
    前記光学的方法において、光学センサー(13、20)は、前記検査対象の回路基板(2)の前記所定の領域を記録することを特徴とする、請求項1〜6のいずれかに記載された方法。
  8. 電気機械的方法が前記イメージング工程として使用され、
    前記電気機械的方法において、前記検査対象の回路基板(2)の表面は、前記表面のイメージを生成するように十分に高い解像度で電気的に走査されることを特徴とする、請求項1〜6のいずれかに記載された方法。
  9. 前記所定の領域の記録は、前記フィンガーテスター(1)において実行されることを特徴とする、請求項1〜8のいずれかに記載された方法。
  10. 前記所定の領域の記録は、前記フィンガーテスター(1)から独立した装置において実行されることを特徴とする、請求項1〜8のいずれかに記載された方法。
  11. 前記回路基板検査点の前記フォームを定義する数個のマスクによって作られた前記回路基板(2)の前記検査のために、前記イメージング工程によって記録された前記所定の領域は前記各マスクによって定義された少なくとも1つの前記回路基板検査点をカバーすることを特徴とする、請求項1〜10のいずれかに記載された方法。
  12. 前記イメージング工程によって記録された前記所定の領域は、すべての前記回路基板検査点をカバーすることを特徴とする、請求項1〜10のいずれかに記載された方法。
  13. 請求項1〜12のいずれかに記載された方法を遂行するための装置であって、
    イメージング工程によって検査対象の回路基板(2)の所定の領域を記録するユニット(13、14、20、21)と、
    自動イメージ分析によって前記所定の領域にある回路基板検査点のフォーム及び/またはタイプを決定し、前記回路基板検査点の前記所定のフォーム及び/または所定のタイプを前記回路基板に対して対応するCADデータと比較し、当該CADデータに基づいて前記検査対象の回路基板のずれを決定する評価ユニット(16、21)と、
    を含む、装置。
  14. 前記評価ユニット(16、21)は、前記CADデータとの相関をとるために設計されていることを特徴とする、請求項13に記載された装置。
  15. 前記イメージング工程を使用する、前記検査対象の回路基板の前記所定の領域を記録するための前記ユニットは、光学センサー(13、20)を有していることを特徴とする、請求項13または14に記載された装置。
  16. 前記イメージング工程を使用する、前記検査対象の回路基板の前記所定の領域を記録するための前記ユニットは、数個の接触エレメントを有する電気センサーを有していることを特徴とする、請求項13または14に記載された装置。
  17. 前記センサーは、接触ブラシであることを特徴とする、請求項16に記載された装置。
  18. 請求項13〜17のいずれかに記載された装置を含むことを特徴とするフィンガーテスター。
JP2008551730A 2006-02-08 2007-01-26 コンポーネント化されていない回路基板の検査のための方法及び装置 Expired - Fee Related JP5351521B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006005800A DE102006005800B4 (de) 2006-02-08 2006-02-08 Verfahren und Vorrichtung zum Testen von unbestückten Leiterplatten
DE102006005800.3 2006-02-08
PCT/EP2007/000690 WO2007090528A1 (de) 2006-02-08 2007-01-26 Verfahren und vorrichtung zum testen von unbestückten leiterplatten

Publications (3)

Publication Number Publication Date
JP2009524073A JP2009524073A (ja) 2009-06-25
JP2009524073A5 JP2009524073A5 (ja) 2012-03-15
JP5351521B2 true JP5351521B2 (ja) 2013-11-27

Family

ID=38057869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008551730A Expired - Fee Related JP5351521B2 (ja) 2006-02-08 2007-01-26 コンポーネント化されていない回路基板の検査のための方法及び装置

Country Status (9)

Country Link
US (1) US7821278B2 (ja)
EP (1) EP1982203B1 (ja)
JP (1) JP5351521B2 (ja)
KR (1) KR101154819B1 (ja)
CN (1) CN101361005B (ja)
AT (1) ATE535819T1 (ja)
DE (1) DE102006005800B4 (ja)
TW (1) TW200739104A (ja)
WO (1) WO2007090528A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006006255A1 (de) 2006-02-10 2007-08-23 Atg Test Systems Gmbh Fingertester zum Prüfen von unbestückten Leiterplatten und Verfahren zum Prüfen unbestückter Leiterplatten mit einem Fingertester
DE102009015622B4 (de) * 2009-04-02 2018-12-13 Inovel Elektronik Gmbh Verfahren zum Testen einer elektrischen Schaltung und Testapparat
CN102236660A (zh) * 2010-04-27 2011-11-09 佛山市顺德区顺达电脑厂有限公司 印刷电路板维修数据分析方法
DE102010023187A1 (de) 2010-06-09 2011-12-15 Dtg International Gmbh Vorrichtung und Verfahren zum Untersuchen von Leiterplatten
CN102752623A (zh) * 2011-04-19 2012-10-24 鸿富锦精密工业(深圳)有限公司 信号测试装置
JP5244990B1 (ja) * 2012-03-01 2013-07-24 株式会社東芝 不良検出装置
WO2014009542A2 (de) * 2012-07-12 2014-01-16 Konrad Gmbh Vorrichtung zum herstellen und/oder bearbeiten eines werkstücks
DE202012103517U1 (de) * 2012-09-14 2013-12-19 Dtg International Gmbh Linearmotor für eine Vorrichtung zum Prüfen von Leiterplatten und Vorrichtung zum Prüfen von Leiterplatten
CN103674959A (zh) * 2012-09-21 2014-03-26 英业达科技有限公司 电路板上电子元件的检测系统及其方法
US9989583B2 (en) * 2013-03-13 2018-06-05 Xcerra Corporation Cross-bar unit for a test apparatus for circuit boards, and test apparatus containing the former
DE102013102564A1 (de) * 2013-03-13 2014-09-18 Dtg International Gmbh Traverseneinheit für eine Prüfvorrichtung für Leiterplatten, sowie Prüfvorrichtung damit
US9523729B2 (en) * 2013-09-13 2016-12-20 Infineon Technologies Ag Apparatus and method for testing electric conductors
WO2017064223A1 (de) 2015-10-14 2017-04-20 Festo Ag & Co. Kg Elektrolinearmotor und prüfeinrichtung
DE102017102700A1 (de) * 2017-02-10 2018-09-13 Atg Luther & Maelzer Gmbh Prüfvorrichtung und Verfahren zum Prüfen von Leiterplatten
CN108871454A (zh) * 2018-07-24 2018-11-23 北京航天控制仪器研究所 一种用于电路板综合参数的检测装置及方法
CN110935977B (zh) * 2019-12-06 2021-05-18 河北科技大学 应用于锡浆涂抹设备的焊盘定位校准方法及装置
US11363713B1 (en) 2021-10-13 2022-06-14 Albert Moses Haim System and method for trace generation and reconfiguration on a breadboard or printed circuit board
CN115792288A (zh) * 2022-10-28 2023-03-14 襄阳市东禾电子科技有限公司 一种线路板高低温通电测试装置
CN117741400A (zh) * 2023-12-20 2024-03-22 苏州友测电子科技有限公司 一种全自动fct测试装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138603A (en) * 1979-04-16 1980-10-29 Hitachi Ltd Detecting system of pattern position
DE4012839B4 (de) * 1989-04-26 2004-02-26 Atg Test Systems Gmbh & Co.Kg Verfahren und Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
EP0468153B1 (de) * 1990-07-25 1995-10-11 atg test systems GmbH Kontaktierungsvorrichtung für Prüfzwecke
US5113133A (en) * 1990-12-20 1992-05-12 Integri-Test Corporation Circuit board test probe
WO1992011541A1 (en) * 1990-12-21 1992-07-09 Huntron Instruments, Inc. Image acquisition system for use with a printed circuit board test apparatus
DE4134193A1 (de) * 1991-04-10 1992-10-15 Atg Electronic Gmbh Verfahren und vorrichtung zur pruefung einer elektrischen leiteranordnung
EP0508062B1 (de) * 1991-04-10 1995-07-19 atg test systems GmbH Verfahren und Vorrichtung zur Prüfung einer elektrischen Leiteranordnung
JPH05196681A (ja) * 1991-06-26 1993-08-06 Digital Equip Corp <Dec> 連続移動する電気回路の相互接続試験方法及び装置
JPH0783954A (ja) * 1993-09-13 1995-03-31 Toshiba Corp 配線板検査機
JP3787185B2 (ja) * 1995-04-28 2006-06-21 アヴェンティス・リサーチ・ウント・テクノロジーズ・ゲーエムベーハー・ウント・コー・カーゲー 配線基板の配線の欠陥を検出する装置
US5804982A (en) * 1995-05-26 1998-09-08 International Business Machines Corporation Miniature probe positioning actuator
TW356522B (en) 1996-07-29 1999-04-21 Daewoo Electronics Co Ltd A PCB testing circuit for an automatic inserting apparatus and a testing method
DE19700505A1 (de) * 1997-01-09 1998-07-16 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten
DE19703982B4 (de) * 1997-02-03 2004-06-09 Atg Test Systems Gmbh & Co.Kg Verfahren zum Prüfen von Leiterplatten
EP0989409A1 (en) * 1998-09-23 2000-03-29 Delaware Capital Formation, Inc. Scan test machine for densely spaced test sites
DE19844428B4 (de) * 1998-09-28 2004-05-13 Atg Test Systems Gmbh & Co.Kg Prüfsonde für einen Fingertester, ein Verfahren zum Ansteuern einer Prüfsonde, Fingertester zum Prüfen von Leiterplatten und ein Verfahren zum Prüfen von Leiterplatten mit einem Fingertester
JP2001056301A (ja) * 1999-08-18 2001-02-27 Ibiden Co Ltd 回路パターン検査方法およびそれに用いる装置
JP2001221824A (ja) * 2000-02-10 2001-08-17 Oht Inc 検査装置及び検査方法、検査ユニット
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
DE10025751A1 (de) * 2000-05-24 2001-12-06 Atg Test Systems Gmbh Verfahren zum Untersuchen einer leiterplatte an einem vorbestimmten Bereich der Leiterplatte und Vorrichtung zum Durchführen des Verfahrens
WO2002050910A1 (fr) * 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
DE10160119A1 (de) * 2001-12-07 2003-10-02 Atg Test Systems Gmbh Prüfsonde für einen Fingertester
DE10220343B4 (de) * 2002-05-07 2007-04-05 Atg Test Systems Gmbh & Co. Kg Reicholzheim Vorrichtung und Verfahren zum Prüfen von Leiterplatten und Prüfsonde
JP4100056B2 (ja) * 2002-06-27 2008-06-11 凸版印刷株式会社 フォトマスク外観検査方法
US6788093B2 (en) * 2002-08-07 2004-09-07 International Business Machines Corporation Methodology and apparatus using real-time optical signal for wafer-level device dielectrical reliability studies
US6943572B2 (en) * 2002-09-03 2005-09-13 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
JP4068541B2 (ja) * 2003-09-25 2008-03-26 株式会社東芝 集積回路パターン検証装置と検証方法
JP4351522B2 (ja) * 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
US7538564B2 (en) * 2005-10-18 2009-05-26 Gsi Group Corporation Methods and apparatus for utilizing an optical reference
WO2007056226A2 (en) * 2005-11-04 2007-05-18 John Huie Method for determining information about the internal workings of a chip based on electro-magnetic emissions therefrom
JP2007183193A (ja) * 2006-01-10 2007-07-19 Micronics Japan Co Ltd プロービング装置

Also Published As

Publication number Publication date
US20080272792A1 (en) 2008-11-06
KR20080093455A (ko) 2008-10-21
CN101361005B (zh) 2012-02-01
JP2009524073A (ja) 2009-06-25
EP1982203A1 (de) 2008-10-22
DE102006005800B4 (de) 2007-12-06
US7821278B2 (en) 2010-10-26
EP1982203B1 (de) 2011-11-30
DE102006005800A1 (de) 2007-08-16
TW200739104A (en) 2007-10-16
WO2007090528A1 (de) 2007-08-16
KR101154819B1 (ko) 2012-06-18
CN101361005A (zh) 2009-02-04
ATE535819T1 (de) 2011-12-15

Similar Documents

Publication Publication Date Title
JP5351521B2 (ja) コンポーネント化されていない回路基板の検査のための方法及び装置
JP2009524073A5 (ja)
JP4245166B2 (ja) 回路基板を試験するための装置と方法およびこの装置と方法のためのテストプローブ
US11176635B2 (en) Automatic programming of solder paste inspection system
JP2009509173A (ja) デバイスハンドラ用の単一カメラ三ポイントビジョンアライメントシステム
US20060016066A1 (en) Pick and place machine with improved inspection
JPH07297242A (ja) プローブ方法及びその装置
US7355422B2 (en) Optically enhanced probe alignment
JP2004063877A (ja) ウェハの位置決め修正方法
KR102670290B1 (ko) 기판 검사 장치, 검사 위치 보정 방법, 위치 보정 정보 생성 방법, 및 위치 보정 정보 생성 시스템
JP3509040B2 (ja) 回路基板検査装置におけるプローブの移動制御方法
JP4867219B2 (ja) 検査装置及び検査装置の位置決め方法
JP2003098216A (ja) 回路基板検査装置
JP2001337050A (ja) プリント基板検査方法および装置
JPH04283672A (ja) 分割試験ヘッドの位置補正方法及び装置
JP2006318965A (ja) 半導体デバイスの検査方法および半導体デバイス検査装置
JP2005030793A (ja) 基板検査装置および検査方法
GB2364119A (en) Circuit board testing
JP5752474B2 (ja) 回路基板検査装置および回路基板検査方法
JPH0455708A (ja) 実装基板外観検査装置の基板高さ測定回路
JPH0282172A (ja) 導体パターンの導通検査機
JP2001201529A (ja) プリント配線板の試験方法及び試験装置
KR20230089430A (ko) 콜리메이션 유니트를 구비한 검사 장치
JP2001291942A (ja) プリント基板検査装置
JPS62254279A (ja) 細線パタ−ン検査機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees