JPS6188525A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPS6188525A JPS6188525A JP59209670A JP20967084A JPS6188525A JP S6188525 A JPS6188525 A JP S6188525A JP 59209670 A JP59209670 A JP 59209670A JP 20967084 A JP20967084 A JP 20967084A JP S6188525 A JPS6188525 A JP S6188525A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- mark
- resist
- alignment
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 27
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体基板上のアライメントマークに位置
合わせを行う場合にアライメントマーク−＼の照射光の
検出猜度を向上させるようにした集積回路の製造方法に
関する。
合わせを行う場合にアライメントマーク−＼の照射光の
検出猜度を向上させるようにした集積回路の製造方法に
関する。
（従来の技術）
従来、半導体県債回路製造におけるホ） ＋）ソ技術に
関し、レジストパターンを形成するときの露光方法は、
いわゆるステッパ縮小投影露光機ｈ；用いられるように
なってきている。
関し、レジストパターンを形成するときの露光方法は、
いわゆるステッパ縮小投影露光機ｈ；用いられるように
なってきている。
このステッパ縮小露光機におけるウェハパターンへの合
わせ方法は、ウェハに設けられた合わせパターンとの４
合をウェハ上に光を投射し、反射光を分析することによ
り、レティクルパターンとウェハパターンとの合わせ精
度を検出するようにしている。
わせ方法は、ウェハに設けられた合わせパターンとの４
合をウェハ上に光を投射し、反射光を分析することによ
り、レティクルパターンとウェハパターンとの合わせ精
度を検出するようにしている。
この方法は、たとえば、Ｋｏｄａｋ Ｍｉｃｒｏｅｌｅ
ｃｔｒｏｎｉｃｓＳｅｍｉｎａｒ Ｎｏｖ １４〜
１５．１９８３． ＣＥＮＳＯＲＳＲ人−１００Ｉｏ
ｌ５ＴＥＰＰＥＲＥＶＡＬＬＩＡＴＩＯＮニ詳細に
開示されテイル。
ｃｔｒｏｎｉｃｓＳｅｍｉｎａｒ Ｎｏｖ １４〜
１５．１９８３． ＣＥＮＳＯＲＳＲ人−１００Ｉｏ
ｌ５ＴＥＰＰＥＲＥＶＡＬＬＩＡＴＩＯＮニ詳細に
開示されテイル。
一方、最近に至り、集積回路の微細化の進展：こっれて
、半導体基板上に多１腎樽造が設けられるようになりつ
つある。たと又は、２層配線などにより、表面上に２〜
３μｍもの段差が生じつつある。
、半導体基板上に多１腎樽造が設けられるようになりつ
つある。たと又は、２層配線などにより、表面上に２〜
３μｍもの段差が生じつつある。
これに対処して、レジストプロセスにより、表面の段差
を平坦化するりソグラフイ法が提案され、検討されてい
る。これら（よ多層レベル・レジスト・パターン法（Ｍ
ＬＲ法）と称されるものである。
を平坦化するりソグラフイ法が提案され、検討されてい
る。これら（よ多層レベル・レジスト・パターン法（Ｍ
ＬＲ法）と称されるものである。
第２図（ａｌ、第２図（ｂｌはその方法の工程説明図で
ある。まず、第２図ｔａ＋に示すように、半導体基板１
上に突起状の合わせマーク２を形成した後、第１のレジ
スト膜３を塗布する。その後、第１のレジスト膜３上に
第２のレジスト膜４を塗布する。
ある。まず、第２図ｔａ＋に示すように、半導体基板１
上に突起状の合わせマーク２を形成した後、第１のレジ
スト膜３を塗布する。その後、第１のレジスト膜３上に
第２のレジスト膜４を塗布する。
このような半導体基板上に次工程のパターンを焼き付け
る場合に、合わせマーク２を用いて、パターンのアライ
メントをする必要がある。
る場合に、合わせマーク２を用いて、パターンのアライ
メントをする必要がある。
このため、第２図（ｂｌに示すように、アライメント用
光線５を用いて、合わせマークｚ上の第１のレジスト膜
３、第２のレジスト膜４に照射し、この第１のレジスト
膜３、第２のレジスト膜４を透過したアライメント用光
線５は合わせマーク２で反射される。この反射したアラ
イメント用光線を検出することにより、アライメントを
行うようにしている。
光線５を用いて、合わせマークｚ上の第１のレジスト膜
３、第２のレジスト膜４に照射し、この第１のレジスト
膜３、第２のレジスト膜４を透過したアライメント用光
線５は合わせマーク２で反射される。この反射したアラ
イメント用光線を検出することにより、アライメントを
行うようにしている。
（発明が解決しようとする問題点）
しかし、この方法では、第２図ｆｂｌで示すように、第
１のレジスト膜３、第２のレジスト膜４により、合わせ
マーク２での反射されたアライメント用光線が吸収され
、反射光が極めて微弱となり、アライメント精度が劣化
する。このため、上記ステッパ縮小露光機に適用すると
、合わせ方法が非常に困難となる。
１のレジスト膜３、第２のレジスト膜４により、合わせ
マーク２での反射されたアライメント用光線が吸収され
、反射光が極めて微弱となり、アライメント精度が劣化
する。このため、上記ステッパ縮小露光機に適用すると
、合わせ方法が非常に困難となる。
この発明は、前記従来技術が持っている問題点のうちの
合わせ精度の劣化Ｉこついて解決した集積回路の製造方
法を提供するものである。
合わせ精度の劣化Ｉこついて解決した集積回路の製造方
法を提供するものである。
（問題点を解決するための手段）
この発明は集積回路の製造方法において、半導体基板上
にアライメントマークを形成した後第１および第２レジ
スト層を順次形成する工程と、上記アライメントマーク
上のみの第１および第２レジスト層にレーザ光を照射し
てこの第１および第２レジスト暦を除去することにより
このアライメントマークを露出させる工程と、この露出
したアライメントマークを用いて次工程パターンの位置
合わせを行って次工程パターンを半導体基板上に焼き付
ける工程とを経るようにしたものである。
にアライメントマークを形成した後第１および第２レジ
スト層を順次形成する工程と、上記アライメントマーク
上のみの第１および第２レジスト層にレーザ光を照射し
てこの第１および第２レジスト暦を除去することにより
このアライメントマークを露出させる工程と、この露出
したアライメントマークを用いて次工程パターンの位置
合わせを行って次工程パターンを半導体基板上に焼き付
ける工程とを経るようにしたものである。
（作 用）
この発明によれば、アライメントマークを露出させたの
で、レーザ光がこの露出したアライメントマークによっ
て効果的に反射する。
で、レーザ光がこの露出したアライメントマークによっ
て効果的に反射する。
（実施例）
以下、この発明の集積回路の製造方法の実施例について
図面に基づき説明する。第１図＋ａ）ないし第１図ｆｄ
ｌはその一実施例の工程説明図である。
図面に基づき説明する。第１図＋ａ）ないし第１図ｆｄ
ｌはその一実施例の工程説明図である。
まず、第１図（ａｌに示すように、半導体基板１１上に
突起状のアライメントマーク１２を形成し、その上に第
１１９１５層１３、第２レジスト層１４を順次塗布して
積層する。
突起状のアライメントマーク１２を形成し、その上に第
１１９１５層１３、第２レジスト層１４を順次塗布して
積層する。
この第１１９１５層１３、第２レジスト層１４は、アラ
イメントマーク１２に位置合わせ用の光を照射すると、
アライメントマーク１２がら反射された位置検出用の反
射光はほとんど吸収してしまう。
イメントマーク１２に位置合わせ用の光を照射すると、
アライメントマーク１２がら反射された位置検出用の反
射光はほとんど吸収してしまう。
そこで、この発明では、乙のアライメントマーク１２上
の第１１９１５層１３および第２レジス１−５１４を除
去するものであり、このため、第１図［ｂｌに示すよう
に、アライメントマーク１２上のみの第１１９１５層１
３および第２レジスト層１４にレーザ光１５を第２レジ
スト層１４から照射する。
の第１１９１５層１３および第２レジス１−５１４を除
去するものであり、このため、第１図［ｂｌに示すよう
に、アライメントマーク１２上のみの第１１９１５層１
３および第２レジスト層１４にレーザ光１５を第２レジ
スト層１４から照射する。
これにより、アライメントマーク１２上のみの第１１９
１５層１３および第２レジスト層１４が第１図ｆｃｌに
示すように、蒸発されて除去され、アライメントマーク
１２が露出される。このようにして、アライメントマー
ク１２が露出されることにより、アライメントマーク１
２からの反射光を良好な検出感度を有する反射強度を得
ることができる。
１５層１３および第２レジスト層１４が第１図ｆｃｌに
示すように、蒸発されて除去され、アライメントマーク
１２が露出される。このようにして、アライメントマー
ク１２が露出されることにより、アライメントマーク１
２からの反射光を良好な検出感度を有する反射強度を得
ることができる。
次に、第１図（ｄｌに示すように、次工程パターンをア
ライメントマーク１２を用いて位置合わせをする。この
とき、露出しなアライメントマーク１２に位置合わせ用
光エネルギ１６を照射し、このアライメントマーク１２
からの反射光１７を効果的に得ることができる。
ライメントマーク１２を用いて位置合わせをする。この
とき、露出しなアライメントマーク１２に位置合わせ用
光エネルギ１６を照射し、このアライメントマーク１２
からの反射光１７を効果的に得ることができる。
この反射光１７を検出することにより、次工程パターン
の位置合わせを行って、次工程パターンを半導体基板に
焼き付ける。
の位置合わせを行って、次工程パターンを半導体基板に
焼き付ける。
このようにして、半導体集積回路は完成までに少なくと
も数回のパターンを重ね合わせる工程を経過するわけで
あるが、この際、第１のパターンとその上に形成する第
２のパターンとが狂いなくアライメントされることが重
要であり、上述のこの発明の製造方法を適用することに
より正確なアライメントができるものである。
も数回のパターンを重ね合わせる工程を経過するわけで
あるが、この際、第１のパターンとその上に形成する第
２のパターンとが狂いなくアライメントされることが重
要であり、上述のこの発明の製造方法を適用することに
より正確なアライメントができるものである。
（発明の効果）
以上詳細に説明したように、この発明によれば、半導体
基板の１ライメントマーク上のみの第１１９１５層およ
び第２レジスト層をレーザ光で照射して除去させ、アラ
イメントマークを露出させて、位置合わせ用光エネルギ
をアライメントマークに照射するようにしたので、アラ
イメントマークからの反射光を光感度で検出でき、高精
度な重ね合わせパターンを得ることができる。
基板の１ライメントマーク上のみの第１１９１５層およ
び第２レジスト層をレーザ光で照射して除去させ、アラ
イメントマークを露出させて、位置合わせ用光エネルギ
をアライメントマークに照射するようにしたので、アラ
イメントマークからの反射光を光感度で検出でき、高精
度な重ね合わせパターンを得ることができる。
第１図［ａｌないし第１図（ｄｌはそれぞれこの発明の
集積回路の製造方法の一実施例の工程説明図、第２図（
ＩＬ）および第２図（ｂｌはそれぞれ従来の合わせマー
ク方法を説明するための工程説明図である。 １１・・・半導体基板、１２ アライメントマーク、１
３・第１１９１５層、１４・第２レンスト府、１５・
レーザ光、１６ 位置合わせ用光エネルギ、１７・反射
光。 １１、＃−耳４本差４反 差４．７ライメントフーク １３．１１１２７１石 １４ 纂２しンヌト、槍 第 一図 １５：吐す”死 ２図
集積回路の製造方法の一実施例の工程説明図、第２図（
ＩＬ）および第２図（ｂｌはそれぞれ従来の合わせマー
ク方法を説明するための工程説明図である。 １１・・・半導体基板、１２ アライメントマーク、１
３・第１１９１５層、１４・第２レンスト府、１５・
レーザ光、１６ 位置合わせ用光エネルギ、１７・反射
光。 １１、＃−耳４本差４反 差４．７ライメントフーク １３．１１１２７１石 １４ 纂２しンヌト、槍 第 一図 １５：吐す”死 ２図
Claims (1)
- 半導体基板にアライメントマークを形成した後第１お
よび第２レジスト層を順次形成する工程と、上記アライ
メントマーク上のみの第１および第２レジスト層にレー
ザ光を照射してこの第１および第２レジスト層を除去す
ることによりこのアライメントマークを露出させる工程
と、この露出したアライメントマークを用いて次工程パ
ターンの位置合わせを行って次工程パターンを半導体基
板に焼き付ける工程とよりなる集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209670A JPS6188525A (ja) | 1984-10-08 | 1984-10-08 | 集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209670A JPS6188525A (ja) | 1984-10-08 | 1984-10-08 | 集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188525A true JPS6188525A (ja) | 1986-05-06 |
Family
ID=16576657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59209670A Pending JPS6188525A (ja) | 1984-10-08 | 1984-10-08 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188525A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003084121A (ja) * | 2001-09-14 | 2003-03-19 | Dainippon Printing Co Ltd | カラーフィルタおよびその製造方法 |
| JP6384647B1 (ja) * | 2017-02-23 | 2018-09-05 | 株式会社村田製作所 | 電子部品、電子機器および電子部品の実装方法 |
-
1984
- 1984-10-08 JP JP59209670A patent/JPS6188525A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003084121A (ja) * | 2001-09-14 | 2003-03-19 | Dainippon Printing Co Ltd | カラーフィルタおよびその製造方法 |
| JP6384647B1 (ja) * | 2017-02-23 | 2018-09-05 | 株式会社村田製作所 | 電子部品、電子機器および電子部品の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7241541B2 (en) | Method of the adjustable matching map system in lithography | |
| JP3229118B2 (ja) | 積層型半導体装置のパターン形成方法 | |
| JPH0450730B2 (ja) | ||
| JPS6188525A (ja) | 集積回路の製造方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP3097308B2 (ja) | 重ね合わせ精度の測定方法 | |
| JPH0777188B2 (ja) | 加工装置 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| US4977048A (en) | Actinic alignment to CEM coated resist films | |
| JPS59141230A (ja) | パタ−ン形成方法 | |
| JP2970043B2 (ja) | レチクルのパターン検査方法 | |
| TW393594B (en) | Testing method of the double-layer mask alignment | |
| JPS6258139B2 (ja) | ||
| JP2004077800A (ja) | 位相シフトレチクルの製造方法 | |
| JPH05134387A (ja) | 位相シフトマスクの構造、露光方式、露光装置及び半導体装置 | |
| JP2004077808A (ja) | 位相シフトレチクルの製造方法 | |
| JPH03106013A (ja) | 位置合わせマーク作成方法 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| KR970009821B1 (ko) | 반도체소자의 제조방법 | |
| JP2979625B2 (ja) | 縮小投影露光装置の露光条件確認方法 | |
| JPS59152443A (ja) | フオトマスクの位置合わせマ−ク形成法 | |
| JPS61256635A (ja) | 半導体装置の製造方法 | |
| JPS58213424A (ja) | パタ−ン検出方法 | |
| JPH02171754A (ja) | レジストパターンの形成方法 | |
| JPS6213027A (ja) | フォトマスクの欠陥検査方法 |