TWI637666B - 電路板及電路板製作方法 - Google Patents

電路板及電路板製作方法 Download PDF

Info

Publication number
TWI637666B
TWI637666B TW105119482A TW105119482A TWI637666B TW I637666 B TWI637666 B TW I637666B TW 105119482 A TW105119482 A TW 105119482A TW 105119482 A TW105119482 A TW 105119482A TW I637666 B TWI637666 B TW I637666B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
circuit pattern
sub
circuit
Prior art date
Application number
TW105119482A
Other languages
English (en)
Other versions
TW201803417A (zh
Inventor
周雷
劉瑞武
何明展
周瓊
Original Assignee
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鵬鼎科技股份有限公司 filed Critical 鵬鼎科技股份有限公司
Publication of TW201803417A publication Critical patent/TW201803417A/zh
Application granted granted Critical
Publication of TWI637666B publication Critical patent/TWI637666B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一種電路板包括第一子電路板及藉由粘膠層與所述第一子電路板粘結的第二子電路板，所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形，所述粘膠層分散有電性獨立的導電粒子，所述導電粒子刺破所述粘膠層並破裂，所述第一線路圖形與所述第二線路圖形藉由所述粘膠層中破裂的導電粒子電導通形成所述電路板的線路圖形，所述電路板的線路圖形的厚度等於所述第一線路圖形、所述粘膠層及所述第二線路圖形的厚度之和。

Description

電路板及電路板製作方法
本發明涉及一種電路板及電路板製作方法。
隨著電子技術的發展，電子產品逐漸小型化，電路板的佈線密度逐漸增大，電路板的導線之間的間距(線距)逐漸減小，同時由於電子產品的功能多樣化，為提升導線的超載電流，電路板的導線的厚度(線厚)逐漸增大。先前技術由於製作精度的限制，電路板的線厚與線距的比值一定。當線距一定的情況下，增大線厚與線距的比值時，易因蝕刻不盡而造成短路。
有鑑於此，有必要提供一種能夠解決上述技術問題的電路板及電路板製作方法。
一種電路板，包括第一子電路板及藉由粘膠層與所述第一子電路板粘結的第二子電路板，所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形，所述粘膠層分散有電性獨立的導電粒子，所述導電粒子刺破所述粘膠層並破裂，所述第一線路圖形與所述第二線路圖形藉由所述粘膠層中破裂的導電粒子電導通形成所述電路板的線路圖形，所述電路板的線路圖形的厚度等於所述第一線路圖形、所述粘膠層及所述第二線路圖形的厚度之和。
一種電路板製作方法，包括步驟：製作第一子電路板及第二子電路板，所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形；提供粘膠層，所述粘膠層內分散有電性獨立的導電粒子； 堆疊所述第一子電路板、所述粘膠層及所述第二子電路板，所述粘膠層設置在所述第一子電路板與所述第二子電路板之間，所述第一線路圖形與所述第二線路圖形對應；及施壓使所述第一子電路板藉由所述粘膠層與所述第二子電路板粘結，所述導電粒子刺破所述粘膠層並破裂，所述第一線路圖形與所述第二線路圖形藉由所述粘膠層中的破裂的導電粒子電性連接形成所述電路板的線路圖形，所述電路板的線路圖形的厚度等於所述第一線路圖形、所述粘膠層及所述第二線路圖形的厚度之和。
相較于先前技術，本發明提供的電路板及電路板製作方法，由於所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形，如此可使得所述電路板的線距一定，且所述第一線路圖形與所述第二線路圖形藉由粘膠層粘結，並藉由粘膠層內的導電粒子電性連接，由於所述第一子電路板及第二子電路板可在先前技術的製作精度的限制下完成，如此，可在避免蝕刻不盡的同時使得所述電路板的線厚增大，從而可以進一步增大所述電路板的線厚與線距的比值。
100‧‧‧電路板
11‧‧‧第一子電路板
14‧‧‧粘膠層
17‧‧‧第二子電路板
111‧‧‧第一介電層
115‧‧‧第一線路圖形
112‧‧‧第一表面
113‧‧‧第二表面
116‧‧‧第一原銅層
117‧‧‧第一鍍銅層
141‧‧‧導電粒子
171‧‧‧第二介電層
175‧‧‧第二線路圖形
172‧‧‧第三表面
173‧‧‧第四表面
176‧‧‧第二原銅層
177‧‧‧第二鍍銅層
18‧‧‧第一防焊層
19‧‧‧第二防焊層
181‧‧‧開口
182‧‧‧電性連接墊
101‧‧‧基板
102‧‧‧絕緣層
103‧‧‧銅箔層
104‧‧‧感光材料層
圖1為本發明具體實施方式提供的電路板的局部立體示意圖。
圖2為本發明製作形成的第一子電路板及第二子電路板的剖面示意圖。
圖3為本發明提供的基板的剖面示意圖。
圖4為將圖3的銅箔層製作形成第一線路圖形的第一原銅層後的剖面示意圖。
圖5為在圖4的第一原銅層上形成感光材料層後的剖面示意圖。
圖6為將圖5的感光材料層製作形成第一介電層，並移除與所述第一原銅層對應的部分所述感光材料層後的剖面示意圖。
圖7為在圖6的第一原銅層上形成第一鍍銅層後的剖面示意圖。
圖8為本發明提供的粘膠層的剖面示意圖。
圖9為將圖2中的第一子電路板及第二子電路板與圖8中的粘膠層堆疊後的剖面示意圖。
圖10為對圖9中堆疊的第一子電路板、粘膠層及第二子電路板施壓後的剖面示意圖。
圖11為分別在圖10的第一子電路板及第二子電路板上形成第一防焊層及第二防焊層的剖面示意圖。
下面結合具體實施方式對本發明提供的電路板及電路板製作方法作進一步說明。
請參閱圖1，本發明具體實施方式提供的電路板100包括第一子電路板11、粘膠層14及第二子電路板17。所述電路板100可用於軟硬結合板。
所述第一子電路板11包括第一介電層111及第一線路圖形115。
所述第一介電層111包括平行且相背的第一表面112及第二表面113。所述第一線路圖形115嵌設在所述第一介電層111內。所述第一線路圖形115的相背兩側均自所述第一介電層111露出。本實施方式中，所述第一線路圖形115包括第一原銅層116及第一鍍銅層117。所述第一原銅層116自所述第一表面112露出。所述第一鍍銅層116自所述第二表面113露出。本實施方式中，所述第一原銅層116遠離所述第一鍍銅層117的表面與所述第一表面112共面。所述第一鍍銅層117遠離所述第一原銅層116的表面與所述第二表面113共面。所述第一線路圖形115的導線之間的間距小於或等於50微米。所述第一線路圖形115的導線的線寬與所述第一線路圖形115導線之間的間距大致相等。本實施方式中，所述第一線路圖形115的導線之間的間距及所述第一線路圖形115的導線的線寬均等於50微米。所述第一線路圖形115的厚度範圍為9-90微米。本實施方式中，所述第一線路圖形115的厚度為35微米。
所述粘膠層14設置在所述第一子電路板11與所述第二子電路板17之間。所述粘膠層14內分散有導電粒子141。所述導電粒子141相互之間電性獨立，以免造成線路之間短路。所述導電粒子141與所述第一線路圖形115 相連的部分刺破所述粘膠層14並破裂。本實施方式中，各個所述導電粒子141的粒徑相等。所述導電粒子141的粒徑範圍為2-20微米。
所述第二子電路板17藉由所述粘膠層14與所述第一子電路板11粘結。所述第二子電路板17包括第二介電層171及第二線路圖形175。所述第二線路圖形175與所述第一線路圖形115對應。本實施方式中，所述第二線路圖形175在所述第一子電路板11的投影與所述第一線路圖形115重疊。本實施方式中，所述第二線路圖形175在所述第一子電路板11的投影與所述第一線路圖形115完全重合。所述第二線路圖形175藉由所述粘膠層14內破裂的導電粒子141與所述第一線路圖形115電性連接，形成所述電路板100的線路圖形。
可以理解，其他實施方式中，由於存在對位偏差，所述第二線路圖形175在所述第一子電路板11的投影與所述第一線路圖形115可存在0-20微米的偏位。
所述第二介電層171包括平行且相背的第三表面172及第四表面173。所述第二線路圖形175嵌設在所述第二介電層171內。所述第二線路圖形175的相背兩側均自所述第二介電層171露出。本實施方式中，所述第二線路圖形175包括第二原銅層176及第二鍍銅層177。所述第二原銅層176自所述第三表面171露出。所述第二鍍銅層176自所述第四表面173露出。本實施方式中，所述第二原銅層176遠離所述第二鍍銅層177的表面與所述第三表面172共面。所述第二鍍銅層177遠離所述第二原銅層176的表面與所述第四表面173共面。本實施方式中，所述第一介電層111的第一表面112與所述第二介電層171的第三表面172相向設置，所述第二原銅層176與所述第一原銅層116相向設置。所述第一表面112藉由所述粘膠層14與所述第三表面172粘結。所述第二原銅層176藉由所述粘膠層14與所述第一原銅層116粘結，並藉由所述粘膠層14內破裂的導電粒子141與所述第一原銅層116電性連接。所述第二線路圖形175的導線之間的間距小於或等於50微米。所述第二線路圖形175的導線的線寬與所述第二線路圖形175的導線之間的間距大致相同。本實施方式中，所述第二線路圖形175的導線之間的間距及所述第二線路圖形175的導線的線寬均等於50微米。所述第二線路圖形175的厚度範圍為9-90微米。本實施方式中，所述第二 線路圖形175的厚度為35微米。所述電路板100的線路圖形的厚度等於壓合後的所述第一線路圖形115、所述粘膠層14及所述第二線路圖形175的厚度之和。本實施方式中，所述電路板100的線路圖形的厚度約為70微米。所述電路板100的線路圖形的導線的線寬與所述第一線路圖形115及所述第二線路圖形175的導線的線寬相同，等於50微米。每一長度為1002960微米的所述電路板100的線路圖形的導線的電阻值範圍為4.18Ω~8.26Ω。本實施方式中，每一長度為1002960微米的所述電路板100的線路圖形的導線的電阻值為5.01Ω。
可以理解，其他實施方式中，所述第一介電層111的第二表面113與所述第二介電層171的第四表面173相向設置，所述第一鍍銅層117與所述第二鍍銅層177相向設置。所述第二表面113藉由所述粘膠層14與所述第四表面173粘結。所述第二鍍銅層177藉由所述粘膠層14與所述第一鍍銅層117粘結，並藉由所述粘膠層14內破裂的導電粒子141與所述第一鍍銅層117電性連接。
本實施方式中，所述電路板100還包括第一防焊層18及第二防焊層19。所述第一防焊層18形成在所述第一子電路板11上。所述第一防焊層18覆蓋所述第一介電層111及部分所述第一線路圖形115。所述第一防焊層18開設有開口181。部分所述第一線路圖形115自所述開口181露出形成電性連接墊182。本實施方式中，所述第一防焊層18覆蓋所述第一介電層111的第二表面113及部分所述第一鍍銅層117，且部分所述第一鍍銅層117自所述開口181露出。所述第二防焊層19形成在所述第二子電路板17上。所述第二防焊層19覆蓋所述第二介電層171及所述第二線路圖形175。本實施方式中，所述第二防焊層19覆蓋所述第二介電層171的第四表面173及所述第二鍍銅層177。
可以理解，其他實施方式中，所述電路板100可包括多個子電路板及複數所述粘膠層14。每個所述子電路板的結構均與所述第一子電路板11的結構相同。所述多個子電路板藉由所述粘膠層14相互粘結，並使得所述多個子電路板的線路圖形相互對應。優選地，兩個相鄰的所述子電路板的原銅層或鍍銅層相向設置並藉由所述粘膠層14粘結及電導通。
本發明具體實施方式還提供一種電路板製作方法。所述電路板製作方法包括以下步驟。
第一步，請參閱圖2，製作形成第一子電路板11及第二子電路板17。
所述第一子電路板11包括第一介電層111及第一線路圖形115。
所述第一介電層111包括平行且相背的第一表面112及第二表面113。所述第一線路圖形115嵌設在所述第一介電層111內。所述第一線路圖形115的相背兩側均自所述第一介電層111露出。本實施方式中，所述第一線路圖形115包括第一原銅層116及第一鍍銅層117。所述第一原銅層116自所述第一表面112露出。所述第一鍍銅層116自所述第二表面113露出。本實施方式中，所述第一原銅層116遠離所述第一鍍銅層117的表面與所述第一表面112共面。所述第一鍍銅層117遠離所述第一原銅層116的表面與所述第二表面113共面。
所述第二子電路板17的結構與所述第一子電路板11的結構大致相同。本實施方式中，所述第二子電路板17包括第二介電層171及第二線路圖形175。所述第二線路圖形175與所述第一線路圖形115對應。
所述第二介電層171包括平行且相背的第三表面172及第四表面173。所述第二線路圖形175嵌設在所述第二介電層171內。所述第二線路圖形175的相背兩側均自所述第二介電層171露出。本實施方式中，所述第二線路圖形175包括第二原銅層176及第二鍍銅層177。所述第二原銅層176自所述第三表面171露出。所述第二鍍銅層176自所述第四表面173露出。本實施方式中，所述第二原銅層176遠離所述第二鍍銅層177的表面與所述第三表面172共面。所述第二鍍銅層177遠離所述第二原銅層176的表面與所述第四表面173共面。
本實施方式中，所述第一子電路板11與所述第二子電路板17藉由相同的方法獲得。下面以製作所述第一子電路板11為例對製作第一子電路板11及第二子電路板17的方法進行說明。
首先，請參閱圖3，提供基板101。
所述基板101包括絕緣層102及銅箔層103。所述絕緣層102可為聚醯亞胺或聚酯材料。本實施方式中，所述銅箔層103的厚度為18微米。
可以理解，其他實施方式中，所述銅箔層103的厚度可依設計需要作相應調整。
接著，請一併參閱圖2、圖3及圖4，將所述銅箔層103製作形成所述第一線路圖形115的第一原銅層116。
本實施方式中，藉由影像轉移及蝕刻方式將所述銅箔層103製作形成所述第一線路圖形115的第一原銅層116。
接著，請參閱圖5，在所述第一原銅層116及所述絕緣層102上形成感光材料層104。
所述感光材料層104覆蓋所述第一原銅層116，並填充所述第一原銅層116之間的間隙覆蓋自所述第一原銅層116的間隙露出所述絕緣層102。
接著，請一併參閱圖5及圖6，將所述感光材料層104製作形成第一介電層111，並移除與所述第一原銅層116對應的部分所述感光材料層104，以露出所述第一原銅層116。
本實施方式中，採用曝光顯影的方式將所述感光材料層104製作形成第一介電層111，並移除與所述第一原銅層116對應的部分所述感光材料層104。
接著，請參閱圖7，在露出的所述第一原銅層116上形成所述第一線路圖形115的第一鍍銅層117。本實施方式中，所述第一鍍銅層117遠離所述第一原銅層116的表面與所述第一介電層111遠離所述絕緣層102的表面共面。由於所述第一介電層111是由感光材料層104藉由曝光顯影的方式形成，而所述感光材料層104在曝光顯影時開口的側壁具有較好的平整性，因此，形成在露出的所述第一原銅層116上的第一鍍銅層117的側壁大致垂直於所述第一原銅層116。
接著，請再次參閱圖2，移除所述絕緣層102，得到所述第一子電路板11。
本實施方式中，藉由化學溶解移除所述絕緣層102。
第二步，請參閱圖8，提供粘膠層14。
所述粘膠層14內分散有導電粒子141。所述導電粒子141相互之間電性獨立。本實施方式中，各個所述導電粒子141的粒徑相等。所述導電粒子141的粒徑範圍為2-20微米。
第三步，請參閱圖9，堆疊所述第一子電路板11、所述粘膠層14及所述第二子電路板17，所述粘膠層14設置在所述第一子電路板11與所述第二子電路板17之間，所述第一線路圖形115與所述第二線路圖形175對應。
本實施方式中，堆疊時，所述第一線路圖形115的第一原銅層116與所述第二線路圖形175的第二原銅層176相向設置。所述粘膠層14夾設在所述第一原銅層116與所述第二原銅層176之間。
可以理解，其他實施方式中，堆疊時，所述第一線路圖形115的第一鍍銅層117與所述第二線路圖形175的第二鍍銅層177相向設置。所述粘膠層14夾設在所述第一鍍銅層117與所述第二鍍銅層177之間。
第四步，請參閱圖10，施壓使所述第一子電路板11藉由所述粘膠層14與所述第二子電路板17粘結，所述導電粒子141刺破所述粘膠層14並受壓破裂，所述第一線路圖形115與所述第二線路圖形175藉由所述粘膠層14中破裂的導電粒子141電性連接形成所述電路板100的線路圖形，所述電路板的線路圖形的厚度等於所述第一線路圖形115、所述粘膠層14及所述第二線路圖形175的厚度之和。
本實施方式中，所述第一線路圖形115的第一原銅層116與所述第二線路圖形175的第二原銅層176藉由所述粘膠層14中的導電粒子141電性連接。由於所述粘膠層14中的導電粒子141相互之間電性獨立，因此，不會造成線路之間短路。
第五步，請參閱圖11，在所述第一子電路板11上形成第一防焊層18及在所述第二子電路板17上形成第二防焊層19。
所述第一防焊層18覆蓋所述第一介電層111及部分所述第一線路圖形115。所述第一防焊層18開設有開口181。部分所述第一線路圖形115自所述開口181露出形成電性連接墊182。本實施方式中，所述第一防焊層18覆蓋所述第一介電層111的第二表面113及部分所述第一鍍銅層117，且部分所述第一鍍銅層117自所述開口181露出。所述第二防焊層19覆蓋所述第二介電層171及所述第二線路圖形175。本實施方式中，所述第二防焊層19覆蓋所述第二介電層171的第四表面173及所述第二鍍銅層177。
可以理解，在施壓使所述第一子電路板11藉由所述粘膠層14與所述第二子電路板17粘結之後，及在所述第一子電路板11上形成第一防焊層18及在所述第二子電路板17上形成第二防焊層19之前，還包括在所述第一子電路板11或所述第二子電路板17上形成交替粘結的多個子電路板及複數粘膠層14。每個所述子電路板的結構與所述第一子電路板11結構相同。相鄰兩個子電路板的原銅層或鍍銅層相向設置藉由所述粘膠層14粘結，並藉由所述粘膠層14內的導電粒子141電性連接。
相較于先前技術，本發明提供的電路板及電路板製作方法，由於所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形，如此可使得所述電路板的線距一定，且所述第一線路圖形與所述第二線路圖形藉由粘膠層粘結，並藉由粘膠層內的導電粒子電性連接，由於所述第一子電路板及第二子電路板可在先前技術的製作精度的限制下完成，如此，可在避免蝕刻不盡的同時使得所述電路板的線厚增大，從而可以進一步增大所述電路板的線厚與線距的比值。
另外，所述第一原銅層藉由所述粘膠層與所述第二原銅層粘結或所述第一鍍銅層藉由所述粘膠層與所述第二鍍銅層粘結，可使得電路板的翹曲方向一致，避免因翹曲方向不一致而造成電路板產品穩定性降低的問題。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式及所列之數據為作試驗及參考之所用，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

Claims (9)

  1. 一種電路板，包括第一子電路板及藉由粘膠層與所述第一子電路板粘結的第二子電路板，所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形，所述粘膠層分散有電性獨立的導電粒子，所述導電粒子刺破所述粘膠層並破裂，所述第一線路圖形與所述第二線路圖形藉由所述粘膠層中破裂的導電粒子電導通形成所述電路板的線路圖形，所述電路板的線路圖形的厚度等於所述第一線路圖形、所述粘膠層及所述第二線路圖形的厚度之和，其中，所述第一子電路板還包括第一介電層，所述第一線路圖形嵌設在所述第一介電層內，所述第一線路圖形的相背兩側均自所述第一介電層露出，所述第二子電路板還包括第二介電層，所述第二線路圖形嵌設在所述第二介電層內，所述第二線路圖形的相背兩側均自所述第二介電層露出。
  2. 如請求項1所述的電路板，其中，所述第一線路圖形包括第一原銅層，所述第二線路圖形包括第二原銅層，所述第二原銅層藉由所述粘膠層內刺破所述粘膠層的導電粒子與所述第一原銅層電性連接。
  3. 如請求項1所述的電路板，其中，所述第一線路圖形包括第一鍍銅層，所述第二線路圖形包括第二鍍銅層，所述第二鍍銅層藉由所述粘膠層內刺破所述粘膠層的導電粒子與所述第一鍍銅層電性連接。
  4. 如請求項1所述的電路板，其中，所述電路板還包括第一防焊層及第二防焊層，所述第一防焊層形成在所述第一線路圖形上，所述第二防焊層形成在所述第二線路圖形上。
  5. 一種電路板製作方法，包括步驟：製作第一子電路板及第二子電路板，所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形；提供粘膠層，所述粘膠層內分散有電性獨立的導電粒子；堆疊所述第一子電路板、所述粘膠層及所述第二子電路板，所述粘膠層設置在所述第一子電路板與所述第二子電路板之間，所述第一線路圖形與所述第二線路圖形對應；及施壓使所述第一子電路板藉由所述粘膠層與所述第二子電路板粘結，所述導電粒子刺破所述粘膠層並受壓破裂，所述第一線路圖形與所述第二線路圖形藉由所述粘膠層中的破裂的導電粒子電性連接形成所述電路板的線路圖形，所述電路板的線路圖形的厚度等於所述第一線路圖形、所述粘膠層及所述第二線路圖形的厚度之和。
  6. 如請求項5所述的電路板製作方法，其中，所述第一子電路板還包括第一介電層，所述第一線路圖形嵌設在所述第一介電層中，所述第一線路圖形的相背兩側均自所述第一介電層露出，所所述第一線路圖形包括第一原銅層及第一鍍銅層，所述第二子電路板還包括第二介電層，所述第二線路圖形嵌設在所述第二介電層中，所述第二線路圖形的相背兩側均自所述第二介電層露出，所述第二線路圖形包括第二原銅層及第二鍍銅層。
  7. 如請求項6所述的電路板製作方法，其中，製作所述第一子電路板及第二子電路板均包括步驟：提供基板，包括銅箔層；將所述銅箔層經影像轉移及蝕刻處理形成線路圖形的原銅層；在所述線路圖形的原銅層形成感光材料層，所述感光材料層覆蓋所述線路圖形的原銅層並填充所述線路圖形原銅層之間的空隙；將所述感光材料層製作形成介電層，並移除與所述線路圖形的原銅層對應的部分所述感光材料層，以露出所述線路圖形的原銅層；及在露出的所述線路圖形的原銅層上形成電鍍層，得到所述線路圖形。
  8. 如請求項6所述的電路板製作方法，其中，堆疊所述第一子電路板、所述粘膠層及所述第二子電路板時，將所述第一原銅層與所述第二原銅層相向設置，所述粘膠層夾設在所述第一原銅層與所述第二原銅層之間。
  9. 如請求項6所述的電路板製作方法，其中，堆疊所述第一子電路板、所述粘膠層及所述第二子電路板時，將所述第一原銅層與所述第二原銅層相向設置，所述粘膠層夾設在所述第一原銅層與所述第二原銅層之間。
TW105119482A 2016-06-07 2016-06-21 電路板及電路板製作方法 TWI637666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201610398874.6 2016-06-07
CN201610398874.6A CN107484334A (zh) 2016-06-07 2016-06-07 电路板及电路板制作方法

Publications (2)

Publication Number Publication Date
TW201803417A TW201803417A (zh) 2018-01-16
TWI637666B true TWI637666B (zh) 2018-10-01

Family

ID=60593299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119482A TWI637666B (zh) 2016-06-07 2016-06-21 電路板及電路板製作方法

Country Status (2)

Country Link
CN (1) CN107484334A (zh)
TW (1) TWI637666B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109257867A (zh) * 2018-09-11 2019-01-22 番禺得意精密电子工业有限公司 电路板
CN110776899B (zh) * 2019-11-26 2022-09-13 西南石油大学 一种高温高盐油藏原位乳化增黏体系及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445801B (zh) * 2006-08-22 2014-07-21 Hitachi Chemical Co Ltd Circuit connection material, connection structure of circuit member, and connection structure of circuit member

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20045501A (fi) * 2004-12-23 2006-06-24 Aspocomp Technology Oy Johdinkuvio, kytkentäalusta ja johdinkuvion ja kytkentäalustan valmistusmenetelmä
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
JP4934166B2 (ja) * 2009-05-25 2012-05-16 住友電気工業株式会社 電極の接着剤接続構造、電子機器およびその組立方法
CN102196668B (zh) * 2010-03-08 2013-06-19 宏恒胜电子科技（淮安）有限公司 电路板制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445801B (zh) * 2006-08-22 2014-07-21 Hitachi Chemical Co Ltd Circuit connection material, connection structure of circuit member, and connection structure of circuit member

Also Published As

Publication number Publication date
CN107484334A (zh) 2017-12-15
TW201803417A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
US7569773B2 (en) Wired circuit board
TW201427510A (zh) 具有內埋元件的電路板及其製作方法
JP2009094361A (ja) Ｃｏｆ基板
TW201422087A (zh) 多層電路板及其製作方法
TW201511626A (zh) 晶片封裝基板及其製作方法
KR101333412B1 (ko) 배선 회로 기판 및 그 제조 방법
TWI637666B (zh) 電路板及電路板製作方法
TW201406244A (zh) 電路板及其製作方法
JP6384647B1 (ja) 電子部品、電子機器および電子部品の実装方法
TWI661751B (zh) 電路板及其製作方法
JP2004266144A (ja) フレキシブル配線回路基板
TWI676404B (zh) 鏤空柔性電路板及製作方法
TW201703604A (zh) 剛撓結合板及其製作方法
KR20170041530A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2002190674A (ja) 多層フレキシブル配線板の製造方法
TWI730395B (zh) 電磁干擾屏蔽結構、具有電磁干擾屏蔽結構的軟性電路板及其製造方法
JP2005175185A (ja) フレキシブル配線基板
TWI420990B (zh) 電路板製作方法
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
US10477678B1 (en) Substrate structure and manufacturing method thereof
TWI386132B (zh) 電路板製作方法
KR101969643B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP2023128871A (ja) 配線回路基板の製造方法
JP5413748B2 (ja) プリント配線基板及びその製造方法