JP2019101357A - 半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2019101357A
JP2019101357A JP2017235305A JP2017235305A JP2019101357A JP 2019101357 A JP2019101357 A JP 2019101357A JP 2017235305 A JP2017235305 A JP 2017235305A JP 2017235305 A JP2017235305 A JP 2017235305A JP 2019101357 A JP2019101357 A JP 2019101357A
Authority
JP
Japan
Prior art keywords
recognition mark
semiconductor device
position detection
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017235305A
Other languages
English (en)
Other versions
JP7016684B2 (ja
Inventor
淳 岩崎
Atsushi Iwasaki
淳 岩崎
伸二郎 加藤
Shinjiro Kato
伸二郎 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017235305A priority Critical patent/JP7016684B2/ja
Publication of JP2019101357A publication Critical patent/JP2019101357A/ja
Application granted granted Critical
Publication of JP7016684B2 publication Critical patent/JP7016684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】認識精度を損なわずに位置精度の向上が可能な半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法を提供する。【解決手段】半導体装置は、半導体基板101上に形成された絶縁膜102と、絶縁膜102上に形成された認識マーク103と、平面視において認識マーク103を含み認識マーク103より広い領域に形成され、認識マーク103の外周部分において認識マーク103との重なり部分108を有し、その内側の領域に剥離抑制膜開口部分107を有する剥離抑制膜104とを有する半導体位置検出装置100を備える。【選択図】図1

Description

本発明は、半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法に関し、特に半導体基板表面上の位置座標を特定するために使用される認識マークを有する半導体位置検出装置を備える半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法に関する。
半導体基板上に形成される半導体装置の個々の平面的な位置座標を特定するために、その位置の基準点となる半導体位置検出装置がスクライブライン上などに同時に形成される。基準点の検出は、その半導体位置検出装置を含む領域に照射レーザーを走査して得られる照射レーザーの反射光の強度コントラスト波形を基に行われる。そして、その基準点の位置座標を基に、基準点からあらかじめ定められた距離に形成されている半導体装置の位置座標を特定する。
半導体位置検出装置は、高い位置検出精度を得るために、高い認識精度と位置精度が求められる。例えば、認識精度の向上のためには、照射されたレーザーを反射させる認識マークに、高い反射率を有する材料が用いられる。また、位置精度の向上のためには、認識マーク形成時の位置ずれや変形、剥れの低減などが行われる。
一般に、物理的な強度の高いパッシベーション膜がスクライブライン上を横断するように形成されていると、半導体基板の切断工程において、切断ずれやチッピングの発生が増加する。そのため、スクライブライン上に被膜されるパッシベーション膜は、後の工程で除去される。その場合、パッシベーション膜が除去され、露出した半導体位置検出装置を構成する膜やパターンが剥れ、位置精度が損なわれる可能性がある。
特許文献1(特に図1(c))には、スクライブライン上の半導体位置検出装置を、スクライブラインの延在方向に長辺を持ちその左右の両端部に抑えパターンを設ける構成とすることで、剥れを抑制する技術が開示されている。
特開2002−313692号公報
しかしながら、認識マークの両端部に形成される抑えパターンの面積が小さいと、抑えパターンの密着性が低下し、認識マークとともに剥れてしまい位置精度が低下する恐れがある。さらに、剥れた抑えパターンや認識マークが半導装置に再付着することで、外観不良や実装不良のような品質不良が発生する可能性がある。一方、抑えパターンの密着性を高めるために抑えパターンを認識マーク上の全面を覆うように形成すると、位置検出のための照射レーザーの反射光強度が抑えパターンにより低減してしまい、認識マークの認識精度が損なわれる。
本発明は、上記の点に鑑み、認識マークの認識精度を損なわずに位置精度の向上が可能な半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法を提供することを目的とする。
上記の課題を解決するために、本発明では以下の半導体装置とする。
すなわち、半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された認識マークと、前記認識マーク上に形成された剥離抑制膜とを有し、前記剥離抑制膜は、前記認識マーク上であって、平面視において前記認識マークを含み前記認識マークより広い領域に形成され、前記認識マークの外周部分において前記認識マークとの重なり部分を有し、前記重なり部分の内側の領域に開口部分を有する半導体位置検出装置を備えることを特徴とする半導体装置とする。
また、本発明は以下のような半導体装置の位置検出方法とする。
すなわち、前記半導体位置検出装置に位置検出のための照射レーザーを、前記重なり部分と前記開口部分とに渡って走査し、前記照射レーザーの反射光のコントラスト波形に基づいて位置検出を行うことを特徴とする、半導体装置の位置検出方法とする。
また、本発明は以下のような半導体装置の製造方法とする。
すなわち、前記半導体位置検出装置を備え、位置検出のための照射レーザーを、前記重なり部分と前記開口部分とに渡って走査し、前記照射レーザーの反射光のコントラスト波形に基づいて位置検出を行う工程を含むことを特徴とする半導体装置の製造方法とする。
本発明によれば、認識精度を損なわずに認識マークの剥れを抑制し、半導体装置の位置精度の向上を実現することができる。
(a)は本発明の第1の実施形態に係る半導体装置の平面図であり、(b)は図1(a)の半導体装置の断面図である。 (a)は図1(a)のA−A’線に沿ったレーザーの照射による反射光強度の波形であり、(b)は図1(b)のa−a’線に沿ったレーザーの照射による反射光強度の波形である。 (a)は本発明の第2の実施形態に係る半導体装置の平面図であり、(b)は図3(a)の半導体装置の断面図である。 (a)は本発明の第3の実施形態に係る半導体装置の平面図であり、(b)は図4(a)の半導体装置の断面図である。
以下、本発明の半導体装置の実施形態について、図面を参照しながら説明する。以下の説明で用いる図面は、本発明の特徴を分りやすくするために、一部の構造を透視して示している。
<第1の実施形態>
図1(a)は、本発明の第1の実施形態に係る半導体位置検出装置100の平面図である。図1(b)は、図1(a)において半導体位置検出装置100をA−A’線に沿って切断した場合の要部を拡大した断面図である。
半導体位置検出装置100は、認識マーク103と剥離抑制膜104とからなり、半導体基板101上の半導体装置(不図示)を個片化するための切断領域であるスクライブライン105上に、絶縁膜102を介して形成される。
絶縁膜102は、レーザーに対して反射率の低い膜が用いられ、LOCOS(Local Oxidation of Silicon)絶縁膜などの素子分離膜や、素子分離膜上に形成されるBPSG(Boron Phosphor Silicate Glass)膜、複数の金属層の間の層間絶縁膜などの、主にシリコン酸化膜で構成される。
認識マーク103は、平面視において上下左右方向に伸びる4つの長方形を組み合わせた十字形状とし、スクライブライン105上の内側の領域に設けられる。また認識マーク103は、照射されるレーザーに対して反射率の高い層で構成される。ここでは半導体装置において配線に用いられる金属層を採用している。
剥離抑制膜104は、認識マーク103上であって、平面視において認識マーク103を含み認識マーク103より広い領域に形成される。その剥離抑制膜104は、認識マーク103の外周部分において認識マーク103との重なり部分108を有し、その重なり部分108の内側の領域に十字形状の剥離抑制膜開口部分107を備える。さらに、剥離抑制膜104は、認識マーク103の外周の領域から、認識マーク103の外側の絶縁膜102の上の領域に向かって延在し、絶縁膜102と接している。なお、ここでは認識マーク103と剥離抑制膜104との位置関係が理解しやすいよう、図1(a)において、剥離抑制膜104の下の認識マーク103を透視させて示している。
剥離抑制膜104は、レーザーに対して反射率の低い膜が用いられ、認識マーク103上に認識マーク103の形成工程よりも後の工程で形成される絶縁膜で構成される。第1の実施形態においては、ボンディングパッドなどの一部の領域を除き半導体装置上の全体を覆う最上層のパッシベーション膜を採用している。このパッシベーション膜は、シリコン窒化膜やPSG(Phosphor Silicate Glass)膜などのシリコン酸化膜、ポリイミド膜など、保護層として用いる何れの膜でもよく、またそれらを組み合わせた積層膜であっても構わない。また、剥離抑制膜104はパッシベーション膜以外の膜で構成してもよい。例えば、3層金属プロセスを採用し、下から2層目の金属層で認識マーク103を構成した場合、その認識マーク103上に形成する剥離抑制膜104を、2層目の金属層と3層目の金属層の間に形成される層間絶縁膜で構成することも可能である。
半導体装置は、半導体基板上に様々な堆積膜を加工して形成される。そのため、それぞれの膜においてはそれらの膜が有する線膨張係数に基づく引っ張り応力や圧縮応力が内在する。そして、それらの膜が積層する界面には、それぞれの膜がもつ引っ張り応力や圧縮応力が作用して発生するせん断応力(膜応力と称する)が存在する。その膜応力は、膜の剥れを発生する原因となるが、通常は膜同士の密着力もしくはさらにそれらの膜の上層に積層する膜の密着力で抑え込まれている。線膨張係数の差が大きい金属層と絶縁膜との膜の間においても、半導体装置内では必ず上層のパッシベーション膜もしくは層間絶縁膜で覆われているので剥離を免れている。ところが、スクライブライン上においては切断性を重視し、パッシベーション膜を除去することが多いので、パッシベーション膜の除去によって露出した金属層のパターンが下地の絶縁膜との界面から剥離する場合がある。
第1の実施形態において、半導体位置検出装置100の剥離抑制膜104は、認識マーク103の外周部分で認識マークとの間に重なり部分108を有し、認識マーク103と下地の絶縁膜102の界面を覆っているので、認識マーク103の剥離を防ぎ、剥離による位置精度の低下を抑制している。また剥離抑制膜104は、認識マーク103の外周部分全てを覆う平面形状としているため広い面積を有している。そのため、高い密着性を有し、剥離抑制膜104自体が認識マーク103とともに剥れて、位置精度が低下することを防いでいる。またこの剥離膜104は、半導体基板の切断工程において切断を遮るようにスクライブライン105上を横断せず、孤立形状としているので、半導体基板の切断時に切断ずれやチッピングの発生が増加することはない。
さらに、剥離抑制膜104は、重なり部分108の内側の領域に剥離抑制膜開口部分107を備え、認識マーク103を露出させているので、位置検出のためのレーザーの照射に対し、反射光強度が低減し認識マーク103の認識精度が損なわれることはない。
次に、第1の実施形態の半導体装置の位置検出方法について図1(a)、(b)、図2(a)、(b)を参照しながら説明する。
半導体基板101の表面に形成される半導体装置は、用途によって様々なサイズをもち、内部に配線を始めとした複雑なパターンを備えている。そのため、半導体基板101の表面における半導体装置の平面的な位置を検出するために、同一半導体基板101上に常に同一サイズ・同一形状を備える半導体位置検出装置100を設ける。そして、半導体位置検出装置100の位置を検出することで、その半導体位置検出装置100からあらかじめ定められた距離に形成されている半導体装置の位置座標を特定する。
図1(a)に示すように、上下左右方向に伸びる4つの長方形を組み合わせた十字形状の半導体位置検出装置100は、例えば、紙面左側の長方形におけるA−A’線上において位置検出のための照射レーザーが走査される。そして、その反射光のコントラスト(反射光の強度の差)波形から、正確な紙面縦方向(y方向)の座標が検出される。一方、紙面横方向(x方向)の座標の検出は、半導体位置検出装置100の紙面上側の長方形を、照射レーザーが横方向に走査することによって行われる。
図2(a)は、図1(a)のA−A’線に沿って照射レーザーを走査した場合のA−A’線上の位置における、照射レーザーの反射強度を相対的に示したものである。位置検出のための照射レーザーをAからA’へ走査した場合、図1(a)のスクライブライン105内における上下の反射率が低い絶縁膜102の領域では、図2(a)の範囲Xに示されるような低い反射光強度が得られる。また、図1(a)の認識マーク103が露出する剥離抑制膜開口部分107の領域では、図2(a)の範囲Zに示されるような高い反射光強度が得られる。一方、図1(a)の重なり部分108の領域においては、剥離抑制膜104の下の認識マーク103の反射光により、図2(a)の範囲Yに示すように認識マーク103が無い範囲Xよりも反射光強度がわずかに上昇する。そのため、図2(a)のように、反射光強度が3段階存在し、認識マーク103の検出位置が、範囲Xと範囲Yの境界の位置もしくは範囲Yと範囲Zの境界の位置のどちらかにばらつき、位置精度が低下する恐れがある。
図2(b)は、図1(b)のa−a’線に沿って照射レーザーを走査したときのレーザーの反射強度を相対的に示したものである。図2(b)は第1の実施形態の半導体装置の位置検出方法において得られる反射光のコントラスト波形であり、分りやすくするために横軸の位置の縮尺を図2(a)よりも拡大している。第1の実施形態の半導体装置の位置検出方法においては、反射光のコントラストを明確にするために、図1(a)のA−A’線上のさらに内側の、図1(b)に示すa−a’の位置において照射レーザーを走査し、その照射レーザーの反射光のコントラスト波形に基づいて位置検出を行う。そのため、図2(b)に示すように、反射光の強度が低い場合と高い場合の2段階の反射光強度波形が得られ、認識マーク103の検出位置が範囲Yと範囲Zの境界の位置に定まる。それによって、半導体位置検出装置の位置検出ばらつきを抑制し、位置精度を向上させることが出来る。
第1の実施形態の半導体装置の位置検出方法においては、認識マーク103上の重なり部分108において照射レーザーの走査を確実に開始するため、この重なり部分108の領域を充分に広く取る必要がある。この重なり部分108の幅は、照射レーザーのスポット径や走査分解能などにも依るが、10μm以上であることが望ましい。ただ剥離抑制膜104は採用する膜の強度が高い場合が多いので、個片化時の切断性を損なわないために、重なり部分108の幅が50μm以下である必要がある。
次に、第1の実施形態を用いた半導体装置の製造方法について説明する。第1の実施形態の半導体位置検出装置を用い、図1(a)のA−A’線上の内側の、図1(b)に示すa−a’の位置において照射レーザーを走査し、その照射レーザーの反射光のコントラスト波形に基づいて位置検出を行う。そのような位置検出方法を含めた製造方法を採用することにより、半導体装置の位置認識精度が向上する。
そのため、例えば、半導体製造工程の後に抵抗値などの調整を行うトリミング工程におけるトリミング素子の形成間隔などの位置ずれ余裕を削減することができ、半導体素子のサイズを縮小しコストを抑制することが出来る。また、認識マークの剥離とその再付着を抑制することが出来るので、例えば、金属層からなる認識マークを採用した場合の、再付着による配線間の短絡を抑制でき、半導体装置の誤動作を防止できる。また、剥れた認識マークがボンディングパッドに付着することによって生じるボンディング不良を低減できる。あるいは、配線やボンディングパッドなど以外に再付着したとしても、半導体装置の外観を損うことになるので、後の工程における画像認識不良などによる歩留まり低下を抑制できる。
すなわち第1の実施形態を用いた半導体装置の製造方法を採用することにより、半導体装置の歩留まりや信頼性を向上させることが出来る。
<第2の実施形態>
図3(a)は、本発明の第2の実施形態に係る半導体位置検出装置200の平面図である。図3(b)は、図3(a)において半導体位置検出装置200をB−B’線に沿って切断した場合の要部を拡大した断面図である。
半導体位置検出装置200は、絶縁膜202と認識マーク203と剥離抑制膜204とからなり、半導体基板201上の半導体装置(不図示)を個片化するための切断領域であるスクライブライン205上に形成される。
第1の実施形態と異なり、絶縁膜202はスクライブライン205上の全面に形成されておらず、認識マーク203を含む領域の下のみに形成されている。そのため、半導体位置検出装置200以外のスクライブライン205上の領域においては、半導体基板201が露出している。
また、剥離抑制膜204は、認識マーク203上であって、平面視において認識マーク203を含み認識マーク203より広い領域に形成される。その剥離抑制膜204は、認識マーク203の外周部分において認識マーク203との重なり部分208を有し、その重なり部分208の内側の領域に十字形状の剥離抑制膜開口部分207を備えることは第1の実施形態と同様である。さらに、剥離抑制膜204は、認識マーク203の外周の領域から、認識マーク203の外側の絶縁膜202の上の領域に向かって延在している。そして第2の実施形態においてさらに剥離抑制膜204は、絶縁膜202を越え、その一部が半導体基板201の表面に接していることが第1の実施形態と異なる。
第2の実施形態の半導体位置検出装置200は、重なり部分208が認識マーク203の剥離を抑制するとともに、剥離抑制膜204の有する領域が広いので剥離抑制膜204自体の剥れも抑制するので、位置精度が損なわれることはない。さらに、剥離抑制膜開口部分207が反射光強度の低減を抑制し、認識精度が損なわれることもない。さらに、第2の実施形態においては、半導体位置検出装置200以外のスクライブライン205上において強度が高い絶縁膜202を除去され、半導体基板201が露出しているので、個片化時の半導体基板201の切断性が向上し、切断ずれやチッピングの発生を低減している。そのため、半導体装置の歩留まりと信頼性の向上を実現するとともに、スクライブライン205の幅の低減による半導体装置の取れ個数の増加とそれによる半導体装置のコスト低減を可能にする。
また、第2の実施形態においては、剥離抑制膜204の外側の領域が絶縁膜202を越え半導体基板201と接している。そのため、絶縁膜202と半導体基板201との間の界面及び認識マーク203と絶縁膜202との間の界面の露出とそこを起点とした剥離を同時に防いでいる。それによって、半導体位置検出装置200の位置精度低下の抑制に貢献している。
第2の実施形態の半導体装置の位置検出方法は、第1の実施形態と同様であり、第1の実施形態と同様の効果を得ることができる。
また、第2の実施形態を用いた半導体装置の製造方法についても、第1の実施形態と同様であり、第1の実施形態と同様の効果を得ることができる。
<第3の実施形態>
図4(a)は、本発明の第3の実施形態に係る半導体位置検出装置300の平面図である。図4(b)は、図4(a)において半導体位置検出装置300をC−C’線に沿って切断した場合の要部を拡大した断面図である。
半導体位置検出装置300は、絶縁膜302と認識マーク303と剥離抑制膜304とからなり、半導体基板301上の半導体装置(不図示)を個片化するための切断領域であるスクライブライン305上に形成される。
絶縁膜302はスクライブライン305上の全面に形成されておらず、認識マーク303を含む領域の下のみに形成されていることは、第2の実施形態と同様である。
剥離抑制膜304は、第3の実施形態においては、シリコン窒化膜304aとシリコン酸化膜304bからなる2層の膜を積層したパッシベーション膜としている。シリコン窒化膜304a、シリコン酸化膜304bは、認識マーク303上であって、平面視において認識マーク303を含み認識マーク303より広い領域に形成される。そして、認識マーク303の外周部分において認識マーク303との重なり部分308を有し、その重なり部分308の内側の領域に十字形状の剥離抑制膜開口部分307を備える。シリコン酸化膜304bは、認識マーク303の外周の領域から、認識マーク303の外側の絶縁膜302の上の領域に向かって延在し、さらに絶縁膜302を越え、その一部が半導体基板301の表面に接している。シリコン窒化膜304aは、シリコン酸化膜304bを覆い、さらにシリコン酸化膜304bの外周の領域から外側に向かって延在し、シリコン酸化膜304bを越え、その一部が半導体基板301の表面に接している。
第3の実施形態の半導体位置検出装置300は、第1の実施形態や第2の実施形態と同様に、重なり部分308が認識マーク303の剥離を抑制するので、位置精度が損なわれることはない。さらに、2層の膜を積層したパッシベーションからなる剥離抑制膜304において、シリコンに対して密着強度の高いシリコン窒化膜304aを、半導体位置検出装置300の外側の領域で半導体基板301と接触させている。そのため、認識マーク303と絶縁膜302との間の界面と、絶縁膜302と半導体基板301との間の界面及びシリコン酸化膜304bと半導体基板301との間の界面の露出とそこを起点とした剥離を同時に防いでいる。それによって、半導体位置検出装置300の位置精度低下の抑制に貢献している。
また、剥離抑制膜開口部分307が反射光強度の低減を抑制し、認識精度が損なわれることがないことや、スクライブライン305上において半導体基板301が露出しているので、切断ずれやチッピングの発生を低減し、半導体装置の歩留まりと信頼性の向上を実現していることは、第2の実施形態と同様である。
第3の実施形態の半導体装置の位置検出方法は、第1の実施形態と同様であり、第1の実施形態と同様の効果を得ることができる。
また、第3の実施形態を用いた半導体装置の製造方法についても、第1の実施形態と同様であり、第1の実施形態と同様の効果を得ることができる。
本発明については、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、半導体位置検出装置は一方向に延在するスクライブライン上の途中の領域に形成されていたが、縦横のスクライブラインが交差する領域でもよく、また、スクライブライン上でなくてもよい。個々の半導体装置の内部や、半導体装置が形成されない半導体基板の最外周領域など、半導体装置の座標認識の役割が果たせるのであれば、その配置はどこであっても構わない。
また、認識マークは照射レーザーに対し、充分な強度の反射光が得られるのであれば、金属層でなくてもよく、例えば、多結晶シリコン膜などでも構わない。また、認識マークの反射光強度が少ない材質のものであっても、認識マークの外側を覆う剥離抑制膜が認識マークよりもさらに反射光強度が少ない材質・構成のものであれば本発明の実施形態を適用できる。そのために、例えば照射レーザー光を乱反射させるような凹凸などが認識マークの外側を覆う剥離抑制膜に形成されている構成なども有効である。
また、認識マークは、平面視において十字形状としているが、正方形や長方形など、位置認識を行う目的を果たせるのであれば任意の形状として構わない。同様に認識マーク上の剥離抑制膜も、認識マークの剥離に対する保護の目的を果たせるのであれば、任意の形状としてよい。また、上記実施形態で示されているように、剥離抑制膜が認識マークと同様の形状である必要はなく、例えば平面視において、認識マークが十字形状であって、剥離抑制膜が四角形状であっても構わない。
また、剥離抑制膜開口部内において、認識マークの表面が露出している必要は無い。例えば3層金属プロセスを採用し、下から1層目の金属層で認識マークを構成し、パッシベーション膜で剥離抑制膜を構成した場合、剥離抑制膜開口部の認識マーク上に金属層の間の層間絶縁膜が残される場合がある。そのような場合であっても、照射レーザーに対し、充分に高い反射光の強度コントラストが得られるのであれば本実施形態を適用可能である。
101、201、301 半導体基板
102、202、302 絶縁膜
103、203、303 認識マーク
104、204、304 剥離抑制膜
304a シリコン窒化膜
304b シリコン酸化膜
105、205、305 スクライブライン
106、206、306 層間絶縁膜
107、207、307 剥離抑制膜開口部分
108、208、308 重なり部分

Claims (7)

  1. 半導体基板上に形成された絶縁膜と、
    前記絶縁膜上に形成された認識マークと、
    前記認識マーク上に形成された剥離抑制膜とを有し、
    前記剥離抑制膜は、前記認識マーク上であって、平面視において前記認識マークを含み前記認識マークより広い領域に形成され、前記認識マークの外周部分において前記認識マークとの重なり部分を有し、前記重なり部分の内側の領域に開口部分を有する半導体位置検出装置を備えることを特徴とする半導体装置。
  2. 前記認識マークが、金属層からなることを特徴とする請求項1に記載の半導体装置。
  3. 前記金属層が、前記半導体装置において配線に用いられる金属層であることを特徴とする請求項2に記載の半導体装置。
  4. 前記認識マークの外側の領域に前記半導体基板の表面が露出する領域を有し、
    前記剥離抑制膜の一部が前記半導体基板の表面に接していることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
  5. 前記重なり部分の幅が10μm以上、50μm以下であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  6. 半導体基板の表面に形成する半導体装置の位置検出方法であって、
    請求項1乃至5のいずれか一項に記載の前記半導体位置検出装置に、位置検出のための照射レーザーを、前記重なり部分と前記開口部分とに渡って走査し、前記照射レーザーの反射光のコントラスト波形に基づいて位置検出を行うことを特徴とする、半導体装置の位置検出方法。
  7. 半導体基板上に形成された絶縁膜と、
    前記絶縁膜上に形成された認識マークと、
    前記認識マーク上に形成された剥離抑制膜とを有し、
    前記剥離抑制膜は、前記認識マーク上であって、平面視において前記認識マークを含み前記認識マークより広い領域に形成され、前記認識マークの外周部分において前記認識マークとの重なり部分を有し、前記重なり部分の内側の領域に開口部分を有する半導体位置検出装置を備え、
    位置検出のための照射レーザーを、前記重なり部分と前記開口部分とに渡って走査し、
    前記照射レーザーの反射光のコントラスト波形に基づいて位置検出を行う工程を含むことを特徴とする半導体装置の製造方法。
JP2017235305A 2017-12-07 2017-12-07 半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法 Active JP7016684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017235305A JP7016684B2 (ja) 2017-12-07 2017-12-07 半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017235305A JP7016684B2 (ja) 2017-12-07 2017-12-07 半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019101357A true JP2019101357A (ja) 2019-06-24
JP7016684B2 JP7016684B2 (ja) 2022-02-07

Family

ID=66973540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017235305A Active JP7016684B2 (ja) 2017-12-07 2017-12-07 半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7016684B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256635A (ja) * 1985-05-09 1986-11-14 Nec Corp 半導体装置の製造方法
JPH0212807A (ja) * 1988-06-30 1990-01-17 Seiko Epson Corp 半導体装置
JP2001250763A (ja) * 2000-03-06 2001-09-14 Nikon Corp 露光装置及び露光方法
JP2002313692A (ja) * 2001-04-10 2002-10-25 Sharp Corp アライメントマーク
US20030071369A1 (en) * 2001-10-11 2003-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. High contrast alignment marks having flexible placement
JP2006332444A (ja) * 2005-05-27 2006-12-07 Elpida Memory Inc 半導体ウエハ及び半導体装置の製造方法
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2015023109A (ja) * 2013-07-18 2015-02-02 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256635A (ja) * 1985-05-09 1986-11-14 Nec Corp 半導体装置の製造方法
JPH0212807A (ja) * 1988-06-30 1990-01-17 Seiko Epson Corp 半導体装置
JP2001250763A (ja) * 2000-03-06 2001-09-14 Nikon Corp 露光装置及び露光方法
JP2002313692A (ja) * 2001-04-10 2002-10-25 Sharp Corp アライメントマーク
US20030071369A1 (en) * 2001-10-11 2003-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. High contrast alignment marks having flexible placement
JP2006332444A (ja) * 2005-05-27 2006-12-07 Elpida Memory Inc 半導体ウエハ及び半導体装置の製造方法
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2015023109A (ja) * 2013-07-18 2015-02-02 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7016684B2 (ja) 2022-02-07

Similar Documents

Publication Publication Date Title
TWI532139B (zh) 晶片封裝體及其形成方法
JP5175066B2 (ja) 半導体装置
US20150021781A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20100050489A (ko) 반도체 디바이스의 응력 경감
US11956988B2 (en) Display substrate and method for manufacturing same, and display device
US20180012853A1 (en) Chip package and manufacturing method thereof
US8587090B2 (en) Die seal ring structure
JP5446107B2 (ja) 素子ウェハおよび素子ウェハの製造方法
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
JP2019101357A (ja) 半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法
JP2006108489A (ja) 半導体装置の製造方法
JP4675147B2 (ja) 半導体装置
JP2013038311A (ja) 認識マーク及び当該認識マークを用いた半導体装置
TWI549243B (zh) 半導體結構及其製造方法
JP2008218624A (ja) 認識マークおよび半導体装置
JP2010056521A (ja) 半導体装置
US20100270672A1 (en) Semiconductor device
JP3872031B2 (ja) 半導体装置の製造方法
JP2004022631A (ja) 半導体装置およびパターン配置方法
JP2009218503A (ja) 半導体装置及びその製造方法
US11804446B2 (en) Semiconductor device
JP2009111073A (ja) 半導体装置
JP3245894B2 (ja) 半導体ウエハ
JPS62298133A (ja) 半導体基板
JPH0372653A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220126

R150 Certificate of patent or registration of utility model

Ref document number: 7016684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350