JP3146816B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3146816B2 JP3146816B2 JP32464093A JP32464093A JP3146816B2 JP 3146816 B2 JP3146816 B2 JP 3146816B2 JP 32464093 A JP32464093 A JP 32464093A JP 32464093 A JP32464093 A JP 32464093A JP 3146816 B2 JP3146816 B2 JP 3146816B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- photomask
- line width
- pattern
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Projection-Type Copiers In General (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は抵抗器等の電子部品の製
造方法において、フォトリソグラフィ技術で基板上に複
数の微細な抵抗体を形成した場合の各抵抗体間の相対線
幅精度を高めることを目的とするものである。
造方法において、フォトリソグラフィ技術で基板上に複
数の微細な抵抗体を形成した場合の各抵抗体間の相対線
幅精度を高めることを目的とするものである。
【０００２】
【従来の技術】抵抗器等の電子部品においては、線幅、
線間が数μｍの微細な加工を要するものがあり、このた
め、フォトリソグラフィ技術が一般に用いられている。
線間が数μｍの微細な加工を要するものがあり、このた
め、フォトリソグラフィ技術が一般に用いられている。
【０００３】フォトリソグラフィ技術とは、例えばポジ
フォトレジストを用いた場合、加工する材料の表面に感
光性樹脂（フォトレジスト）を薄く塗布し乾燥した後、
ガラス基板の表面に所望の形状を描いたフォトマスクを
フォトレジストの上に重ね、上から紫外線を照射してフ
ォトレジストを露光した後に現像液に浸すという技術で
あり、この場合、光を受けたフォトレジスト部分のみが
現像液に溶解することにより、フォトマスクに画いた形
状をフォトレジストに転写するという方法である。
フォトレジストを用いた場合、加工する材料の表面に感
光性樹脂（フォトレジスト）を薄く塗布し乾燥した後、
ガラス基板の表面に所望の形状を描いたフォトマスクを
フォトレジストの上に重ね、上から紫外線を照射してフ
ォトレジストを露光した後に現像液に浸すという技術で
あり、この場合、光を受けたフォトレジスト部分のみが
現像液に溶解することにより、フォトマスクに画いた形
状をフォトレジストに転写するという方法である。
【０００４】このようなフォトリソグラフィ技術におい
て、フォトレジストで形成する線幅の精度は、露光機の
解像度、フォトレジスト膜厚の均一性、基板の表面性や
現像法等に左右される。
て、フォトレジストで形成する線幅の精度は、露光機の
解像度、フォトレジスト膜厚の均一性、基板の表面性や
現像法等に左右される。
【０００５】例えばフォトレジスト膜厚と最低必要光量
はフォトレジスト材料の感度特性等によって差があり、
フォトレジストメーカーから公表されている。
はフォトレジスト材料の感度特性等によって差があり、
フォトレジストメーカーから公表されている。
【０００６】図４は光の定在波の影響でフォトレジスト
の膜厚が０．５×１０００Å程変化すると、そのフォト
レジストを感光させるのに必要な最低光量は周期的に変
化することを示した実測例で、適正露光時には膜厚が厚
い部分では僅かながら露光不足ぎみになり、微妙な線幅
の差を生じる。特に前記したような表面粗度が大きく、
うねりも大きい基板上にフォトレジストを塗布した場
合、鏡面研磨した場合に比べフォトレジストの膜厚均一
性が低下し易く、現像後のフォトレジストの線幅精度は
低下する。
の膜厚が０．５×１０００Å程変化すると、そのフォト
レジストを感光させるのに必要な最低光量は周期的に変
化することを示した実測例で、適正露光時には膜厚が厚
い部分では僅かながら露光不足ぎみになり、微妙な線幅
の差を生じる。特に前記したような表面粗度が大きく、
うねりも大きい基板上にフォトレジストを塗布した場
合、鏡面研磨した場合に比べフォトレジストの膜厚均一
性が低下し易く、現像後のフォトレジストの線幅精度は
低下する。
【０００７】特に、最たる精度を要求される分野は半導
体であり、絶対線幅で１μｍ以下の精度が要求されてい
る。
体であり、絶対線幅で１μｍ以下の精度が要求されてい
る。
【０００８】これを達成するためには、縮小投影法を用
いた高解像度の露光機や表面を鏡面研磨した円形の基板
を用い、スピンコータでフォトレジストの膜厚精度を
０．１μｍ（１０００Å）以下に塗布する技術を開発し
て対応している。
いた高解像度の露光機や表面を鏡面研磨した円形の基板
を用い、スピンコータでフォトレジストの膜厚精度を
０．１μｍ（１０００Å）以下に塗布する技術を開発し
て対応している。
【０００９】
【発明が解決しようとする課題】しかしながら、抵抗
器、コンデンサ、サーマルヘッド等の電子部品の分野で
は、絶対線幅は１０μｍ以上であるが、相対線幅精度は
０．１μｍ以下を要求される製品が多く、例えばＡ／Ｄ
コンバータに用いられるラダーネットワークは複数の抵
抗体の相対的な精度が要求され、これを達成するために
金属薄膜をフォトリソグラフィ技術で微細加工した抵抗
体を用い、更に抵抗値を実測しながら修正する高価なフ
ァンクショントリミング装置を用いて精度を確保してい
る。
器、コンデンサ、サーマルヘッド等の電子部品の分野で
は、絶対線幅は１０μｍ以上であるが、相対線幅精度は
０．１μｍ以下を要求される製品が多く、例えばＡ／Ｄ
コンバータに用いられるラダーネットワークは複数の抵
抗体の相対的な精度が要求され、これを達成するために
金属薄膜をフォトリソグラフィ技術で微細加工した抵抗
体を用い、更に抵抗値を実測しながら修正する高価なフ
ァンクショントリミング装置を用いて精度を確保してい
る。
【００１０】しかも、これらの電子部品に用いる基板は
角形であったり、表面粗度も半導体とは比べものになら
ないほど大きく、そのバラつきも大きいものが使用され
る。このような条件下で０．１μｍ以下の相対線幅精度
を達成するには、従来の半導体分野で使用されている方
法や、製造条件では不可能であった。
角形であったり、表面粗度も半導体とは比べものになら
ないほど大きく、そのバラつきも大きいものが使用され
る。このような条件下で０．１μｍ以下の相対線幅精度
を達成するには、従来の半導体分野で使用されている方
法や、製造条件では不可能であった。
【００１１】本発明は上記従来の課題を解決するもの
で、基板の表面性や形状の影響を受けず、複数の抵抗体
間の相対線幅精度を高めることができる電子部品の製造
方法を提供することを目的とするものである。
で、基板の表面性や形状の影響を受けず、複数の抵抗体
間の相対線幅精度を高めることができる電子部品の製造
方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明の電子部品の製造方法は、表面粗度が大きく、
うねりも大きい基板上に抵抗体用金属薄膜を形成し、こ
の抵抗体用金属薄膜の上にフォトレジストを塗布して乾
燥させ、その後、フォトレジストの上に、相対 線幅精度
が要求される複数の抵抗体パターン形状を有するフォト
マスクを重ね、この状態で前記フォトレジストを露光、
現像することにより、前記フォトマスクのパターン形状
と同じフォトレジストパターンを形成し、その後、前記
抵抗体用金属薄膜の不要部分をエッチングして除去する
ことにより相対線幅精度が要求される複数の抵抗体パタ
ーンを形成する電子部品の製造方法において、前記フォ
トレジストをポジ型とするとともに、前記フォトマスク
として、フォトマスクのパターンの線幅が現像後に基板
上に形成される所望のフォトレジストパターンの線幅よ
り大きいフォトマスクを用い、かつ露光量を適正量より
過剰気味にしたものである。
に本発明の電子部品の製造方法は、表面粗度が大きく、
うねりも大きい基板上に抵抗体用金属薄膜を形成し、こ
の抵抗体用金属薄膜の上にフォトレジストを塗布して乾
燥させ、その後、フォトレジストの上に、相対 線幅精度
が要求される複数の抵抗体パターン形状を有するフォト
マスクを重ね、この状態で前記フォトレジストを露光、
現像することにより、前記フォトマスクのパターン形状
と同じフォトレジストパターンを形成し、その後、前記
抵抗体用金属薄膜の不要部分をエッチングして除去する
ことにより相対線幅精度が要求される複数の抵抗体パタ
ーンを形成する電子部品の製造方法において、前記フォ
トレジストをポジ型とするとともに、前記フォトマスク
として、フォトマスクのパターンの線幅が現像後に基板
上に形成される所望のフォトレジストパターンの線幅よ
り大きいフォトマスクを用い、かつ露光量を適正量より
過剰気味にしたものである。
【００１３】
【作用】この構成により、基板の表面粗度が大きく、フ
ォトレジスト膜厚の均一性が低い場合でも露光量を適正
量より過剰気味にすることによって絶対線幅は減少する
が線幅の相対精度を向上させることができる。
ォトレジスト膜厚の均一性が低い場合でも露光量を適正
量より過剰気味にすることによって絶対線幅は減少する
が線幅の相対精度を向上させることができる。
【００１４】
【実施例】以下、本発明の一実施例について図面を用い
て説明する。
て説明する。
【００１５】図１は本発明の露光法における線幅の相対
関係を示す図である。図に於て、１はフォトマスク、２
はマスクパターン、３はフォトレジスト、４は抵抗体用
金属薄膜、５は基板である。
関係を示す図である。図に於て、１はフォトマスク、２
はマスクパターン、３はフォトレジスト、４は抵抗体用
金属薄膜、５は基板である。
【００１６】図２は図１のフォトレジストパターン形成
をした後、抵抗体用金属薄膜４をエッチングして除去し
た後の抵抗体６を含むパターン平面図で、６は抵抗体、
７は電極、８は電位計を示している。
をした後、抵抗体用金属薄膜４をエッチングして除去し
た後の抵抗体６を含むパターン平面図で、６は抵抗体、
７は電極、８は電位計を示している。
【００１７】まず、表面にグレーズガラスを焼成した２
吋角のアルミナ基板の表面にＮｉ合金よりなる薄膜を生
成し、フォトリソグラフィ技術により図２に示したよう
な線幅および線間が１０ミクロンのつづら折り形状の抵
抗体６を４素子形成した。
吋角のアルミナ基板の表面にＮｉ合金よりなる薄膜を生
成し、フォトリソグラフィ技術により図２に示したよう
な線幅および線間が１０ミクロンのつづら折り形状の抵
抗体６を４素子形成した。
【００１８】その後、相対線幅精度を評価する為に両端
を互いに接続してブリッジ回路を形成し、その中点電位
差で抵抗の相対精度を評価した。各抵抗体６の間隔は４
００μｍピッチとし、約１．３ｍｍの範囲内に４素子を
配置させ、各素子間の相対精度を評価した。相対精度の
評価の具体方法は後述する。
を互いに接続してブリッジ回路を形成し、その中点電位
差で抵抗の相対精度を評価した。各抵抗体６の間隔は４
００μｍピッチとし、約１．３ｍｍの範囲内に４素子を
配置させ、各素子間の相対精度を評価した。相対精度の
評価の具体方法は後述する。
【００１９】また、フォトマスク１上のマスクパターン
２は、形成する抵抗体６の線幅よりそれぞれ左右に０〜
３．０μｍ迄変化させたものを作製し、解像度７ミクロ
ンのレンズ式投影型露光機を用いて露光量を変化させて
フォトレジスト３の線幅が１０μｍなるように調整し
た。フォトレジスト３はポジ型を使用し、フォトレジス
トの塗布はロールコータを用いて１μｍの膜厚になるよ
うに塗布した。
２は、形成する抵抗体６の線幅よりそれぞれ左右に０〜
３．０μｍ迄変化させたものを作製し、解像度７ミクロ
ンのレンズ式投影型露光機を用いて露光量を変化させて
フォトレジスト３の線幅が１０μｍなるように調整し
た。フォトレジスト３はポジ型を使用し、フォトレジス
トの塗布はロールコータを用いて１μｍの膜厚になるよ
うに塗布した。
【００２０】なお、この際の基板内の膜厚分布は±１５
％であった。
％であった。
【００２１】比較例として、従来のマスクパターンとフ
ォトレジストパターンが同一幅である場合、現像時間を
延長した場合、解像度１．５ミクロンの密着型露光機を
用いた場合についても同時に評価を行った。
ォトレジストパターンが同一幅である場合、現像時間を
延長した場合、解像度１．５ミクロンの密着型露光機を
用いた場合についても同時に評価を行った。
【００２２】相対精度の評価は図２に示したブリッジ回
路のＶCC−ＧND間に５．０Ｖを印加し、各中点（Ｎ１，
Ｎ２）の電位差を測定し、基板上に形成した回路毎の電
位差の分布で評価した。（表１）に本実施例および比較
例の条件と結果を示す。
路のＶCC−ＧND間に５．０Ｖを印加し、各中点（Ｎ１，
Ｎ２）の電位差を測定し、基板上に形成した回路毎の電
位差の分布で評価した。（表１）に本実施例および比較
例の条件と結果を示す。
【００２３】
【表１】
【００２４】例えばＶＣＣ電圧が５Ｖの場合、中点電位
は２．５Ｖであり、電位差が±１０ｍＶでは相対線幅精
度は １０ｍＶ／２５００ｍＶ＝０．４％ となり、相対線幅精度は０．０４μｍとなる。
は２．５Ｖであり、電位差が±１０ｍＶでは相対線幅精
度は １０ｍＶ／２５００ｍＶ＝０．４％ となり、相対線幅精度は０．０４μｍとなる。
【００２５】（表１）に示したように、本発明ではマス
クパターンの線幅と所望のフォトレジストパターンの線
幅との線幅差が０．５μｍ以上であれば従来例である比
較例１に比べ中点電位偏差が小さくなるという効果がみ
られるが、マスクパターンの線幅とフォトレジストパタ
ーンの線幅との線幅差が大きくなると大きな露光量が必
要となり、生産性が低下する。また、長時間露光は別の
面で精度の低下を招くため、１〜２μｍにすることが好
ましい。
クパターンの線幅と所望のフォトレジストパターンの線
幅との線幅差が０．５μｍ以上であれば従来例である比
較例１に比べ中点電位偏差が小さくなるという効果がみ
られるが、マスクパターンの線幅とフォトレジストパタ
ーンの線幅との線幅差が大きくなると大きな露光量が必
要となり、生産性が低下する。また、長時間露光は別の
面で精度の低下を招くため、１〜２μｍにすることが好
ましい。
【００２６】また、本実施例の効果は投影型露光機に於
て顕著であり、密着型露光機では効果が低減する傾向が
見られた。
て顕著であり、密着型露光機では効果が低減する傾向が
見られた。
【００２７】（表１）に示す実施例NO.３と従来の密着
型露光法である比較例NO.１とを比較した場合、図３
（ａ）に示す実施例NO.３による中点電位の度数分布は
０．４％の精度で比較すると図３（ｂ）に示す従来法の
１．２倍、０．２％の精度で比較すると１．６倍の相対
精度の向上が得られた。
型露光法である比較例NO.１とを比較した場合、図３
（ａ）に示す実施例NO.３による中点電位の度数分布は
０．４％の精度で比較すると図３（ｂ）に示す従来法の
１．２倍、０．２％の精度で比較すると１．６倍の相対
精度の向上が得られた。
【００２８】なお、フォトレジスト３としてネガ型のも
のを使用した場合は、ポジ型の場合とは逆に、マスクパ
ターン２の線幅を所望寸法のフォトレジスト３のパター
ンの線幅より小さくして露光することにより同様の効果
を得ることができる。
のを使用した場合は、ポジ型の場合とは逆に、マスクパ
ターン２の線幅を所望寸法のフォトレジスト３のパター
ンの線幅より小さくして露光することにより同様の効果
を得ることができる。
【００２９】
【発明の効果】以上のように本発明の電子部品の製造方
法によれば、フォトリソグラフィ技術で形成する所望の
フォトレジストパターンの線幅より大きい線幅のパター
ンを形成したフォトマスクを作製し、適正値以上の光量
を露光することにより所望のフォトレジストパターンの
線幅を得ることができるもので、この方法により、基板
の表面粗度が大きく、フォトレジストの膜厚均一性が低
い場合でも、複数の抵抗体間の相対線幅精度を高めるこ
とができるものである。
法によれば、フォトリソグラフィ技術で形成する所望の
フォトレジストパターンの線幅より大きい線幅のパター
ンを形成したフォトマスクを作製し、適正値以上の光量
を露光することにより所望のフォトレジストパターンの
線幅を得ることができるもので、この方法により、基板
の表面粗度が大きく、フォトレジストの膜厚均一性が低
い場合でも、複数の抵抗体間の相対線幅精度を高めるこ
とができるものである。
【００３０】また、特に価格の高い高精度な装置を必要
とせず、工業性の高い露光法を提供できるものである。
とせず、工業性の高い露光法を提供できるものである。
【図１】本発明の一実施例における露光法の構成を示す
断面図
断面図
【図２】同実施例による抵抗体を含む回路図
【図３】（ａ）同回路図の回路の中点電位の度数分布図 （ｂ）従来の露光法による抵抗体を含む回路の中点電位
の度数分布図
の度数分布図
【図４】フォトレジストの光の定在波に対する感度特性
図
図
【符号の説明】 １ フォトマスク ２ マスクパターン ３ フォトレジスト ４ 抵抗体用金属薄膜 ５ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森杉 和司 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 服部 孝道 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平１−278018（ＪＰ，Ａ) 特開 平１−243061（ＪＰ，Ａ) 特開 平３−87014（ＪＰ，Ａ) 特開 昭62−47129（ＪＰ，Ａ) 特開 平３−203390（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 7/20 H01C 17/06 H05K 3/00 H01L 21/027
Claims (2)
- 【請求項１】 表面粗度が大きく、うねりも大きい基板
上に抵抗体用金属薄膜を形成し、この抵抗体用金属薄膜
の上にフォトレジストを塗布して乾燥させ、その後、フ
ォトレジストの上に、相対線幅精度が要求される複数の
抵抗体パターン形状を有するフォトマスクを重ね、この
状態で前記フォトレジストを露光、現像することによ
り、前記フォトマスクのパターン形状と同じフォトレジ
ストパターンを形成し、その後、前記抵抗体用金属薄膜
の不要部分をエッチングして除去することにより相対線
幅精度が要求される複数の抵抗体パターンを形成する電
子部品の製造方法において、前記フォトレジストをポジ
型とするとともに、前記フォトマスクとして、フォトマ
スクのパターンの線幅が現像後に基板上に形成される所
望のフォトレジストパターンの線幅より大きいフォトマ
スクを用い、かつ露光量を適正量より過剰気味にした電
子部品の製造方法。 - 【請求項２】 表面粗度が大きく、うねりも大きい基板
上に抵抗体用金属薄膜を形成し、この抵抗体用金属薄膜
の上にフォトレジストを塗布して乾燥させ、その後、フ
ォトレジストの上に、相対線幅精度が要求される複数の
抵抗体パターン形状を有するフォトマスクを重ね、この
状態で前記フォトレジストを露光、現像することによ
り、前記フォトマスクのパターン形状と同じフォトレジ
ストパターンを形成し、その後、前記抵抗体用金属薄膜
の不要部分をエッチングして除去することにより相対線
幅精度が要求される複数の抵抗体パターンを形成する電
子部品の製造方法において、前記フォトレジストをネガ
型とするとともに、前記フォトマスクとして、フォトマ
スクのパターンの線幅が現像後に基板上に形成される所
望のフォトレジストパターンの線幅より小さいフォトマ
スクを用い、かつ露光量を適正量より過剰気味にした電
子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32464093A JP3146816B2 (ja) | 1993-12-22 | 1993-12-22 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32464093A JP3146816B2 (ja) | 1993-12-22 | 1993-12-22 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07181667A JPH07181667A (ja) | 1995-07-21 |
| JP3146816B2 true JP3146816B2 (ja) | 2001-03-19 |
Family
ID=18168090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32464093A Expired - Fee Related JP3146816B2 (ja) | 1993-12-22 | 1993-12-22 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146816B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4132298B2 (ja) | 1998-10-27 | 2008-08-13 | 株式会社ルネサステクノロジ | 重ね合わせ検査マークを備える半導体装置 |
-
1993
- 1993-12-22 JP JP32464093A patent/JP3146816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07181667A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436097A (en) | Mask for evaluation of aligner and method of evaluating aligner using the same | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| JPS5893326A (ja) | マスク位置合せ測定用マ−ク | |
| KR900002188B1 (ko) | 패턴의 현상방법 및 그 장치 | |
| US6429667B1 (en) | Electrically testable process window monitor for lithographic processing | |
| KR900001665B1 (ko) | 레지스트 도포방법 | |
| JP3146816B2 (ja) | 電子部品の製造方法 | |
| US20030210058A1 (en) | Electrical print resolution test die | |
| JPS5837719B2 (ja) | ハイブリツドマイクロカイロソウチト ソノセイゾウホウホウ | |
| KR100498423B1 (ko) | 전기저항 측정을 이용한 정렬 정도 측정방법 | |
| US7186484B2 (en) | Method for determining the relative positional accuracy of two structure elements on a wafer | |
| RU1353142C (ru) | Способ получени рисунка шаблона | |
| JP2687418B2 (ja) | 半導体装置 | |
| RU2791082C1 (ru) | Способ изготовления тонкопленочных платиновых терморезисторов на диэлектрической подложке и устройство терморезистора (варианты) | |
| JPS621246B2 (ja) | ||
| JPH1180974A (ja) | エッチング速度測定方法 | |
| JPH04121745A (ja) | レティクルの製造方法 | |
| JP2820039B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| KR19990066465A (ko) | 반도체 노광장치의 초점심도 측정 방법 | |
| JPH025404A (ja) | ホトレジスト層パターン測定方法 | |
| JPH025445A (ja) | パータン目合わせずれ測定方法 | |
| KR0144083B1 (ko) | 노광기 해상도 측정용 포토마스크 | |
| JP2538579B2 (ja) | パタ−ン形成方法 | |
| JPH0114683B2 (ja) | ||
| JPH01276139A (ja) | 半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |