JPS621246B2 - - Google Patents

Info

Publication number
JPS621246B2
JPS621246B2 JP53129070A JP12907078A JPS621246B2 JP S621246 B2 JPS621246 B2 JP S621246B2 JP 53129070 A JP53129070 A JP 53129070A JP 12907078 A JP12907078 A JP 12907078A JP S621246 B2 JPS621246 B2 JP S621246B2
Authority
JP
Japan
Prior art keywords
pattern
resist
resist pattern
electron beam
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53129070A
Other languages
English (en)
Other versions
JPS5556629A (en
Inventor
Kunimitsu Fujiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP12907078A priority Critical patent/JPS5556629A/ja
Publication of JPS5556629A publication Critical patent/JPS5556629A/ja
Publication of JPS621246B2 publication Critical patent/JPS621246B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は集積回路装置や半導体装置の製造に用
いられるレジストパターンの形成方法に関し、露
光時間が短く且つパターン精度を充分高くするこ
とができる微細加工に有効なパターン形成方法を
提供するものである。
近年、パターン精度の高い微細加工用の露光方
法として電子ビームを利用した電子ビーム露光法
が注目され、1μm以下のレジストパターンの形
成が可能となつてきた。ところが、このような露
光法は、第1図aに示す形成すべきレジストパタ
ーンにおいて、幅が狭く長さが長いパターン22
や幅および長さが小さなパターン23にとつては
有効であるが、幅または幅および長さが大きなパ
ターン21や24に対してはパターン精度で規定
されるビーム径の電子ビームの掃引をこれらのパ
ターン内のすべてのレジストを露光すべく繰り返
さなければならず掃引時間すなわち露光時間が長
くなるという欠点がある。ところで、今迄の光
(紫外線を含む)やX線等を用いた一活光露光で
は、形成すべきレジストパターンに等しい面積を
一活光露光するため上述の電子ビーム露光よりも
露光時間が短いという長所がある反面、光を用い
た場合は特に光の回析その他により第1図bに示
すように基板10上のエツチングすべき膜11上
の露光および現像後のレジストパターン21,2
3の境界がぼけて高精度のパターンが得られない
という欠点がある。
本発明の目的は短い露光時間で高精度のレジス
トパターンが得られるパターン形成方法を提供す
ることにある。
本発明によれば、レジストパターンを形成すべ
き面上にレジストを塗布する工程と、形成すべき
レジストパターンを構成する各部分パターンの周
辺部分のうち高精度を要する部分を少なくとも除
いた部分を一括光露光しかつ現像することによつ
て第1のレジストパターンを形成する工程と、該
第1のレジストパターンが形成された面上に再び
レジストを塗布する工程と、上記周辺部分あるい
は周辺部分のうち高精度を要する部分を電子ビー
ム露光しかつ現像することによつて第2のレジス
トパターンを形成する工程とを含むパターン形成
方法が得られる。
次に本発明の実施例を図面を参照して詳細に説
明する。
第2図aにおいて、形成すべきレジストパター
ンを構成する21で示した幅aの部分パターン
ABCDに対して、光露光したとき回析現象その他
で精度的に問題のある周辺から幅bの部分41だ
け除いて縮小した、幅cが光露光の最小寸法dに
対して(1)式が満たされているようなA′B′C′D′か
らなる部分31を考える。
ただし(2)式が満たされている部分パターンは除
く。このような部分31の集合からなるパターン
を露光すべきパターンとしたマスクを作る。そし
てレジストパターンを形成すべき面上にネガ型の
光露光用レジスト(例えば、KPR(商品名)
等)を1μm前後の厚みで塗布しプリベークした
後、上記マスクを用いて一括光露光し現像して、
第2図bに示すレジストパターン31′を基板1
0上の膜11上に残す。
次に、第2図cに示すようにネガ型の電子線用
レジスト(例えばP(GMA−CO−EA)(商品
名)等)50を0.3〜1μm程度の厚みで塗布しプ
リベークした後、第2図dに示すように、所望の
精度を要する辺ABCD21とすでに形成されてい
るA′B′C′D′からなるレジストパターン31′の内
側に合せ精度b′の分縮小したA″B″C″D″とで囲ま
れる領域51を10KV〜30KVの電子線で掃引露光
し現像すれば、第2図eに示すように所望の部分
パターンABCDがレジストパターン51′とレジ
ストパターン31′との両レジストパターンによ
り得ることができる。
形成すべきレジストパターンを構成する各部分
パターンの中にはその周辺部分がすべて高パター
ン精度を要するものばかりではなく該周辺部分の
一部が高パターン精度を要するような部分パター
ンもある。このような部分パターンの場合は電子
線で掃引する部分はその周辺部分のうち高パター
ン精度を要する部分だけでよい。すなわち、第3
図aに示すように高パターン精度を要しない辺7
2のみからなる部分パターンは電子線露光を行な
う必要はなく、高パターン精度を要する辺71を
有する部分パターンはそのような辺の数が増加す
るにつれ、第3図b,c,d,そして第2図のよ
うに電子線掃引する部分51が増加する。第3図
eは第1図aの23に相当する幅および長さが小
さい部分パターンを示し、この場合パターン全部
が電子線の掃引部分51となる。
第4図にはポジ型レジストを用いた場合を示
す。第4図aは第2図dの工程に対応し第4図b
は第2図eの工程に対応する。第4図の場合、第
2図の場合の図形の内側と外側とを入替えた形に
なつている。31′は、例えばAZ−1350(商品
名)等を用いて形成し、51′は例えばPMMA
(商品名)等を用いて形成すればよい。
なお、上述した実施例において51′を形成する
ために光露光用レジストを用いてよいことはもち
ろんである。
以上のごとく本発明によれば、短い露光時間で
高精度のレジストパターンが容易に得られ、高パ
ターン精度を要する集積回路装置、半導体装置等
の製造工程の短縮化が可能となる。
【図面の簡単な説明】
第1図a,bは従来のパターン形成方法を説明
するための図で、aは形成すべきレジストパター
ンを示す平面図、bは従来の光露光法を用いてレ
ジストパターンを形成した素子の断面図である。
第2図a〜eはネガ型レジストを用いた場合の本
発明の一実施例による工程順を説明するための図
で、aは光露光すべきパターンを示す平面図、b
は光露光してレジストパターンを形成した素子の
断面図、cはbにおける素子に電子線用レジスト
を塗布した状態を示す断面図、dは電子線を掃引
露光する部分を示すための平面図、eはレジスト
パターンを形成した素子の最終形状を示す断面図
でる。第3図a〜eは電子線を掃引すべき部分を
説明するための図でる。第4図a,bはポジ型レ
ジストを用いた場合の本発明の実施例を説明する
ための図で、aは第2図dの工程に対応する第2
図dと同様な図、bは第2図eの工程に対応する
第2図eと同様な図である。 10……基板、11……レジストパターンを形
成すべき膜、31′……一括光露光して形成した
レジストパターン、51′……電子線露光して形
成したレジストパターン。

Claims (1)

    【特許請求の範囲】
  1. 1 レジストパターンを形成すべき面上にレジス
    トを塗布する工程と、形成すべきレジストパター
    ンを構成する各部分パターンの周辺部分あるいは
    周辺部分のうち高精度を要する部分を少なくとも
    除いた部分を一括光露光しかつ現像することによ
    つて第1のレジストパターンを形成する工程と、
    該第1のレジストパターンが形成された面上に再
    びレジストを塗布する工程と、上記周辺部分ある
    いは周辺部分のうち高精度を要する部分を電子ビ
    ーム露出しかつ現像することによつて第2のレジ
    ストパターンを形成する工程とを含むパターン形
    成方法。
JP12907078A 1978-10-21 1978-10-21 Pattern forming method Granted JPS5556629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12907078A JPS5556629A (en) 1978-10-21 1978-10-21 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12907078A JPS5556629A (en) 1978-10-21 1978-10-21 Pattern forming method

Publications (2)

Publication Number Publication Date
JPS5556629A JPS5556629A (en) 1980-04-25
JPS621246B2 true JPS621246B2 (ja) 1987-01-12

Family

ID=15000328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12907078A Granted JPS5556629A (en) 1978-10-21 1978-10-21 Pattern forming method

Country Status (1)

Country Link
JP (1) JPS5556629A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839015A (ja) * 1981-09-01 1983-03-07 Pioneer Electronic Corp 半導体装置の製造方法
US4520269A (en) * 1982-11-03 1985-05-28 International Business Machines Corporation Electron beam lithography proximity correction method
US4717644A (en) * 1982-12-20 1988-01-05 International Business Machines Corporation Hybrid electron beam and optical lithography method
US4610948A (en) * 1984-01-25 1986-09-09 The United States Of America As Represented By The Secretary Of The Army Electron beam peripheral patterning of integrated circuits
EP1887614B1 (en) * 2005-06-03 2010-08-11 Advantest Corporation Patterning method

Also Published As

Publication number Publication date
JPS5556629A (en) 1980-04-25

Similar Documents

Publication Publication Date Title
JPH04115515A (ja) パターン形成方法
JPS621246B2 (ja)
JPH0219970B2 (ja)
JPH1197328A (ja) レジストパターンの形成方法
JPS599920A (ja) 局所的グレ−テイング作製方法
JPH0555102A (ja) 半導体装置の製造方法
JPH09218500A (ja) レジストパターンの作製方法
JPH0544169B2 (ja)
JPS60229001A (ja) 集積化回折格子の製造方法
JPH06120102A (ja) 露光方法及び露光装置
JPS58219738A (ja) 半導体装置の製造方法
JPS62105423A (ja) ネガ型レジストパタ−ンの形成方法
JPH0236049B2 (ja)
JPS6319860B2 (ja)
JPS6020512A (ja) パタ−ン形成方法
JPH0471331B2 (ja)
JPH04104154A (ja) レチクルの作製方法
JPS6351639A (ja) 微細パタ−ンの形成方法
JPH0653107A (ja) 半導体装置の製造方法
JPS6236823A (ja) レジストパタ−ン形成方法
JPS6229134A (ja) 微細パタ−ンの形成方法
JPS6319861B2 (ja)
JPS6161161A (ja) フオトマスクの製造方法
JPS63316438A (ja) フォトレジストパタ−ンの形成方法
JPH0222537B2 (ja)