JPH01276139A - 半導体製造装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は光転写に用いるフォトマスクの使用時及び保
管時に発生する静電気によるクロムパターンの破壊防止
に関するものである。

〔従来の技術〕

第２図（１！Ｌ）、　（１））は従来の半導体装置を示
す正面図と平面図で、図において、（１）はクロムパタ
ーン、（２）はフォトマスクの基板面（石英）で、それ
ぞれは密着しておシ、これら基板面（２）、クロムパタ
ーン（１）は又、静電気によシチャージされた後の電位
勾配を観測するための場所のモデルポイントでもある。

（３）はクロムパターン（１）を形成するだめのマスク
基板、（４）はクロムパターン（１）を形成しているｔ
、ｔ２４のクロム膜で、このクロム（４）は光転写の際
この部分で完全に光を遮ぎるだけの光学濃度を有したも
のである。

次に作用について説明する。このように溝底されている
フォトマスクは、ウェハー上に塗布されたフォトレジス
トを目的とするパターンに仕上げるだめの道具として使
用するもので、このフォトマスクは光の透過、遮断とい
う部分を作り、ウェハー上のフォトレジストに転写する
。その際しこ遮断部分を形成するものかクロム膜（４）
で、透過部分はマスク基板（３）そのものとなる。この
様に目的とするパターンはマスク基板（３）に蒸層もし
くはスパッターなどで、直接基板につけられたクロム膜
（４）で作られていた。

又、第２図（Ｃ）のグラフはモデルポイントでの電位を
示したものである０ 〔発明が解決しようとする課題〕 従来の半導体製造装置は以上のように構成されていたの
で、使用時及び保管時に静電気による電荷が発生する。

特に使用している基板材料が石英などの誘電体であり、
しかも保管及び使用場所がクリーンルーム内であるため
常に乾燥したクリーンエアーがフォトマスク全体に当た
っている。そのため、電荷蓄積量もかなシのものとなる
。更に、同量のものが静電誘導によりクロム膜にも蓄積
され、基板面とクロムパターンとの電位勾配が上がシ（
測定では１．ＯＫＶ　（らい）、この状態変化を起こす
ようなことがあった場合には放電が起こりクロム欠損と
なるなどの課題があった。

この発明は上記の様な課題を解消するためになされたも
ので、放電によるクロム欠損を無くすることができると
ともに、マスク作成そのものも簡単にできる半導体製造
装置を得ることを目的とする０ 〔課題を解決するだめの手段〕 この発明に係る半導体製ａ装置はチャージされた基板か
らの静電誘導されたクロムの′４荷による基板とクロム
膜の電位勾配を一定にするために、基板面とクロム膜と
の間にバッファー膜として透明な導電性薄膜を形成し、
クロムパターン間での電位を等電位とすることによって
放電によるクロム欠損を防止したものである。

〔作用〕

この発明におけるバッファー膜は基板面（誘電体）とク
ロム膜（導体）との間に透明な感電性の薄膜を形成する
ことにより、クロムパターンの大小及び孤立化したパタ
ーンなどの種類の違いからくる電荷の集中度をこのバッ
ファー膜によシ等電位化し、状態変化から発生する放電
を完全に防止する。

〔実施例〕

以下、この発明の一実施例を図について説明する。３１
図において、（３）はマスク基板で、この実施例では石
英を使用した。（４）は目的パターンを形成するための
クロム膜、（５）はこの発明の要部をなす導電性薄膜で
、マスク基板（３）、クロム膜（４）の直接密着からく
る電位勾配をこの導電性膜（５）を形成することでクロ
ムパターン（４）と導電性膜（５）の間を等電位にし放
電破壊が発生しないようにする。第１図（ｂ）の（１）
はクロム面、（５）は透明な導電性薄膜面で、電位を測
定するモデルポイントである◇使用方法は従来のものと
同様であるのでここでは省略する。ここでは静電気によ
るクロム破壊のメカニズムと実施例の作用について測定
値もとに説明する。

クロム破壊のメカニズムは、 フォトマスクは常にクリーンエアーの出ている室内で使
用、保管されるため、フォトマスク基板材料の石英は誘
電体のため静電気によシミ荷が蓄積される。この蓄積さ
れた電荷により、クロムパターン面上には静電誘導で同
量の電荷が発生し放電飽和を保つ。しかし、フォトマス
クのクロムパターンには大、小孤立などのさまざまなパ
ターンが存在する。そのため誘ｔｉ（される電荷の友、
即ち電荷の集中の度合に違いが生じる。次に、この様に
一様平衡の保たれた状態から急減に人の手などによって
フォトマスクを移動すると、電荷集中の大きいパターン
は電界集中が起り最小火花電圧に達し放電を起し、その
クロムパターンは放電破壊されてしまう。実施例として
第２図の従来のグラフの場合■−■のポイントでの測定
でＩＫＶの電位勾配、この時の最小火花電圧は３３０Ｖ
　（尚間隔は７．４７μｍ）より放電破壊の可能性が十
分に考えられる０ ここでこの発明のものでは上記の電荷の集中をクロムパ
ターンの形状によりばらつかないように間に透明な導電
性薄膜（５）を形成しである。

この実施例で使用した導電性薄膜（５）はＩＴＯ（Ｉｎ
ｄｕｕｍ　Ｔｉｎ　０ｘｌｅ　）である。この導電性薄
膜（５）をバッファー膜とすることで基板とバッファー
膜との間での電位勾配は図１の株にＩＫＶ発生したがバ
ッファー膜とＯｒハターンの間ではＯｖとなり完全にク
ロムパターン形状の違いによる電荷集中のばらつきは無
くなった。そのため状態の変化に対する電界集中が無い
ため、放電が完全に防止できクロム欠損は無くすること
ができる。

上記実施例では透明な導電性薄膜にＩＴＯを使用した場
合を示したが透明な導電性を有する薄膜であれば同様の
幼果を奏する。

又、目的のパターンを形成する材料にクロムを使用した
場合を示したが同等の密着性及び光学濃度を有するもの
であれば同様の効果となる。

〔発明の灼東〕

以上のようにこの発明によれば、静電気によるクロムパ
ターンの放ｗＦｙ！ｉ壊防止をマスクそのもので行うよ
うにしたので、耐久性が上り更に精度の高いものが得ら
れる効果がある。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）はこの発明の一笑施例による半導
体製へ装置を示す断面ｉＥ面図、平面図及び実測定グラ
フ、第２図（ａ）〜（Ｃ）は従来の断面正面図、平面図
及び実測定グラフでちる０ 図において、（１）はクロムパターンエツジ、（２）は
基板表面、（３）はマスク基板、（４）はクロム膜、（
５）は透明な導電性薄膜を示す０ なお、図中、同一符号は同一、又は相当部分を示す。 手続補正書（自発）

Claims (1)

【特許請求の範囲】
1. 　光転写に使用するフォトマスクの誘電体であるマスク
   基板の静電荷チャージから誘発されるクロムパターンの
   破壊を防止するために、クロムパターン下に透明な導電
   性薄膜を形成させたことを特徴とする半導体製造装置。