JPH07181667A - 露光法 - Google Patents
露光法Info
- Publication number
- JPH07181667A JPH07181667A JP32464093A JP32464093A JPH07181667A JP H07181667 A JPH07181667 A JP H07181667A JP 32464093 A JP32464093 A JP 32464093A JP 32464093 A JP32464093 A JP 32464093A JP H07181667 A JPH07181667 A JP H07181667A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- substrate
- mask
- pattern
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Projection-Type Copiers In General (AREA)
Abstract
(57)【要約】
【目的】 本発明は、フォトレジストの膜厚均一性が悪
い条件下でも高い相対線幅精度が得られるフォトリソグ
ラフィ法を提供するものである。 【構成】 投影露光法を用いて、所望のフォトレジスト
３の線幅より広い線幅（ポジ型フォトレジストの場合）
のマスクパターン２をクロムマスク１に形成し、適正値
より多い光量を露光して所望のフォトレジスト３の線幅
を得る。 【効果】 フォトレジストの塗布膜厚精度が低い条件下
でも、相対線幅精度の高いフォトリソ加工が出来る。
い条件下でも高い相対線幅精度が得られるフォトリソグ
ラフィ法を提供するものである。 【構成】 投影露光法を用いて、所望のフォトレジスト
３の線幅より広い線幅（ポジ型フォトレジストの場合）
のマスクパターン２をクロムマスク１に形成し、適正値
より多い光量を露光して所望のフォトレジスト３の線幅
を得る。 【効果】 フォトレジストの塗布膜厚精度が低い条件下
でも、相対線幅精度の高いフォトリソ加工が出来る。
Description
【０００１】
【産業上の利用分野】本発明は半導体や抵抗等の電子部
品の製造方法において、フォトリソグラフィ技術で基板
上に多くの微細な素子を形成した場合の各素子間の相対
線幅精度を高める露光法に関するものである。
品の製造方法において、フォトリソグラフィ技術で基板
上に多くの微細な素子を形成した場合の各素子間の相対
線幅精度を高める露光法に関するものである。
【０００２】
【従来の技術】抵抗や半導体等の電子部品には線幅、線
間が数μｍの微細な加工を要するものがあり、このた
め、フォトリソグラフィ技術が一般に用いられている。
間が数μｍの微細な加工を要するものがあり、このた
め、フォトリソグラフィ技術が一般に用いられている。
【０００３】フォトリソグラフィ技術とは、例えばポジ
フォトレジストを用いた場合、加工する材料の表面に感
光性樹脂（フォトレジスト）を薄く塗布し乾燥した後、
ガラス基板の表面に所望の形状を画いたフォトマスクを
フォトレジストの上に重ね、上から紫外線を照射してフ
ォトレジストを露光した後に現像液に浸すという技術で
あり、この場合、光を受けたフォトレジスト部分のみが
現像液に溶解することにより、フォトマスクに画いた形
状をフォトレジストに転写するという方法である。
フォトレジストを用いた場合、加工する材料の表面に感
光性樹脂（フォトレジスト）を薄く塗布し乾燥した後、
ガラス基板の表面に所望の形状を画いたフォトマスクを
フォトレジストの上に重ね、上から紫外線を照射してフ
ォトレジストを露光した後に現像液に浸すという技術で
あり、この場合、光を受けたフォトレジスト部分のみが
現像液に溶解することにより、フォトマスクに画いた形
状をフォトレジストに転写するという方法である。
【０００４】このようなフォトリソグラフィ技術におい
て、フォトレジストで形成する線幅の精度は、露光機の
解像度、フォトレジスト膜厚の均一性、基板の表面性や
現像法等に左右される。
て、フォトレジストで形成する線幅の精度は、露光機の
解像度、フォトレジスト膜厚の均一性、基板の表面性や
現像法等に左右される。
【０００５】例えばフォトレジスト膜厚と最低必要光量
はフォトレジスト材料の感度特性等によって差があり、
フォトレジストメーカーから公表されている。
はフォトレジスト材料の感度特性等によって差があり、
フォトレジストメーカーから公表されている。
【０００６】図４は光の定在波の影響でフォトレジスト
の膜厚が０．５×１０００Å程変化すると、そのフォト
レジストを感光させるのに必要な最低光量は周期的に変
化することを示した実測例で、適正露光時には膜厚が厚
い部分では僅かながら露光不足ぎみになり、微妙な線幅
の差を生じる。特に前記したような表面粗度が大きく、
うねりも大きい基板上にフォトレジストを塗布した場
合、鏡面研磨した場合に比べフォトレジストの膜厚均一
性が低下し易く、現像後のフォトレジストの線幅精度は
低下する。
の膜厚が０．５×１０００Å程変化すると、そのフォト
レジストを感光させるのに必要な最低光量は周期的に変
化することを示した実測例で、適正露光時には膜厚が厚
い部分では僅かながら露光不足ぎみになり、微妙な線幅
の差を生じる。特に前記したような表面粗度が大きく、
うねりも大きい基板上にフォトレジストを塗布した場
合、鏡面研磨した場合に比べフォトレジストの膜厚均一
性が低下し易く、現像後のフォトレジストの線幅精度は
低下する。
【０００７】特に、最たる精度を要求される分野は半導
体であり、絶対線幅で１μｍ以下の精度が要求されてい
る。
体であり、絶対線幅で１μｍ以下の精度が要求されてい
る。
【０００８】これを達成するためには、縮小投影法を用
いた高解像度の露光機や表面を鏡面研磨した円形の基板
を用い、スピンコータでフォトレジストの膜厚精度を
０．１μｍ（１０００Å）以下に塗布する技術を開発し
て対応している。
いた高解像度の露光機や表面を鏡面研磨した円形の基板
を用い、スピンコータでフォトレジストの膜厚精度を
０．１μｍ（１０００Å）以下に塗布する技術を開発し
て対応している。
【０００９】
【発明が解決しようとする課題】しかしながら、抵抗
器、コンデンサ、サーマルヘッド等の電子部品の分野で
は、絶対線幅は１０μｍ以上であるが、相対線幅精度は
０．１μｍ以下を要求される製品が多く、例えばＡ／Ｄ
コンバータに用いられるラダーネットワークは複数の抵
抗体の相対的な精度が要求され、これを達成するために
金属薄膜をフォトリソグラフィ技術で微細加工した抵抗
体を用い、更に抵抗値を実測しながら修正する高価なフ
ァンクショントリミング装置を用いて精度を確保してい
る。
器、コンデンサ、サーマルヘッド等の電子部品の分野で
は、絶対線幅は１０μｍ以上であるが、相対線幅精度は
０．１μｍ以下を要求される製品が多く、例えばＡ／Ｄ
コンバータに用いられるラダーネットワークは複数の抵
抗体の相対的な精度が要求され、これを達成するために
金属薄膜をフォトリソグラフィ技術で微細加工した抵抗
体を用い、更に抵抗値を実測しながら修正する高価なフ
ァンクショントリミング装置を用いて精度を確保してい
る。
【００１０】しかも、これらの電子部品に用いる基板は
角形であったり、表面粗度も半導体とは比べものになら
ないほど大きく、そのバラつきも大きいものが使用され
る。このような条件下で０．１μｍ以下の相対線幅精度
を達成するには、従来の半導体分野で使用されている方
法や、製造条件では不可能であった。
角形であったり、表面粗度も半導体とは比べものになら
ないほど大きく、そのバラつきも大きいものが使用され
る。このような条件下で０．１μｍ以下の相対線幅精度
を達成するには、従来の半導体分野で使用されている方
法や、製造条件では不可能であった。
【００１１】本発明は、上記従来の課題を解決するもの
で基板の表面性や形状の影響を受けず相対線幅精度のバ
ラつきを小さくするものである。
で基板の表面性や形状の影響を受けず相対線幅精度のバ
ラつきを小さくするものである。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に本発明の露光法は、基板とマスクを離して露光する露
光法において、フォトレジストがポジ型であり、マスク
上に形成するパターン形状が現像後に基板上に形成され
る所望寸法のフォトレジストパターン形状より大きいマ
スクを用いたものである。
に本発明の露光法は、基板とマスクを離して露光する露
光法において、フォトレジストがポジ型であり、マスク
上に形成するパターン形状が現像後に基板上に形成され
る所望寸法のフォトレジストパターン形状より大きいマ
スクを用いたものである。
【００１３】
【作用】この構成により、表面粗度が大きく、フォトレ
ジスト膜厚の均一性が低い場合でも露光量を適正量より
過剰気味にすることによって絶対線幅は減少するが線幅
の相対精度を向上させることができる。
ジスト膜厚の均一性が低い場合でも露光量を適正量より
過剰気味にすることによって絶対線幅は減少するが線幅
の相対精度を向上させることができる。
【００１４】
【実施例】以下、本発明の一実施例について図面を用い
て説明する。
て説明する。
【００１５】図１は本発明の露光法における線幅の相対
関係を示す図である。図に於て、１はクロムマスク、２
はマスクパターン、３はフォトレジスト、４は抵抗体用
金属薄膜、５は基板である。
関係を示す図である。図に於て、１はクロムマスク、２
はマスクパターン、３はフォトレジスト、４は抵抗体用
金属薄膜、５は基板である。
【００１６】図２は図１のレジストパターン形成をした
後、抵抗体用金属薄膜４をエッチングして除去した後の
抵抗体６を含むパターン平面図で、６は抵抗体、７は電
極、８は電位計を示している。
後、抵抗体用金属薄膜４をエッチングして除去した後の
抵抗体６を含むパターン平面図で、６は抵抗体、７は電
極、８は電位計を示している。
【００１７】まず、表面にグレーズガラスを焼成した２
吋角のアルミナ基板の表面にＮｉ合金よりなる薄膜を生
成し、フォトリソグラフィ技術により図２に示したよう
な線幅および線間が１０ミクロンのつづら折り形状の抵
抗体６を４素子形成した。
吋角のアルミナ基板の表面にＮｉ合金よりなる薄膜を生
成し、フォトリソグラフィ技術により図２に示したよう
な線幅および線間が１０ミクロンのつづら折り形状の抵
抗体６を４素子形成した。
【００１８】その後、相対線幅精度を評価する為に両端
を互いに接続してブリッジ回路を形成し、その中点電位
差で抵抗の相対精度を評価した。各抵抗体６の間隔は４
００μｍピッチとし、約１．３ｍｍの範囲内に４素子を
配置させ、各素子間の相対精度を評価した。相対精度の
評価の具体方法は後述する。
を互いに接続してブリッジ回路を形成し、その中点電位
差で抵抗の相対精度を評価した。各抵抗体６の間隔は４
００μｍピッチとし、約１．３ｍｍの範囲内に４素子を
配置させ、各素子間の相対精度を評価した。相対精度の
評価の具体方法は後述する。
【００１９】また、クロムマスク１上のマスクパターン
２は、形成する抵抗体６の線幅よりそれぞれ左右に０〜
３．０μｍ迄変化させたものを作製し、解像度７ミクロ
ンのレンズ式投影型露光機を用いて露光量を変化させて
フォトレジスト３の線幅が１０μｍになるように調整し
た。フォトレジスト３はポジ型を使用し、フォトレジス
トの塗布はロールコータを用いて１μｍの膜厚になるよ
うに塗布した。
２は、形成する抵抗体６の線幅よりそれぞれ左右に０〜
３．０μｍ迄変化させたものを作製し、解像度７ミクロ
ンのレンズ式投影型露光機を用いて露光量を変化させて
フォトレジスト３の線幅が１０μｍになるように調整し
た。フォトレジスト３はポジ型を使用し、フォトレジス
トの塗布はロールコータを用いて１μｍの膜厚になるよ
うに塗布した。
【００２０】なお、この際の基板内の膜厚分布は±１５
％であった。比較例として、従来のマスクパターンとフ
ォトレジストパターンが同一幅である場合、現像時間を
延長した場合、解像度１．５ミクロンの密着型露光機を
用いた場合についても同時に評価を行った。
％であった。比較例として、従来のマスクパターンとフ
ォトレジストパターンが同一幅である場合、現像時間を
延長した場合、解像度１．５ミクロンの密着型露光機を
用いた場合についても同時に評価を行った。
【００２１】相対精度の評価は図２に示したブリッジ回
路のＶCC−ＧND間に５．０Ｖを印加し、各中点（Ｎ１，
Ｎ２）の電位差を測定し、基板上に形成した回路毎の電
位差の分布で評価した。（表１）に本実施例および比較
例の条件と結果を示す。
路のＶCC−ＧND間に５．０Ｖを印加し、各中点（Ｎ１，
Ｎ２）の電位差を測定し、基板上に形成した回路毎の電
位差の分布で評価した。（表１）に本実施例および比較
例の条件と結果を示す。
【００２２】
【表１】
【００２３】例えばＶＣＣ電圧が５Ｖの場合、中点電位
は２．５Ｖであり、電位差が±１０ｍＶでは相対線幅精
度は １０ｍＶ／２５００ｍＶ＝０．４％ となり、相対線幅精度は０．０４μｍとなる。
は２．５Ｖであり、電位差が±１０ｍＶでは相対線幅精
度は １０ｍＶ／２５００ｍＶ＝０．４％ となり、相対線幅精度は０．０４μｍとなる。
【００２４】（表１）に示したように、本発明ではクロ
ムマスクと所望するフォトレジスト線幅の線幅差が０．
５μｍ以上であれば従来例である比較例１に比べ中点電
位偏差が小さくなるという効果がみられるが、マスクパ
ターンとフォトレジストとの線幅差が大きくなると大き
な露光量が必要となり、生産性が低下する。又、長時間
露光は別の面で精度の低下を招くため、１〜２μｍにす
ることが好ましい。
ムマスクと所望するフォトレジスト線幅の線幅差が０．
５μｍ以上であれば従来例である比較例１に比べ中点電
位偏差が小さくなるという効果がみられるが、マスクパ
ターンとフォトレジストとの線幅差が大きくなると大き
な露光量が必要となり、生産性が低下する。又、長時間
露光は別の面で精度の低下を招くため、１〜２μｍにす
ることが好ましい。
【００２５】また、本実施例の効果は投影型露光機に於
て顕著であり、密着型露光機では効果が低減する傾向が
見られた。
て顕著であり、密着型露光機では効果が低減する傾向が
見られた。
【００２６】（表１）に示す実施例NO.３と従来の密着
型露光法である比較例NO.１とを比較した場合、図３
（ａ）に示す実施例NO.３による中点電位の度数分布は
０．４％の精度で比較すると図３（ｂ）に示す従来法の
１．２倍、０．２％の精度で比較すると１．６倍の相対
精度の向上が得られた。
型露光法である比較例NO.１とを比較した場合、図３
（ａ）に示す実施例NO.３による中点電位の度数分布は
０．４％の精度で比較すると図３（ｂ）に示す従来法の
１．２倍、０．２％の精度で比較すると１．６倍の相対
精度の向上が得られた。
【００２７】なお、フォトレジスト３をネガ型のものを
使用した場合は、ポジ型の場合とは逆に、マスクパター
ン２が所望寸法のフォトレジスト３のパターン形状より
小さくして露光することにより同様な効果を得ることが
できる。
使用した場合は、ポジ型の場合とは逆に、マスクパター
ン２が所望寸法のフォトレジスト３のパターン形状より
小さくして露光することにより同様な効果を得ることが
できる。
【００２８】
【発明の効果】以上のように本発明の露光法によれば、
フォトリソグラフィ技術で形成する所望のフォトレジス
ト線幅より広い線幅のクロムマスクを作製し、適正値以
上の光量を露光して所望のフォトレジスト線幅を得るこ
とができる。この方法により、フォトレジストの膜厚均
一性が低い場合でも相対線幅精度の高いパターン形成が
可能となる。
フォトリソグラフィ技術で形成する所望のフォトレジス
ト線幅より広い線幅のクロムマスクを作製し、適正値以
上の光量を露光して所望のフォトレジスト線幅を得るこ
とができる。この方法により、フォトレジストの膜厚均
一性が低い場合でも相対線幅精度の高いパターン形成が
可能となる。
【００２９】また、特に価格の高い高精度な装置を必要
とせず、工業性の高い露光法を提供するものである。
とせず、工業性の高い露光法を提供するものである。
【図１】本発明の一実施例における露光法の構成を示す
断面図
断面図
【図２】同実施例による抵抗体を含む回路図
【図３】（ａ）同回路図の回路の中点電位の度数分布図 （ｂ）従来の露光法による抵抗体を含むの回路の中点電
位の度数分布図
位の度数分布図
【図４】フォトレジストの光の定在波に対する感度特性
図
図
１ クロムマスク ２ マスクパターン ３ フォトレジスト ４ 抵抗体用金属薄膜 ５ 基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 Ｈ０５Ｋ 3/00 Ｇ 3/06 Ｅ (72)発明者 森杉 和司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 服部 孝道 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 基板とマスクを離して露光する露光法に
おいて、フォトレジストがポジ型であり、マスク上に形
成するパターン形状が現像後に基板上に形成される所望
寸法のフォトレジストパターン形状より大きいマスクを
用いた露光法。 - 【請求項２】 基板とマスクを離して露光する露光法に
おいて、フォトレジストがネガ型であり、マスク上に形
成するパターン形状が現像後に基板上に形成される所望
寸法のフォトレジストパターン形状より小さいマスクを
用いた露光法。 - 【請求項３】 マスク上に形成するパターンとフォトレ
ジストパターンとの寸法差が０．５μｍ以上である請求
項１または２記載の露光法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32464093A JP3146816B2 (ja) | 1993-12-22 | 1993-12-22 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32464093A JP3146816B2 (ja) | 1993-12-22 | 1993-12-22 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07181667A true JPH07181667A (ja) | 1995-07-21 |
| JP3146816B2 JP3146816B2 (ja) | 2001-03-19 |
Family
ID=18168090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32464093A Expired - Fee Related JP3146816B2 (ja) | 1993-12-22 | 1993-12-22 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146816B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479904B1 (en) | 1998-10-27 | 2002-11-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with registration accuracy measurement mark |
-
1993
- 1993-12-22 JP JP32464093A patent/JP3146816B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479904B1 (en) | 1998-10-27 | 2002-11-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with registration accuracy measurement mark |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146816B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| JPS5893326A (ja) | マスク位置合せ測定用マ−ク | |
| US4755442A (en) | Pattern developing process and apparatus therefor | |
| JPH06143855A (ja) | スクリーン印刷版およびその製造方法 | |
| KR900001665B1 (ko) | 레지스트 도포방법 | |
| JP3146816B2 (ja) | 電子部品の製造方法 | |
| JP2797362B2 (ja) | 半導体装置のパターン形成方法 | |
| KR0144082B1 (ko) | 레티클 및 그 레티클을 사용한 가림막 세팅 방법 | |
| JP3065217B2 (ja) | フォトレジストパターンの形成方法 | |
| KR100498423B1 (ko) | 전기저항 측정을 이용한 정렬 정도 측정방법 | |
| JPS59155839A (ja) | パタ−ン転写用マスク | |
| RU1353142C (ru) | Способ получени рисунка шаблона | |
| US20050260510A1 (en) | Method for determining the relative positional accuracy of two structure elements on a wafer | |
| JPH04121745A (ja) | レティクルの製造方法 | |
| JP2002099070A (ja) | 露光用フォトマスク | |
| JP2820039B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| SU963121A1 (ru) | Тестова структура дл контрол отклонений размеров элементов интегральных схем | |
| JPS638608B2 (ja) | ||
| JPH03276003A (ja) | ひずみゲージとその製造方法 | |
| JPH025404A (ja) | ホトレジスト層パターン測定方法 | |
| JPS631315Y2 (ja) | ||
| JP2538579B2 (ja) | パタ−ン形成方法 | |
| JPH0114683B2 (ja) | ||
| JPH0640179A (ja) | 印刷版 | |
| JPS59155931A (ja) | 微細パタ−ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |