JPH04121745A - レティクルの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路装置の製造工程で用いられる写
真製版用レティクルに関し、特に縮小投影露光装置（ス
テッパ）などの投影露光装置で用いられるレティクルに
関するものである。

（従来の技術） 半導体集積回路装置の微細なパターンを形成するには、
下地上にレジストを塗布し、レティクルを通してレジス
トに光照射を行なって露光し、現像した後、レジストを
マスクとして下地をエツチングしてパターンを形成する
。

例として、ポリシリコンパターンを形成する場合を第６
図に示すと、（Ａ）に示されるように基板２上にポリシ
リコン層４を形成し、その上にフォトレジスト層６を塗
布する。縮小投影露光装置を用い、レティクルを介して
寸法Ｘのパターンを投影する。レジスト６がネガ型であ
るとすると。

現像処理により、（Ｂ）に示されるようにレジストパタ
ーン６ａが形成される。レジストパターン６ａの寸法を
Ｘ′とする。

次に、　（Ｃ）に示されるように、レジスト６ａをマス
クにしてポリシリコン層４をエツチングしてポリシリコ
ンパターン４ａを形成する。レジス）６ａを除去すると
、　（Ｄ）に示されるようにポリシリコンパターン４ａ
が残る。ポリシリコンパターン４ａの寸法を　Ｉ＋　と
する。

従来のレティクルでは、素子が作られる座標（位置）に
関係なく、目的とする素子の寸法が同じであればレティ
クル上でも同じ寸法になるように設計を行なってデータ
を作成し、そのデータに忠実な寸法でレティクルを製造
している。つまり、同じ寸法、同じ特性を必要とする複
数の素子や配線などは、レティクル上では位置に関係な
く同じ寸法で形成されている。

（発明が解決しようとする課題） 従来のように設計され製造されたレティクルを用いて投
影露光装置で露光し、半導体集積回路装置を製造すると
、レティクル上では同じ寸法に形成されたパターンであ
っても、できあがった半導体集積回路装置上では位置に
よって寸法に微妙な誤差を生じる場合がある。

その原因は様々であるが、主として露光装置の精度の歪
、レンズの収差の影響などが大きいものと考えられる。

そのうちの１つである像面湾曲収差のある投影露光装置
の場合について説明する。

像面湾曲とは、ある平面の被写体像（レティクル）を投
影すると、投影像のベストフォーカスポイント（焦点）
が平面上に乗らず、球面上に乗ったり、又はもっと複雑
な曲面上に乗ったりして焦点が部分的にずれる現象であ
る。像面湾曲特性の例として、例えば第７図に示される
ように、画面中心からの距離に比例して焦点の位置がず
れていく場合がある。このような露光装置を用いてシリ
コンウェハのような平面上に像を投影すると、周辺へ行
くほど焦点がずれて、結果として光軸付近は像が鮮明で
あるが、中心から離れるほど像が不鮮明になっていく。

第７図のような像面湾曲収差の特性をもつ投影露光装置
を用いて、第６図に説明したポリシリコンパターンを製
造する場合を考えてみる。投影の１シゴソトの中心部と
周辺部とで全く等しいＸの幅のパターンを配置したレテ
ィクルを使用してウェハ上にポリシリコンパターンを製
造すると、中心のパターンでは焦点が正確に合焦してい
るので、現像処理後のレジスト寸法Ｘ゛は投影寸法Ｘに
等しくなるが、ショットの周辺部のパターンでは焦点が
ずれた状態で投影されるので、現像処理後のレジスト寸
法Ｘ゛は中心部の寸法に比べて小さくなる。レジスト寸
法の違いにより、得られるポリシリコンパターンの寸法
Ｘ“′も異なってくる。

本発明は上記の問題を解決し、投影像面の位置に関係な
く均一な仕上がり寸法になるようにするレティクルを製
造する方法を提供することを目的とするものである。

（課題を解決するための手段） 本発明では、現像されたレジストパターン寸法及びその
後の素子のパターン寸法が場所によらず所望の寸法とな
るようにするために、レティクルのデータ設計時又はレ
ティクル製作時にレジストパターン仕上がり時や素子パ
ターン仕上がり時の寸法変化分を補正する。

すなわち、本発明では、複数に分割された各領域に同一
寸法のパターンをもつモニタ用レティクルを作成し、こ
のモニタ用レティクルを用いて写真製版とエツチングを
行なってモニタ用ウェハを作成し、このモニタ用ウェハ
のパターン寸法を直接又は間接的に測定して前記領域ご
との１法補正データを作成し、この寸法補正データを用
いて前記領域ごとにレティクルデータを補正する。

（作用） 投影の１シヨツトの中心部と周辺部で同一寸法の素子パ
ターンを形成する場合、例えば第１図（Ａ）にように、
補正がなければ周辺部では中心部よりもパターン寸法が
細くなる特性のある場合には、同図（Ｂ）のように周辺
部のレティクルパターンを太くするように補正がなされ
るので、補正されたレティクルを用いて素子を製造する
と、素子パターン寸法は中心部と周辺部２で均一になる
。

（実施例） 第２図は具体的な実際のレティクル作成の手順を表わし
ている。第３図、第４図及び第５図はこの手順に従った
図である。

一実施例としては、ＬＥＤドライバのように場所によら
ず均一な電流特性の要求されるＭＯＳトランジスタが一
列に配列されたものを取り上げる。

ＬＥＤドライバの例では、レティクルとして各ドライバ
トランジスタのポリシリコンゲート電極のパターン寸法
を均一に設計した場合には、投影の１シヨツトの中央部
に形成されるポリシリコンパターンと周辺部で形成され
るポリシリコンパターンの寸法が異なり、具体的には周
辺部の方のレジストパターンが細くなることにより、周
辺部でのＭＯＳトランジスタのゲート長が短かくなって
中心部のＭＯＳ）ランジスタより周辺部のＭＯＳトラン
ジスタの方が電流量が増える。

また、投影露光装置のレンズが仮に第７図に示されるよ
うな特性をもっていたとしても、現実にはレティクル１
シヨツト内の中央部と周辺部のポリシリコンパターンの
幅の誤差は０．１ｐｍ以下程度であるので、ポリシリコ
ンパターンの仕上がり寸法を直接測定しレティクルへの
補正データとして使用すると測定誤差が大きくなるので
、ポリシリコンパターンの寸法を直接測定するのに代え
てポリシリコンパターンの抵抗値を測定してパターン寸
法の誤差を測定する方法を採用する。

第２図おいて、まずモニタ用レティクル１０を作成する
。このモニタ用レティクルは第３図（Ａ）に示されるよ
うに、投影露光装置（−例として１１５に縮小される縮
小投影露光装置を用いる）の１シヨツトを複数の領域、
この例では６Ｘ６＝３６の領域に分割し、各領域には（
Ｂ）に示されるような同じポリシリコン用帯状パターン
１２を形成する。パターン１２の幅は１〜２μｍ程度に
設定しておく。１４．１６はパッド用パターンである。

このパターンで得られるポリシリコンは、等価回路（Ｃ
）に示される抵抗素子となる。

シリコンウェハ上にポリシリコン層を形成し。

第３図（Ａ）のレティクル１０を用いて縮小投影露光を
行ない、レジストを現像した後、そのレジストパターン
をマスクにしてポリシリコン層をエツチングし、ポリシ
リコンパターンを形成する。

得られたポリシリコンパターンの抵抗値を測定する。得
られるポリシリコンパターンが中心部よりも周辺部で細
くなるものとすれば周辺部の方が抵抗値が高くなる。そ
の測定結果をポリシリコン幅の増分に直した補正値テー
ブルを作成する。第４図はその補正値テーブルの一例を
示したものであり、第３図（Ａ）で−例として３６に分
割した各領域ごとにパターン幅の増分として補正値を作
成しである。

次に、実際の半導体集積回路装置のポリシリコンパター
ンを作成するためのレティクルのデータ（このデータは
仕上がり寸法が均一であれば場所によらず均一になるよ
うに設計されている）に対して、補正値テーブル１８を
用いて各領域ごとに補正値を加算し、レティクルデータ
を補正する。

その補正されたレティクルデータを用いてレティクルを
作成する。

このようにして補正されたレティクルを用いて半導体集
積回路装置の製造を行なった結果が第５図である。第５
図では１シヨツト内に４個の半導体集積回路装置２０−
１〜２０−４が形成されている。２２はスクライプライ
ンである。この１シヨツト内の３６の領域ではポリシリ
コンパターンの寸法が均一となる。

本発明は種々の半導体集積回路装置のパターン形成用の
レティクルに適用されるものであるが。

他の例としては、例えばＡ／Ｄコンバータの拡散抵抗を
挙げることができる。Ａ／Ｄコンバータでは複数の抵抗
が直列に配列された抵抗ラダーを拡散により形成するが
、拡散領域が長くなるとレティクルのパターン幅が均一
である場合にはできあがる拡散パターンが場所により幅
が異なってくる。

そこで、本発明により拡散用レティクルのパターン幅を
投影装置のショットの中心部と周辺部とで補正すること
により、できあがる拡散抵抗が場所によらず均一な幅を
もつ、すなわち抵抗値が均一なものとなる。

（発明の効果） 本発明で製造されたレティクルでは、写真製版用投影露
光装置、レンズ、光源などの緒特性の影響による半導体
集積回路装置の仕上がり寸法の誤差を補正しているので
、そのレティクルを使用して半導体集積回路装置を製造
すると、素子や配線などの仕上がり寸法の誤差を小さく
抑えることができる。

【図面の簡単な説明】

第１図は本発明の方法の一例を示す図であり、（Ａ）は
レティクル寸法を場所によらず均一とした場合の素子仕
上がり寸法の増分を示す図、（Ｂ）はレティクル寸法補
正値を示す図である。第２図は本発明の一実施例を示す
フローチャート図、第３図（Ａ）はモニタ用レティクル
を示す図、（Ｂ）はその１つの領域を拡大して示す図、
（Ｃ）はそのレティクルを用いて得られる一領域のポリ
シリコンパターンの等価回路図である。第４図は補正値
テーブルを示す図、第５図はレティクルの１シヨツトで
形成される半導体集積回路装置を概略的に示す図である
。第６図はポリシリコンパターンを製造する工程を示す
工程断面図、第７図は投影露光装置のベストフォーカス
ポイントのずれを示す図である。 １０・・・・モニタ用レティクル、１２・・・　モニタ
用パターン、１８・・・補正値テーブル、２０−１〜２
０−４・　得られる半導体集積回路装置。 （Ｓ） （し−ラ七イくンソｉ、ＬＰＩＵン 〔こ労ｔ） 第４図 ２ｏ−３ 第７図

Claims (1)

【特許請求の範囲】
1. （１）複数に分割された各領域に同一寸法のパターンを
   もつモニタ用レティクルを作成し、このモニタ用レティ
   クルを用いて写真製版とエッチングを行なってモニタ用
   ウェハを作成し、このモニタ用ウェハのパターン寸法を
   直接又は間接的に測定して前記領域ごとの寸法補正デー
   タを作成し、この寸法補正データを用いて前記領域ごと
   にレティクルデータを補正することを特徴とするレティ
   クルの製造方法。