JPH025404A - ホトレジスト層パターン測定方法 - Google Patents
ホトレジスト層パターン測定方法Info
- Publication number
- JPH025404A JPH025404A JP63156099A JP15609988A JPH025404A JP H025404 A JPH025404 A JP H025404A JP 63156099 A JP63156099 A JP 63156099A JP 15609988 A JP15609988 A JP 15609988A JP H025404 A JPH025404 A JP H025404A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- size
- measuring
- photoresist layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 40
- 238000005259 measurement Methods 0.000 title description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000691 measurement method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホトレジスト層パターン測定方法に関する。
最近の半導体パターンの微細化に伴い、ホトレジスト層
パターン寸法の測定確度がますます重要になってきた。
パターン寸法の測定確度がますます重要になってきた。
第３図は従来のホトレジスト層パターン測定方法の一例
を説明するための半導体チップの平面図である。
を説明するための半導体チップの平面図である。
従来、この種のホトレジスト層パターン測定は、半導体
基板ｌｂ上に形成されたホトレジスト寸法測定用パター
ン４にレーザビームを上下に走査し、パターン４の横幅
りのエツジを検出してその寸法を測定する方法となって
いた。
基板ｌｂ上に形成されたホトレジスト寸法測定用パター
ン４にレーザビームを上下に走査し、パターン４の横幅
りのエツジを検出してその寸法を測定する方法となって
いた。
また、走査型電子顕微鏡を用いホトレジスト寸法測定用
パターン４の像を観察し、それよりパターン４の横幅り
の寸法を換算する方法となっていた。
パターン４の像を観察し、それよりパターン４の横幅り
の寸法を換算する方法となっていた。
上述した従来のホトレジスト層パターン測定方法は、光
学的にホトレジスト寸法測定用パターンのエツジを上面
から検出するため、検出されるエツジは第３図のＡ−Ａ
′線断面の形状に大きく依存し、特にこの断面の側線形
状が垂直でない場合には、そのエツジ像が太線となって
ぼけるのでその寸法の値は著しく不正確なものとなった
。
学的にホトレジスト寸法測定用パターンのエツジを上面
から検出するため、検出されるエツジは第３図のＡ−Ａ
′線断面の形状に大きく依存し、特にこの断面の側線形
状が垂直でない場合には、そのエツジ像が太線となって
ぼけるのでその寸法の値は著しく不正確なものとなった
。
また、走査型電子顕微鏡を用いてホトレジスト寸法測定
用パターンの像を観察し、それよりパターンの寸法を換
算する方法は、その操作が複雑で非常に時間がかかると
いう欠点があった。
用パターンの像を観察し、それよりパターンの寸法を換
算する方法は、その操作が複雑で非常に時間がかかると
いう欠点があった。
特に、半導体の微細パターン形成に対しては、パターン
の寸法値を正確に測定できず、適切な寸法管理ができな
いというのは致命的な問題であった。
の寸法値を正確に測定できず、適切な寸法管理ができな
いというのは致命的な問題であった。
本発明の目的は、ホトレジスト層パターン゛の正確な寸
法が得られるホトレジスト層パターン測定方法を提供す
ることにある。
法が得られるホトレジスト層パターン測定方法を提供す
ることにある。
本発明のホトレジスト層パターン測定方法は、半導体基
板の表面にホトレジストを塗布した後、所定の設計パタ
ーンを描いたマスクまたはレチクルを通して露光した後
に現像して形成されたホトレジスト層パターン測定方法
において、前記ホトレジスト−として導電性の材料を用
い、かつ前記ホトレジスト層パターンの電気抵抗を測定
して構成されている。
板の表面にホトレジストを塗布した後、所定の設計パタ
ーンを描いたマスクまたはレチクルを通して露光した後
に現像して形成されたホトレジスト層パターン測定方法
において、前記ホトレジスト−として導電性の材料を用
い、かつ前記ホトレジスト層パターンの電気抵抗を測定
して構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）及び（Ｃ）は本発明の第１の実施
例を説明するための半導体チップの平面図、Ａ−Ａ’線
断面図及びＢ−Ｂ’線断面図である。
例を説明するための半導体チップの平面図、Ａ−Ａ’線
断面図及びＢ−Ｂ’線断面図である。
半導体基板１の上には、あらかじめ蝕刻された測定電極
用の低抵抗パターン２と新たに形成された導電性ホトレ
ジスト寸法測定パターン３とが配置されている。
用の低抵抗パターン２と新たに形成された導電性ホトレ
ジスト寸法測定パターン３とが配置されている。
ホトレジスト寸法測定用パターン３の細長部の電気抵抗
はその体積に比例して変化するなめ、ホトレジスト層パ
ターンの高さ、すなわち膜厚を一定にして二つの低抵抗
パターン２ａと２ｂ間の電気抵抗をデジタル抵抗計を用
いて測定し、あらかじめ求めた基準値からの電気抵抗値
との差を求め、それよりホトレジスト寸法測定用パター
ン３の寸法ｄを算出できる。
はその体積に比例して変化するなめ、ホトレジスト層パ
ターンの高さ、すなわち膜厚を一定にして二つの低抵抗
パターン２ａと２ｂ間の電気抵抗をデジタル抵抗計を用
いて測定し、あらかじめ求めた基準値からの電気抵抗値
との差を求め、それよりホトレジスト寸法測定用パター
ン３の寸法ｄを算出できる。
上述の方法により、ホトレジスト寸法測定用パターン３
の寸法を測定した場合、細長部のＢ−Ｂ′線断面形状が
方形であるか否かに依存せず、寸法ｄの値を正確に測定
できる。
の寸法を測定した場合、細長部のＢ−Ｂ′線断面形状が
方形であるか否かに依存せず、寸法ｄの値を正確に測定
できる。
また、走査型電子顕微鏡を用いホトレジスト層パターン
の像を観察し、それよりホトレジスト層パターンの寸法
を換算する方法に比べて、短時間で寸法測定をするとか
できる。
の像を観察し、それよりホトレジスト層パターンの寸法
を換算する方法に比べて、短時間で寸法測定をするとか
できる。
第２図（ａ）及び（ｂ）は本発明の第、２の実施例を説
明するための半導体チップの平面図及びΔ−Ａ’線断面
図である。
明するための半導体チップの平面図及びΔ−Ａ’線断面
図である。
半導体基板１．の上にあらかじめ蝕刻された低抵抗パタ
ーン２゜と新たに形成された導電性ホトレジスト寸法測
定パターン３．とが配置されている。
ーン２゜と新たに形成された導電性ホトレジスト寸法測
定パターン３．とが配置されている。
本実施例では、ホトレジスト層の抜きパターンの寸法を
測定をすることができる。
測定をすることができる。
以上説明したように本発明は、半導体基板上に形成され
たホトレジスト寸法測定用パターンの電気抵抗を測定す
ることによって寸法を測定するため、パターン形状に依
存せず寸法の値は正確なものとなる。
たホトレジスト寸法測定用パターンの電気抵抗を測定す
ることによって寸法を測定するため、パターン形状に依
存せず寸法の値は正確なものとなる。
また、走査型電子顕微鏡を用いホトレジスト層パターン
の像を観察し、それよりホトレジスト層パターンの寸法
を換算する方法に比べてその走査が簡便で、短時間で寸
法測定をすることができる効果がある。
の像を観察し、それよりホトレジスト層パターンの寸法
を換算する方法に比べてその走査が簡便で、短時間で寸
法測定をすることができる効果がある。
第１図（ａ）、（ｂ）及び（Ｃ）は本発明の第１の実施
例を説明するための半導体チップの平面図、Ａ−Ａ’線
断面図及びＢ−Ｂ’線断面図、第２図（ａ）及び（ｂ）
は本発明の第２の実施例を説明するための半導体チップ
の平面図及びＡ−Ａ′線断面図、第３図は従来のホトレ
ジスト層パターン測定方法の一例を説明するための半導
体チップの平面図である。 １ 。 ・・半導体基板、 ２・〜２゜・・・低抵抗パ ターン、 ・・導電性ホトレジスト寸法測定用パターン。
例を説明するための半導体チップの平面図、Ａ−Ａ’線
断面図及びＢ−Ｂ’線断面図、第２図（ａ）及び（ｂ）
は本発明の第２の実施例を説明するための半導体チップ
の平面図及びＡ−Ａ′線断面図、第３図は従来のホトレ
ジスト層パターン測定方法の一例を説明するための半導
体チップの平面図である。 １ 。 ・・半導体基板、 ２・〜２゜・・・低抵抗パ ターン、 ・・導電性ホトレジスト寸法測定用パターン。
Claims (1)
- 半導体基板の表面にホトレジストを塗布した後、所定の
設計パターンを描いたマスクまたはレチクルを通して露
光した後に現像して形成されたホトレジスト層パターン
測定方法において、前記ホトレジストとして導電性の材
料を用い、かつ前記ホトレジスト層パターンの電気抵抗
を測定することを特徴とするホトレジスト層パターン測
定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15609988A JP2867384B2 (ja) | 1988-06-23 | 1988-06-23 | ホトレジスト層パターン測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15609988A JP2867384B2 (ja) | 1988-06-23 | 1988-06-23 | ホトレジスト層パターン測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025404A true JPH025404A (ja) | 1990-01-10 |
| JP2867384B2 JP2867384B2 (ja) | 1999-03-08 |
Family
ID=15620292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15609988A Expired - Lifetime JP2867384B2 (ja) | 1988-06-23 | 1988-06-23 | ホトレジスト層パターン測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867384B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436097A (en) * | 1992-03-14 | 1995-07-25 | Kabushiki Kaisha Toshiba | Mask for evaluation of aligner and method of evaluating aligner using the same |
| CN100465715C (zh) * | 2005-04-11 | 2009-03-04 | 乐金显示有限公司 | 形成焊盘电极及液晶显示器件的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217642A (ja) * | 1984-04-12 | 1985-10-31 | Mitsubishi Electric Corp | 微細パタ−ンの検出方法 |
-
1988
- 1988-06-23 JP JP15609988A patent/JP2867384B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217642A (ja) * | 1984-04-12 | 1985-10-31 | Mitsubishi Electric Corp | 微細パタ−ンの検出方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436097A (en) * | 1992-03-14 | 1995-07-25 | Kabushiki Kaisha Toshiba | Mask for evaluation of aligner and method of evaluating aligner using the same |
| CN100465715C (zh) * | 2005-04-11 | 2009-03-04 | 乐金显示有限公司 | 形成焊盘电极及液晶显示器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2867384B2 (ja) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0321901B2 (ja) | ||
| JPH0533525B2 (ja) | ||
| US4863548A (en) | Test pattern for use monitoring variations of critical dimensions of patterns during fabrication of semiconductor devices | |
| JPH10289851A (ja) | 荷電粒子線露光装置 | |
| US4529314A (en) | Method of measuring misalignment between levels on a substrate | |
| US4566192A (en) | Critical dimension measurement structure | |
| US4761560A (en) | Measurement of proximity effects in electron beam lithography | |
| JPS62115830A (ja) | 露光方法 | |
| JPH025404A (ja) | ホトレジスト層パターン測定方法 | |
| US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
| JPS5846054B2 (ja) | フオトマスク | |
| JPS6219707A (ja) | 膜厚の測定方法 | |
| JPH08285502A (ja) | 距離および段差の基準試料 | |
| JP2002190442A (ja) | 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法 | |
| TW451276B (en) | Semiconductor manufacturing methods | |
| JP2001318471A (ja) | リソグラフィー方法 | |
| JPS584314B2 (ja) | 電子線測定装置 | |
| JPH10185541A (ja) | 配置精度測定方法、フォトマスク及び半導体装置 | |
| JP2866353B2 (ja) | 位相反転マスクの位相誤差検出方法 | |
| JPS62230029A (ja) | パタ−ン寸法測定装置 | |
| JPH08162383A (ja) | 重ね合わせ精度評価パターンおよびこれを用いた評価方法 | |
| JPS6232783B2 (ja) | ||
| JPH025445A (ja) | パータン目合わせずれ測定方法 | |
| JPH07111953B2 (ja) | ホトリソグラフィのパターン寸法管理方法 | |
| JP3146816B2 (ja) | 電子部品の製造方法 |