JP7123637B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

近年、種々の形状の表示装置が提案されている。表示装置は、複数の層で構成された表示パネルを有する。表示パネルに衝撃等が加わった場合、表示パネルを構成する複数の層の内の接着強度の弱い層が剥離する可能性がある。

特開２０１５－２２５２２７号公報

本実施形態の目的は、信頼性の向上が可能な表示装置を提供することにある。

一実施形態によれば、有機膜と、前記有機膜に形成された第１凹部と、前記第１凹部と並び、前記有機膜に形成された第２凹部と、前記第１凹部及び前記第２凹部の間に位置し、前記有機膜を有する第１凸部とを有する第１基板と、前記第１基板と対向する第２基板と、画像を表示する第１領域の周囲の第２領域に位置し、前記第１基板と前記第２基板とを接着しているシール材と、を備え、前記第１基板は、前記第２基板よりも外側に延出している実装部を有し、平面視において、前記第１凹部及び前記第２凹部は、前記実装部側の前記第２領域において第１方向に延出し、前記第１凹部の第１先端部は、第２凹部の第２先端部から前記第１方向に離間し、前記第１凸部、前記第１凹部、及び前記第２凹部は、前記シール材に重畳している、表示装置が提供される。

図１は、第１実施形態の表示装置の外観の一例を示す平面図である。 図２は、第１実施形態の表示装置の外観の一例を示す平面図である。 図３は、第１実施形態の表示装置の外観の一例を示す平面図である。 図４は、第１実施形態に係るタッチセンサの一構成例を示す平面図である。 図５は、図４に示したセンサ電極及び画素の一例を示す平面図である。 図６は、画素の基本構成及び等価回路を示す図である。 図７は、図１乃至図３に示した表示パネルの一部の一構成例を示す断面図である。 図８は、図１乃至図３に示したＡ－Ａ線に沿った表示パネルの断面図である。 図９は、図１及び図２に示した領域ＡＲ１の第１基板の構成例を模式的に示す平面図である。 図１０は、図９に示したＣ－Ｃ線に沿った表示パネルの断面図である。 図１１は、図１に示した第１基板の実装部側の構成例を模式的に示す平面図である。 図１２は、図１１に示した領域の第１基板の構成例を模式的に示す平面図である。 図１３は、図１２に示したＤ－Ｄ線に沿った表示パネルの断面図である。 図１４は、図３に示したＢ－Ｂ線に沿った表示パネルの断面図である。 図１５は、第１実施形態の変形例１に係る表示装置の外観の一例を示す平面図である。 図１６は、図１５に示した領域の第１基板の構成例を模式的に示す平面図である。 図１７は、第１実施形態の変形例２に係る表示装置の外観の一例を示す平面図である。 図１８は、図１７に示した領域の第１基板の構成例を模式的に示す平面図である。 図１９は、図１乃至図３に示した表示パネルの第１基板の一部の構造を示す断面図である。 図２０は、図１乃至図３に示したＡ－Ａ線に沿った変形例４に係る表示パネルの断面図である。 図２１は、図１乃至図３に示したＡ－Ａ線に沿った変形例５に係る表示パネルの断面図である。 図２２は、第１実施形態の変形例６に係る表示パネルの外観の一例と、有機絶縁膜の凹部及び凸部のパターンを示す平面図である。 図２３は、第２実施形態に係る表示パネルの一部の構造を示す断面図である。 図２４は、図１乃至図３に示したＡ－Ａ線に沿った第２実施形態に係る表示パネルの断面図である。

以下、いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

以下、本実施形態に係る表示装置ＤＳＰについて説明する。一例として、各実施形態においては、表示装置ＤＳＰが液晶表示装置である場合について説明する。
まず、図１、図２、及び図３を参照して、第１実施形態に係る表示装置ＤＳＰの外観の一例について説明する。なお、第１実施形態に係る表示装置ＤＳＰの外観は、図１乃至図３に示す外観に限らない。
図１は、第１実施形態の表示装置ＤＳＰの外観の一例を示す平面図である。図中の第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、それぞれ、表示装置ＤＳＰを構成する基板の主面の一辺が延出する方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。以下、第１方向Ｘ及び第２方向Ｙの長さを幅と称し、第２方向Ｙの長さを縦幅と称し、第３方向Ｚの長さを厚さと称する場合もある。

表示装置ＤＳＰは、表示パネルＰＮＬと、ＩＣチップ２とを備えている。
図１に示した例では、平面視した場合、表示パネルＰＮＬは、略長方形状に形成されている。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向している第２基板ＳＵＢ２と、シール材ＳＥと、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持された表示機能層（本実施形態では、後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、これらの間に所定のギャップを形成した状態で、シール材ＳＥによって貼り合わされている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間とシール材ＳＥとによって囲まれた空間に充填されている。表示パネルＰＮＬは、シール材ＳＥによって囲まれた内側に画像を表示する表示領域ＤＡと、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡとを有している。シール材ＳＥは、非表示領域ＮＤＡに位置している。図１では、シール材ＳＥを左上がりの斜線で示している。図１に示した例では、シール材ＳＥは、矩形枠状である。また、表示領域ＤＡは、角部に丸みを帯びたラウンド形状である。なお、シール材ＳＥは、矩形枠状以外の形状であってもよい。また、表示領域ＤＡは、略矩形状であってもよいし、矩形以外の多角形状であってもよい。

表示パネルＰＮＬは、表示領域ＤＡに複数の副画素ＰＸを備えている。ここで、副画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線Ｇと信号線Ｓとが交差する位置に配置されたスイッチング素子を含む領域に存在する。また、主画素は、複数の副画素で構成される。例えば、赤色に対応する副画素、緑色に対応する副画素、及び青色に対応する副画素により１つの主画素が構成される。他の例では、赤色に対応する副画素、緑色に対応する副画素、青色に対応する副画素、及び白色に対応する副画素により１つの主画素が構成される。主画素は、表示領域ＤＡに表示される画像の最小単位に相当する。複数の副画素ＰＸは、表示領域ＤＡにマトリクス状に配置されている。

ＩＣチップ２などの表示パネルＰＮＬの駆動に必要な信号供給源は、非表示領域ＮＤＡに位置している。図１に示した例では、ＩＣチップ２は、第２基板ＳＵＢ２の１つの基板側縁（又は、基板端部と称する場合もある）ＳＥＧ２１よりも外側に延出した第１基板ＳＵＢ１の実装部ＭＴ１に実装されている。言い換えると、ＩＣチップ２は、実装部ＭＴ１に重畳している。なお、実装部ＭＴ１にＩＣチップ２が実装される構造に限らず、実装部ＭＴ１に接続されるフレキシブル・プリント・サーキットと（ＦＰＣ）基板にＩＣチップ２が設けられていてもよい。実装部ＭＴ１は、第１基板ＳＵＢ１の１つの基板側縁ＳＥＧ１１に沿って形成されている。図示していないが、第１基板ＳＵＢ１は、実装部ＭＴ１に信号供給源を接続するための接続端子（以下、パッドと称する）を備えている。パッドには、後述する走査線Ｇや信号線Ｓなどと電気的に接続されたものが含まれる。なお、図１に示した例では、第２基板ＳＵＢ２の他の３つの基板側縁ＳＥＧ２２、ＳＥＧ２３、及びＳＥＧ２４は、それぞれ、第１基板ＳＵＢ１の他の３つの基板側縁ＳＥＧ１２、ＳＥＧ１３、及びＳＥＧ１４と対向している。ＩＣチップ２は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバを内蔵している。また、ＩＣチップ２は、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードを制御するタッチコントローラを内蔵している。なお、タッチコントローラは、ＩＣチップ２とは異なる他のＩＣチップに内蔵されていてもよい。

表示パネルＰＮＬは、第１基板ＳＵＢ１に溝部ＧＲを有している。溝部ＧＲは、非表示領域ＮＤＡに位置している。図１に示した例では、溝部ＧＲは、シール材ＳＥに重畳している。溝部ＧＲは、第２基板ＳＵＢ２の基板側縁ＳＥＧ２１乃至ＳＥＧ２４に沿って矩形枠状に形成されている。溝部ＧＲは、基板側縁ＳＥＧ１１（ＳＥＧ２１）側に位置する溝部ＧＲ１と、基板側縁ＳＥＧ１２（ＳＥＧ２２）側に位置する溝部ＧＲ２と、基板側縁ＳＥＧ１３（ＳＥＧ２３）側に位置する溝部ＧＲ３と、基板側縁ＳＥＧ１４（ＳＥＧ２４）側に位置する溝部ＧＲ４とを有している。

表示パネルＰＮＬは、第１基板ＳＵＢ１に凸部ＰＴを備えている。凸部ＰＴは、非表示領域ＮＤＡに位置している。凸部ＰＴは、例えば、シール材ＳＥや溝部ＧＲと重畳している。図１に示した例では、凸部ＰＴは、シール材ＳＥに沿って表示領域ＤＡの周囲に配置されている。凸部ＰＴの一部は、表示領域ＤＡの全周囲に亘って配置され、凸部ＰＴの一部は、実装部ＭＴ１側で分断されている。また、凸部ＰＴの一部は、実装部ＭＴ１側のみに位置している。なお、凸部ＰＴの全部が、表示領域ＤＡの全周囲に亘って配置されていてもよい。また、凸部ＰＴの全部が、表示領域ＤＡの周囲の途中で分断されていてもよい。

表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。

また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、Ｘ－Ｙ平面に平行な基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。

図２は、第１実施形態の表示装置ＤＳＰの外観の一例を示す平面図である。図２に示した例では、平面視した場合、表示パネルＰＮＬは、略ラウンド形状に形成されている。表示パネルＰＮＬは、切り欠き部ＮＴ１を有している。切り欠き部ＮＴ１は、第１基板ＳＵＢ１に形成された切り欠き部ＮＴ１１と、第２基板ＳＵＢ２に形成された切り欠き部ＮＴ１２とを含む。切り欠き部ＮＴ１１は、切り欠き部ＮＴ１２に重畳している。切り欠き部ＮＴ１１は、第２方向Ｙにおいて、基板側縁ＳＥＧ１１と反対側の基板側縁ＳＥＧ１２側に位置し、基板側縁ＳＥＧ１１側に窪んでいる。切り欠き部ＮＴ１２は、第２方向Ｙにおいて、基板側縁ＳＥＧ２１と反対側の基板側縁ＳＥＧ２２側に位置し、基板側縁ＳＥＧ２１側に窪んでいる。表示領域ＤＡは、切り欠き部ＮＴ１に沿って基板側縁ＳＥＧ１１（ＳＥＧ２１）側に窪んでいる略ラウンド形状に形成されている。シール材ＳＥは、表示領域ＤＡの形状に沿って表示領域ＤＡの周囲に配置されている。シール材ＳＥは、切り欠き部ＮＴ１に沿って基板側縁ＳＥＧ１２（ＳＥＧ２２）側で屈曲している。凸部ＰＴは、シール材ＳＥに沿って表示領域ＤＡの周囲に配置されている。凸部ＰＴは、シール材ＳＥに沿って基板側縁ＳＥＧ１２（ＳＥＧ２２）側で屈曲している。

図３は、第１実施形態の表示装置ＤＳＰの外観の一例を示す平面図である。図３に示した例では、平面視した場合、表示パネルＰＮＬは、略ラウンド形状に形成されている。表示パネルＰＮＬは、切り欠き部ＮＴ２を有している。切り欠き部ＮＴ２は、実装部ＭＴ１の領域ＢＬＡと、第２基板ＳＵＢ２に形成された切り欠き部ＮＴ２２とを含む。領域ＢＬＡは、切り欠き部ＮＴ２２に重畳している。切り欠き部ＮＴ２２は、第２基板ＳＵＢ２の基板側縁ＳＥＧ２１側に位置し、基板側縁ＳＥＧ２２側に窪んでいる。ＩＣチップ２は、実装部ＭＴ１において切欠き部ＮＴ２２に重畳する領域ＢＬＡの第１方向Ｘの両側にそれぞれ位置する実装部ＭＴ１の２つの領域に接続されている。言い換えると、２つのＩＣチップ２は、領域ＢＬＡ以外の実装部ＭＴ１の複数の領域に接続されている。なお、ＩＣチップ２は、領域ＢＬＡ以外の実装部ＭＴ１の１つの領域に接続されていてもよい。表示領域ＤＡは、切り欠き部ＮＴ２２に沿って基板側縁ＳＥＧ１２（ＳＥＧ２２）側に窪んでいる略ラウンド形状に形成されている。シール材ＳＥは、表示領域ＤＡの形状に沿って表示領域ＤＡの周囲に配置されている。シール材ＳＥは、切り欠き部ＮＴ２２に沿って基板側縁ＳＥＧ１１（ＳＥＧ２１）側で屈曲している。凸部ＰＴは、シール材ＳＥに沿って表示領域ＤＡの周囲に配置されている。凸部ＰＴは、シール材ＳＥに沿って基板側縁ＳＥＧ１１（ＳＥＧ２１）側で屈曲している。

図３に示した例では、表示パネルＰＮＬは、配線の導通等を検査するためのパッドＩＰＤを備えている。パッドＩＰＤは、非表示領域ＮＤＡに位置し、第２基板ＳＵＢ２の基板側縁ＳＥＧ２２よりも外側に延出した第１基板ＳＵＢ１の実装部ＭＴ２に実装されている。実装部ＭＴ２は、第２方向Ｙにおいて、実装部ＭＴ１と反対側に位置している。実装部ＭＴ２は、第１基板ＳＵＢ１の基板側縁ＳＥＧ１２に沿って形成されている。

図４は、タッチセンサＴＳの一構成例を示す平面図である。ここでは、自己容量方式のタッチセンサＴＳについて説明するが、タッチセンサＴＳは相互容量方式であってもよい。
タッチセンサＴＳは、マトリクス状に配置された複数のセンサ電極（検出電極）Ｒｘ（Ｒｘ１、Ｒｘ２…）と、複数のセンサ配線Ｌ（Ｌ１、Ｌ２…）と、を備えている。複数のセンサ電極Ｒｘは、表示領域ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。１つのセンサ電極Ｒｘは、１つのセンサブロックＢを構成している。センサブロックＢとは、タッチセンシングが可能な最小単位である。複数のセンサ配線Ｌは、表示領域ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示領域ＮＤＡに引き出され、ＩＣチップ２もしくはＦＰＣ基板等他の外部回路に電気的に接続されている。センサ配線Ｌは、非表示領域ＮＤＡにおいて端子部Ｔを有している。

ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。
センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２０は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２０は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２０は、同一の信号線上に位置している。

センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。

タッチセンシングモードにおいては、ＩＣチップ２、例えば、ＩＣチップ２に内蔵されたタッチコントローラは、センサ配線Ｌにタッチ駆動電圧を印加する。これにより、センサ電極Ｒｘにはタッチ駆動電圧が印加され、センサ電極Ｒｘでのセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してＩＣチップ２（タッチコントローラ）に出力される。ＩＣチップ２（タッチコントローラ）、又は外部のホストは、センシング信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。
なお、表示モードにおいては、センサ電極Ｒｘは、コモン電圧（Ｖｃｏｍ）が印加された共通電極ＣＥとして機能する。コモン電圧は、ＩＣチップ２、例えば、ＩＣチップ２に内蔵されたディスプレイドライバに含まれる電圧供給部からセンサ配線Ｌを介して印加される。

図５は、図４に示したセンサ電極Ｒｘ及び画素ＰＸを示す平面図である。図５において、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２とほぼ同一である。

１つのセンサ電極Ｒｘは、複数の副画素ＰＸに亘って配置されている。図示した例では、第２方向Ｙに沿って奇数行目に位置する副画素ＰＸは、方向Ｄ１に沿って延出している。また、第２方向Ｙに沿って偶数行目に位置する副画素ＰＸは、方向Ｄ２に沿って延出している。一例では、１つのセンサ電極Ｒｘには、第１方向Ｘに沿って６０～７０個の主画素ＭＰＸが配置され、第２方向に沿って６０～７０個の主画素ＭＰＸが配置されている。なお、副画素ＰＸは、図５に示したように配列されていなくともよい。

図６は、副画素ＰＸの基本構成及び等価回路を示す図である。
複数の走査線Ｇは、走査線駆動回路ＧＤに接続されている。複数の信号線Ｓは、信号線駆動回路ＳＤに接続されている。走査線Ｇ及び信号線Ｓは、それぞれ、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成されている。走査線Ｇ及び信号線Ｓは、それぞれ、単層構造であってもよいし、多層構造であってもよい。一例では、走査線Ｇは、例えば、モリブデン（Ｍо）－タングステン（Ｗ）合金によって形成されている。また、一例では、信号線Ｓは、チタン（Ｔｉ）－アルミニウム（Ａｌ）－チタン（Ｔｉ）の順に積層された積層体で形成されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。

共通電極ＣＥは、センサブロックＢ毎にそれぞれ設けられている。共通電極ＣＥは、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。共通電極ＣＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。また、共通電極ＣＥは、それぞれ上記の通りＩＣチップ２、例えば、ＩＣチップ２に内蔵されたタッチコントローラにも接続され、タッチセンシングモードにおいてタッチ駆動電圧が印加されるセンサ電極Ｒｘを形成している。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば、薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成された透明電極である。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

図７は、図１乃至図３に示した表示パネルＰＮＬの一部の構造を示す断面図である。図７は、例えば、副画素ＰＸに相当する領域の構造を示している。図７に示した例は、横電界を利用する表示モードが適用された例に相当する。
第１基板ＳＵＢ１は、絶縁基板１０、絶縁層１１、絶縁層１２、絶縁層１３、絶縁層１４、絶縁層１５、信号線Ｓ（Ｓ１、Ｓ２、…）、金属配線ＭＬ（ＭＬ１、ＭＬ２、…）、共通電極ＣＥ、及び配向膜ＡＬ１などを備えている。
絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁基板１０は、上面１０Ａと、上面１０Ａと反対側の下面１０Ｂとを有する。絶縁層１１は、絶縁基板１０の上に位置している。絶縁層１２は、絶縁層１１の上に位置している。信号線Ｓは、絶縁層１２の上に位置している。図７に示した例では、信号線Ｓ１と信号線Ｓ２とは、第１方向Ｘにおいて離間している。絶縁層１３は、上面１３Ａと、上面１３Ａと反対側の下面１３Ｂとを有する。絶縁層１３は、絶縁層１２の上に位置し、信号線Ｓを覆っている。金属配線ＭＬは、絶縁層１３の上に位置している。金属配線ＭＬは、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成されている。金属配線ＭＬは、単層構造であってもよいし、多層構造であってもよい。一例では、金属配線ＭＬは、チタン（Ｔｉ）－アルミニウム（Ａｌ）－チタン（Ｔｉ）の順に積層された積層体で形成されている。金属配線ＭＬは、例えば、センサ電極Ｒｘと電気的に接続されるセンサ配線Ｌとしても機能する。センサ配線Ｌとして機能する場合、金属配線ＭＬは、センサ電極Ｒｘ、例えば、共通電極ＣＥと電気的に接続される。図７に示した例では、金属配線ＭＬ１及びＭＬ２は、それぞれ、信号線Ｓ１及びＳ２の直上に位置している。絶縁層１４は、上面１４Ａと、上面１４Ａと反対側の下面１４Ｂとを有する。絶縁層１４は、絶縁層１３の上に位置し、絶縁層１３及び金属配線ＭＬを覆っている。共通電極ＣＥは、絶縁層１４の上に位置している。絶縁層１５は、共通電極ＣＥの上に位置し、共通電極ＣＥを覆っている。言い換えると、絶縁層１２と絶縁層１２の上の位置する絶縁層１５との間には、絶縁層１３、絶縁層１４、及び共通電極ＣＥが位置している。画素電極ＰＥ（ＰＥ１）は、絶縁層１５の上に位置している。配向膜ＡＬ１は、絶縁層１５の上に位置し、絶縁層１５及び画素電極ＰＥを覆っている。なお、第１基板ＳＵＢ１において、各層の間には、他の層が位置していてもよい。

絶縁層１１、１２、及び１５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁層である。絶縁層１１、１２、及び１５は、単層構造であってもよいし、多層構造であってもよい。絶縁層１３及び１４は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁層（有機膜）である。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、及び配向膜ＡＬ２などを備えている。
絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。絶縁基板２０は、上面２０Ａと、上面２０Ａと反対側の下面２０Ｂとを有する。遮光層ＢＭ及びカラーフィルタＣＦは、絶縁基板１０に対向する下面２０Ｂ側に位置している。カラーフィルタＣＦは、画素電極ＰＥ（ＰＥ１）と対向する位置に配置され、その一部が遮光層ＢＭの下側に重畳している。カラーフィルタＣＦは、赤色のカラーフィルタＣＦＲ、緑色のカラーフィルタＣＦＧ、及び青色のカラーフィルタＣＦＢを有している。なお、カラーフィルタＣＦは、白色のカラーフィルタを有していてもよい。オーバーコート層ＯＣは、カラーフィルタＣＦの下に位置し、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、透明な樹脂によって形成されている。配向膜ＡＬ２は、オーバーコート層ＯＣの下に位置し、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及び配向膜ＡＬ２は、例えば、水平配向性を示す材料によって形成されている。なお、第２基板ＳＵＢ２において、各層の間には、他の層が位置していてもよい。

上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、図７に示すように所定のセルギャップが形成された状態で前述したシール材ＳＥによって接着されている。液晶層ＬＣは、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子ＬＭを備えている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。

偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。なお、光学素子ＯＤ１及び光学素子ＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。

このような表示パネルＰＮＬにおいては、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ＩＬから表示パネルＰＮＬに向けて照射された光は、光学素子ＯＤ１及び光学素子ＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子ＬＭは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ＩＬからの光の一部は、光学素子ＯＤ１及び光学素子ＯＤ２を透過し、明表示となる。

図８は、図１乃至図３に示したＡ－Ａ線に沿った表示パネルＰＮＬの断面図である。図８は、表示パネルＰＮＬの非表示領域ＮＤＡを示している。
第１基板ＳＵＢ１は、非表示領域ＮＤＡに溝部ＧＲを有している。図８に示した例では、溝部ＧＲ４は、絶縁層１２乃至１４等を貫通して形成されている。溝部ＧＲ４は、絶縁層１２の端部１２Ｅ１、絶縁層１３の端部１３Ｅ１及び絶縁層１４の端部１４Ｅ１と基板側縁ＳＥＧ１４との間に位置している。端部１３Ｅ１は、基板側縁ＳＥＧ１４よりも表示領域ＤＡ側に位置している。端部１２Ｅ１は、第１方向Ｘにおいて、端部１３Ｅ１よりも基板側縁ＳＥＧ１４側に位置している。端部１４Ｅ１は、第１方向Ｘにおいて、端部１３Ｅ１よりも表示領域ＤＡ側に位置している。言い換えると、端部１２Ｅ１は、溝部ＧＲ４において、絶縁層１３及び絶縁層１４から露出し、端部１３Ｅ１は、溝部ＧＲ４において、絶縁層１４から露出している。なお、端部１２Ｅ１は、第１方向Ｘにおいて、端部１３Ｅ１と同じ位置に位置していてもよいし、端部１３Ｅ１よりも表示領域ＤＡ側に位置していてもよい。端部１４Ｅ１は、第１方向Ｘにおいて、端部１３Ｅ１と同じ位置に位置していてもよいし、端部１３Ｅ１よりも基板側縁ＳＥＧ１４側に位置していてもよい。一例では、端部１４Ｅ１から基板側縁ＳＥＧ１４までの溝部ＧＲの幅は、１５０μｍ～２００μｍである。このように形成された溝部ＧＲによって、表示パネルＰＮＬの外部から絶縁層１３及び１４を伝わる水分の侵入経路を遮断することができる。

第１基板ＳＵＢ１は、非表示領域ＮＤＡに周辺配線ＷＲ１乃至ＷＲ４などを備えている。周辺配線ＷＲ１は、走査線Ｇと同じ層に配置され、走査線Ｇと同一材料により形成されている。図８に示した例では、周辺配線ＷＲ１は、絶縁層１１と絶縁層１２の端部１２Ｅ１との間に位置している。なお、周辺配線ＷＲ１は、第３方向Ｚにおいて、絶縁層１２の間に位置していてもよい。この場合、走査線Ｇも、第３方向Ｚにおいて、周辺配線ＷＲ１と同様に絶縁層１２の間に位置している。周辺配線ＷＲ１は、静電気や外部からの電界が表示領域ＤＡに作用することを防ぐガードリングや光漏れを防ぐための遮光層として機能するため、各種配線よりも外側に配置されている。図８に示した例では、周辺配線ＷＲ１を覆うため、端部１２Ｅ１は、絶縁層１３の端部１３Ｅ１及び絶縁層１４の端部１４Ｅ１よりも基板側縁ＳＥＧ１４側に延出している。一方で、絶縁層１１と絶縁層１２との間の密着強度が弱いため、端部１２Ｅ１は、基板側縁ＳＥＧ１４まで延出していない。言い換えると、端部１２Ｅ１は、基板側縁ＳＥＧ１４よりも表示領域ＤＡ側に位置している。周辺配線ＷＲ２は、信号線Ｓと同層に配置され、信号線Ｓと同一材料により形成されている。図８に示した例では、周辺配線ＷＲ２は、絶縁層１２及び絶縁層１３の間に位置している。絶縁層１５は、絶縁層１４の上から端部１４Ｅ１の側面を通って端部１３Ｅ１の側面まで延出している。端部１３Ｅ１及び端部１４Ｅ１が段差となっているため、絶縁層１５は、端部１３Ｅ１及び１４Ｅ１に付着しやすい。周辺配線ＷＲ３及びＷＲ４は、画素電極ＰＥと同層に配置され、画素電極と同一材料により形成されている。図８に示した例では、周辺配線ＷＲ３及びＷＲ４は、絶縁層１５及び配向膜ＡＬ１の間に位置している。周辺配線ＷＲ３は、絶縁層１５の上で、周辺配線ＷＲ４よりも表示領域ＤＡ側に位置している。周辺配線ＷＲ４は、絶縁層１５に沿って絶縁層１４の上から端部１４Ｅ１側を通って端部１３Ｅ１の側面側まで延出している。配向膜ＡＬ１は、絶縁層１５及び周辺配線ＷＲ４の上から端部１３Ｅ１及び１４Ｅ１側を通って溝部ＧＲ４まで延出している。例えば、絶縁層１５の上に配向膜ＡＬ１を直接配置した場合には、配向膜ＡＬ１と絶縁層１５との密着強度が弱いために剥離する可能性がある。本実施形態では、周辺配線ＷＲ４と絶縁層１５及び配向膜ＡＬ１との密着強度が、例えば、配向膜ＡＬ１と絶縁層１５との密着強度よりも十分強いために、周辺配線ＷＲ４と絶縁層１５又は配向膜ＡＬ１との間で剥離する可能性が、例えば、配向膜ＡＬ１と絶縁層１５との間で剥離する可能性よりも低い。しかし、周辺配線ＷＲ４を基板側縁ＳＥＧ１４まで延出させると、静電気放電（Electro-Static Discharge:ＥＳＤ）や周辺配線ＷＲ４の腐食等の問題が生じる可能性がある。

第１基板ＳＵＢ１は、非表示領域ＮＤＡに凸部ＰＴ（ＰＴ１、ＰＴ２、ＰＴ３…）及び凹部（ＤＴ１、ＤＴ２、ＤＴ３…）などを備えている。以下で、非表示領域ＮＤＡ、例えば、溝部ＧＲにおいて凸部ＰＴに対して窪んでいる部分等を凹部ＤＴ（ＤＴ１、ＤＴ２、ＤＴ３、及びＤＴ４…）と称する。凸部ＰＴは、例えば、溝部ＧＲに位置し、第２基板ＳＵＢ２に向かって突出している。凸部ＰＴは、例えば、絶縁層１３及び絶縁層１５を含み、これらの順に積層されて形成されている。一例では、凸部ＰＴは、配向膜ＡＬ１との接着強度が弱い。なお、凸部ＰＴは、配向膜ＡＬ１を含んでいてもよい。凸部ＰＴは、絶縁層１３及び絶縁層１５の少なくとも一方を含んでいてもよい。また、凸部ＰＴは、絶縁層１３、絶縁層１５、及び配向膜ＡＬ１以外の層を含んでいてもよい。また、その他の突出した部分を凸部ＰＴと称する場合もある。凸部ＰＴは、配向膜ＡＬ１で覆われていない頂部ＶＴを有している。言い換えると、凸部ＰＴは、少なくとも頂部ＶＴが配向膜ＡＬ１から露出している。凸部ＰＴは、頂部ＶＴ以外が配向膜ＡＬ１で覆われている。なお、凸部ＰＴは、頂部ＶＴ以外の部分が配向膜ＡＬ１から露出してもよいし、全体が配向膜ＡＬ１から露出していてもよい。凸部ＰＴの断面形状は、例えば、第２基板ＳＵＢ２に向かって鋭角に先細る形状に形成されている。一例では、凸部ＰＴの断面形状は、略三角形状に形成されている。凸部ＰＴの厚さは、例えば、絶縁層１３の厚さ以上である。言い換えると、凸部ＰＴの厚さは、例えば、絶縁層１３及び絶縁層１４の厚さの半分以上である。一例では、凸部ＰＴの厚さは、２．０μｍ～３．０μｍであり、凸部ＰＴの第１方向Ｘの幅は、７．０μｍである。このような断面形状や厚さで凸部ＰＴを形成することで、製造時に配向膜ＡＬ１を凸部ＰＴに塗布した際に配向膜ＡＬ１が凸部ＰＴの下側に流れ落ちるために、凸部ＰＴは、少なくとも頂部ＶＴが配向膜ＡＬ１から露出する。なお、凸部ＰＴの断面形状は、第１基板ＳＵＢ１の製造工程において配向膜ＡＬ１から露出する部分が形成される断面形状であれば前述した形状以外の形状に形成されていてもよい。また、凸部ＰＴの厚さは、第１基板ＳＵＢ１の製造工程において配向膜ＡＬ１から露出する部分が形成される厚さであれば絶縁層１３の厚さより小さくてもよい。凸部ＰＴは、例えば、シール材ＳＥに接している。頂部ＶＴは、シール材ＳＥと十分な接着強度、例えば、絶縁層１５と配向膜ＡＬ１よりも強い接着強度で接着し得る。凹部ＤＴは、例えば、隣接する２つの凸部ＰＴの間に位置し、絶縁層１３や１４等を貫通して形成されている。

図８に示した例では、凸部ＰＴ１、凸部ＰＴ２、及び凸部ＰＴ３は、溝部ＧＲ４において間隔を置いて第１方向Ｘに並べられている。凸部ＰＴ１は、端部１２Ｅ１の上に位置している。凸部ＰＴ２及びＰＴ３は、絶縁層１１の上に位置している。凸部ＰＴ２は、第１方向Ｘにおいて、凸部ＰＴ１から基板側縁ＳＥＧ１４側に離間している。凸部ＰＴ３は、第１方向Ｘにおいて、凸部ＰＴ２から基板側縁ＳＥＧ１４側に離間している。凸部ＰＴ１は、第３方向Ｚにおいて、凸部ＰＴ２及びＰＴ３よりも高い位置に位置している。なお、凸部ＰＴ１と絶縁層１２との間には、他の層が位置していてもよい。凸部ＰＴ２及びＰＴ３と絶縁層１１との間には、他の層が位置していてもよい。凸部ＰＴ１は、端部１２Ｅ１の上に位置していなくともよい。凸部ＰＴ１は、端部１２Ｅ１と絶縁層１１とに跨って位置していてもよい。また、凸部ＰＴ２は、端部１２Ｅ１の上に位置していてもよい。凸部ＰＴ１の頂部ＶＴ１、凸部ＰＴ２の頂部ＶＴ２、及び凸部ＰＴ３の頂部ＶＴ３は、それぞれ、シール材ＳＥに接着している。なお、頂部ＶＴ１乃至ＶＴ３の内の少なくとも１つが、シール材ＳＥに接着していればよい。凹部ＤＴ１は、凸部ＰＴ１と絶縁層１３の端部１３Ｅ１との間に位置している。凹部ＤＴ２は、凸部ＰＴ１及びＰＴ２の間に位置している。凹部ＤＴ３は、凸部ＰＴ２及びＰＴ３の間に位置している。凹部ＤＴ４は、凸部ＰＴ３及び基板側縁ＳＥＧ１４の間に位置している。凹部ＤＴ１乃至ＤＴ４には、配向膜ＡＬ１が位置している。なお、凹部ＤＴ１乃至ＤＴ４において、絶縁層１１の上には、他の層が位置していてもよい。なお、図８に示した例では、３つの凸部ＰＴが配置されているとしたが、３つより多く凸部ＰＴが配置されていてもよいし、３つより少ない凸部ＰＴが配置されていてもよい。

遮光層ＢＭは、絶縁基板２０まで貫通するスリットＳＬ１を有している。スリットＳＬ１を形成することで遮光層ＢＭを伝わって水分が侵入することを防止できる。なお、前述した周辺配線ＷＲ１は、スリットＳＬ１と重畳する位置に配置されているため、スリットＳＬ１からの光漏れを抑制する。また、遮光層ＢＭは、液晶層ＬＣと重畳する領域においてスリットＳＬ２を有している。スリットＳＬ２を形成することで遮光層ＢＭを介した表示領域ＤＡへの電荷の移動を遮断できる。これにより、表示パネルＰＮＬの製造工程において、静電気が表示領域ＤＡに集中するのを抑制し、表示パネルＰＮＬが損傷するのを抑制することが可能である。なお、前述した周辺配線ＷＲ２は、スリットＳＬ２と重畳する位置に配置されているため、スリットＳＬ２からの光漏れを抑制する。また、カラーフィルタＣＦＲ及びＣＦＢは、スリットＳＬ２内に第３方向Ｚに重畳して配置されている。このため、周辺配線ＷＲ２の周囲を透過した光に対してもスリットＳＬ２からの光漏れを抑制することができる。

スペーサＳＰ１乃至ＳＰ４は、第２基板ＳＵＢ２に配置され、第１基板ＳＵＢ１側に突出している。スペーサＳＰ１乃至ＳＰ４は、樹脂材料によって形成されている。また、スペーサＳＰ２と重畳する位置に高さ調整のためのカラーフィルタＣＦＢが配置されている。なお、スペーサＳＰ１と重畳する位置に高さ調整のためのカラーフィルタＣＦＢが配置されていてもよい。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とシール材ＳＥとによって囲まれている。

図９は、図１及び図２に示した領域ＡＲ１の第１基板ＳＵＢ１の構成例を模式的に示す平面図である。図９には、説明に必要な構成のみを示している。
第１基板ＳＵＢ１は、非表示領域ＮＤＡに複数の金属配線ＡＭ（ＡＭ１、ＡＭ２…）を備えている。なお、第１基板ＳＵＢ１は、１本の金属配線ＡＭのみを備えていてもよい。複数の金属配線ＡＭは、非表示領域ＮＤＡに位置している。複数の金属配線ＡＭは、第２方向Ｙにおいて間隔を置いて並んでいる。金属配線ＡＭは、例えば、研磨する際に寸法を確認するために用いられる。金属配線ＡＭは、例えば、表示パネルＰＮＬを平面視した場合に湾曲している領域や研磨される領域の開始位置、終了位置、及び開始位置と終了位置との中間位置等に配置されている。凸部ＰＴは、金属配線ＡＭに重畳していない。なお、凸部ＰＴは、金属配線ＡＭに重畳していてもよい。図９に示した例では、金属配線ＡＭ１及びＡＭ２は、それぞれ、第１方向Ｘに延出している。金属配線ＡＭ１は、第２方向Ｙにおいて、周辺配線ＷＲ１から基板側縁ＳＥＧ１２側に離間している。金属配線ＡＭ２は、第２方向Ｙにおいて、金属配線ＡＭ１から基板側縁ＳＥＧ１２側に離間している。凸部ＰＴ１は、周辺配線ＷＲ１に重畳している。凸部ＰＴ２は、金属配線ＡＭ１及び周辺配線ＷＲ１の間に位置している。凸部ＰＴ３は、金属配線ＡＭ１及びＡＭ２の間に位置している。
なお、図９に示した領域ＡＲ１における第１基板ＳＵＢ１の構成は、図３に示した領域ＡＲ２における第１基板ＳＵＢ１にも適用できる。

図１０は、図９に示したＣ－Ｃ線に沿った表示パネルＰＮＬの断面図である。図１０は、表示パネルＰＮＬの非表示領域ＮＤＡを示している。
図１０に示した例では、溝部ＧＲ２は、絶縁層１２乃至１４等を貫通して形成されている。溝部ＧＲ２は、絶縁層１２の端部１２Ｅ２、絶縁層１３の端部１３Ｅ２及び絶縁層１４の端部１４Ｅ２と基板側縁ＳＥＧ１２との間に位置している。端部１３Ｅ２は、基板側縁ＳＥＧ１２よりも表示領域ＤＡ側に位置している。端部１２Ｅ２は、第２方向Ｙにおいて、端部１３Ｅ２よりも基板側縁ＳＥＧ１２側に位置している。端部１２Ｅ１は、第１方向Ｘにおいて、端部１３Ｅ２よりも表示領域ＤＡ側に位置している。言い換えると、端部１２Ｅ２は、溝部ＧＲ２において、絶縁層１３及び絶縁層１４から露出し、端部１３Ｅ２は、溝部ＧＲ２において、絶縁層１４から露出している。なお、端部１２Ｅ２は、第２方向Ｘにおいて、端部１３Ｅ２と同じ位置に位置していてもよいし、端部１３Ｅ２よりも表示領域ＤＡ側に位置していてもよい。端部１４Ｅ２は、第１方向Ｘにおいて、端部１３Ｅ２と同じ位置に位置していてもよいし、端部１３Ｅ２よりも基板側縁ＳＥＧ１２側に位置していてもよい。

図１０に示した例では、金属配線ＡＭ１及び金属配線ＡＭ２が、溝部ＧＲ２において間隔を置いて第２方向Ｙに並んでいる。金属配線ＡＭ１及びＡＭ２は、絶縁層１１の上に位置している。金属配線ＡＭ１は、第２方向Ｙにおいて、周辺配線ＷＲ１から基板側縁ＳＥＧ１２側に離間している。言い換えると、金属配線ＡＭ１は、凹部ＤＴ３に位置している。金属配線ＡＭ２は、第２方向Ｙにおいて、金属配線ＡＭ１から基板側縁ＳＥＧ１２側に離間している。言い換えると、金属配線ＡＭ２は、凹部ＤＴ４に位置している。金属配線ＡＭ１及び金属配線ＡＭ２は、絶縁層１２及び配向膜ＡＬ１で覆われている。凸部ＰＴ１は、端部１２Ｅ２の上に位置している。凸部ＰＴ２は、周辺配線ＷＲ１と金属配線ＡＭ１との間に位置している。なお、凸部ＰＴ２は、金属配線ＡＭ１の上に位置していてもよいし、金属配線ＡＭ１の上から絶縁層１１に跨って位置していてもよい。凸部ＰＴ３は、金属配線ＡＭ１及びＡＭ２の間に位置している。なお、凸部ＰＴ３は、金属配線ＡＭ２の上に位置していてもよいし、金属配線ＡＭ２の上から絶縁層１１に跨って位置していてもよい。

図１１は、図１に示した第１基板ＳＵＢ１の実装部ＭＴ１側の構成例を模式的に示す平面図である。図１１には、説明に必要な構成のみを示している。
第１基板ＳＵＢ１は、実装部ＭＴ１側に透明導電膜パターンＭＰと配線群ＬＧとを備えている。透明導電膜パターンＭＰは、画素電極と同一材料により形成された複数の透明導電膜をドット状にフローティングで配置したパターンである。透明導電膜パターンＭＰは、配線群ＬＧに重畳している。配線群ＬＧは、例えば、信号線Ｓと同一材料により形成されている複数の配線を含み、ＩＣチップ２又はＦＰＣ基板３等に接続されている。一例では、配線群ＬＧは、複数の信号線Ｓを含んでいる。配線群ＬＧにベタ状の周辺配線ＷＲ４を重畳した場合、配線群ＬＧと周辺配線ＷＲ４との間に寄生容量が形成される可能性がある。本実施形態では、実装部ＭＴ１側で配線群ＬＧに透明導電膜パターンＭＰを重畳させることで、配線群ＬＧとの間に寄生容量が形成されることを抑制できる。

図１１では、周辺配線ＷＲ４及び透明導電膜パターンＭＰを右上がりの斜線で示し、シール材ＳＥを左上がりの斜線で示している。図１１に示した例では、配線群ＬＧは、第２方向Ｙにおいて表示領域ＤＡから実装部ＭＴ１側に向かって延出している。また、配線群ＬＧは、第２方向ＹにおいてＩＣチップ２、例えば、ＩＣチップ２が接続された接続端子に向かって収束し、ＩＣチップ２に接続されている。なお、配線群ＬＧは、ＩＣチップ２を実装したＦＰＣ基板のような外部回路を用いた場合、例えば、ＦＰＣ基板が接続された接続端子に向かって収束し、この端子部に接続されていてもよい。周辺配線ＷＲ４は、表示領域ＤＡの周囲に枠状に配置され、実装部ＭＴ１側で途切れている。周辺配線ＷＲ４は、表示領域ＤＡ及び非表示領域ＮＤＡに跨って配置されている。なお、周辺配線ＷＲ４は、非表示領域ＮＤＡのみに配置されていてもよい。透明導電膜パターンＭＰは、周辺配線ＷＲ４の実装部ＭＴ１側の端部ＷＥ１と端部ＷＥ２との間に位置し、配線群ＬＧに重畳している。シール材ＳＥは、周辺配線ＷＲ４及び透明導電膜パターンＭＰに重畳している。
なお、図１１に示した第１基板ＳＵＢ１の実装部ＭＴ１の構成は、図２に示した第１基板ＳＵＢ１の実装部ＭＴ１の構成や図３に示した第１基板ＳＵＢ１の実装部ＭＴ１の構成にも適用できる。

図１２は、図１１に示した領域ＡＲ３の第１基板ＳＵＢ１の構成例を模式的に示す平面図である。図１２には、説明に必要な構成のみを示している。
第１基板ＳＵＢ１は、配線群ＢＧを備えている。配線群ＢＧは、例えば、走査線Ｇと同一材料により形成されている複数の周辺配線ＷＲ５を含んでいる。図１２に示した例では、配線群ＬＧは、第２方向ＹにおいてＩＣチップ２に向かって収束している。配線群ＬＧは、表示領域ＤＡ側に位置する配線群ＬＧ１と、ＩＣチップ２側に位置する配線群ＬＧ２と含む。配線群ＬＧ１の側部ＬＧＳは、外側から配線群ＬＧ１の端部ＬＧＥ１に向かって斜めに延出している。言い換えると、配線群ＬＧ１の最も外側の位置する配線ＬＧＳ（例えば、信号線Ｓ）は、外側から端部ＬＧＥ１に向かって斜めに延出している。端部ＬＧＥ１と配線群ＬＧ２の端部ＬＧＥ２とは、配線群ＢＧを介して接続されている。端部ＬＧＥ２と反対側の配線群ＬＧ２の端部ＬＧＥ３は、例えば、ＩＣチップ２に接続されている。なお、端部ＬＧＥ３は、ＦＰＣ基板等他の外部回路に接続されていてもよい。

図１２に示した例では、凹部ＤＴ１、ＤＴ２、ＤＴ３、ＤＴ４、ＤＴ５、ＤＴ６、ＤＴ７、ＤＴ８、ＤＴ９、及びＤＴ１０は、第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。凹部ＤＴ１乃至ＤＴ１０は、配線群ＬＧに重畳していない。凹部ＤＴ１は、側部ＬＧＳに向かって第１方向Ｘに延出している。凹部ＤＴ１の先端部ＤＴＥ１は、側部ＬＧＳから第１方向Ｘに離間している。凹部ＤＴ２は、側部ＬＧＳに向かって第１方向Ｘに延出し、凹部ＤＴ１から第２方向Ｙに離間している。凹部ＤＴ２の先端部ＤＴＥ２は、側部ＬＧＳから第１方向Ｘに離間している。先端部ＤＴＥ２は、第１方向Ｘにおいて、先端部ＤＴＥ１よりもＩＣチップ２側に延出している。言い換えると、先端部ＤＴＥ１は、第１方向Ｘにおいて、先端部ＤＴＥ２よりもＩＣチップ２から離間している。凹部ＤＴ３は、側部ＬＧＳに向かって延出し、凹部ＤＴ２から第２方向Ｙに離間している。凹部ＤＴ３の端部ＤＴＥ３は、側部ＬＧＳから第１方向Ｘに離間している。端部ＤＴＥ３は、第１方向Ｘにおいて、先端部ＤＴＥ２よりもＩＣチップ２側に延出している。言い換えると、先端部ＤＴＥ２は、第１方向Ｘにおいて、先端部ＤＴＥ３よりもＩＣチップ２から離間している。凹部ＤＴ１乃至凹部ＤＴ３は、側部ＬＧＳに沿って階段状に配置されている。つまり、凹部ＤＴ１乃至ＤＴ３は、第１方向Ｘにおいて互いにずれて配置されている。凹部ＤＴ４乃至ＤＴ１０は、配線群ＢＧに重畳している。凹部ＤＴ４は、第１方向Ｘに延出し、凹部ＤＴ３から第２方向Ｙに離間している。凹部ＤＴ５は、第１方向Ｘに延出し、凹部ＤＴ４から第２方向Ｙに離間している。凹部ＤＴ６は、第１方向Ｘに延出し、凹部ＤＴ５から第２方向Ｙに離間している。凹部ＤＴ７は、第１方向Ｘに延出し、凹部ＤＴ６から第２方向Ｙに離間している。凹部ＤＴ８は、第１方向Ｘに延出し、凹部ＤＴ７から第２方向Ｙに離間している。凹部ＤＴ９は、第１方向Ｘに延出し、凹部ＤＴ８から第２方向Ｙに離間している。凹部ＤＴ１０は、第１方向Ｘに延出し、凹部ＤＴ９から第２方向Ｙに離間している。

図１２に示した例では、凸部ＰＴ（ＰＴ１、ＰＴ２、ＰＴ３、ＰＴ４、ＰＴ５、ＰＴ６、ＰＴ７、ＰＴ８、及びＰＴ９）は、第１方向Ｘに延出し、配線群ＬＧに重畳していない。凸部ＰＴ１は、第２方向Ｙにおいて凹部ＤＴ１及び凹部ＤＴ２の間に位置している。凸部ＰＴ２は、第２方向Ｙにおいて凹部ＤＴ２及び凹部ＤＴ３の間に位置している。凸部ＰＴ３は、第２方向Ｙにおいて凹部ＤＴ３及び凹部ＤＴ４の間に位置している。凸部ＰＴ４は、第２方向Ｙにおいて凹部ＤＴ４及び凹部ＤＴ５の間に位置している。凸部ＰＴ５は、第２方向Ｙにおいて凹部ＤＴ５及び凹部ＤＴ６の間に位置している。凸部ＰＴ６は、第２方向Ｙにおいて凹部ＤＴ６及び凹部ＤＴ７の間に位置している。凸部ＰＴ７は、第２方向Ｙにおいて凹部ＤＴ７及び凹部ＤＴ８の間に位置している。凸部ＰＴ８は、第２方向Ｙにおいて凹部ＤＴ８及び凹部ＤＴ９の間に位置している。凸部ＰＴ９は、第２方向Ｙにおいて凹部ＤＴ９及び凹部ＤＴ１０の間に位置している。凸部ＰＴ４乃至凸部ＰＴ９は、配線群ＢＧに重畳している。このように凹部ＤＴや凸部ＰＴを配置することで、狭額縁化により配線群ＬＧの周囲に僅かな隙間しかない場合であっても、凹部ＤＴや凸部ＰＴを第１基板ＳＵＢ１の実装部ＭＴ側に形成することができる。

図１３は、図１２に示したＤ－Ｄ線に沿った表示パネルＰＮＬの断面図である。図１３は、表示パネルＰＮＬの非表示領域ＮＤＡを示している。図１３には、説明に必要な構成のみを示している。
図１３に示した例では、溝部ＧＲ１は、絶縁層１３及び１４を貫通して形成されている。溝部ＧＲ１は、絶縁層１３の端部１３Ｅ３及び絶縁層１４の端部１４Ｅ３と絶縁層１３の端部１３Ｅ４及び絶縁層１４の端部１４Ｅ４との間に位置している。端部１３Ｅ３及び端部１３Ｅ４は、第２方向Ｙで互いに離間している。端部１３Ｅ３及び端部１３Ｅ４は、第２方向Ｙにおいて対向している。端部１３Ｅ３及び１３Ｅ４は、基板側縁ＳＥＧ１１よりも表示領域ＤＡ側に位置している。端部１３Ｅ３は、第２方向Ｙにおいて、端部１３Ｅ４よりも表示領域ＤＡ側に位置している。端部１４Ｅ３及び端部１４Ｅ４は、第２方向Ｙで互いに離間している。端部１４Ｅ３及び端部１４Ｅ４は、第２方向Ｙにおいて対向している。端部１４Ｅ３は、第２方向Ｙにおいて、端部１４Ｅ４よりも表示領域ＤＡ側に位置している。端部１４Ｅ３は、第２方向Ｙにおいて、端部１３Ｅ３よりも表示領域ＤＡ側に位置している。なお、端部１４Ｅ３は、第２方向Ｙにおいて、端部１３Ｅ３と同じ位置に位置していてもよいし、端部１３Ｅ３よりも基板側縁ＳＥＧ１１側に位置していてもよい。端部１４Ｅ４は、第２方向Ｙにおいて、端部１３Ｅ４よりも基板側縁ＳＥＧ１１側に位置している。なお、端部１４Ｅ４は、第２方向Ｙにおいて、端部１３Ｅ４と同じ位置に位置していてもよいし、端部１３Ｅ４よりも表示領域ＤＡ側に位置していてもよい。言い換えると、端部１３Ｅ３及び端部１３Ｅ４は、溝部ＧＲ１において、絶縁層１４から露出している。

第１基板ＳＵＢ１は、非表示領域ＮＤＡに周辺配線ＷＲ５（配線群ＢＧ）及び透明導電膜パターンＭＰなどを備えている。周辺配線ＷＲ５は、走査線Ｇと同じ層に配置されている。透明導電膜パターンＭＰは、画素電極ＰＥと同じ層に配置されている。図１３に示した例では、周辺配線ＷＲ５は、絶縁層１１及び絶縁層１２の間に位置し、第２方向Ｙに延出している。周辺配線ＷＲ５は、溝部ＧＲ１に重畳している。言い換えると、周辺配線ＷＲ５は、溝部ＧＲ１に対向している。周辺配線ＷＲ５の第２方向Ｙの幅は、溝部ＧＲの第２方向Ｙの幅よりも長い。なお、周辺配線ＷＲ５は、第３方向Ｚにおいて、絶縁層１２の間に位置していてもよい。信号線Ｓ（ＬＧ）は、絶縁層１２及び絶縁層１３の間に位置し、溝部ＧＲで分断されている。信号線Ｓは、表示領域ＤＡ側から絶縁層１３の端部１３Ｅ３まで延出している。信号線Ｓは、端部１３Ｅ３において、絶縁層１２を貫通するコンタクトホールＣＨ１３１を介して周辺配線ＷＲ５に接続されている。信号線Ｓは、絶縁層１２を貫通するコンタクトホールＣＨ１３２を介して周辺配線ＷＲ５に接続されている。信号線Ｓは、絶縁層１３の端部１３Ｅ４から基板側縁ＳＥＧ１１側に延出している。絶縁層１５は、絶縁層１４の上から端部１４Ｅ３の側面を通って端部１３Ｅ３の側面まで延出している。透明導電膜パターンＭＰは、信号線Ｓに重畳している。透明導電膜パターンＭＰは、絶縁層１５の上に位置し、絶縁層１５及び配向膜ＡＬ１の間に位置している。配向膜ＡＬ１は、絶縁層１５及び透明導電膜パターンＭＰの上から端部１４Ｅ３及び１３Ｅ３側を通って溝部ＧＲ１まで延出している。

図１３に示した例では、凸部ＰＴ４乃至ＰＴ９は、溝部ＧＲ１において間隔を置いて第２方向Ｙに並べられている。凸部ＰＴ４乃至ＰＴ９は、絶縁層１２の上に位置している。
凸部ＰＴ７乃至ＰＴ９は、配向膜ＡＬ１から露出している。頂部ＶＴ４乃至ＶＴ６は、シール材ＳＥに重畳し、シール材ＳＥに接着している。凸部ＰＴ７乃至ＰＴ９は、シール材ＳＥに重畳していない。なお、凸部ＰＴ４乃至ＰＴ９と絶縁層１２との間には、他の層が位置していてもよい。また、凸部ＰＴ４乃至ＰＴ９が、配向膜ＡＬ１から露出していてもよい。凹部ＤＴ４は、絶縁層１３の端部１３Ｅ３と凸部ＰＴ４との間に位置している。凹部ＤＴ５は、凸部ＰＴ４と凸部ＰＴ５との間に位置している。凹部ＤＴ６は、凸部ＰＴ５と凸部ＰＴ６との間に位置している。凹部ＤＴ７は、凸部ＰＴ６と凸部ＰＴ７との間に位置している。凹部ＤＴ８は、凸部ＰＴ７と凸部ＰＴ８との間に位置している。凹部ＤＴ９は、凸部ＰＴ８と凸部ＰＴ９との間に位置している。凹部ＤＴ１０は、凸部ＰＴ９と絶縁層１３の端部１３Ｅ４との間に位置している。凹部ＤＴ４乃至ＤＴ６には、配向膜ＡＬ１が位置している。凹部ＤＴ７乃至ＤＴ９には、配向膜ＡＬ１が位置していない。なお、凹部ＤＴ４乃至ＤＴ１０において、絶縁層１２の上に、他の層が位置していてもよい。また、凹部ＤＴ４乃至ＤＴ１０には、配向膜ＡＬ１が位置していてもよいし、配向膜ＡＬ１が位置していなくともよい。
図１３に示した例では、遮光層ＢＭは、基板側縁ＳＥＧ２１まで延出している。なお、表示パネルＰＮＬの実装部ＭＴ１側の額縁の幅が十分大きい場合には、遮光層ＢＭは、基板側縁ＳＥＧ２１まで延出していなくともよい。

図１４は、図３に示したＢ－Ｂ線に沿った表示パネルＰＮＬの断面図である。図１４は、表示パネルＰＮＬの非表示領域ＮＤＡを示している。図１４には、説明に必要な構成のみを示している。
図１４に示した例では、溝部ＧＲ２は、絶縁層１３及び１４を貫通して形成されている。溝部ＧＲ２は、絶縁層１３の端部１３Ｅ５及び絶縁層１４の端部１４Ｅ５と絶縁層１３の端部１３Ｅ６及び絶縁層１４の端部１４Ｅ６との間に位置している。端部１３Ｅ５及び端部１３Ｅ６は、第２方向Ｙで互いに離間している。端部１３Ｅ３及び端部１３Ｅ４は、第２方向Ｙにおいて対向している。端部１３Ｅ５及び１３Ｅ６は、基板側縁ＳＥＧ１２よりも表示領域ＤＡ側に位置している。端部１３Ｅ５は、第２方向Ｙにおいて、端部１３Ｅ６よりも表示領域ＤＡ側に位置している。端部１４Ｅ５及び端部１４Ｅ６は、第２方向Ｙで互いに離間している。端部１４Ｅ５及び端部１４Ｅ６は、第２方向Ｙにおいて対向している。端部１４Ｅ５は、第２方向Ｙにおいて、端部１４Ｅ６よりも表示領域ＤＡ側に位置している。端部１４Ｅ５は、第２方向Ｙにおいて、端部１３Ｅ５よりも表示領域ＤＡ側に位置している。なお、端部１４Ｅ５は、第２方向Ｙにおいて、端部１３Ｅ５と同じ位置に位置していてもよいし、端部１３Ｅ５よりも基板側縁ＳＥＧ１２側に位置していてもよい。端部１４Ｅ６は、第２方向Ｙにおいて、端部１３Ｅ６よりも基板側縁ＳＥＧ１２側に位置している。なお、端部１４Ｅ６は、第２方向Ｙにおいて、端部１３Ｅ６と同じ位置に位置していてもよいし、端部１３Ｅ６よりも表示領域ＤＡ側に位置していてもよい。言い換えると、端部１３Ｅ５及び端部１３Ｅ６は、溝部ＧＲ２において、絶縁層１４から露出している。

図１４に示した例では、周辺配線ＷＲ１は、絶縁層１３の端部１３Ｅ５の下に位置している。周辺配線ＷＲ４は、絶縁層１５に沿って絶縁層１４の上から端部１４Ｅ５の側面側を通って端部１３Ｅ５の側面側まで延出している。配向膜ＡＬ１は、絶縁層１５及び周辺配線ＷＲ４の上から端部１４Ｅ５及び１４Ｅ６側を通って溝部ＧＲ２まで延出している。

図１４に示した例では、凸部ＰＴ１乃至ＰＴ３と凸部ＰＴ１０乃至ＰＴ１２とは、溝部ＧＲ２において間隔を置いて第２方向Ｙに並べられている。凸部ＰＴ１乃至ＰＴ３と凸部ＰＴ１０乃至ＰＴ１２とは、絶縁層１２の上に位置している。凸部ＰＴ１０乃至ＰＴ１２は、配向膜ＡＬ１から露出している。頂部ＶＴ１乃至ＶＴ３は、シール材ＳＥに重畳し、シール材ＳＥに接着している。凸部ＰＴ１０乃至ＰＴ１２は、シール材ＳＥに重畳していない。なお、凸部ＰＴ１乃至ＰＴ３及び凸部ＰＴ１０乃至ＰＴ１２と絶縁層１２との間には、他の層が位置していてもよい。また、凸部ＰＴ１乃至ＰＴ３が、配向膜ＡＬ１から露出していてもよい。凹部ＤＴ１は、絶縁層１３の端部１３Ｅ５と凸部ＰＴ１との間に位置している。凹部ＤＴ４は、凸部ＰＴ３と凸部ＰＴ１０の間に位置している。凹部ＤＴ１１は、凸部ＰＴ１０と凸部ＰＴ１１との間に位置している。凹部ＤＴ１２は、凸部ＰＴ１１と凸部ＰＴ１２との間に位置している。凹部ＤＴ１３は、凸部ＰＴ１２と絶縁層１３の端部１３Ｅ６との間に位置している。凹部ＤＴ１乃至ＤＴ３には、配向膜ＡＬ１が位置している。凹部ＤＴ４と凹部ＤＴ１１乃至ＤＴ１３とには、配向膜ＡＬ１が位置していない。なお、凹部ＤＴ１乃至ＤＴ４と凹部ＤＴ１１乃至ＤＴ１３とにおいて、絶縁層１２の上には他の層が位置していてもよい。また、凹部ＤＴ１乃至ＤＴ４と凹部ＤＴ１１乃至ＤＴ１３とには、配向膜ＡＬ１が位置していてもよいし、配向膜ＡＬ１が位置していなくともよい。

本実施形態によれば、表示装置ＤＳＰは、非表示領域ＮＤＡに凸部ＰＴを有する第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２と、非表示領域ＮＤＡに配置され、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着しているシール材ＳＥと、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持された液晶層ＬＣと、を備えている。凸部ＰＴは、第２基板ＳＵＢ２に向かって突出している。凸部ＰＴの断面形状は、例えば、第２基板ＳＵＢに向かって鋭角に先細る形状に形成されている。このように凸部ＰＴを形成することで、製造時に配向膜ＡＬ１を凸部ＰＴに塗布したとしても、凸部ＰＴは、少なくとも頂部ＶＴが配向膜ＡＬ１から露出する。第１基板ＳＵＢ１と第２基板ＳＵＢ２とを張り合わせた際に、頂部ＶＴは、シール材ＳＥと直接接着する。そのため、表示装置ＤＳＰは、十分な接着強度で接着可能な領域を形成することができる。表示装置ＤＳＰは、衝撃等による表示パネルＰＮＬの剥離を抑制することができる。したがって、表示装置ＤＳＰの信頼性を向上することができる。

また、表示装置ＤＳＰは、実装部ＭＴ１側に配線群ＬＧと複数の凹部ＤＴとを備えている。配線群ＬＧは、第２方向ＹにおいてＩＣチップ２に向かって収束している。複数の凹部ＤＴは、第２方向に間隔を置いて並んでいる。複数の凹部ＤＴの間には、それぞれ、凸部ＰＴが位置している。複数の凹部ＤＴは、それぞれ、配線群ＬＧの側部ＬＧＳに向かって第１方向に延出している。また、複数の凹部ＤＴは、第１方向ＸにおいてＩＣチップ２から異なる距離で離間している。このように複数の凹部ＤＴを配置することで、狭額縁化した際に配線群ＬＧの周囲に僅かな隙間しかない場合であっても凹部ＤＴや凸部ＰＴを形成することができる。そのため、表示装置ＤＳＰは、十分な接着強度で接着可能な領域を大きくすることできる。

次に、変形例や他の実施形態に係る表示装置ＤＳＰについて説明する。以下に説明する変形例や他の実施形態において、前述した第１実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略あるいは簡略化し、第１実施形態と異なる部分を中心に詳細に説明する。なお、他の実施形態においても、前述の実施形態と同様の効果を得ることができる。

第１実施形態の変形例１に係る表示装置ＤＳＰは、凸部ＰＴが、表示領域ＤＡの周囲で分断されている点で第１実施形態の表示装置ＤＳＰと相違する。
図１５は、第１実施形態の変形例１に係る表示装置ＤＳＰの外観の一例を示す平面図である。ここでは、一例として、表示パネルＰＮＬが略長方形状である表示パネルＰＮＬを用いて説明するが、図２や図３に示した略ラウンド形状である表示パネルＰＮＬにも同様の構成が適用できる。図１５に示した例では、凸部ＰＴの全部が、実装部ＭＴ１側で分断されている。

図１６は、図１５に示した領域ＡＲ４の第１基板ＳＵＢ１の構成例を模式的に示す平面図である。図１６には、説明に必要な構成のみを示している。
図１６に示した例では、配線群ＬＧ１の端部ＬＧＥ１と配線群ＬＧ２の端部ＬＧＥ２とは、接続されている。
図１６に示した例では、凸部ＰＴ１乃至ＰＴ３と凹部ＤＴ１乃至ＤＴ４とは、それぞれ、第１方向Ｘにおいて、配線群ＬＧの側部ＬＧＳの直前で途切れている。凹部ＤＴ４の先端部ＤＴＥ４は、側部ＬＧＳから第１方向Ｘに離間している。端部ＤＴＥ４は、第１方向Ｘにおいて、先端部ＤＴＥ２よりもＩＣチップ２側に延出している。言い換えると、先端部ＤＴＥ３は、第１方向Ｘにおいて、先端部ＤＴＥ４よりもＩＣチップ２から離間している。
このような変形例１においても、第１実施形態と同様の効果が得られる。

第１実施形態の変形例２に係る表示装置ＤＳＰは、表示領域ＤＡの全周囲に亘って同じ数の凸部ＰＴが配置されている点で第１実施形態の表示装置ＤＳＰと相違する。
図１７は、第１実施形態の変形例２に係る表示装置ＤＳＰの外観の一例を示す平面図である。ここでは、一例として、表示パネルＰＮＬが略長方形状である表示パネルＰＮＬを用いて説明するが、図２や図３に示した略ラウンド形状である表示パネルＰＮＬにも同様の構成が適用できる。図１７に示した例では、凸部ＰＴの一部は、実装部ＭＴ１側で分断され、凸部ＰＴの一部は、表示領域ＤＡの全周囲に亘って配置されている。

図１８は、図１７に示した領域ＡＲ５の第１基板ＳＵＢ１の構成例を模式的に示す平面図である。図１８には、説明に必要な構成のみを示している。
図１８に示した例では、凹部ＤＴ３及び凹部ＤＴ４は、配線群ＢＧに重畳している。また、凸部ＰＴは、配線群ＢＧに重畳している。
このような変形例２においても、第１実施形態と同様の効果が得られる。

第１実施形態の変形例３に係る表示装置ＤＳＰは、表示パネルＰＮＬの一部の構造が第１実施形態の表示装置ＤＳＰと相違する。
図１９は、図１乃至図３に示した表示パネルＰＮＬの第１基板ＳＵＢ１の一部の構造を示す断面図である。
第１基板ＳＵＢ１は、半導体層ＳＣ１、走査線ＦＧ（ＦＧ１９１…）、金属層ＬＳ（ＬＳ１９１…）、半導体層ＳＣ２、電極層ＥＴ（ＥＴ１９１、１９２…）、走査線ＳＧ（ＳＧ１９１…）、及び透明電極ＴＥ（ＴＥ１９１…）などをさらに備えている。
絶縁層１２は、絶縁層１２１と、絶縁層１２１の上に位置する絶縁層１２２と、絶縁層１２２の上に位置する絶縁層１２３と、絶縁層１２３の上の位置する絶縁層１２４とを含む。絶縁層１２１乃至１２４は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁層である。絶縁層１２１乃至１２４は、単層構造であってもよいし、多層構造であってもよい。

半導体層ＳＣ１は、絶縁層１１と絶縁層１２１との間に位置している。半導体層ＳＣ１は、例えば、シリコン系の半導体である。一例では、半導体層ＳＣ１は、多結晶シリコン（ポリシリコン）で形成されている。半導体層ＳＣ１は、電気抵抗が高い高抵抗領域と、高抵抗領域よりも電気抵抗が小さい低抵抗領域とを有している。走査線ＦＧは、絶縁層１２１と絶縁層１２２との間に位置している。走査線ＦＧは、半導体層ＳＣ１の高抵抗領域に対向している。金属層ＬＳは、絶縁層１２１と絶縁層１２２との間に位置している。金属層ＬＳは、半導体層ＳＣ２に対向している。図１９に示した例では、金属層ＬＳ１９１は、走査線ＦＧ１９１と同じ層に位置し、走査線ＦＧ１９１から離間している。半導体層ＳＣ２は、絶縁層１２２と絶縁層１２３との間に位置している。

この半導体層ＳＣ１に関わるトランジスタは、応答性能に優れ、例えばゲート駆動回路等の内蔵回路として用いられる。
半導体層ＳＣ２は、例えば、金属酸化物系の半導体である。一例では、半導体層ＳＣ２は、インジウム、ガリウム、亜鉛、及び錫のうち少なくとも１つの金属を含む金属酸化物で形成されている。電極層ＥＴは、半導体層ＳＣ２の端部を覆っている。電極層ＥＴは、例えば、チタン（Ｔｉ）等の金属材料で形成されている。図１９に示した例では、電極層ＥＴ１９１は、半導体層ＳＣ２の一端部を覆い、電極層ＥＴ１９２は、電極層ＥＴ１９１で覆われた一端部と反対側の半導体層ＳＣ２の他端部を覆っている。走査線ＳＧは、絶縁層１２３と絶縁層１２４との間に位置している。走査線ＦＧ及びＳＧと金属層ＬＳとは、同一の金属材料で形成されている。例えば、走査線ＦＧ及びＳＧと金属層ＬＳとは、走査線Ｇと同一材料により形成されている。図１９に示した例では、走査線ＳＧ１９１は、半導体層ＳＣ２に対向している。

この半導体層ＳＣ２に関わるトランジスタは、例えば副画素ＰＸに用いられる。
信号線Ｓは、絶縁層１２４と絶縁層１３との間に位置している。図１９に示した例では、信号線Ｓ１９１は、絶縁層１２１乃至１２４を貫通するコンタクトホールＣＨ１９１を介して半導体層ＳＣ１の一端部に接続されている。信号線Ｓ１９２は、絶縁層１２１乃至１２４を貫通するコンタクトホールＣＨ１９２を介して、信号線Ｓ１９１が接続されている一端部と反対側の半導体層ＳＣ１の他端部に接続されている。信号線Ｓ１９３は、絶縁層１２４及び１２３を貫通するコンタクトホールＣＨ１９３を介して電極層ＥＴ１９１に接続されている。信号線Ｓ１９４は、絶縁層１２４及び１２３を貫通するコンタクトホールＣＨ１９４を介して電極層ＥＴ１９２に接続されている。図１９に示した例では、金属配線ＭＬ１９１は、絶縁層１３を貫通するコンタクトホールＣＨ１９５を介して信号線Ｓ１９３に接続されている。透明電極ＴＥは、共通電極ＣＥと同じ層に位置し、共通電極ＣＥと同一材料により形成されている。図１９に示した例では、透明電極ＴＥ１９１は、絶縁層１４と絶縁層１５との間に位置している。透明電極ＴＥ１９１は、絶縁層１４を貫通するコンタクトホールＣＨ１９６を介して金属配線ＭＬ１９１に接続されている。図１９に示した例では、画素電極ＰＥ１９１は、絶縁層１５を貫通するコンタクトホールＣＨ１９７を介して透明電極ＴＥ１９１に接続されている。
このような変形例３においても、第１実施形態と同様の効果が得られる。

第１実施形態の変形例４に係る表示装置ＤＳＰは、表示パネルＰＮＬの一部の構造が第１実施形態の表示装置ＤＳＰと相違する。
図２０は、図１乃至図３に示したＡ－Ａ線に沿った変形例４に係る表示パネルＰＮＬの断面図である。図２０は、表示パネルＰＮＬの非表示領域ＮＤＡを示している。
図２０に示した例では、溝部ＧＲ４は、絶縁層１３及び１４等を貫通して形成されている。溝部ＧＲ４は、絶縁層１３の端部１３Ｅ１及び絶縁層１４の端部１４Ｅ１と基板側縁ＳＥＧ１４との間に位置している。絶縁層１２の端部１２Ｅ１は、第１方向Ｘにおいて、端部１３Ｅ１よりも表示領域ＤＡ側に位置し、絶縁層１３により覆われている。端部１４Ｅ１は、第１方向Ｘにおいて、端部１３Ｅ１よりも表示領域ＤＡ側に位置している。

図２０に示した例では、絶縁層１５は、絶縁層１４の上から端部１４Ｅ１の側面まで延出している。周辺配線ＷＲ４は、絶縁層１５に沿って絶縁層１４の上から端部１４Ｅ１の側面側まで延出している。配向膜ＡＬ１は、周辺配線ＷＲ４の上から端部１４Ｅ１側を通って溝部ＧＲ４まで延出している。
凸部ＰＴ（ＰＴ１、ＰＴ２、ＰＴ３…）は、絶縁層１４及び絶縁層１５を含み、これらの順に積層されて形成されている。凸部ＰＴの厚さは、例えば、絶縁層１４の厚さ以上である。一例では、凸部ＰＴの厚さは、１．５μｍ～２．０μｍである。図２０に示した例では、凸部ＰＴ１乃至凸部ＰＴ３は、絶縁層１３の上に位置している。なお、凸部ＰＴ１乃至ＰＴ３と絶縁層１３との間には、他の層が位置していてもよい。凹部ＤＴ１は、凸部ＰＴ１と端部１４Ｅ１との間に位置している。なお、凹部ＤＴ１乃至ＤＴ４において、絶縁層１３の上には、他の層が位置していてもよい。
このような変形例４においても、第１実施形態と同様の効果が得られる。

第１実施形態の変形例５に係る表示装置ＤＳＰは、表示パネルＰＮＬの一部の構造が第１実施形態の表示装置ＤＳＰと相違する。
図２１は、図１乃至図３に示したＡ－Ａ線に沿った変形例５に係る表示パネルＰＮＬの断面図である。図２１は、表示パネルＰＮＬの非表示領域ＮＤＡを示している。
凸部ＰＴ（ＰＴ１、ＰＴ２、ＰＴ３…）は、絶縁層１３、絶縁層１４及び絶縁層１５、を含み、これらの順に積層されて形成されている。凸部ＰＴの厚さは、例えば、絶縁層１３及び絶縁層１４の厚さ以上である。一例では、凸部ＰＴの厚さは、３．５μｍ～５．０μｍである。
このような変形例５においても、第１実施形態と同様の効果が得られる。

第１実施形態の変形例６に係る表示装置ＤＳＰは、表示パネルＰＮＬの一部の構造が第１実施形態の表示装置ＤＳＰと相違する。
図２２は、変形例６に係る第１基板ＳＵＢ１の構成例を模式的に示す平面図である。図２２は、図１１に示した領域ＡＲ３の第１基板ＳＵＢ１の構成例に相当する。
変形例６の凹部ＤＴ及び凸部ＰＴの構成は、図１２に示した凹部ＤＴ及び凸部ＰＴの構成と配置を入れ替えている。変形例６に係る凹部ＤＴ及び凸部ＰＴは、例えば、非表示領域ＮＤＡに位置している。一例では、変形例６に係る凹部ＤＴ及び凸部ＰＴは、表示パネルの表示領域ＤＡを囲んでいる。

図２２に示した例では、凸部ＰＴ１、ＰＴ２、ＰＴ３、ＰＴ４、ＰＴ５、ＰＴ６、ＰＴ７、ＰＴ８、ＰＴ９、及びＰＴ１０は、第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。凸部ＰＴ１乃至ＰＴ１０は、配線群ＬＧに重畳していない。凸部ＰＴ１は、側部ＬＧＳに向かって第１方向Ｘに延出している。凸部ＰＴ１の先端部ＰＴＥ１は、側部ＬＧＳから第１方向Ｘに離間している。凸部ＤＴ２は、側部ＬＧＳに向かって第１方向Ｘに延出し、凸部ＰＴ１から第２方向Ｙに離間している。凸部ＰＴ２の先端部ＰＴＥ２は、側部ＬＧＳから第１方向Ｘに離間している。先端部ＰＴＥ２は、第１方向Ｘにおいて、先端部ＰＴＥ１よりもＩＣチップ２側に延出している。言い換えると、先端部ＰＴＥ１は、第１方向Ｘにおいて、先端部ＰＴＥ２よりもＩＣチップ２から離間している。凸部ＰＴ３は、側部ＬＧＳに向かって延出し、凸部ＰＴ２から第２方向Ｙに離間している。凸部ＰＴ３の端部ＰＴＥ３は、側部ＬＧＳから第１方向Ｘに離間している。端部ＰＴＥ３は、第１方向Ｘにおいて、先端部ＰＴＥ２よりもＩＣチップ２側に延出している。言い換えると、先端部ＰＴＥ２は、第１方向Ｘにおいて、先端部ＰＴＥ３よりもＩＣチップ２から離間している。凸部ＰＴ１乃至凸部ＰＴ３は、側部ＬＧＳに沿って階段状に配置されている。つまり、凸部ＰＴ１乃至ＰＴ３は、第１方向Ｘにおいて互いにずれて配置されている。凸部ＰＴ４乃至ＰＴ１０は、配線群ＢＧに重畳している。凸部ＰＴ４は、第１方向Ｘに延出し、凸部ＰＴ３から第２方向Ｙに離間している。凸部ＰＴ５は、第１方向Ｘに延出し、凸部ＰＴ４から第２方向Ｙに離間している。凸部ＰＴ６は、第１方向Ｘに延出し、凸部ＰＴ５から第２方向Ｙに離間している。凸部ＰＴ７は、第１方向Ｘに延出し、凸部ＰＴ６から第２方向Ｙに離間している。凸部ＰＴ８は、第１方向Ｘに延出し、凸部ＰＴ７から第２方向Ｙに離間している。凸部ＰＴ９は、第１方向Ｘに延出し、凸部ＰＴ８から第２方向Ｙに離間している。凸部ＰＴ１０は、第１方向Ｘに延出し、凸部ＰＴ９から第２方向Ｙに離間している。

図２２に示した例では、凹部ＤＴ（ＤＴ１、ＤＴ２、ＤＴ３、ＤＴ４、ＤＴ５、ＤＴ６、ＤＴ７、ＤＴ８、及びＤＴ９）は、第１方向Ｘに延出し、配線群ＬＧに重畳していない。凹部ＤＴ１は、第２方向Ｙにおいて凸部ＰＴ１及び凸部ＰＴ２の間に位置している。凹部ＤＴ２は、第２方向Ｙにおいて凸部ＰＴ２及び凸部ＰＴ３の間に位置している。凹部ＤＴ３は、第２方向Ｙにおいて凸部ＰＴ３及び凸部ＰＴ４の間に位置している。凹部ＤＴ４は、第２方向Ｙにおいて凸部ＰＴ４及び凸部ＰＴ５の間に位置している。凹部ＤＴ５は、第２方向Ｙにおいて凸部ＰＴ５及び凸部ＰＴ６の間に位置している。凹部ＤＴ６は、第２方向Ｙにおいて凸部ＰＴ６及び凸部ＰＴ７の間に位置している。凹部ＤＴ７は、第２方向Ｙにおいて凸部ＰＴ７及び凸部ＰＴ８の間に位置している。凹部ＤＴ８は、第２方向Ｙにおいて凸部ＰＴ８及び凸部ＰＴ９の間に位置している。凹部ＤＴ９は、第２方向Ｙにおいて凸部ＤＴ９及び凸部ＤＴ１０の間に位置している。凹部ＤＴ４乃至凹部ＤＴ９は、配線群ＢＧに重畳している。
このような変形例６においても、第１実施形態と同様の効果が得られる。

第２実施形態に係る表示装置ＤＳＰは、表示パネルＰＮＬの構造が第１実施形態の表示装置ＤＳＰと相違する。
図２３は、第２実施形態に係る表示パネルＰＮＬの一部の構造を示す断面図である。図２３は、例えば、副画素ＰＸに相当する領域の構造の一例を示す断面図である。図２３に示した例は、横電界を利用する表示モード、例えば、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードを適用した構成例に相当する。

共通電極ＣＥは、絶縁層１３の上に位置している。金属配線ＭＬは、共通電極ＣＥに接し、信号線Ｓに重畳している。絶縁層１５は、共通電極ＣＥ及び金属配線ＭＬの上に位置している。図２３に示した例では、絶縁層１５は、共通電極ＣＥ及び金属配線ＭＬを覆っている。

図２４は、図１乃至図３に示したＡ－Ａ線に沿った第２実施形態に係る表示パネルＰＮＬの断面図である。図２４は、表示パネルＰＮＬの非表示領域ＮＤＡを示している。
図２４に示した例では、溝部ＧＲ４は、絶縁層１３の端部１３Ｅ１と基板側縁ＳＥＧ１４との間に位置している。絶縁層１５は、絶縁層１３の上から端部１３Ｅ１の側面まで延出している。周辺配線ＷＲ４は、絶縁層１５に沿って絶縁層１３の上から端部１３Ｅ１の側面側まで延出している。配向膜ＡＬ１は、周辺配線ＷＲ４の上から端部１３Ｅ１側を通って溝部ＧＲ４まで延出している。
このような第２実施形態においても、第１実施形態と同様の効果が得られる。

また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＳＥ…シール材、ＬＣ…液晶層、ＧＲ…溝部、ＰＴ…凸部、ＤＴ…凹部、１０…絶縁基板、１１、１２、１３、１４、１５…絶縁層、Ｓ…信号線、ＭＬ…金属配線、ＣＥ…共通電極、ＡＬ１、ＡＬ２…配向膜、ＤＡ…表示領域、ＮＤＡ…非表示領域、ＷＲ１、ＷＲ２、ＷＲ３、ＷＲ４、ＷＲ５…周辺配線。

Claims (11)

1. 有機膜と、前記有機膜に形成された第１凹部と、前記第１凹部と並び、前記有機膜に形成された第２凹部と、前記第１凹部及び前記第２凹部の間に位置し、前記有機膜を有する第１凸部とを有する第１基板と、
   前記第１基板と対向する第２基板と、
   画像を表示する第１領域の周囲の第２領域に位置し、前記第１基板と前記第２基板とを接着しているシール材と、を備え、
   前記第１基板は、前記第２基板よりも外側に延出している実装部を有し、
   平面視において、前記第１凹部及び前記第２凹部は、前記実装部側の前記第２領域において第１方向に延出し、
   前記第１凹部の第１先端部は、前記第２凹部の第２先端部から前記第１方向に離間し、
   前記第１凸部、前記第１凹部、及び前記第２凹部は、前記シール材に重畳し、
   前記第１基板は、前記第１領域から前記実装部側に延出する配線群を有し、
   前記第１凹部及び前記第２凹部は、前記第１方向に交差する第２方向に間隔を置いて並び、前記第１先端部及び前記第２先端部は、前記配線群から前記第１方向に離間している、表示装置。
2. 前記第１基板は、絶縁基板と、前記絶縁基板の上に位置する第１絶縁層と、前記第１絶縁層の上に位置する第２絶縁層と、前記第２絶縁層の上に位置する第３絶縁層と、前記第３絶縁層の上に位置する配向膜と、前記第２領域に位置する溝部とをさらに備え、
   前記有機膜は、前記第２絶縁層と前記第３絶縁層との間に位置し、
   前記溝部は、前記有機膜を貫通して形成され、
   前記第１凸部は、前記溝部に位置し、前記配向膜から露出し、前記シール材に接している、請求項１に記載の表示装置。
3. 前記第２絶縁層は、前記溝部において、前記有機膜から露出している端部を有し、
   前記第１凸部は、前記端部の上に位置している、請求項２に記載の表示装置。
4. 前記第１基板は、前記溝部において前記第１絶縁層の上に位置し、前記配向膜から露出している第２凸部をさらに有している、請求項３に記載の表示装置。
5. 前記第１基板は、前記端部と前記第１絶縁層との間に位置する金属配線をさらに備えている、請求項３又は４に記載の表示装置。
6. 前記第１基板は、前記端部と前記第１絶縁層との間に位置する第１金属配線と、前記溝部に位置し、前記第１金属配線から離間している第２金属配線とをさらに備えている、請求項３に記載の表示装置。
7. 前記第１基板は、前記第１金属配線と前記第２金属配線との間に位置している第２凸部をさらに有する、請求項６に記載の表示装置。
8. 前記第１基板は、絶縁基板と、前記絶縁基板の上に位置する第１絶縁層と、前記第１絶縁層の上に位置する第２絶縁層と、前記第２絶縁層の上に位置する第３絶縁層と、前記第３絶縁層の上に位置する配向膜と、前記第２領域に位置する溝部とをさらに備え、
   前記有機膜は、前記第２絶縁層と前記第３絶縁層との間に位置し、
   前記溝部は、前記有機膜を貫通して形成され、
   前記溝部において前記第１絶縁層の上に位置し、前記配向膜から露出する第２凸部が設けられている、請求項１に記載の表示装置。
9. 前記第２凸部は、前記有機膜と前記第３絶縁層とが積層されて形成されている、請求項４に記載の表示装置。
10. 前記有機膜は、第１有機膜と、前記第１有機膜の上に位置する第２有機膜とを有する、請求項２に記載の表示装置。
11. 前記第１凸部の厚さは、前記第１有機膜の厚さの以上である、請求項１０に記載の表示装置。

Images