KR20230164645A - 디스플레이 패널 및 디스플레이 장치 - Google Patents
디스플레이 패널 및 디스플레이 장치 Download PDFInfo
- Publication number
- KR20230164645A KR20230164645A KR1020237010769A KR20237010769A KR20230164645A KR 20230164645 A KR20230164645 A KR 20230164645A KR 1020237010769 A KR1020237010769 A KR 1020237010769A KR 20237010769 A KR20237010769 A KR 20237010769A KR 20230164645 A KR20230164645 A KR 20230164645A
- Authority
- KR
- South Korea
- Prior art keywords
- base substrate
- electrode
- binding
- layer
- display panel
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 198
- 239000004020 conductor Substances 0.000 claims abstract description 139
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 20
- 230000000694 effects Effects 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 350
- 239000000463 material Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000034 method Methods 0.000 description 49
- 238000005530 etching Methods 0.000 description 26
- 239000002245 particle Substances 0.000 description 20
- -1 silver ions Chemical class 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 11
- 239000004332 silver Substances 0.000 description 11
- 238000006467 substitution reaction Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011149 active material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910000914 Mn alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- VAWNDNOTGRTLLU-UHFFFAOYSA-N iron molybdenum nickel Chemical compound [Fe].[Ni].[Mo] VAWNDNOTGRTLLU-UHFFFAOYSA-N 0.000 description 2
- ZAUUZASCMSWKGX-UHFFFAOYSA-N manganese nickel Chemical compound [Mn].[Ni] ZAUUZASCMSWKGX-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910018575 Al—Ti Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229920002614 Polyether block amide Polymers 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920000417 polynaphthalene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/82—Interconnections, e.g. terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/341—Short-circuit prevention
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
디스플레이 패널 및 디스플레이 장치에 관한 것이며, 디스플레이 패널은 베이스 기판(1), 절연층 그룹(14) 및 복수의 바인딩 핀(12)을 포함하고, 베이스 기판(1)은 디스플레이 영역(A)과 디스플레이 영역(A)의 적어도 일측에 위치한 바인딩 영역(B)을 구비하며, 절연층 그룹(14)은 베이스 기판(1)의 일측에 설치되고, 바인딩 영역(B)에 위치한 제1 오목부(61)를 구비하며, 복수의 바인딩 핀(12)은 바인딩 영역(B)에 설치되고, 바인딩 핀(12)은 제1 바인딩 전극(93)과 필링부(10)를 포함하며, 제1 바인딩 전극(93)은 절연층 그룹(14)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되어 있고 제2 오목부(94)를 구비하며, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 제1 오목부(61)의 정투영 내에 있고, 제1 바인딩 전극(93)은 적어도 제1 도체층(931)과 제2 도체층(932)을 포함하고, 제1 도체층(931)은 제2 도체층(932)의 베이스 기판(1)에서 멀리 떨어진 쪽에 위치하며, 제1 도체층(931)의 금속활성은 제2 도체층(932)의 금속활성보다 낮으며, 필링부(101)는 제2 오목부(94)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되고 적어도 일부가 제2 오목부(94) 내에 위치한다.
Description
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 디스플레이 패널과 이 디스플레이 패널을 포함한 디스플레이 장치에 관한 것이다.
AMOLED(Active-matrix organic light-emitting diode, 능동 매트릭스 유기발광 다이오드)가 빠르게 발전함에 따라, 고해상도와 전폭 프레임은 산업 발전의 방향이 되었다. 디스플레이 패널의 해상도와 PPI(Pixel Per Inch, 즉 픽셀 밀도)가 증가함에 따라 바인딩 영역의 바인딩 전극의 수도 증가하는데, 이는 바인딩 후 어두운 점을 표시하는 불량이 발생하기 쉽다.
상술한 "배경기술" 부분에 공개된 정보는 본 발명의 배경에 대한 이해를 강화하기 위한 것이기 때문에 본 분야의 기술자들이 이미 알고 있는 기존 기술을 구성하지 않는 정보를 포함할 수 있다는 점에 유의해야 한다.
본 발명의 목적은 기존 기술의 상술한 결함을 극복하고 디스플레이 패널과 해당 디스플레이 패널을 포함하는 디스플레이 장치를 제공하는 것이다.
본 발명의 한 측면에 따르면, 디스플레이 장치를 제공하며,
디스플레이 영역과 상기 디스플레이 영역의 적어도 일측에 위치한 바인딩 영역을 가진 베이스 기판,
상기 베이스 기판의 일측에 설치되고, 상기 바인딩 영역에 위치한 제1 오목부를 구비한 절연층 그룹, 및
상기 바인딩 영역에 설치된 복수의 바인딩 핀을 포함하고, 상기 바인딩 핀은 제1 바인딩 전극과 필링부를 포함하며,
상기 제1 바인딩 전극은 상기 절연층 그룹의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되어 있고 제2 오목부를 구비하며, 상기 베이스 기판 상의 상기 제2 오목부의 정투영은 상기 베이스 기판 상의 상기 제1 오목부의 정투영 내에 있고, 상기 제1 바인딩 전극은 적어도 적층 배치된 제1 도체층과 제2 도체층을 포함하고, 상기 제1 도체층은 상기 제2 도체층의 상기 베이스 기판에서 멀리 떨어진 쪽에 위치하며, 상기 제1 도체층의 금속활성은 상기 제2 도체층의 금속활성보다 낮으며,
상기 필링부는 상기 제2 오목부의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되고 적어도 일부가 상기 제2 오목부 내에 위치한다.
본 발명의 예시적 구현 방식에서, 상기 바인딩 핀은 제2 바인딩 전극을 더 포함하고,
상기 제2 바인딩 전극은 상기 베이스 기판과 상기 제1 바인딩 전극 사이에 설치되며, 상기 제1 오목부는 제1 비아홀이며, 상기 제1 바인딩 전극은 상기 제1 비아홀을 통해 상기 제2 바인딩 전극에 연결된다.
본 발명의 예시적 구현 방식에서, 상기 바인딩 핀은 제3 바인딩 전극을 더 포함하고,
상기 제3 바인딩 전극은 상기 제1 바인딩 전극과 상기 제2 바인딩 전극 사이에 설치되고 제3 오목부를 구비하며, 상기 베이스 기판 상의 상기 제2 오목부의 정투영은 상기 베이스 기판 상의 상기 제3 오목부의 정투영 내에 위치하며, 상기 베이스 기판 상의 상기 제3 오목부의 정투영은 상기 베이스 기판 상의 상기 제1 오목부의 정투영 내에 위치한다.
본 발명의 예시적 구현 방식에서, 상기 디스플레이 패널은
상기 제1 바인딩 전극과 상기 제3 바인딩 전극 사이에 설치되고 제2 비아홀을 구비한 보호층을 더 포함하고, 상기 제3 바인딩 전극은 상기 제2 비아홀을 통해 상기 제1 바인딩 전극과 연결된다.
본 발명의 예시적 구현 방식에서, 상기 베이스 기판 상의 상기 제3 오목부의 정투영은 상기 베이스 기판 상의 상기 제2 비아홀의 정투영 내에 위치한다.
본 발명의 예시적 구현 방식에서, 상기 디스플레이 패널은
인접한 상기 바인딩 핀 사이에 설치된 절연부를 더 포함하고,
상기 절연부의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면에서 상기 베이스 기판까지의 수직 거리는, 상기 필링부의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면에서 상기 베이스 기판까지의 수직 거리와 같거나 크다.
본 발명의 예시적 구현 방식에서, 상기 디스플레이 영역에서 상기 디스플레이 패널은 복수의 서브 픽셀을 더 포함하고, 상기 서브 픽셀은 박막 트랜지스터, 제2 평탄화층 및 디스플레이 소자를 포함하며,
상기 제2 평탄화층은 상기 박막 트랜지스터를 덮도록 상기 박막 트랜지스터의 상기 베이스 기판에서 멀리 떨어진 쪽에 위치하고,
상기 디스플레이 소자는 상기 제2 평탄화층의 상기 베이스 기판에서 멀리 떨어진 쪽에 위치하며,
상기 제2 평탄화층은 제3 비아홀을 구비하고,
상기 박막 트랜지스터에는 활성층, 게이트 전극, 소스 전극, 드레인 전극 및 연결 전극이 포함되어 있으며, 상기 소스 전극과 상기 드레인 전극은 상기 활성층에 전기적으로 연결되고, 상기 연결 전극은 상기 소스 전극 또는 상기 드레인 전극에 전기적으로 연결되며, 상기 연결 전극은 상기 제3 비아홀을 통해 상기 디스플레이 소자와 전기적으로 연결된다.
본 발명의 예시적 구현 방식에서, 상기 활성층은 상기 베이스 기판의 일측에 설치되고, 상기 게이트 전극은 상기 활성층의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되며, 상기 소스 전극과 상기 드레인 전극은 상기 게이트 전극의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되고, 상기 연결 전극은 상기 소스 전극과 상기 드레인 전극의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치된다.
본 발명의 예시적 구현 방식에서, 상기 제2 바인딩 전극은 상기 게이트 전극과 동일한 층에 동일한 재료로 만들어지고, 상기 제3 바인딩 전극은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 동일한 재료로 만들어지며, 상기 제1 바인딩 전극은 상기 연결 전극과 동일한 층에 동일한 재료로 만들어진다.
본 발명의 예시적 구현 방식에서, 상기 연결 전극의 상기 베이스 기판에서 멀리 떨어진 쪽에 제2 평탄화층이 설치되어 있고, 상기 필링부 및 상기 절연부는 상기 제2 평탄화층과 동일한 층에 동일한 재료로 만들어진다.
본 발명의 예시적 구현 방식에서, 상기 베이스 기판과 상기 활성층 사이에 버퍼층이 설치되어 있고, 상기 활성층과 상기 게이트 전극 사이에 제1 게이트 절연층이 설치되어 있으며, 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에 제2 게이트 절연층이 설치되어 있고, 상기 제2 게이트 절연층의 상기 베이스 기판에서 멀리 떨어진 쪽에 층간 유전체층이 설치되어 있으며,
상기 절연층 그룹은 상기 제2 게이트 절연층 및 상기 층간 유전체층과 동일한 층에 동일한 재료로 만들어지거나, 상기 절연층 그룹은 상기 버퍼층 및 상기 제1 게이트 절연층과 동일한 층에 동일한 재료로 만들어진다.
본 발명의 예시적 구현 방식에서, 상기 제1 바인딩 전극의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면의 적어도 일부로부터 상기 베이스 기판까지의 수직 거리는, 상기 필링부의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면에서 상기 베이스 기판까지의 수직 거리보다 크거나 같다.
본 발명의 예시적 구현 방식에서, 상기 제1 도체층은 상기 제2 오목부 내에 위치하는 절단부를 구비한다.
본 발명의 예시적 구현 방식에서, 상기 제2 도체층은 상기 절단부와 마주하는 제4 오목부를 구비한다.
본 발명의 예시적 구현 방식에서, 상기 절단부의 수는 두 개이고, 대응하는 상기 제4 오목부의 수도 두 개이며, 상기 제1 도체층의 일부는 두 개의 상기 제4 오목부 사이에 있다.
본 발명의 예시적 구현 방식에서, 상기 제1 바인딩 전극은 제3 도체층을 더 포함하고, 상기 제2 도체층은 상기 제3 도체층과 상기 제1 도체층 사이에 설치된다.
본 발명의 예시적 구현 방식에서, 상기 제3 도체층과 상기 제1 도체층은 티타늄이고 상기 제2 도체층은 알루미늄이다.
본 발명의 다른 측면에 따르면, 상술한 임의의 디스플레이 패널을 포함하는 디스플레이 장치를 제공한다.
본 발명의 디스플레이 패널에 따르면, 바인딩 영역에서 절연층 그룹에는 제1 오목부가 설치되어 있고, 또한 복수의 바인딩 핀이 설치되어 있으며, 바인딩 핀은 제1 바인딩 전극을 포함하고, 제1 바인딩 전극이 제1 오목부에 형성될 때 제2 오목부를 형성하며, 제1 바인딩 전극은 적어도 적층 배치된 제1 도체층과 제2 도체층을 포함하고, 제1 도체층은 제2 도체층의 베이스 기판에서 멀리 떨어진 쪽에 위치하며, 제1 도체층의 금속활성은 제2 도체층의 금속활성보다 낮으며, 제2 오목부에서 불량한 성막 질량으로 인해 제1 도체층은 제2 도체층을 잘 감싸지 못하며, 이후 양극 식각 과정에서 식각 용액의 Ag+(은이온)는 노출된 제2 도체층과 치환 반응을 일으켜 Ag 원소 입자를 생성하며, 이 유형의 Ag 원소 입자는 공정 과정에서 디스플레이 패널의 디스플레이 영역으로 이동하여 어두운 점을 표시하는 불량을 초래하게 되며, 제2 오목부의 베이스 기판에서 멀리 떨어진 쪽에 필링부가 설치되어 있고, 필링부는 적어도 일부가 제2 오목부 내에 위치하기에, 필링부는 노출된 제2 도체층을 보호할 수 있으며, 이후 양극 식각 과정에서 식각 용액의 Ag+(은이온)가 노출된 제2 도체층과 치환 반응을 일으켜 Ag 원소 입자를 생성하는 것을 방지하며, Ag 원소 입자가 공정 과정에서 디스플레이 패널의 디스플레이 영역으로 이동하여 어두운 점을 표시하는 불량을 초래하는 것을 방지하며, 증가된 필링부는 바인딩 핀의 구조적 강도를 증가시킬 수 있으며, 바인딩 핀이 바인딩 과정에서 끊어지는 것을 더 방지한다.
상술한 일반 설명과 그 이후의 상세한 설명은 예시적이고 설명적인 것일 뿐 본 발명을 한정하지 않는다는 것을 이해해야 한다.
여기에 첨부된 도면은 명세서에 병합되어 본 명세서의 일부분을 구성하여 본 발명에 부합되는 실시예를 제시하였으며, 명세서와 함께 본 발명의 원리를 설명하는 데 사용되었다. 분명히 하기 설명의 도면은 본 발명의 일부 실시예일 뿐이며, 본 분야의 일반 기술자에게 있어서 창조적인 노동을 지불하지 않는 전제하에 이러한 도면에 근거하여 다른 도면을 얻을 수 있다.
도 1은 디스플레이 패널의 개략적인 구조도이다.
도 2는 전체 디스플레이 패널의 개략적인 부감도이다.
도 3은 본 발명 디스플레이 패널의 예시적 구현 방식의 개략적인 구조도이다.
도 4는 본 발명 디스플레이 패널의 다른 예시적 구현 방식의 개략적인 구조도이다.
도 5는 본 발명 디스플레이 패널의 또 다른 예시적 구현 방식의 개략적인 구조도이다.
도 6은 본 발명 디스플레이 패널의 또 다른 예시적 구현 방식의 개략적인 구조도이다.
도 7은 본 발명 디스플레이 패널의 예시적 구현 방식에서 바인딩 영역 중 일부 바인딩 핀의 개략적인 부감도이다.
도 8은 도 7의 H-H 단면을 따르는 개략적인 단면도이다.
도 9는 도 7의 M-M 단면을 따르는 개략적인 단면도이다.
도 10은 본 발명 디스플레이 패널의 제조 방법의 예시적 구현 방식에 따른 개략적인 흐름도이다.
도 11 내지 도 15는 본 발명 디스플레이 패널의 제조 방법의 예시적 구현 방식 중 각 단계의 개략적인 구조도이다.
도 16은 본 발명 디스플레이 패널의 제조 방법의 다른 예시적 구현 방식 중 한 단계의 개략적인 구조도이다.
도 1은 디스플레이 패널의 개략적인 구조도이다.
도 2는 전체 디스플레이 패널의 개략적인 부감도이다.
도 3은 본 발명 디스플레이 패널의 예시적 구현 방식의 개략적인 구조도이다.
도 4는 본 발명 디스플레이 패널의 다른 예시적 구현 방식의 개략적인 구조도이다.
도 5는 본 발명 디스플레이 패널의 또 다른 예시적 구현 방식의 개략적인 구조도이다.
도 6은 본 발명 디스플레이 패널의 또 다른 예시적 구현 방식의 개략적인 구조도이다.
도 7은 본 발명 디스플레이 패널의 예시적 구현 방식에서 바인딩 영역 중 일부 바인딩 핀의 개략적인 부감도이다.
도 8은 도 7의 H-H 단면을 따르는 개략적인 단면도이다.
도 9는 도 7의 M-M 단면을 따르는 개략적인 단면도이다.
도 10은 본 발명 디스플레이 패널의 제조 방법의 예시적 구현 방식에 따른 개략적인 흐름도이다.
도 11 내지 도 15는 본 발명 디스플레이 패널의 제조 방법의 예시적 구현 방식 중 각 단계의 개략적인 구조도이다.
도 16은 본 발명 디스플레이 패널의 제조 방법의 다른 예시적 구현 방식 중 한 단계의 개략적인 구조도이다.
다음 첨부 도면을 참조하여 예시적인 구현 방식을 더 자세히 설명한다. 그러나 예시적인 구현 방식은 여러 가지 형식으로 실시할 수 있으며 여기서 서술한 범례에 국한된 것으로 해석되어서는 안 된다. 이러한 구현 방식은 본 발명을 더욱 전면적이고 완전하게 공개하고, 예시적 구현 방식의 사상을 본 분야의 기술자에게 전면적으로 전달하기 위해 제공된다. 첨부 도면의 동일한 부호는 동일하거나 유사한 부분을 나타내므로 중복된 설명은 생략된다. 또한, 도면은 본 발명을 예시적으로 나타냈을 뿐 반드시 축척에 따라 묘사되는 것은 아니다.
본 설명서에서 "상" 및 "하"와 같은 상대 용어를 사용하여 도시된 한 구성 요소가 다른 구성 요소에 비해 상대적인 관계를 설명하지만, 본 설명서에서는 이러한 용어를 첨부 도면에 표시된 예제의 방향에 따라 설명하는 등 편리함에만 사용한다. 도시된 장치를 뒤집어 위아래를 거꾸로 만들면, "상"으로 기술된 구성 요소가 "하"에 있는 구성 요소로 바뀌어진다. 어떤 구조가 다른 구조의 "상"에 있을 경우, 어떤 구조가 다른 구조에 일체화되거나 어떤 구조가 다른 구조에 직접적으로 배치되거나 어떤 구조가 다른 구조를 통해 다른 구조에 간접적으로 배치되는 것을 의미할 수 있다.
용어 "하나", "일", "상기" 및 "적어도 하나"는 하나 이상의 요소/구성 등의 존재를 나타내는 데 사용된다. 용어 "포함" 및 "구비"는 나열된 요소/구성 등을 제외하고 추가 요소/구성 등이 있을 수 있음을 의미하는 열린 포용성을 나타낸다. 용어 "제1", "제2" 및 "제3" 등은 표기로만 사용되며 개체 수는 제한되지 않는다.
도 1을 참조하면, AMOLED 디스플레이 패널은 전폭 프레임을 추가하며, 디스플레이 패널 아래 테두리 너비의 제한에 국한되며, 또한 해상도와 픽셀 밀도가 증가함에 따라 바인딩 전극의 수가 증가하기 때문에 바인딩 전극의 폭을 점점 더 좁게 설정해야 한다. 현재, 병렬된 다층 바인딩 전극을 채택하여 바인딩 전극의 폭 감소로 인한 저항의 증가를 제거하는 경우가 많다. 다층 바인딩 전극(제1 바인딩 전극(93), 제2 바인딩 전극(32) 및 제3 바인딩 전극(73))을 병렬 연결할 때 절연층에 제1 비아홀(61)을 형성하여 절연층 양쪽에 위치한 바인딩 전극을 연결해야 한다. 따라서 제1 비아홀(61) 위에 형성된 제1 바인딩 전극(93)은 제1 비아홀(61)에서 제2 오목부(94)를 형성한다. 제1 비아홀(61)의 측면 벽에서 제1 바인딩 전극(93)의 성막은 품질이 떨어지고 제1 바인딩 전극(93)의 상층에 있는 금속 티타늄은 절단부(934)를 형성하여 제1 바인딩 전극(93)의 상층에 있는 금속 티타늄이 금속 알루미늄을 잘 감싸지 못하게 하고, 이후 양극 식각 과정에서 식각 용액의 Ag+(은이온)는 노출된 Al과 치환 반응을 일으켜 Ag 원소 입자를 생성하며, 이 유형의 Ag 원소 입자는 공정 과정에서 디스플레이 패널의 디스플레이 영역(A)으로 이동하여 어두운 점을 표시하는 불량을 초래한다.
도 2를 참조하면, 디스플레이 패널의 디스플레이 영역(A)에 복수의 게이트 라인(152)과 복수의 데이터 라인(151)이 배치되어 있고, 바인딩 영역(B)에 복수의 바인딩 핀(12)이 배치되어 있다. 게이트 라인(152)은 제1 방향을 따라 연장되고, 데이터 라인(151)은 제2 방향을 따라 연장된다. 제1 방향은 제2 방향과 교차되어, 복수의 게이트 라인(152)을 복수의 데이터 라인(151)과 교차시켜 격자선 모양을 형성한다. 데이터 라인(151)과 게이트 라인(152)은 바인딩 핀(12)에 연결된다. 제1 방향에서는 복수의 바인딩 핀(12)이 한 줄로 배열되고, 제2 방향에서는 두 줄의 바인딩 핀(12)이 배열되어 있다. 물론, 제2 방향에서는 한 줄의 바인딩 핀(12)을 배열할 수도 있고, 더 많은 줄의 바인딩 핀(12)을 배치할 수도 있다.
본 발명의 구현 방식은 디스플레이 패널을 제공하며, 도 3, 도 4, 도 5, 도 6 및 도 7에 도시된 바와 같이 본 발명의 디스플레이 패널의 개략적인 구조도를 제공한다. 디스플레이 패널에는 베이스 기판(1), 절연층 그룹(14) 및 복수의 바인딩 핀(12)이 포함될 수 있다. 베이스 기판(1)은 디스플레이 영역(A)와 디스플레이 영역(A)의 적어도 일측에 위치한 바인딩 영역(B)을 포함한다. 절연층 그룹(14)은 베이스 기판(1)의 일측에 설정되며 절연층 그룹(14)에는 제1 오목부(61)가 설정되어 있으며, 제1 오목부(61)는 바인딩 영역(B) 내에 있다. 복수의 바인딩 핀(12)은 바인딩 영역(B)에 설정되어 있다. 바인딩 핀(12)은 제1 바인딩 전극(93) 및 필링부(101)를 포함한다. 제1 바인딩 전극(93)은 절연층 그룹(14)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되어 있고, 제1 바인딩 전극(93)에는 제2 오목부(94)가 있으며, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 제1 오목부(61)의 정투영 내에 위치한다. 제1 바인딩 전극(93)은 적어도 층층이 배치된 제1 도체층(931)과 제2 도체층(932)을 포함하고, 제1 도체층(931)은 제2 도체층(932)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며 제1 도체층(931)의 금속활성은 제2 도체층(932)의 금속활성보다 낮다. 필링부(101)는 제2 오목부(94)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 적어도 일부가 제2 오목부(94) 내에 위치한다.
본 발명의 디스플레이 패널과 디스플레이 패널의 제조 방법에서, 필링부(101)를 제2 오목부(94)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설정하고 필링부(101)는 적어도 일부가 제2 오목부(94) 내에 위치한다. 필링부(101)는 노출된 제2 도체층(932)을 보호할 수 있으며, 이후 양극 식각 과정에서 식각 용액의 Ag+(은이온)가 노출된 제2 도체층(932)과 치환 반응을 일으켜 Ag 원소 입자를 생성하는 것을 방지하며, Ag 원소 입자가 공정 과정에서 디스플레이 패널의 디스플레이 영역(A)으로 이동하여 어두운 점을 표시하는 불량을 초래하는 것을 방지한다. 또한 증가된 필링부(101)는 바인딩 핀(12)의 구조적 강도를 증가시킬 수 있으며, 바인딩 핀(12)이 바인딩 과정에서 끊어지는 것을 더 방지한다.
본 예시적 구현 방식에서, 베이스 기판(1)은 유리판, 석영판, 금속판, 수지판 등이 될 수 있다. 예를 들어 베이스 기판(1)의 재료는 유기재료를 포함할 수 있고 유기재료는 폴리아미드, 폴리카보네이트, 폴리프로필렌산에스테르, 폴리에테르아미드, 폴리에테르술폰, 폴리스티렌산 에틸렌글리콜과 폴리나프탈렌 에틸렌글리콜과 같은 수지재료가 될 수 있다. 예를 들어, 베이스 기판(1)은 여러 재료층으로 형성될 수 있다. 예를 들어, 베이스 기판(1)은 기재를 포함할 수 있고, 기재의 재료는 상기 재료로 구성할 수 있다.
버퍼층(2)은 베이스 기판(1) 한쪽 표면에 과도층으로 형성될 수 있는데, 이는 베이스 기판(1)의 유해물질이 디스플레이 패널 내부에 침입하는 것을 방지할 뿐만 아니라, 디스플레이 패널의 막층이 베이스 기판(1)에 대한 접착력을 증가시킬 수 있다. 예를 들어 버퍼층(2)의 재료는 산화규소, 질화규소, 질산화규소 등이 될 수 있다.
베이스 기판(1)에는 디스플레이 영역(A)과 디스플레이 영역(A)의 적어도 일부를 둘러싼 주변 영역이 있으며, 주변 영역은 디스플레이 영역(A)의 적어도 일측에 위치한 적어도 하나의 바인딩 영역(B)를 포함한다. 물론, 디스플레이 영역(A)의 일측에 복수의 바인딩 영역(B)를 설정하거나 여러 측에 복수의 바인딩 영역(B)를 설정할 수도 있다.
도 7을 참조하면, 바인딩 영역(B)에 복수의 바인딩 핀(12)이 설정되어 있다. 도 7과 도 9를 참조하면, 하나의 바인딩 핀에는 복수의 제1 비아홀(61)과 복수의 필링부(101)가 설정되어 있다.
바인딩 핀(12)은 순차적으로 적층 설정된 제2 바인딩 전극(32), 제3 바인딩 전극(73) 및 제1 바인딩 전극(93)을 포함할 수 있다. 제2 바인딩 전극(32)은 제1 바인딩 전극(93)보다 베이스 기판(1)에 더 가깝다. 제3 바인딩 전극(73)은 제1 비아홀(61)을 통해 제2 바인딩 전극(32)과 연결된다.
구체적으로, 도 11과 같이, 제2 바인딩 전극(32)은 버퍼층(2)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설정되어 있다. 도 12를 참조하면, 제2 게이트 절연층(42)는 제2 바인딩 전극(32)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되고, 층간 유전체층(6)은 제2 게이트 절연층(42)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 제2 게이트 절연층(42)과 층간 유전체층(6)은 절연층 그룹(14)을 형성한다. 즉, 절연층 그룹(14)은 제2 게이트 절연층(42) 및 층간 유전체층(6)과 동일한 층에 동일한 재료로 만들어진다. 복수의 제1 비아홀(61)은 제2 게이트 절연층(42)과 층간 유전체층(6)에 설정되며, 제1 비아홀(61)은 제1 오목부(61)를 형성하고 제2 바인딩 전극(32)에 연결된다. 즉, 제1 비아홀(61)은 제2 게이트 절연층(42)과 층간 유전체층(6)을 관통한다. 물론 본 발명의 다른 예시적 구현 방식에서, 절연층 그룹(14)에는 버퍼층과 제1 게이트 절연층을 포함할 수도 있다. 즉, 절연층 그룹(14)는 버퍼층 및 제1 게이트 절연층과 동일한 층 및 동일한 재료로 만들어진다. 절연층 그룹(14)은 또한 둔화층, 평탄화층 등과 같은 다양한 절연층을 포함할 수 있다. 즉, 절연층 그룹(14)은 하나 이상의 절연층을 포함할 수 있다. 예를 들어 절연층 그룹(14)은 둔화층, 평면화층, 게이트 절연층과 층간 유전체층 등 중 하나 이상의 절연층을 포함할 수 있다. 절연층 그룹(14)은 유기절연층, 무기절연층 또는 유기절연층과 무기절연층의 혼합층 그룹일 수 있다.
다시 도 12를 참고하면, 제3 바인딩 전극(73)은 층간 유전체층(6)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치된다. 제3 바인딩 전극(73)은 복수의 제1 비아홀(61)을 통해 제2 바인딩 전극(32)에 연결된다. 제3 바인딩 전극(73)은 제2 비아홀(81)에 제3 오목부(74)를 형성하고, 제3 바인딩 전극(73)은 제1 비아홀(61)의 측면 벽을 채우기 때문에 베이스 기판(1) 상의 제3 오목부(74)의 정투영은 베이스 기판(1) 상의 제1 비아홀(61)의 정투영 내에 있다. 또한 제3 오목부(74)의 주변에는 평면부(75)가 형성되어 있다.
제3 바인딩 전극(73)은 제1 도체층, 제2 도체층 및 제3 도체층을 포함할 수 있다. 제1 도체층과 제3 도체층의 재료는 금속티타늄이고 제2 도체층의 재료는 금속알루미늄일 수 있다. 제3 바인딩 전극(73)은 하나의 도체층 또는 두 개의 도체층 또는 그 이상의 도체층을 포함할 수 있다.
도 13을 참조하면, 보호층(8)은 제3 바인딩 전극(73)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치된다. 복수의 제2 비아홀(81)이 보호층(8)에 배치되어 있다. 보호층(8)은 제3 바인딩 전극(73)의 평면부(75)의 베이스 기판(1)에서 멀리 떨어진 쪽까지 연장된다. 베이스 기판(1) 상의 제1 비아홀(61)의 정투영은 베이스 기판(1) 상의 제2 비아홀(81)의 정투영 내에 있다. 즉, 제2 비아홀(81)의 개구부 면적은 제1 비아홀(61)의 개구부 면적보다 크다. 또한 베이스 기판(1) 상의 제3 오목부(74)의 정투영은 베이스 기판(1) 상의 제2 비아홀(81)의 정투영 내에 위치하여 그 후에 형성된 제1 바인딩 전극(93)과 제3 바인딩 전극(73) 사이의 접촉 면적이 상대적으로 크다.
도 1을 참조하면, 제1 바인딩 전극(93)은 보호층(8)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며 복수의 제2 비아홀(81)을 통해 제3 바인딩 전극(73)과 전기적으로 연결된다. 제1 바인딩 전극(93)은 제1 도체층(931), 제2 도체층(932) 및 제3 도체층(933)을 포함할 수 있다. 제2 도체층(932)은 제3 도체층(933)과 제1 도체층(931) 사이에 설치된다. 제1 도체층(931)과 제3 도체층(933)의 재료는 금속티타늄일 수 있고, 제2 도체층(932)의 재료는 금속알루미늄일 수 있다. 물론 제1 바인딩 전극(93)은 제1 도체층(931)과 제2 도체층(932)을 포함할 수 있으며, 제1 도체층(931)은 제2 도체층(932) 위에 덮여있다. 즉, 제1 도체층(931)은 제2 도체층(932)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 제1 도체층(931)의 금속활성은 제2 도체층(932)의 금속활도보다 낮다. 제2 도체층(932)은 식각용액 중의 Ag+(은이온)와 쉽게 치환반응을 일으키며, "금속 활성"은 금속 원소가 같은 용액(예를 들어, 물)에서 전자를 잃어 금속 양이온을 형성하는 경향(예를 들어, 어려움)을 가리킨다. 제1 도체층(931), 제2 도체층(932) 및 제3 도체층(933)의 재료는 예시에 불과하며 본 발명의 제한을 구성하지 않는다.
제2 게이트 절연층(42)과 층간 유전체층(6)의 두께가 크기 때문에 제2 게이트 절연층(42)과 층간 유전체층(6)에 형성된 제1 비아홀(61)의 깊이가 상대적으로 깊으며, 이후 형성된 제1 바인딩 전극(93)은 제1 비아홀(61)에 제2 오목부(94)를 형성한다. 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 제1 비아홀(61)의 정투영 내에 있다. 제1 비아홀(61)에 형성된 제1 바인딩 전극(93)의 성막 질량, 특히 제1 비아홀(61)의 측벽과 하부 모서리에 형성된 제1 도체층(931)의 성막 품질이 비교적 떨어지고, 또한 제1 도체층(931)의 두께는 상대적으로 얇기에, 최종적으로 형성된 제1 도체층(931)은 제2 도체층(932)을 덮을 수 없는 절단부(934)를 구비하며, 도 1에 도시된 바와 같이, 제1 도체층(931)은 제2 오목부(94)의 하부 모서리에 두 개의 절단부(934)를 형성하는데, 이 두 개의 절단부(934)는 제2 도체층(932)을 덮을 수 없기에, 제2 도체층(932)의 알루미늄이 노출된다. 이후 양극 식각 과정에서 식각 용액의 Ag+(은이온)는 노출된 Al과 치환 반응을 일으켜 Ag 원소 입자를 형성하고, 이 유형의 Ag 원소 입자는 공정 과정에서 디스플레이 패널의 디스플레이 영역(A)으로 행진하여 어두운 점을 표시하는 불량을 초래한다. 또한 식각 용액의 작용으로 인해 절단부(934)와 상대되는 제2 도체층(932)에 제4 오목부(935)가 형성된다. 즉, 제4 오목부(935)는 제1 도체층(931)으로 덮이지 않은 제2 도체층(932)에 형성된다. 제4 오목부(935)는 한 개, 두 개 또는 그 이상 형성될 수 있으며 두 개 이상의 제4 오목부(935)가 형성되는 경우, 두 개의 인접한 제4 오목부(935) 사이에 제1 도체층(931)의 일부가 남겨져 있다.
도 3, 도 4, 도 5 및 도 6을 참조하면, 필링부(101)는 제2 오목부(94)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설정되어 있으며 필링부(101)는 적어도 일부가 제2 오목부(94) 내에 위치해 있다. 예를 들어, 도 3에 도시된 바와 같이, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 필링부(101)의 정투영 내에 위치할 수 있다. 즉, 필링부(101)는 제2 오목부(94)를 덮을 뿐만 아니라 제2 오목부(94)의 가장자리 바깥쪽까지 연장하여 제2 오목부(94)의 가장자리를 덮는다. 이 경우 필링부(101)는 제2 오목부(94)의 측면 벽을 확실히 덮어 노출된 제2 도체층(932)을 보호하여, 이후 양극 식각 과정에서 식각 용액의 Ag+(은 이온)와 노출된 Al이 치환 반응을 일으켜 Ag 원소 입자를 생성하는 것을 방지한다. 따라서 이 과정에서 Ag 원소 입자가 디스플레이 패널의 디스플레이 영역(A)으로 이동하여 발생하는 어두운 점의 표시 불량을 방지한다. 또한 증가된 필링부(101)는 바인딩 핀(12)의 구조적 강도를 증가시킬 수 있으며, 바인딩 핀(12)이 바인딩 과정에서 끊어지는 것을 더 방지한다.
도 3, 도 5 및 도 6을 참조하면, 필링부(101)가 제2 도체층(932)을 보호하기 때문에 이후 양극 식각 과정에서 식각 용액은 제2 도체층(932)을 식각하지 않아 제4 오목부(935)를 형성하지 않는다. 도 4, 도 8 및 도 9를 참조하면, 제2 오목부(94)에 형성된 제2 도체층(932)의 성막 품질이 떨어지기 때문에 여전히 제4 오목부(935)가 형성될 가능성이 있다.
또한, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 필링부(101)의 정투영과 중첩된다. 즉, 필링부(101)가 제2 오목부(94)만 덮는 경우에도 필링부(101)는 제2 오목부(94)의 측면 벽을 확실히 덮어 노출된 제2 도체층(932)를 보호하여, 이후 양극 식각 과정에서 식각 용액의 Ag+(은 이온)와 노출된 Al이 치환 반응을 일으켜 Ag 원소 입자를 생성하는 것을 방지하며, 이 과정에서 Ag 원소 입자가 디스플레이 패널의 디스플레이 영역(A)으로 이동하여 발생하는 어두운 점의 표시 불량을 방지한다. 또한 증가된 필링부(101)는 바인딩 핀(12)의 구조적 강도를 증가시킬 수 있으며, 바인딩 핀(12)이 바인딩 과정에서 끊어지는 것을 더 방지한다.
물론 도 4에 도시된 바와 같이, 베이스 기판(1) 상의 필링부(101)의 정투영은 베이스 기판(1) 상의 제2 오목부(94)의 정투영보다 약간 작을 수 있으며, 이런 경우에도 제1 바인딩 전극(93)을 보호하는 효과를 얻을 수 있다.
또한, 보호층(8)은 제3 바인딩 전극(73)의 평면부(75)의 베이스 기판(1)에서 멀리 떨어진 쪽까지 확장되어 제1 바인딩 전극(93)으로 형성된 기재가 평면이 아니라 제3 오목부(74)에 가까운 위치에서 낮고 제3 오목부(74)에서 먼 위치에서 비교적 높다. 따라서 그 다음에 형성된 제1 바인딩 전극(93)의 제2 오목부(94)에 가까운 부분의 높이가 낮고 제2 오목부(94)에서 먼 위치에서 높이가 높다. 이렇게 하면 뒤이어 형성된 필링부(101)의 베이스 기판(1)에서 멀리 떨어진 쪽의 표면에서 베이스 기판(1) 사이의 수직거리는 제1 바인딩 전극(93)의 베이스 기판(1)에서 멀리 떨어진 쪽의 표면의 적어도 일부에서 베이스 기판(1) 사이의 수직거리보다 작거나 같다. 즉, 필링부(101)의 베이스 기판(1)에서 멀리 떨어진 표면과 제1 바인딩 전극(93)의 베이스 기판(1)에서 멀리 떨어진 표면의 적어도 일부는 기본적으로 같은 평면 안에 있거나 필링부(101)의 높이는 제1 바인딩 전극(93)의 적어도 일부의 높이보다 낮아 이후의 바인딩에 편리하다.
바인딩 핀(12)의 구조가 상술한 설명에 국한되지 않는다는 점에 유의해야 한다. 예를 들어, 도 5에 도시된 바와 같이, 바인딩 핀(12)은 제1 바인딩 전극(93)과 제2 바인딩 전극(32)을 포함하고, 즉 제3 바인딩 전극(73)을 포함하지 않을 수 있다. 제2 바인딩 전극(32)는 베이스 기판(1)의 일측에 설치되고, 제2 게이트 절연층(42)은 제2 바인딩 전극(32)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 층간 유전체층(6)은 제2 게이트 절연층(42)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치된다. 복수의 제1 비아홀(61)은 제2 게이트 절연층(42)과 층간 유전체층(6)에 설치되어 있으며, 제1 비아홀(61)은 제2 바인딩 전극(32)에 연결되어 있다. 즉, 제1 비아홀(61)은 제2 게이트 절연층(42)과 층간 유전체층(6)을 관통한다.
제1 바인딩 전극(93)은 층간 유전체층(6)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 제1 바인딩 전극(93)은 복수의 제1 비아홀(61)을 통해 제2 바인딩 전극(32)에 연결된다.
제2 게이트 절연층(42)와 층간 유전체층(6)의 큰 두께로 인해 제2 게이트 절연층(42)과 층간 유전체층(6)에 형성된 제1 비아홀(61)의 깊이가 상대적으로 깊다. 그 후 형성된 제1 바인딩 전극(93)은 제1 비아홀(61)에 제2 오목부(94)를 형성한다. 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 제1 비아홀(61)의 정투영 내에 있다. 제1 비아홀(61)에 형성된 제1 바인딩 전극(93)의 성막 질량, 특히 제1 비아홀(61)의 측벽과 하부 모서리에 형성된 제1 도체층(931)의 성막 품질이 비교적 떨어지고, 또한 제1 도체층(931)의 두께는 상대적으로 얇기에 최종적으로 형성된 제1 도체층(931)은 제2 도체층(932)을 덮을 수 없는 절단부(934)를 가지고 있다. 예를 들어, 제1 도체층(931)은 제2 오목부(94)의 하부 모서리에 절단부(934)를 형성하기에 제2 도체층(932)을 덮을 수 없다. 즉, 제2 오목부(94)의 하부 모서리에서 제1 도체층(931)은 제2 도체층(932)을 덮을 수 없기에 제2 도체층(932)을 노출시킨다. 이후 양극 식각 과정에서 식각 용액의 Ag+(은이온)이 노출된 Al과 치환 반응을 일으켜 Ag 원소 입자를 형성하고, 이 과정에서 Ag 원소 입자는 디스플레이 패널의 디스플레이 영역(A)으로 행진하여 어두운 점을 표시하는 불량을 초래한다.
필링부(101)는 제2 오목부(94)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며 적어도 일부가 제2 오목부(94) 내에 위치한다. 예를 들어, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 필링부(101)의 정투영 내에 위치할 수 있다. 즉, 필링부(101)는 제2 오목부(94)를 덮을 뿐만 아니라 또한 제2 오목부(94)의 가장자리 바깥쪽까지 확장하여 제2 오목부(94)의 가장자리를 덮는다. 이 경우 필링부(101)는 제2 오목부(94)의 측면 벽을 확실히 덮어 노출된 제2 도체층(932)을 보호하여, 이후 양극 식각 과정에서 식각 용액의 Ag+(은 이온)와 노출된 Al이 치환 반응을 일으켜 Ag 원소 입자를 형성하는 것을 방지하며, 이 과정에서 Ag 원소 입자가 디스플레이 패널의 디스플레이 영역(A)으로 이동하여 발생하는 어두운 점의 표시 불량을 방지한다. 또한 증가된 필링부(101)는 바인딩 핀(12)의 구조적 강도를 증가시킬 수 있으며, 바인딩 핀(12)이 바인딩 과정에서 끊어지는 것을 더 방지한다.
물론, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 필링부(101)의 정투영과 중첩될 수도 있다. 즉, 필링부(101)는 제2 오목부(94)만 덮는다. 이 경우에도 필링부(101)는 제2 오목부(94)의 측면 벽을 덮어 노출된 제2 도체층(932)을 보호한다.
물론, 베이스 기판(1) 상의 필링부(101)의 정투영은 베이스 기판(1) 상의 제2 오목부(94)의 정투영보다 약간 작을 수 있으며 이런 경우에도 제1 바인딩 전극(93)을 보호하는 효과를 얻을 수 있다.
또한, 바인딩 핀(12)은 제1 바인딩 전극(93)만 포함할 수 있다. 예를 들어, 절연층 그룹(14)에 제1 오목부(61)가 설치되어 있고 제1 오목부(61)는 비아홀이 아닐 수 있으며, 제1 바인딩 전극(93)이 제1 오목부(61)의 베이스 기판(1)에서 멀리 떨어진 쪽에 형성되어야 하는 경우, 제1 바인딩 전극(93)도 마찬가지로 제2 오목부(94)를 형성하며, 제2 오목부(94)의 불량한 성막 질량으로 인해 제2 도체층(932)이 제1 도체층(931)에 덮이지 않은 상황이 나타날 수 있다. 따라서 필링부(101)를 제1 바인딩 전극(93)에 설치하여 제1 바인딩 전극(93)의 제2 오목부(94)를 채워 보호하여, 이후 양극 식각 과정에서 식각 용액 중의 Ag+(은이온)와 노출된 Al이 치환 반응을 일으켜 Ag 원소 입자를 형성하는 것을 방지하고, 이 과정에서 Ag 원소 입자가 디스플레이 패널의 디스플레이 영역(A)으로 이동하여 발생하는 어두운 점의 표시 불량을 방지한다.
도 7과 도 8을 참조하면, 상기 디스플레이 패널에 절연부(102)도 포함할 수 있으며, 절연부(102)는 인접한 바인딩 핀(12)사이에 배치되어 있으며, 절연부(102)의 베이스 기판(1)에서 멀리 떨어진 쪽의 표면에서 베이스 기판(1) 사이의 수직 거리는 필링부(101)의 베이스 기판(1)에서 멀리 떨어진 쪽의 표면에서 베이스 기판(1) 사이의 수직 거리와 같거나 크다. 절연부(102)는 서로 인접한 두 개의 바인딩 핀(12)을 절연하는 역할을 한다. 절연부(102)와 바인딩 핀(12)의 베이스 기판(1)에서 멀리 떨어진 표면은 기본적으로 같은 평면에 있다. 즉, 절연부(102)의 높이와 바인딩 핀(12)의 높이는 베이스 기판(1)에 비해 기본적으로 같다. 또는 절연부(102)의 베이스 기판(1)에서 멀리 떨어진 쪽의 표면이 필링부(101)의 베이스 기판(1)에서 멀리 떨어진 쪽의 표면보다 높다. 즉, 절연부(102)의 높이는 필링부(101)의 높이보다 높다.
주의해야 할 점은 '높이'는 구조(예를 들어 절연부(102))의 베이스 기판(1)에서 떨어진 쪽의 표면에서 베이스 기판(1) 사이의 수직 거리를 가리킨다.
절연부(102)의 두께가 증가함에 따라 디스플레이 패널의 서로 다른 행에 위치한 바인딩 핀(12) 사이의 간격 부분의 구조적 강도를 증가시킬 수 있으며, 디스플레이 패널의 서로 다른 행에 위치한 바인딩 핀(12) 사이의 간격 부분이 바인딩 과정에서 끊어지는 것을 더욱 방지할 수 있다.
디스플레이 패널의 바인딩 영역(B)는 위에 설명되어 있고 디스플레이 패널의 디스플레이 영역(A)는 아래에서 설명할 것이다.
디스플레이 영역(A)에서 디스플레이 패널에는 어레이로 배열된 복수의 픽셀 유닛이 포함될 수 있으며, 각 픽셀 유닛에는 적어도 세 개의 서브 픽셀이 포함되며, 각 서브 픽셀에는 박막 트랜지스터와 디스플레이 소자가 포함된다.
구체적으로, 박막 트랜지스터의 구조는 버퍼층(2)의 베이스 기판(1)에서 멀리 떨어진 쪽에 활성층(5)이 설치되어 있다. 제1 게이트 절연층(41)은 활성층(5)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 제1 게이트 절연층(41)의 재료는 산화규소와 질화규소 중 하나 또는 두 종류가 될 수 있으며, 제1 게이트 절연층에는 활성층에 연결된 제4 비아홀이 설치되어 있다. 게이트 전극(31)은 제1 게이트 절연층(41)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 게이트 전극(31)의 재료는 몰리브덴, 니켈, 니켈망간합금, 니켈크롬합금, 니켈몰리브덴철합금 등이 될 수 있다. 제2 게이트 절연층(42)은 게이트 전극(31)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 제2 게이트 절연층(42)의 재료는 산화규소와 질화규소 중 하나 또는 두 가지가 될 수 있으며, 제2 게이트 절연층(42)에는 제5 비아홀이 설치되어 있으며, 제5 비아홀은 제4 비아홀에 연결된다. 층간 유전체층(6)은 제2 게이트 절연층(42)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 층간 유전체층(6)의 재료는 산화 실리콘이 될 수 있으며, 제6 비아홀은 층간 유전체층(6)에 설치되며, 제6 비아홀은 제4 비아홀에 연결되고 활성층(5)에 연결된다. 소스 전극(71)과 드레인 전극(72)은 층간 유전체층(6)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 소스 전극(71)과 드레인 전극(72)은 제6 비아홀, 제5 비아홀 및 제4 비아홀을 통해 활성층(5)에 연결되며, 소스 전극(71)과 드레인 전극(72)은 Ti, Al 및 Ti(즉, 티타늄, 알루미늄, 티타늄의 3층)로 제작할 수 있다. 보호층(8)은 소스 전극(71)과 드레인 전극(72)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되어 있고, 보호층(8)에 제7 비아홀(82)이 설치되어 있으며, 제7 비아홀(82)은 소스 전극(71) 또는 드레인 전극(72)에 연결될 수 있다. 제1 평탄화층(13)은 보호층(8)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되고 제1 평탄화층(13)에 제8 비아홀이 설치되어 있으며, 제8 비아홀은 제7 비아홀과 연결된다. 연결 전극(91)은 제1 평탄화층(13)의 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 제7비아홀과 제8비아홀을 통해 소스 전극(71) 또는 드레인 전극(72)에 연결된다.
제2 평탄화층(103)은 연결 전극(91)의 베이스 기판(1)에서 떨어진 쪽에 설치되고, 제2 평탄화층(103)에는 제3 비아홀(104)이 구비되어 있다. 디스플레이 소자(도시되지 않음)는 제2 평탄화층(103)의 베이스 기판(1)에서 떨어진 쪽에 설정되어 있으며 디스플레이 소자는 제3 비아홀(104)을 통해 연결 전극(91)에 연결된다.
상술한 박막 트랜지스터는 상단 게이트형이며, 본 발명의 기타 예시적 구현 방식에서 박막 트랜지스터는 하단 게이트형(도 6 참조) 또는 이중 게이트형일 수도 있다.
제2 바인딩 전극(32)은 게이트 전극(31)과 동일한 층에 동일한 재료로 만들어지고, 제3 바인딩 전극(73)은 소스 전극(71) 및 드레인 전극(72)과 동일한 층에 동일한 재료로 만들어지며, 제1 바인딩 전극(93)은 연결 전극(91)과 동일한 층에 동일한 재료로 만들어진다. 필링부(101), 절연부(102)는 제2 평탄화층(103)과 동일한 층에 동일한 재료로 만들어진다.
물론, 제3 바인딩 전극(73)을 구비하지 않는 경우, 제1 바인딩 전극(93)을 소스 전극(71) 및 드레인 전극(72)과 동일한 층에 동일한 재료로 만들 수 있다.
동일한 층에 동일한 재료로 만들어진다는 것은 동일한 구성 프로세스를 통해 형성된다는 점에 유의해야 하며, 이는 아래의 디스플레이 패널의 제조 방법에 자세히 설명되어 있다.
또한, 본 발명의 구현 방식은 디스플레이 패널의 제조 방법을 제공하며, 도 10에 도시된 디스플레이 패널의 제조 방법의 개략적인 흐름도를 참조하면, 디스플레이 패널의 제조 방법은 다음 단계를 포함할 수 있다.
S10 단계에서, 베이스 기판(1)을 제공하며, 상기 베이스 기판(1)에는 디스플레이 영역(A)과 상기 디스플레이 영역(A)의 적어도 일측에 위치한 바인딩 영역(B)이 있다.
S20 단계에서, 베이스 기판(1)의 일측에 절연층 그룹(14)을 형성하고 상기 절연층 그룹(14)에 제1 오목부(61)를 형성하며 상기 제1 오목부(61)는 상기 바인딩 영역(B)에 위치한다.
S30 단계에서, 상기 바인딩 영역(B)에서, 상기 절연층 그룹(14)의 상기 베이스 기판(1)에서 멀리 떨어진 쪽에 복수의 바인딩 핀(12)을 형성하며, 상기 바인딩 핀(12)을 형성하는 것은 제1 바인딩 전극(93)을 형성하는 것을 포함하며, 상기 제1 바인딩 전극(93)에는 제2 오목부(94)가 있다.
S40 단계에서, 상기 제2 오목부(94)의 베이스 기판(1)에서 멀리 떨어진 쪽에 필링부(101)를 형성하고, 상기 필링부(101)는 적어도 일부가 상기 제2 오목부(94) 내에 위치한다.
상기 베이스 기판(1) 상의 상기 제2 오목부(94)의 정투영은 상기 베이스 기판(1) 상의 상기 제1 오목부(61)의 정투영 내에 있으며, 상기 제1 바인딩 전극(93)에는 적어도 적층 방식으로 설정된 제1 도체층(931)과 제2 도체층(932)이 포함된다. 상기 제1 도체층(931)은 상기 제2 도체층(932)의 상기 베이스 기판(1)에서 멀리 떨어진 쪽에 설치되며, 상기 제1 도체층(931)의 금속 활성은 상기 제2 도체층(932)의 금속 활동보다 낮다.
도 11내지 도 15를 참조하면, 디스플레이 패널의 제조 방법의 각 단계에 대해 자세히 설명한다.
도 11을 참조하면, 베이스 기판(1)을 제공하고 베이스 기판(1)의 일측에 퇴적하여 버퍼층(2)을 형성한다.
활성 재료층은 버퍼층(2)의 베이스 기판(1)에서 멀리 떨어진 쪽에 퇴적되어 형성되며 활성 재료층의 재료는 SiN, SiO 또는 a-Si(비실리콘)일 수 있다. SiN의 두께는 0.3μm이상 0.7μm이하이다. SiO의 두께는 1.0μm이상 1.2μm이하이다. a-Si의 두께는 약 0.05 μm이다. 그리고 활성 재료층을 탈수소하여 준분자 레이저 결정(ELA) 과정의 수소 폭발을 방지한다. 탈수소 조건은 300℃~350℃일 수 있다. 탈수소 후 준분자 레이저 결정 과정을 거쳐 비실리콘을 폴리실리콘으로 전환한다. 마지막으로 디지털 노출기나 마스크를 사용하여 실리콘 섬 마스크를 형성하고 활성 재료층을 건식 식각하며, 여기서 CF4+O2를 건식 식각에 사용할 수 있다. 그리고 실리콘 섬 마스크를 습식 박리하여 실리콘 섬 패턴(활성층(5))을 형성한다. 채널영역에 마스크를 형성하고 비채널영역에 이온 주입을 진행하여 폴리실리콘을 혼합하고 전기를 전도함으로써 최종적으로 활성층(5)를 형성하는데 그중 인화수소나 붕산을 사용하여 혼합할 수 있다.
제1 게이트 절연층(41)은 활성층(5)의 베이스 기판(1)에서 멀리 떨어진 쪽에 퇴적하여 형성되고, 제1 게이트 절연층(41)을 식각하여 제4 비아홀을 형성하며, 제4 비아홀은 활성층(5)에 연결된다. 게이트 재료층은 제1 게이트 절연층(41)의 베이스 기판(1)에서 멀리 떨어진 쪽에 퇴적하여 형성되고, 게이트 재료층의 재료는 몰리브덴, 니켈, 니켈망간합금, 니켈크롬합금, 니켈몰리브덴철합금 등이 될 수 있다. 게이트 재료층의 두께는 0.25μm이상 0.3μm이하이다. 디지털 노출기나 마스크를 사용하여 게이트 마스크를 형성한 다음 CF4+O2를 사용하여 건식 식각하여 디스플레이 영역(A)에 게이트 전극(31)을 형성하고 바인딩 영역(B)에 제2 바인딩 전극(32)을 형성한다. 여기서 높은 CF4+낮은 O2 건식 식각 혼합 가스를 사용할 수 있다. 구체적으로 CF4의 유속은 2000sccm~2500sccm(standard cubic centimeter per minute)가 될 수 있고, O2의 유속은 1000sccm~1500sccm가 될 수 있다. 그런 다음 게이트 마스크를 습식으로 박리한다.
도 12를 참조하면, 제2 게이트 절연층(42)은 게이트 전극(31)의 베이스 기판(1)에서 멀리 떨어진 쪽에 퇴적되어 형성된다.
층간 유전체층(6)은 제2 게이트 절연층(42)의 베이스 기판(1)에서 멀리 떨어진 쪽에 퇴적되어 형성되며, 디스플레이 영역(A)의 층간 유전체층(6)을 식각하여 제6 비아홀을 형성하는 동시에 제2 게이트 절연층(42)을 식각하여 제5 비아홀을 형성하며, 제6 비아홀은 제5 비아홀과 제4 비아홀에 연결된다. 이와 동시에 바인딩 영역(B)의 층간 유전체층(6)과 제2 게이트 절연층(42)(바인딩 영역(B)의 층간 유전체층(6)과 제2 게이트 절연층(42)으로 절연층 그룹(14)을 형성)를 식각하여 제1 비아홀(61)을 형성하고, 제1 비아홀(61)은 제2 바인딩 전극(32)에 연결된다. 제1 비아홀(61)은 정사각형이 될 수 있다. 즉, 제1 비아홀(61)이 베이스 기판(1)에 평행하는 횡단면은 정사각형 모양이 될 수 있으며 제1 비아홀의 모서리의 길이는 2μm이상 3μm이하이다. 제1 비아홀(61)은 원형일 수도 있다. 즉, 제1 비아홀(61)의 베이스 기판(1)에 평행하는 횡단면은 원형일 수도 있고, 제1 비아홀(61)의 지름은 2μm이상 3μm이하이다. 물론 제1 비아홀(61)은 다른 형태가 될 수 있으며 여기에서는 자세히 설명하지 않는다.
제1 도체층(931), 제2 도체층(932), 제3 도체층（933）은 층간 유전체층(6)의 베이스 기판(1)에서 멀리 떨어진 쪽에 차례로 퇴적되어 있는데, 제1 도체층(931), 제2 도체층(932) 및 제3 도체층（933）은 소스 드레인 금속층을 형성한다. 소스 드레인 금속층의 재료는 Ti-Al-Ti, 즉 제1 도체층(931)의 재료는 Ti, 제2 도체층(932)의 재료는 Al, 제3 도체층（933）의 재료는 Ti이다. 그리고 소스 드레인 금속층을 식각하여 디스플레이 영역(A)에 소스 전극(71)과 드레인 전극(72)을 형성하고, 또한 바인딩 영역(B)에 제3 바인딩 전극(73)을 형성한다. 물론, 소스 전극(71), 드레인 전극(72) 및 제3 바인딩 전극(73)은 하나 또는 두 개의 전도층 구조가 될 수도 있다.
도 13을 참조하면, 보호층(8)은 소스 전극(71), 드레인 전극(72) 및 제3 바인딩 전극(73)의 베이스 기판(1)에서 멀리 떨어진 쪽에 형성되어 있다. 보호층(8)을 식각하여 디스플레이 영역(A)에서 제7 비아홀(82)을 형성하고, 바인딩 영역(B)에서 제2 비아홀(81)을 형성한다.
도 1을 참조하면, 디스플레이 영역에서 제1 평탄화층(13)은 보호층(8)의 베이스 기판(1)에서 멀리 떨어진 쪽에 퇴적되어 형성되고, 제1 평탄화층(13)은 식각되어 제8 비아홀을 형성한다. 그런 다음 제1 도체층(931), 제2 도체층(932), 제3 도체층（933）을 제1 평탄화층(13)과 보호층(8)의 베이스 기판(1)에서 멀리 떨어진 쪽에 차례로 퇴적하는데, 그 중 제1 도체층(931), 제2 도체층(932), 제3 도체층（933）이 연결 전극층을 형성한다. 연결 전극층을 식각하여 디스플레이 영역(A)에서 연결 전극(91)을 형성하는데, 연결 전극(91)은 제7 비아홀과 제8 비아홀을 통해 소스 전극(71) 또는 드레인 전극(72)에 연결되며, 동시에 바인딩 영역(B)에서 제1 바인딩 전극(93)을 형성하며, 제1 바인딩 전극(93)은 제2 비아홀(81)을 통해 제3 바인딩 전극(73)에 연결된다.
도 14를 참조하면, 연결 전극(91)과 제1 바인딩 전극(93)의 베이스 기판(1)에서 멀리 떨어진 쪽에 평탄 재료층(10)을 형성하고, 평탄 재료층(10)을 식각하여 디스플레이 영역(A)에서 제3 비아홀(104)을 형성하고 바인딩 영역(B)에서 필링부(101)와 절연부(102)를 형성하며 필링부(101)와 절연부(102) 사이에 간격이 형성되어 있다.
평탄 재료층(10)의 재료는 정성 포토레지스트가 될 수 있다.
평탄 재료층(10)의 구체적인 식각 공정은 다음과 같다. 도 15에 도시된 바와 같이, 평탄 재료층(10)의 베이스 기판(1)에서 멀리 떨어진 쪽에 마스크(11)을 덮고, 마스크(11)은 전체 투광 영역(114), 반 투광 영역(113), 불투명 영역(115)을 가진다. 전체 투광 영역(114)의 투광률은 약 100%이고, 반 투광 영역(113)의 투광률은 20% 이상 70%이하이며, 불투명 영역(115)의 투광률은 약 0%이다. 베이스 기판(1) 상의 전체 투광 영역(114)의 정투영은 베이스 기판(1) 상의 제3 비아홀(104)과 간격의 정투영과 기본적으로 중첩된다. 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 반 투광 영역(113)의 정투영 안에 있다. 나머지는 불투명 영역(115)이다.
마스크(11)로 덮인 평탄 재료층(10)을 노출하고 현상하여 전체 투광 영역(114)과 마주하는 평탄 재료층(10)을 완전히 제거하여 제3 비아홀(104)과 간격을 형성하고, 반 투광 영역(113)과 마주하는 평탄 재료층(10)을 부분적으로 제거하여 필링부(101)를 형성한다. 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 반 투광 영역(113)의 정투영 내에 있기 때문에, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1)에서 형성된 필링부(101)의 정투영 내에 있다. 구체적으로 베이스 기판(1) 상의 제2 오목부(94)의 정투영의 가장자리와 베이스 기판(1) 상의 제2 오목부(94)의 정교투영의 가장자리 사이의 거리는 1μm이상 2.5μm이하이다.
또한, 본 발명의 다른 예시적 구현 방식에서, 도 16에 도시된 바와 같이, 마스크(11)는 제1 불투명 영역(111), 제2 불투명 영역(112)과 전체 투광 영역(114)를 가지고 있으며, 그 중 전체 투광 영역(114)은 제1 불투명 영역(111)과 제2 불투명 영역(112) 사이에 위치하며, 제1 불투명 영역(111)은 제2 오목부(94)와 마주하도록 배치된다. 베이스 기판(1) 상의 제1 불투명 영역(111)의 정투영은 베이스 기판(1) 상의 제2 오목부(94)의 정투영 내에 있다. 구체적으로, 베이스 기판(1) 상의 제1 불투명 영역(111)의 정투영의 가장자리와 베이스 기판(1) 상의 제2 오목부(94)의 정투영의 가장자리 사이의 거리는 0μm이상 0.5μm이하이다. 제1 비아홀(61)의 모서리 길이는 2μm이상 3μm이하이기 때문에, 제1 비아홀을 통해 제1 바인딩 전극(93)으로 채워진 제2 오목부(94)의 모서리 폭은 더 작고 제1 불투명 영역(111)은 제2 오목부(94)의 모서리 길이보다 작기 때문에, 평탄 재료층(10)이 노출되고 현상되면, 연사 작용으로 인해 광선은 제1 불투명 영역(111)과 상대되는 평탄 재료층(10)으로 발사되고, 빛을 받은 후 제1 불투명 영역(111)과 상대되는 평탄 재료층(10)이 부분적으로 제거되어 제2 오목부(94)를 채우는 필링부(101)를 형성한다.
물론, 베이스 기판(1) 상의 제2 오목부(94)의 정투영은 베이스 기판(1) 상의 반 투광 영역(113)의 정투영과 중첩될 수 있고, 베이스 기판(1) 상의 제1 불투명 영역(111)의 정투영은 베이스 기판(1) 상의 제2 오목부(94)의 정투영과 중첩될 수 있기에, 형성된 필링부(101)가 베이스 기판(1)에서의 정투영은 제2 오목부(94)가 베이스 기판(1)에서의 정투영과 중첩된다.
본 발명의 디스플레이 패널의 제조 방법의 각 단계가 첨부 도면에 특정 순서로 설명되어 있지만, 이러한 단계가 특정 순서로 수행해야 함을 요구하거나 암시하지 않으며, 원하는 결과를 얻기 위해 표시된 모든 단계를 수행해야 한다는 것이 아닌 점에 유의해야 한다. 추가 또는 대체 가능하게, 몇 단계를 생략하거나 여러 단계를 한 단계로 조합하여 실행하거나, 및/또는 한 단계를 여러 단계로 분해하여 실행할 수 있다.
또한, 본 발명의 구현 방식은 상술한 디스플레이 패널을 포함할 수 있는 디스플레이 장치를 제공한다. 위에서 디스플레이 패널의 구체적인 구조를 상세히 설명했기 때문에 더 이상 설명하지 않는다.
디스플레이 장치의 구체적인 유형은 특별한 제한이 없다. 구체적으로 휴대폰과 같은 모바일 기기, 시계와 같은 웨어러블 기기, VR 장치 등일 수 있다. 본 분야의 기술자가 디스플레이 장치의 특정 용도에 따라 상응하는 선택을 할 수 있으며, 여기서 더 이상 설명하지 않는다.
디스플레이 패널 외에도 디스플레이 장치에 필요한 다른 구성 요소와 구조가 포함되어 있다는 점에 유의해야 한다. 디스플레이의 경우 케이스, 회로기판, 전원선 등이 포함될 수 있다. 이 분야의 기술자는 디스플레이 장치의 구체적인 사용 요구에 따라 상응하는 보충을 할 수 있으며, 여기서 더 이상 설명하지 않는다.
기존 기술과 비교하는 경우, 본 발명의 예시적 구현 방식에서 제공하는 디스플레이 장치의 유익한 효과는 상기 예시적 구현 방식에서 제공하는 디스플레이 패널의 유익한 효과와 동일하며, 여기서 더 이상 설명하지 않는다.
본 분야의 기술자는 본 명세서에 공개된 설명을 고려하여 본 발명을 실천한 후 본 발명의 다른 실시례를 쉽게 예견할 수 있다. 본 출원은 본 발명의 모든 변형, 용도 또는 적응성 변화를 포괄하고, 이러한 변형, 용도 또는 적응성 변화는 본 발명의 일반적인 원리를 따르며 본 발명에서 공개되지 않은 기술 분야의 공지 상식 또는 상용 기술 수단을 포함한다. 설명서와 구현 예는 예시적인 것으로만 간주되며 본 발명의 실제 범위와 정신은 첨부된 청구 범위에 의해 지시된다.
Claims (18)
- 디스플레이 영역과 상기 디스플레이 영역의 적어도 일측에 위치한 바인딩 영역을 가진 베이스 기판,
상기 베이스 기판의 일측에 설치되고, 상기 바인딩 영역에 위치한 제1 오목부를 구비한 절연층 그룹, 및
상기 바인딩 영역에 설치된 복수의 바인딩 핀을 포함하고, 상기 바인딩 핀은 제1 바인딩 전극과 필링부를 포함하며,
상기 제1 바인딩 전극은 상기 절연층 그룹의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되어 있고 제2 오목부를 구비하며, 상기 베이스 기판 상의 상기 제2 오목부의 정투영은 상기 베이스 기판 상의 상기 제1 오목부의 정투영 내에 있고, 상기 제1 바인딩 전극은 적어도 적층 배치된 제1 도체층과 제2 도체층을 포함하고, 상기 제1 도체층은 상기 제2 도체층의 상기 베이스 기판에서 멀리 떨어진 쪽에 위치하며, 상기 제1 도체층의 금속활성은 상기 제2 도체층의 금속활성보다 낮으며,
상기 필링부는 상기 제2 오목부의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되고 적어도 일부가 상기 제2 오목부 내에 위치하는
것을 특징으로 하는 디스플레이 패널. - 제1항에 있어서,
상기 바인딩 핀은 제2 바인딩 전극을 더 포함하고,
상기 제2 바인딩 전극은 상기 베이스 기판과 상기 제1 바인딩 전극 사이에 설치되며, 상기 제1 오목부는 제1 비아홀이며, 상기 제1 바인딩 전극은 상기 제1 비아홀을 통해 상기 제2 바인딩 전극에 연결되는
것을 특징으로 하는 디스플레이 패널. - 제2항에 있어서,
상기 바인딩 핀은 제3 바인딩 전극을 더 포함하고,
상기 제3 바인딩 전극은 상기 제1 바인딩 전극과 상기 제2 바인딩 전극 사이에 설치되고 제3 오목부를 구비하며, 상기 베이스 기판 상의 상기 제2 오목부의 정투영은 상기 베이스 기판 상의 상기 제3 오목부의 정투영 내에 위치하며, 상기 베이스 기판 상의 상기 제3 오목부의 정투영은 상기 베이스 기판 상의 상기 제1 오목부의 정투영 내에 위치하는
것을 특징으로 하는 디스플레이 패널. - 제3항에 있어서,
상기 제1 바인딩 전극과 상기 제3 바인딩 전극 사이에 설치되고 제2 비아홀을 구비한 보호층을 더 포함하고, 상기 제3 바인딩 전극은 상기 제2 비아홀을 통해 상기 제1 바인딩 전극과 연결되는
것을 특징으로 하는 디스플레이 패널. - 제4항에 있어서,
상기 베이스 기판 상의 상기 제3 오목부의 정투영은 상기 베이스 기판 상의 상기 제2 비아홀의 정투영 내에 위치하는
것을 특징으로 하는 디스플레이 패널. - 제4항에 있어서,
인접한 상기 바인딩 핀 사이에 설치된 절연부를 더 포함하고,
상기 절연부의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면에서 상기 베이스 기판까지의 수직 거리는, 상기 필링부의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면에서 상기 베이스 기판까지의 수직 거리와 같거나 큰
것을 특징으로 하는 디스플레이 패널. - 제6항에 있어서,
상기 디스플레이 영역에서 상기 디스플레이 패널은 복수의 서브 픽셀을 더 포함하고, 상기 서브 픽셀은 박막 트랜지스터, 제2 평탄화층 및 디스플레이 소자를 포함하며,
상기 제2 평탄화층은 상기 박막 트랜지스터를 덮도록 상기 박막 트랜지스터의 상기 베이스 기판에서 멀리 떨어진 쪽에 위치하고,
상기 디스플레이 소자는 상기 제2 평탄화층의 상기 베이스 기판에서 멀리 떨어진 쪽에 위치하며,
상기 제2 평탄화층은 제3 비아홀을 구비하고,
상기 박막 트랜지스터에는 활성층, 게이트 전극, 소스 전극, 드레인 전극 및 연결 전극이 포함되어 있으며, 상기 소스 전극과 상기 드레인 전극은 상기 활성층에 전기적으로 연결되고, 상기 연결 전극은 상기 소스 전극 또는 상기 드레인 전극에 전기적으로 연결되며, 상기 연결 전극은 상기 제3 비아홀을 통해 상기 디스플레이 소자와 전기적으로 연결되는
것을 특징으로 하는 디스플레이 패널. - 제7항에 있어서,
상기 활성층은 상기 베이스 기판의 일측에 설치되고, 상기 게이트 전극은 상기 활성층의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되며, 상기 소스 전극과 상기 드레인 전극은 상기 게이트 전극의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되고, 상기 연결 전극은 상기 소스 전극과 상기 드레인 전극의 상기 베이스 기판에서 멀리 떨어진 쪽에 설치되는
것을 특징으로 하는 디스플레이 패널. - 제7항에 있어서,
상기 제2 바인딩 전극은 상기 게이트 전극과 동일한 층에 동일한 재료로 만들어지고, 상기 제3 바인딩 전극은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 동일한 재료로 만들어지며, 상기 제1 바인딩 전극은 상기 연결 전극과 동일한 층에 동일한 재료로 만들어지는
것을 특징으로 하는 디스플레이 패널. - 제7항에 있어서,
상기 연결 전극의 상기 베이스 기판에서 멀리 떨어진 쪽에 제2 평탄화층이 설치되어 있고, 상기 필링부 및 상기 절연부는 상기 제2 평탄화층과 동일한 층에 동일한 재료로 만들어지는
것을 특징으로 하는 디스플레이 패널. - 제7항에 있어서,
상기 베이스 기판과 상기 활성층 사이에 버퍼층이 설치되어 있고, 상기 활성층과 상기 게이트 전극 사이에 제1 게이트 절연층이 설치되어 있으며, 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에 제2 게이트 절연층이 설치되어 있고, 상기 제2 게이트 절연층의 상기 베이스 기판에서 멀리 떨어진 쪽에 층간 유전체층이 설치되어 있으며,
상기 절연층 그룹은 상기 제2 게이트 절연층 및 상기 층간 유전체층과 동일한 층에 동일한 재료로 만들어지거나, 상기 절연층 그룹은 상기 버퍼층 및 상기 제1 게이트 절연층과 동일한 층에 동일한 재료로 만들어지는
것을 특징으로 하는 디스플레이 패널. - 제1항에 있어서,
상기 제1 바인딩 전극의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면의 적어도 일부로부터 상기 베이스 기판까지의 수직 거리는, 상기 필링부의 상기 베이스 기판에서 멀리 떨어진 쪽의 표면에서 상기 베이스 기판까지의 수직 거리보다 크거나 같은
것을 특징으로 하는 디스플레이 패널. - 제1항에 있어서,
상기 제1 도체층은 상기 제2 오목부 내에 위치하는 절단부를 구비하는
것을 특징으로 하는 디스플레이 패널. - 제13항에 있어서,
상기 제2 도체층은 상기 절단부와 마주하는 제4 오목부를 구비하는
것을 특징으로 하는 디스플레이 패널. - 제14항에 있어서,
상기 절단부의 수는 두 개이고, 대응하는 상기 제4 오목부의 수도 두 개이며, 상기 제1 도체층의 일부는 두 개의 상기 제4 오목부 사이에 있는
것을 특징으로 하는 디스플레이 패널. - 제1항에 있어서,
상기 제1 바인딩 전극은 제3 도체층을 더 포함하고, 상기 제2 도체층은 상기 제3 도체층과 상기 제1 도체층 사이에 설치되는
것을 특징으로 하는 디스플레이 패널. - 제16항에 있어서,
상기 제3 도체층과 상기 제1 도체층은 티타늄이고 상기 제2 도체층은 알루미늄인
것을 특징으로 하는 디스플레이 패널. - 제1항 내지 제17항 중 어느 한 항에 기재된 디스플레이 패널을 포함하는 디스플레이 장치.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/085922 WO2022213318A1 (zh) | 2021-04-08 | 2021-04-08 | 显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230164645A true KR20230164645A (ko) | 2023-12-04 |
Family
ID=83545947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237010769A KR20230164645A (ko) | 2021-04-08 | 2021-04-08 | 디스플레이 패널 및 디스플레이 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240074256A1 (ko) |
| EP (1) | EP4206808A4 (ko) |
| JP (1) | JP2024512840A (ko) |
| KR (1) | KR20230164645A (ko) |
| CN (1) | CN115461675A (ko) |
| WO (1) | WO2022213318A1 (ko) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08234225A (ja) * | 1995-02-28 | 1996-09-13 | Sony Corp | 液晶表示装置 |
| TWI494667B (zh) * | 2013-05-17 | 2015-08-01 | Au Optronics Corp | 線路基板及包含其之顯示面板 |
| KR102295260B1 (ko) * | 2014-12-22 | 2021-08-30 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조방법 |
| US10032844B2 (en) * | 2014-12-29 | 2018-07-24 | Lg Display Co., Ltd. | Organic light emitting display device and method of manufacturing the same |
| KR102272214B1 (ko) * | 2015-01-14 | 2021-07-02 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102375894B1 (ko) * | 2015-03-27 | 2022-03-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102432645B1 (ko) * | 2015-06-18 | 2022-08-17 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
| CN109634467B (zh) * | 2019-02-20 | 2022-05-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
| CN110164879B (zh) * | 2019-07-03 | 2022-04-22 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
| CN111129036B (zh) * | 2019-12-25 | 2022-07-26 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN212135113U (zh) * | 2020-05-15 | 2020-12-11 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板及显示装置 |
| CN111900154B (zh) * | 2020-08-07 | 2022-08-12 | 京东方科技集团股份有限公司 | 基板、其制作方法、显示面板及显示装置 |
| CN112255849A (zh) * | 2020-11-10 | 2021-01-22 | 合肥京东方光电科技有限公司 | 显示基板、电子装置 |
-
2021
- 2021-04-08 JP JP2023519938A patent/JP2024512840A/ja active Pending
- 2021-04-08 EP EP21935548.4A patent/EP4206808A4/en active Pending
- 2021-04-08 KR KR1020237010769A patent/KR20230164645A/ko active Search and Examination
- 2021-04-08 US US17/764,616 patent/US20240074256A1/en active Pending
- 2021-04-08 CN CN202180000730.XA patent/CN115461675A/zh active Pending
- 2021-04-08 WO PCT/CN2021/085922 patent/WO2022213318A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| EP4206808A1 (en) | 2023-07-05 |
| WO2022213318A1 (zh) | 2022-10-13 |
| JP2024512840A (ja) | 2024-03-21 |
| EP4206808A4 (en) | 2024-01-03 |
| US20240074256A1 (en) | 2024-02-29 |
| CN115461675A (zh) | 2022-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11974453B2 (en) | Display device with block members having different heights | |
| US20180145094A1 (en) | Display device | |
| KR101282897B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 | |
| CN103247634B (zh) | 薄膜晶体管显示面板 | |
| KR101668166B1 (ko) | 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법 | |
| CN103730508A (zh) | 显示面板的垂直式薄膜晶体管结构及其制作方法 | |
| CN112928125B (zh) | 阵列基板及显示面板 | |
| JP7310070B2 (ja) | 表示素子の封止構造、表示装置 | |
| CN111463243A (zh) | 阵列基板及其制备方法 | |
| US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
| US20220115473A1 (en) | Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| US20220302413A1 (en) | Display panel, method for manufacturing same, and displaying device | |
| CN101487960A (zh) | 显示基板 | |
| CN109116604B (zh) | 混切制作显示面板的方法、显示面板 | |
| KR20230164645A (ko) | 디스플레이 패널 및 디스플레이 장치 | |
| US20220326830A1 (en) | Touch display panel and touch display device | |
| CN115036271B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 | |
| KR20090129824A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN106298814A (zh) | 一种阵列基板及显示面板 | |
| CN117631389A (zh) | 显示面板及其制作方法 | |
| CN114759077A (zh) | 显示面板及其制作方法、显示装置 | |
| CN112366223A (zh) | Oled面板的制作方法、oled面板 | |
| CN113921580A (zh) | 显示基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |