KR20210121334A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210121334A
KR20210121334A KR1020200037057A KR20200037057A KR20210121334A KR 20210121334 A KR20210121334 A KR 20210121334A KR 1020200037057 A KR1020200037057 A KR 1020200037057A KR 20200037057 A KR20200037057 A KR 20200037057A KR 20210121334 A KR20210121334 A KR 20210121334A
Authority
KR
South Korea
Prior art keywords
supply line
voltage supply
layer
common voltage
disposed
Prior art date
Application number
KR1020200037057A
Other languages
English (en)
Inventor
전유진
이원세
김수경
장동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200037057A priority Critical patent/KR20210121334A/ko
Priority to US17/022,826 priority patent/US20210305347A1/en
Priority to CN202011586282.XA priority patent/CN113451367A/zh
Publication of KR20210121334A publication Critical patent/KR20210121334A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치를 개시한다. 본 발명은 표시영역 및 비표시영역을 포함하는 기판;과, 표시영역에 배치되며, 픽셀회로 및 발광소자를 포함하는 복수의 픽셀;과, 비표시영역에 배치되며, 복수의 픽셀에 구동 전압을 공급하는 구동전압공급선;과, 비표시영역에 배치되며, 대향전극에 접속되어 공통 전압을 공급하는 공통전압공급선;과, 표시영역을 둘러싸는 씰부;를 포함하되, 기판의 일 영역에는 표시영역으로부터 멀어지는 방향으로 공통전압공급선, 구동전압공급선, 씰부 순으로 배치될 수 있다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것이다.
통상적으로, 디스플레이 장치는 스마트폰, 랩탑 컴퓨터, 디지털 카메라, 캠코더, 휴대정보단말기, 노트북, 태블릿 퍼스널 컴퓨터와 같은 모바일 장치나, 데스크탑 컴퓨터, 텔레비전, 옥외광고판, 전시용 디스플레이 장치, 자동차용 계기판, 헤드업 디스플레이(head up display, HUD)와 같은 전자장치에 이용할 수 있다.
디스플레이 장치는 이미지를 제공하기 위하여 다양한 회로를 포함하며, 회로는 이미지가 표시되는 표시영역 바깥의 비표시영역에 배치될 수 있다. 비표시영역에는 표시영역에 전기적 신호를 전달하는 다양한 배선, 게이트 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다.
디스플레이 장치는 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고, 무게가 가벼워지고 있다. 디스플레이 장치가 다양하게 활용됨에 따라서, 이미지를 제공하는 표시영역의 비율을 증가시키고, 이미지가 제공되지 않는 비표시영역을 감소시킬 필요가 있다.
본 발명의 실시예들은 디스플레이 장치의 성능은 유지하면서 디스플레이 장치의 비표시영역의 면적을 감소시킬 수 있는 디스플레이 장치를 제공하고자 한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 이미지를 표시하는 표시영역 및 상기 표시영역의 바깥으로 연장된 비표시영역을 포함하는 기판;과, 상기 표시영역에 배치되며, 픽셀회로 및 상기 픽셀회로에 연결된 픽셀전극, 발광층, 및 대향전극을 구비하는 발광소자를 포함하는 복수의 픽셀;과, 상기 비표시영역에 배치되며, 상기 복수의 픽셀에 구동 전압을 공급하는 구동전압공급선;과, 상기 비표시영역에 배치되며, 상기 대향전극에 접속되어 공통 전압을 공급하는 공통전압공급선;과, 상기 표시영역을 둘러싸는 씰부;를 포함하되, 상기 기판의 일 영역에는 표시영역으로부터 멀어지는 방향으로 공통전압공급선, 구동전압공급선, 씰부 순으로 배치될 수 있다.
일 실시예에 있어서, 상기 공통전압공급선은 상기 픽셀전극과 동일한 층에 배치된 연결전극을 통하여 상기 대향전극에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 공통전압공급선과 표시영역 사이에는 보조 공통전압공급선이 더 배치되며, 상기 공통전압공급선과 보조 공통전압공급선 사이에는 적어도 하나의 박막트랜지스터를 구비하여 상기 복수의 픽셀에 데이터 신호를 분배하는 스위칭회로가 더 배치될 수 있다.
일 실시예에 있어서, 상기 공통전압공급선과 상기 보조 공통전압공급선은 서로 동일한 적층 구조이며, 상기 연결전극을 통하여 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 공통전압공급선, 상기 보조 공통전압공급선, 상기 연결전극, 및 상기 대향전극이 전기적으로 접속된 부분은 상기 스위칭회로 상부 주변에 배치될 수 있다.
일 실시예에 있어서, 상기 대향 전극에 연결된 연결전극은 상기 공통전압공급선 상부에 배치될 수 있다.
일 실시예에 있어서, 상기 구동전압공급선은 도전선을 통하여 상기 공통전압공급선 및 상기 공통전압공급선과 대향전극이 접속된 부분을 지나서 상기 픽셀에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 공통전압공급선은 적어도 한 층을 구비하며, 적어도 한 층의 평탄화막은 상기 공통전압공급선을 덮으며, 상기 연결전극은 상기 평탄화막 상에 배치되며, 상기 평탄화막의 콘택홀을 통하여 상기 공통전압공급선에 연결되며, 상기 대향전극은 상기 픽셀전극의 적어도 일부를 덮는 픽셀정의막의 개구를 통하여 상기 연결전극에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 표시영역은, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 구비하는 박막트랜지스터;와, 상기 소스전극을 덮는 상기 평탄화막에 구비된 제 1 평탄화막;과, 상기 제 1 평탄화막 상의 도전선; 및 상기 도전선을 덮는 상기 평탄화막에 구비된 제 2 평탄화막;을 포함하되, 상기 공통전압공급선은 상기 소스전극과 동일한 층에 배치된 제 1 층과, 상기 도전선과 동일한 층에 배치된 제 2 층을 포함한다.
일 실시예에 있어서, 상기 연결전극은 복수의 홀을 구비하며, 상기 픽셀정의막은 상기 홀이 배치된 연결전극의 가장자리를 덮으며, 상기 픽셀정의막의 개구는 상기 대향전극에 연결되는 연결전극의 일부를 노출시킬 수 있다.
일 실시예에 있어서, 상기 표시영역은, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 구비하는 박막트랜지스터;와, 상기 소스 전극을 덮는 제 1 평탄화막;과, 상기 제 1 평탄화막 상의 도전선;과, 상기 도전선을 덮는 제 2 평탄화막;을 포함하되, 상기 구동전압공급선은 상기 소스전극과 동일한 층에 배치된 제 1 층과, 상기 도전선과 동일한 층에 배치된 제 2 층을 포함한다.
일 실시예에 있어서, 상기 구동전압공급선은 상기 씰부에 인접하게 배치될 수 있다.
일 실시예에 있어서, 상기 씰부의 적어도 일부는 상기 구동전압공급선 상에 중첩될 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 이미지를 표시하는 표시영역 및 상기 표시영역의 바깥으로 연장된 비표시영역을 포함하는 기판;과, 상기 표시영역에 배치되며, 픽셀회로 및 상기 픽셀회로에 연결된 픽셀전극, 발광층, 및 대향전극을 구비하는 발광소자를 포함하는 복수의 픽셀;과, 상기 비표시영역에 배치되며, 상기 복수의 픽셀에 구동 전압을 공급하는 구동전압공급선;과, 상기 비표시영역에 배치되며, 상기 대향전극에 접속되어 공통 전압을 공급하는 공통전압공급선;을 포함하되, 상기 공통전압공급선은 상기 픽셀전극과 동일한 층에 배치된 연결전극을 통하여 상기 대향전극에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 공통전압공급선은 적어도 한 층을 구비하며, 적어도 한 층의 평탄화막은 상기 공통전압공급선을 덮으며, 상기 연결전극은 상기 평탄화막 상에 배치되며, 상기 평탄화막의 콘택홀을 통하여 상기 공통전압공급선에 연결되며, 상기 대향전극은 상기 픽셀전극의 적어도 일부를 덮는 픽셀정의막의 개구를 통하여 상기 연결전극에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 연결전극은 복수의 홀을 구비하며, 상기 픽셀정의막은 상기 홀이 배치된 연결전극의 가장자리를 덮으며, 상기 픽셀정의막의 개구는 상기 대향전극에 연결되는 연결전극의 일부를 노출시킬 수 있다.
일 실시예에 있어서, 상기 표시영역은, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 구비하는 박막트랜지스터;와, 상기 소스전극을 덮는 제 1 평탄화막;과, 상기 제 1 평탄화막 상의 도전선;과, 상기 도전선을 덮는 제 2 평탄화막;을 포함하되, 상기 구동전압공급선은 상기 소스전극과 동일한 층에 배치된 제 1 층과, 상기 도전선과 동일한 층에 배치된 제 2 층을 포함한다.
일 실시예에 있어서, 상기 공통전압공급선과 표시영역 사이에는 상기 연결전극을 통하여 상기 공통전압공급선에 전기적으로 연결된 보조 공통전압공급선이 더 배치되며, 상기 공통전압공급선과 보조 공통전압공급선 사이에는 적어도 하나의 박막트랜지스터를 구비하여 상기 복수의 픽셀에 데이터 신호를 분배하는 스위칭회로가 더 배치될 수 있다.
일 실시예에 있어서, 상기 기판의 일 영역에는 상기 표시영역으로부터 멀어지는 방향으로 보조 공통전압공급선, 스위칭회로, 공통전압공급선, 구동전압공급선 순으로 배치될 수 있다.
일 실시예에 있어서, 상기 기판의 일 영역에는 상기 표시영역으로부터 멀어지는 방향으로 공통전압공급선 , 구동전압공급선 순으로 배치될 수 있다.
본 발명의 일 측면에 따른 디스플레이 장치는 전압강하현상을 최소화하면서 비표시영역의 면적을 줄일 수 있는 디스플레이 장치를 구현할 수 있다.
본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 일 픽셀의 등가회로들이다.
도 5는 도 3의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면도이다.
도 6는 도 5의 변형예이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에 있어서, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한, 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장, 또는, 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에 있어서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하의 실시예에 있어서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에 있어서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에 있어서, 포함하다, 또는, 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에 있어서, 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 접속되었다고 하거나 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 접속되거나 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 접속되거나 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 개략적으로 도시한 사시도이다.
도면을 참조하면, 상기 디스플레이 장치(100)는 표시영역(DA) 및 상기 표시영역(DA)의 바깥으로 연장된 비표시영역(NDA)을 포함한다. 상기 디스플레이 장치(100)는 상기 표시영역(DA)을 통해 이미지를 표시할 수 있다. 상기 디스플레이 장치(100)는 액정표시장치(liquid crystal display), 전기영동 표시장치(electrophoretic display), 유기발광 표시장치(organic light emitting display), 무기발광 표시장치(inorganic light emitting display), 퀀텀닷발광 표시장치 (quantum dot light emitting display), 전계방출 표시장치(field emission display), 표면전도 전자방출 표시장치(surface-conduction electron-emitter display), 플라즈마 표시장치(plasma display), 음극선관 표시장치(cathode ray display)를 포함한다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(100)로서, 유기발광 표시장치를 예를 들어 설명하기로 한다. 그러나, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 디스플레이 장치(200)를 개략적으로 도시한 단면도들이다.
도 2a를 참조하면, 디스플레이 장치(200)는 기판(210) 상의 표시요소층(220), 및 상기 표시요소층(220)을 커버하는 봉지부재(230)를 포함한다.
상기 기판(210)은 폴리에테르설폰(polyether sulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 상기 기판(210)은 상기 물질의 단층 또는 다층 구조를 가질 수 있으며, 다층 구조의 경우 무기층(미도시)을 더 포함할 수 있다. 상기 기판(210)은 플렉서블, 롤러블, 또는 벤더블 특성을 가질 수 있다.
상기 표시요소층(220)은 복수의 픽셀들을 포함하며, 각 픽셀은 유기발광 다이오드 및 상기 유기발광 다이오드와 전기적으로 연결된 픽셀회로를 포함할 수 있다. 픽셀회로는 박막트랜지스터, 스토리지 커패시터, 및 이들에 연결된 도전선 등을 포함할 수 있으며, 절연층들을 포함한다.
상기 봉지부재(230)는 수분과 같은 외부 이물로부터 표시요소층(220)을 보호할 수 있다. 상기 봉지부재(230)는 적어도 하나의 무기봉지층(240)(260)과 적어도 하나의 유기봉지층(250)을 포함하는 박막봉지층일 수 있다. 상기 무기봉지층(240)(260)은 산화규소층, 질화규소층 또는/및 산질화규소층, 산화티타늄층, 산화알루미늄층 등을 포함할 수 있으나, 본 발명이 이에 제한되지 않는다. 상기 유기봉지층(250)은 아크릴계열 유기물질을 포함할 수 있으나, 본 발명이 이에 제한되지 않는다.
도 2a의 봉지부재(230)는 제 1 무기봉지층(240) 및 제 2 무기봉지층(260) 및 이들 사이에 개재된 유기봉지층(250)을 포함하나, 본 발명은 이에 제한되지 않는다. 상기 무기봉지층(240)(260)과 상기 유기봉지층(250)의 적층 순서는 다양하게 변경될 수 있다. 도 2a의 봉지부재(230)는 박막봉지층인 것을 도시하나, 본 발명은 이에 제한되지 않는다.
도 2b를 참조하면, 디스플레이 장치(200?)는 씰부(240') 및 봉지기판(250')을 포함하는 봉지부재(230')를 포함할 수 있다. 도 2b의 기판(210)은 전술한 고분자 수지를 포함하거나, 유리 등을 포함할 수 있다.
상기 봉지기판(250')은 상기 기판(210)과 마주보도록 배치되고, 기판(210)과 봉지기판(250') 사이에는 씰부(240')가 배치될 수 있다. 상기 씰부(240')는 표시영역(DA)을 둘러쌀 수 있다. 기판(210), 봉지기판(250') 및 씰부(240')로 정의된 내부 공간은 외부와 공간적으로 분리되며, 수분이나 불순물들이 침투하는 것을 방지할 수 있다. 상기 봉지기판(250')은 전술한 고분자 수지 또는 유리등을 포함할 수 있으며, 씰부(240')는 프릿, 또는 에폭시 등의 물질을 사용할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치(300)를 도시한 평면도이며, 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 일 픽셀의 등가회로도들이다.
도 3을 참조하면, 상기 디스플레이 장치(300)는 표시영역(DA)에 배치된 복수의 픽셀(P)들을 포함한다. 픽셀(P)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하며, 일 예로, 유기발광소자(organic light emitting diode)를 포함할 수 있다. 또한, 각 픽셀(P)에는 박막트랜지스터(thin film transistor), 커패시터(capacitor) 등의 소자가 포함될 수 있다.
도 4a를 참조하면, 각 픽셀(P)은 스캔선(SL) 및 데이터선(DL)에 연결된 픽셀회로(PC) 및 상기 픽셀회로(PC)에 연결된 유기발광소자(OLED)를 포함할 수 있다. 상기 픽셀회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제 1 전원전압(ELVDD, 또는, 구동전압)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4a에서는 픽셀회로(PC)가 2개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 4b를 참조하면, 픽셀회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제 1 초기화 박막트랜지스터(T4), 제 1 발광제어 박막트랜지스터(T5), 제 2 발광제어 박막트랜지스터(T6), 및 제 2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 4b에서는, 각 픽셀(P)마다 신호선들(SLn, SLn-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SLn, SLn-1, EL, DL)중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 제 2 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동 전류를 공급할 수 있다.
스위칭 박막트랜지스터(T2)의 게이트전극은 제 1 스캔선(SLn)과 연결되고, 소스전극은 데이터선(DL)과 연결될 수 있다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되며, 제 1 발광제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 제 1 스캔선(SLn)을 통해 전달받은 제 1 스캔신호(Sn)에 따라 턴 온 되어, 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 박막트랜지스터(T3)의 게이트전극은 제 1 스캔선(SLn)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되며, 제 2 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 픽셀전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 일 전극, 제 1 초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극에 연결될 수 있다. 보상 박막트랜지스터(T3)는 제 1 스캔선(SLn)을 통해 전달받은 제 1 스캔신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킬 수 있다.
제 1 초기화 박막트랜지스터(T4)의 게이트전극은 제 2 스캔선(SLn-1, 이전 스캔선)과 연결될 수 있다. 제 1 초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제 1 초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 일 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극에 연결될 수 있다. 제 1 초기화 박막트랜지스터(T4)는 제 2 스캔선(SLn-1)을 통해 전달받은 제 2 스캔신호(Sn-1)에 따라 턴 온 되어 초기화전압(VINT)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제 1 발광제어 박막트랜지스터(T5)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 제 1 발광제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 제 1 발광제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극, 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결될 수 있다.
제 2 발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 제 2 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극, 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 제 2 발광제어 박막트랜지스터(T6)의 드레인전극은 유기발광소자(OLED)의 화소전극과 전기적으로 연결될 수 있다. 제 1 발광제어 박막트랜지스터(T5) 및 제 2 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴 온 되어 제 1 전원전압(ELVDD)이 유기발광소자(OLED)에 전달되며, 유기발광소자(OLED)에 구동 전류가 흐르게 된다.
제 2 초기화 박막트랜지스터(T7)의 게이트전극은 제 2 스캔선(SLn-1)에 연결될 수 있다. 제 2 초기화 박막트랜지스터(T7)의 소스전극은 유기발광소자(OLED)의 픽셀전극과 연결될 수 있다. 제 2 초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제 2 초기화 박막트랜지스터(T7)는 제 2 스캔선(SLn-1)을 통해 전달받은 제 2 스캔신호(Sn-1)에 따라 턴 온 되어 유기발광소자(OLED)의 픽셀전극을 초기화시킬 수 있다.
도 4b에서는, 제 1 초기화 박막트랜지스터(T4)와 제 2 초기화 박막트랜지스터(T7)가 제 2 스캔선(SLn-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제 1 초기화 박막트랜지스터(T4)는 이전 스캔선인 제 2 스캔선(SLn-1)에 연결되어 제 2 스캔신호(Sn-1)에 따라 구동하고, 제 2 초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 해당 스캔선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 다른 일 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 일 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제 1 초기화 박막트랜지스터(T4)의 소스전극에 연결될 수 있다.
유기발광소자(OLED)의 대향전극(예컨대, 캐소드)은 제 2 전원전압(ELVSS, 또는 공통전원전압)을 제공받는다. 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.
픽셀회로(PC)는 도 4a 및 도 4b를 참조하여 설명한 박막 트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
다시 도 3을 참조하면, 상기 디스플레이 장치(300)의 비표시영역(NDA)은 표시영역(DA)을 둘러쌀 수 있다. 비표시영역(NDA)은 이미지를 제공하지 않는 영역일 수 있다.
상기 비표시영역(NDA)에는 제 1 외곽회로로서 스캔구동회로(310), 제 2 외곽회로로서 제어구동회로(320), 단자부(330), 구동전압공급선(340), 공통전압공급선(350), 씰부(400)가 배치될 수 있다.
상기 스캔구동회로(310)는 기판(501)의 비표시영역(NDA) 상에 배치될 수 있다. 상기 스캔구동회로(310)는 스캔선(SL)에 전기적으로 연결되며, 스캔선(SL)으로 소정의 스캔 신호를 공급한다.
제어구동회로(320)는 기판(501)의 비표시영역(NDA) 상에 배치될 수 있다. 상기 스캔구동회로(310)와 상기 제어구동회로(320)는 표시영역(DA)을 사이에 두고 나란하게 배치될 수 있다. 스캔구동회로(310)는 표시영역(DA)의 제 1 측변 주변에 배치되며, 제어구동회로(320)는 제 1 측변의 반대편인 표시영역(DA)의 제 2 측변 주변에 배치될 수 있다.
상기 단자부(330)는 기판(501)의 일 단부에 배치될 수 있다. 단자부(330)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 상기 단자부(330)는 스캔구동회로(310) 및 제어구동회로(320)가 위치하지 않은 비표시영역(NDA) 상에 배치될 수 있다. 예컨대, 단자부(330)는 표시영역(DA)의 제 3 측변과 나란하게 배치될 수 있다.
인쇄회로기판(PCB)의 단자(PCB-P)는 디스플레이 장치(300)의 단자부(330)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(300)로 제공할 수 있다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 스캔구동회로(310) 및 제어구동회로(320)에 각각 전달될 수 있다.
제어부는 제 1 연결배선(340a) 및 제 2 연결배선(350a)을 통해 제 1 전원전압(ELVDD) 및 제 2 전원전압(ELVSS)을 각각 제공할 수 있다. 제 1 전원전압(ELVDD)은 구동전압공급선(340)과 연결된 구동전압선(PL)을 통해 각 픽셀(P)에 제공되고, 제 2 전원전압(ELVSS)은 공통전압공급선(350)에 연결된 픽셀(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(360)는 데이터선(DL)에 전기적으로 연결될 수 있다. 상기 데이터 구동회로(360)의 데이터 신호는 단자부(330)에 연결된 배선(361) 및 배선(361)과 연결된 데이터선(DL)을 통해 각 픽셀(P)에 제공될 수 있다. 도 3은 데이터 구동회로(360)가 인쇄회로기판(PCB)에 배치된 것을 도시한다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 다른 실시예로, 데이터 구동회로(360)는 기판(501) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(360)는 도 3에 도시된 단자부(330)와 구동전압공급선(340) 사이에 배치될 수 있다.
상기 구동전압공급선(340)은 비표시영역(NDA)에 배치될 수 있다. 구동전압공급선(340)은 기판(501)의 제 3 측변에 인접하게 배치될 수 있다. 예컨대, 상기 구동전압공급선(340)은 Y 방향으로 기판(501) 하단에 배치될 수 있다. 상기 제 1 연결배선(340a)은 상기 구동전압공급선(340)으로부터 상기 기판(501) 하단에 배치된 제 1 단자(331)를 향하여 Y 방향으로 연장될 수 있다. 상기 제 1 연결배선(340a)은 단자부(330)의 제 1 단자(331)에 연결될 수 있다.
상기 공통전압공급선(350)은 비표시영역(NDA)에 배치될 수 있다. 상기 공통전압공급선(350)은 표시영역(DA)의 가장자리를 따라 상기 표시영역(DA)을 부분적으로 둘러쌀 수 있다. 예컨대, 상기 공통전압공급선(350)은 Y 방향으로 기판(501) 하단에 대응되는 부분이 개방된 루프 형상일 수 있다. 상기 제 2 연결배선(350a)은 상기 제 1 연결배선(340a)과 나란하게 Y 방향을 따라 연장되며, 상기 단자부(330)의 제 2 단자(332)에 연결될 수 있다.
제어부는 제 1 단자(331) 및 제 2 단자(332)를 통하여 상기 구동전압공급선(340) 및 공통전압공급선(350) 각각에 서로 다른 전압을 전달할 수 있다. 상기 공통전압공급선(350)은 상기 구동전압공급선(340)보다 낮은 전압일 수 있다. 제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 영상 데이터 신호를 상기 단자부(330)의 제 3 단자(333)를 통하여 표시영역(DA)으로 전달할 수 있다.
상기 비표시영역(NDA)에는 보조 공통전압공급선(370)이 더 배치될 수 있다. 상기 보조 공통전압공급선(370)은 상기 기판(501)의 제 3 측변에 인접하게 배치될 수 있다. 상기 보조 공통전압공급선(370)은 Y 방향으로 기판(501) 하단에 배치될 수 있다. 상기 보조 공통전압공급선(370)은 상기 표시영역(DA)과 상기 공통전압공급선(350) 사이에 배치될 수 있다.
상기 디스플레이 장치(300)는 제 3 외곽회로로서, 스위칭회로(380)를 더 포함할 수 있다. 상기 스위칭회로(380)는 데이터 구동회로(360) 및 픽셀의 데이터선(DL)과 전기적으로 연결될 수 있다. 상기 스위칭회로(380)는 상기 데이터 구동회로(360)에서 출력되는 데이터 신호를 디먹싱(demuxing)하여 데이터선(DL)에 공급하는 디멀티플렉서(demultiplexer)를 포함할 수 있다. 상기 스위칭회로(380)는 공통전압공급선(350)과 보조 공통전압공급선(370) 사이에 배치될 수 있다.
상기 공통전압공급선(350)과 보조 공통전압공급선(370)은 Y 방향으로 기판(501) 하단에서 스위칭회로(380)를 사이에 두고 서로 이격되게 배치될 수 있다. 상기 공통전압공급선(350)과 보조 공통전압공급선(370)은 연결전극(390)을 통하여 전기적으로 연결될 수 있다.
상기 씰부(400)는 상기 표시영역(DA)의 둘레를 감쌀 수 있다. 상기 씰부(400)는 상기 표시영역(DA)을 외기로부터 밀봉할 수 있다.
도 5는 도 3의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면도이다.
도면을 참조하면, 표시영역(DA) 단면의 일부인 Ⅰ-Ⅰ' 영역에 있어서, 상기 기판(501) 상에는 버퍼층(502)이 배치될 수 있다. 상기 버퍼층(502)은 기판(501)을 통하여 침투하는 이물, 또는 습기를 차단할 수 있다. 예를 들어, 버퍼층(502)은 산화규소, 질화규소 또는/및 산질화규소와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 기판(501) 상에는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst), 및 이들과 전기적으로 연결된 유기발광 다이오드(OLED)가 배치될 수 있다. 상기 박막트랜지스터(TFT)는 반도체층(Act) 및 게이트전극(GE)을 포함한다. 반도체층(Act)은 폴리실리콘, 아몰퍼스실리콘, 산화물반도체, 유기반도체물질 등을 포함할 수 있다. 일 실시예로, 반도체층(Act)은 게이트전극(GE)과 중첩하는 채널영역(CR) 및 상기 채널영역(CR)의 양측에 배치되며, 채널영역(CR)보다 고농도의 불순물을 포함하는 소스영역(SR) 및 드레인영역(DR)을 포함할 수 있다. 여기서, 불순물은 N형 불순물, 또는, P형 불순물을 포함할 수 있다. 소스영역(SR) 및 드레인영역(DR)은 소스전극(515) 및 드레인전극(516)에 각각 연결될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이에는 게이트절연층(503)이 배치될 수 있다. 게이트절연층(503)은 산질화규소, 산화규소 및/또는 질화규소와 같은 무기물층일 수 있으며, 무기물층은 단층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제 1 스토리지 축전판(CE1) 및 제 2 스토리지 축전판(CE2)을 포함한다. 제 1 스토리지 축전판(CE1) 및 제 2 스토리지 축전판(CE2) 사이에는 제 1 층간절연층(504)이 배치될 수 있다. 제 1 층간절연층(504)은 소정의 유전율을 갖는 층으로서, 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기물층일 수 있으며, 단층 또는 다층일 수 있다.
상기 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하며, 제 1 스토리지 축전판(CE)은 박막트랜지스터(TFT)의 게이트전극(GE)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 제 1 스토리지 축전판(CE1)은 박막트랜지스터(TFT)의 게이트전극(GE)과 별개의 독립된 구성요소일 수 있다.
상기 스토리지 커패시터(Cst)는 제 2 층간절연층(505)으로 커버될 수 있다. 제 2 층간절연층(505)은 산질화규소, 산화규소 및/또는 질화규소와 같은 무기물층일 수 있으며, 단층 또는 다층일 수 있다.
구동전압선(PL)은 제 1 구동전압선(PL1) 및 제 2 구동전압선(PL2)을 포함할 수 있다. 상기 제 1 구동전압선(PL1)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제 1 구동전압선(PL1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 상기 제 1 구동전압선(PL1)은 제 1 평탄화막(507)으로 커버될 수 있다. 상기 제 1 평탄화막(507) 하부에는 상기 제 1 구동전압선(PL1)과 동일한 층에 배치된 도전선들을 보호하기 위한 무기보호층(506)이 더 배치될 수 있다.
상기 제 2 구동전압선(PL2)은 제 1 평탄화막(507)을 사이에 두고 제 1 구동전압선(PL1) 상에 배치될 수 있으며, 제 1 평탄화막(507)에 정의된 콘택홀을 통해 제 1 구동전압선(PL1)과 전기적으로 연결될 수 있다. 제 2 구동전압선(PL2)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제 2 구동전압선(PL2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 제 1 평탄화막(507)은 유기 절연물을 포함하며, 유기 절연물은 이미드계 고분자, 폴리메틸메타크릴레이트(polymethylmethacrylate)나, 폴리스티렌(polystylene)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 제 1 평탄화막(507)은 폴리이미드를 포함할 수 있다.
구동전압선(PL)은 제 2 평탄화막(508)으로 커버되며, 제 2 평탄화막(508)은 유기 절연물을 포함할 수 있다. 예컨대, 제 2 평탄화막(508)은 이미드계 고분자, 폴리메틸메타크릴레이트나, 폴리스티렌과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예에 있어서, 제 2 평탄화막(508)은 폴리이미드를 포함할 수 있다.
상기 제 2 평탄화막(508) 상에는 픽셀전극(509)이 배치될 수 있다. 상기 픽셀전극(509) 상에는 픽셀정의막(510)이 배치될 수 있다. 상기 픽셀정의막(510)은 각 픽셀에 대응하는 개구, 즉, 상기 픽셀전극(509)의 일 부분을 노출하는 개구(511)를 가지는 것에 의하여 픽셀을 정의할 수 있다. 또한, 픽셀정의막(510)은 픽셀전극(509)의 가장자리와 대향전극(512) 사이의 거리를 증가시킴으로서, 이들 사이에 아크 등이 발생하는 것을 방지할 수 있다. 픽셀정의막(510)은 폴리이미드 또는 헥사메틸디옥실란(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(513)은 저분자 또는 고분자 물질을 포함할 수 있다.
중간층(513)이 저분자 물질을 포함할 경우, 중간층(513)은 홀주입층(hole injection layer), 홀수송층(hole transport layer), 발광층(emission layer), 전자수송층(electron transport layer), 전자주입층(electron injection layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다. 상기 중간층(513)은 구리 프탈로시아닌(copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기 물질을 포함할 수 있다. 이러한 층들은 진공 증착의 방법으로 형성될 수 있다.
상기 중간층(513)이 고분자 물질을 포함할 경우에는, 중간층(513)은 대개 홀수송층) 및 발광층을 포함하는 구조를 가질 수 있다. 이때, 홀수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(513)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(513)을 이루는 층들 중 적어도 어느 하나는 복수의 픽셀전극(509)들에 걸쳐서 일체로 형성될 수 있다. 또는, 중간층(513)은 복수의 픽셀전극(509)들 각각에 대응하도록 패터닝된 층을 포함할 수 있다.
대향전극(512)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)을 덮을 수 있다. 구체적으로, 상기 대향전극(512)은 복수의 픽셀들을 커버하도록 일체로 형성될 수 있다.
비표시영역(NDA) 단면의 일부인 Ⅱ-Ⅱ' 영역에 있어서, 상기 기판(501) 상에는 무기절연층(514)이 배치될 수 있다. 상기 무기절연층(514)은 전술한 버퍼층(502), 게이트절연층(503), 제 1 층간절연층(504), 및 제 2 층간절연층(505)중 적어도 어느 하나를 포함할 수 있다.
상기 비표시영역(NDA)에는 구동전압공급선(340), 공통전압공급선(350), 보조 공통전압공급선(370), 스위칭회로(380), 씰부(400)가 배치될 수 있다.
상기 구동전압공급선(340)은 구동전압공급선용 제 1 층(341)과, 상기 제 1 층(341)에 전기적으로 연결된 구동전압공급선용 제 2 층(342)을 포함한다. 상기 제 1 층(341)은 상기 제 2 층간절연층(505) 상에 배치될 수 있다. 상기 제 1 층(341)은 소스전극(515) 및 드레인전극(516)과 동일한 층에 배치될 수 있다. 상기 제 1 층(341)은 상기 소스전극(515) 및 드레인전극(516)과 동일한 물질일 수 있다.
상기 제 1 층(341)은 상기 제 1 평탄화막(507)으로 커버할 수 있다. 상기 제 1 평탄화막(507)은 상기 제 1 층(341)의 적어도 일부가 노출되는 제 1 개구(OP1)를 포함할 수 있다. 상기 개구(OP1)에는 상기 제 1 평탄화막(507)의 분리된 부분(507a)들이 이격되게 배치될 수 있다.
상기 제 2 층(342)은 상기 제 1 평탄화막(507) 상에 배치될 수 있다. 상기 제 2 층(342)의 일부는 상기 개구(OP1)를 통하여 상기 제 1 층(341)에 접촉할 수 있다. 상기 제 2 층(342)은 접촉 면적을 넓히기 위하여 상기 개구(OP1)내 배치된 상기 제 1 평탄화막(507)의 분리된 부분(507a)을 커버할 수 있다. 상기 제 2 층(342)은 상기 제 2 구동전압선(PL2)과 같은 도전선과 동일한 층에 배치될 수 있다. 상기 제 2 층(342)은 상기 제 2 구동전압선(PL2)와 동일한 물질일 수 있다. 상기 제 2 층(342)은 상기 제 2 평탄화막(508)으로 커버할 수 있다.
전기적으로 연결된 구동전압공급선용 제 1 층(341)과 구동전압공급선용 제 2 층(342)은 구동전압선(PL)을 통하여 각 픽셀(P)에 제 1 전원전압(ELVDD)를 제공하는 구동전압공급선(340)을 구성할 수 있다. 일 실시예에 있어서, 상기 구동전압공급선(340)은 제 1 층(341) 및 제 2 층(342)의 적층 구조이지만, 이에 한정되는 것은 아니다. 예컨대, 상기 구동전압공급선(340)은 제 1 층(341), 또는, 제 2 층(342)중 어느 한 층으로만 구성될 수 있는등 각 픽셀(P)에 제 1 전원전압을 제공할 수 있는 구성이라면, 어느 하나에 한정되는 것은 아니다.
상기 공통전압공급선(350)은 상기 구동전압공급선(340)보다 상기 표시영역(DA)에 인접하게 배치될 수 있다. 구체적으로, 상기 공통전압공급선(350)은 도 3의 Y 방향으로 기판(501) 하단에서 상기 표시영역(DA)과 구동전압공급선(340) 사이에 배치될 수 있다.
상기 공통전압공급선(350)은 공통전압공급선용 제 1 층(351)과, 상기 제 1 층(351)에 전기적으로 연결된 공통전압공급선용 제 2 층(352)을 포함한다. 상기 제 1 층(351)은 제 2 층간절연층(505) 상에 배치될 수 있다. 상기 제 1 층(351)은 소스전극(515) 및 드레인전극(516)과 동일한 층에 배치되며, 동일한 물질일 수 있다.
상기 제 1 층(351)은 상기 제 1 평탄화막(507)으로 커버할 수 있다. 상기 제 1 평탄화막(507)은 상기 제 1 층(351)의 적어도 일부가 노출되는 제 2 개구(OP2)를 포함할 수 있다. 상기 제 2 층(352)은 상기 제 1 평탄화막(507) 상에 배치될 수 있다. 상기 제 2 층(352)의 일부는 상기 제 2 개구(OP2)를 통하여 상기 제 1 층(351)에 접촉할 수 있다. 상기 제 2 층(352)은 상기 제 2 구동전압선(PL2)과 같은 도전선과 동일한 층에 배치될 수 있으며, 동일한 물질일 수 있다. 상기 제 2 층(352)은 상기 제 2 평탄화막(508)으로 커버할 수 있다.
전기적으로 연결된 공통전압공급선용 제 1 층(351) 및 제 2 층(352)은 연결전극(390) 및 대향전극(512)을 통하여 각 픽셀(P)에 제 2 전원전압(ELVSS)를 제공하는 공통전압공급선(350)을 구성할 수 있다. 일 실시예에 있어서, 상기 공통전압공급선(350)은 제 1 층(351), 및 제 2 층(352)의 적층 구조이지만, 이에 한정되는 것은 아니다. 예컨대, 상기 공통전압공급선(350)은 제 1 층(351), 또는, 또는 제 2 층(352)중 어느 한 층으로만 구성될 수 있는등 각 픽셀(P)에 제 2 전원전압을 제공할 수 있는 구성이라면, 어느 하나에 한정되는 것은 아니다.
상기 구동전압공급선(340) 및 공통전압공급선(350) 하부에는 팬아웃선(517)이 배치될 수 있다. 상기 팬아웃선(517)은 게이트절연층(503) 상에 배치된 제 1 팬아웃선(518)과, 제 1 층간절연층(504) 상에 배치된 제 2 팬아웃선(519)을 포함한다. 상기 제 1 팬아웃선(518)과 제 2 팬아웃선(519)은 제 1 층간절연층(504)을 사이에 두고 서로 다른층에 배치되므로, 동일 면적에 보다 많은 팬아웃선(517)을 배치할 수 있으며, 팬아웃선(517)간의 쇼트를 방지할 수 있다.
상기 보조 공통전압공급선(370)은 공통전압공급선(350)보다 상기 표시영역(DA)에 인접하게 배치될 수 있다. 구체적으로, 상기 보조 공통전압공급선(370)은 도 3의 Y 방향으로 기판(501) 하단에서 상기 표시영역(DA)과 공통전압공급선(350) 사이에 배치될 수 있다. 상기 보조 공통전압공급선(370)은 상기 공통전압공급선(350)의 전압 강하를 방지하기 위하여 설치될 수 있다.
상기 보조 공통전압공급선(370)은 실질적으로 상기 공통전압공급선(350)과 동일한 적층 구조일 수 있다. 상기 보조 공통전압공급선(370)은 보조 공통전압공급선용 제 1 층(371)과, 상기 제 1 층(371)에 전기적으로 연결된 보조 공통전압공급선용 제 2 층(372)을 포함한다. 상기 공통전압공급선(350)의 경우처럼, 상기 제 2 층(372)은 상기 제 1 층(371)의 적어도 일부가 노출되는 제 1 평탄화막(507)의 제 3 개구(OP3)를 통하여 상기 제 1 층(371)에 접촉할 수 있다. 다른 일 실시예에 있어서, 상기 보조 공통전압공급선(370)은 상기 공통전압공급선(350)과 다른 적층 구조를 가질 수 있다.
상기 공통전압공급선(350)과 상기 보조 공통전압공급선(370)은 연결전극(390)을 통하여 전기적으로 연결될 수 있다. 상기 연결전극(390)은 상기 공통전압공급선(350) 및 상기 보조 공통전압공급선(370) 상에 배치될 수 있다. 구체적으로, 상기 연결전극(390)은 상기 제 2 평탄화막(508) 상에 배치될 수 있다. 상기 연결전극(390)은 서로 마주보는 상기 공통전압공급선(350)의 일 가장자리 및 상기 보조 공통전압공급선(370)의 일 가장자리를 덮을 수 있다.
상기 연결전극(390)은 상기 픽셀전극(509)과 동일한 층에 배치될 수 있다. 상기 연결전극(390)은 상기 픽셀전극(509)과 동일한 물질일 수 있다. 상기 연결전극(390)은 복수의 홀(390H)을 구비할 수 있다. 상기 픽셀정의막(510)은 상기 연결전극(390)의 적어도 일부를 노출시키는 제 4 개구(OP4)를 포함할 수 있다. 상기 픽셀정의막(510)은 상기 연결전극(390)의 일 부분을 노출시키면서, 각각의 홀(390H)이 배치된 부분에서의 연결전극(390)의 가장자리를 덮을 수 있다.
상기 대향전극(512)은 상기 제 4 개구(OP4)를 통하여 상기 연결전극(390)에 접촉할 수 있다. 상기 연결전극(390)의 제 1 부분(391)은 상기 제 2 평탄화막(508)에 정의된 콘택홀을 통하여 상기 공통전압공급선(350)에 연결되며, 상기 연결전극(390)의 제 2 부분(392)은 상기 제 2 평탄화막(508)에 정의된 콘택홀을 통하여 상기 보조 공통전압공급선(370)에 연결될 수 있다.
이처럼, 상기 공통전압공급선(350)은 연결전극(390)의 제 1 부분(391), 대향전극(512), 연결전극(390)의 제 2 부분(392)을 거쳐서 상기 보조 공통전압공급선(370)에 전기적으로 연결될 수 있다.
상기 스위칭회로(380)는 상기 공통전압공급선(350)과 상기 보조 공통전압공급선(370) 사이에 배치될 수 있다. 구체적으로, 도 3의 Y 방향으로 기판(501)의 하단에서, 상기 공통전압공급선(350)과 상기 보조 공통전압공급선(370)은 상기 스위칭회로(380)를 사이에 두고 서로 이격될 수 있다. 상기 스위칭회로(380)는 제어부로부터 데이터 신호를 받아 복수의 픽셀(P)들에 데이터 신호를 분배할 수 있다. 상기 스위칭회로(380)는 적어도 하나의 박막트랜지스터(TFT)를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(ACT), 게이트전극(G), 소스전극(S), 드레인전극(D)을 포함한다.
상기 스위칭회로(380) 상에는 상기 공통전압공급선(350) 및 상기 대향전극(512)이 서로 전기적으로 연결된 부분이 배치될 수 있다. 구체적으로, 공통전압공급선(350), 연결전극(390)의 제 1 부분(391), 대향전극(512), 연결전극(390)의 제 2 부분(392), 보조 공통전압공급선(370)이 서로 전기적으로 연결된 부분은 상기 스위칭회로(380) 상부 주변에 배치될 수 있다.
상기 씰부(400)는 상기 기판(501)과 봉지기판(520) 사이에 배치될 수 있다. 상기 씰부(400)는 상기 표시영역(DA)을 둘러쌀 수 있다. 상기 씰부(400)는 에폭시, 실란트(sealant), 글래스, 프릿(frit)일 수 있다. 상기 봉지기판(520)은 글래스, 플라스틱, 금속일 수 있다. 상기 씰부(400)는 저항열, 또는 레이저 등의 열원을 이용하여 경화시켜서 기판(501)과 봉지기판(520)을 합착시킬 수 있다. 상기 씰부(400)는 기판(501)과 봉지기판(520)과 접합하여, 외부의 수분, 공기 등이 표시영역(DA) 내로 침투하는 것을 차단시킬 수 있다.
다른 일 실시예에 있어서, 상기 표시영역(DA)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 구비하는 박막봉지층으로 밀봉시킬 수 있다. 박막봉지층은 표시영역(DA)을 덮으며, 표시영역(DA)의 바깥으로 연장될 수 있다.
상기 비표시영역(NDA)에는 상기 표시영역(DA)으로부터 멀어지는 방향으로 보조 공통전압공급선(370), 스위칭회로(380), 공통전압공급선(350), 구동전압공급선(340), 씰부(400) 순으로 배치될 수 있다.
상기 공통전압공급선(350)과 대향전극(512)이 접속되는 부분은 구동전압공급선(340)과 씰부(400) 사이가 아니라, 상기 표시영역(DA)과 구동전압공급선(340) 사이일 수 있다. 따라서, 제 2 전원전압을 인가하기 위한 상기 공통전압공급선(350)과 대향전극(512)의 접속부는 상기 씰부(400)와 대향전극(512) 끝단 사이의 마진에 영향을 받지 않을 수 있다. 구체적으로, 도 3의 Y 방향으로 기판(501) 하단의 비표시영역(NDA)의 면적이 줄어들더라도, 상기 공통전압공급선(350)과 대향전극(512)의 접속부는 상기 구동전압공급선(340)이 배치된 영역보다 상기 표시영역(DA)에 인접하게 배치되므로, 상기 공통전압공급선(350)과 대향전극(512)이 접속되는 공간은 부족하지 않을 수 있다.
또한, 상기 구동전압공급선(340)은 상기 공통전압공급선(350)보다 상기 표시영역(DA)에 멀어지는 방향으로 배치될 수 있다. 상기 구동전압공급선(340)은 상기 씰부(400)에 인접하게 배치될 수 있다. 상기 구동전압공급선(340)은 상기 픽셀(P)에 전기적으로 연결될 수 있다. 구체적으로, 상기 구동전압공급선(340)은 구동전압선(PL)과 같은 도전선을 통하여 공통전압공급선(350), 스위칭회로(380), 보조 공통전압공급선(370)이 배치된 영역을 지나서 상기 픽셀(P)에 전기적으로 연결될 수 있다.
다른 일 실시예에 있어서, 도 6에 도시된 것처럼, 디스플레이 장치(600)는 구동전압공급선(340) 및 씰부(610)는 중첩될 수 있다. 구체적으로, 상기 구동전압공급선(340) 상에는 제 1 평탄화막(507), 제 2 평탄화막(508), 픽셀정의막(510)이 적층될 수 있다. 상기 씰부(610)의 적어도 일부는 상기 구동전압공급선(340) 상에 배치된 상기 픽셀정의막(510)의 상면 및 측면을 커버할 수 있다. 이에 따라, 도 3의 Y 방향으로 기판(501) 하단의 비표시영역(NDA)을 더욱 줄일 수 있다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치(700)를 도시한 단면도이다.
도 7의 디스플레이 장치(700)는 도 5의 보조 공통전압공급선(370) 및 스위칭회로(380)가 없다는 점을 제외하고, 도 5의 디스플레이 장치(700)와 실질적으로 동일한 구조이므로, 이하에서는 차이점을 위주로 설명하기로 한다.
도면을 참조하면, 구동전압공급선(740)은 구동전압공급선용 제 1 층(741)과, 상기 제 1 층(741)에 전기적으로 연결된 구동전압공급선용 제 2 층(742)을 포함한다. 상기 구동전압공급선(740)은 씰부(400)에 인접하게 배치될 수 있다.
상기 공통전압공급선(750)은 상기 구동전압공급선(740)보다 상기 표시영역(DA)에 인접하게 배치될 수 있다. 구체적으로, 상기 공통전압공급선(750)은 표시영역(DA)과 구동전압공급선(740) 사이에 배치될 수 있다. 상기 공통전압공급선(750)은 공통전압공급선용 제 1 층(751)과, 상기 제 1 층(751)에 전기적으로 연결된 공통전압공급선용 제 2 층(752)을 포함한다.
상기 공통전압공급선(750)은 연결전극(790)을 통하여 대향전극(512)에 연결될 수 있다. 상기 연결전극(790)은 상기 공통전압공급선(750) 상에 배치될 수 있다. 상기 연결전극(790)은 상기 픽셀전극(509)과 동일한 층에 배치될 수 있다. 상기 대향전극(512)은 픽셀정의막(510)에 형성된 제 5 개구(OP5)를 통하여 상기 연결전극(790)에 접촉할 수 있다. 상기 연결전극(790)은 상기 제 2 평탄화막(508)에 정의된 콘택홀을 통하여 상기 공통전압공급선(750)에 연결될 수 있다.
상기 비표시영역(NDA)에는 상기 표시영역(DA)으로부터 멀어지는 방향으로 공통전압공급선(750), 구동전압공급선(740), 씰부(400) 순으로 배치될 수 있다. 상기 공통전압공급선(750)과 대향전극(512)이 접속되는 부분은 상기 구동전압공급선(740)보다 표시영역(DA)에 인접하게 배치되므로, 기판(501) 하단의 비표시영역(NDA)을 최소화하면서, 상기 공통전압공급선(750)과 대향전극(512)이 접속이 용이할 수 있다.
300...디스플레이 장치 310...스캔 구동회로
320...제어 구동회로 330...단자부
340...구동전압공급선 341...구동전압공급선용 제 1 층
342...구동전압공급선용 제 2 층 350...공통전압공급선
351...공통전압공급선용 제 1 층
352...공통전압공급선용 제 2 층
370...보조 공통전압공급선
361...보조 공통전압공급선용 제 1 층
362..보조 공통전압공급선용 제 2 층
380...스위칭회로 390...연결전극
400...씰부 509...픽셀전극
512...대향전극

Claims (20)

  1. 이미지를 표시하는 표시영역 및 상기 표시영역의 바깥으로 연장된 비표시영역을 포함하는 기판;
    상기 표시영역에 배치되며, 픽셀회로 및 상기 픽셀회로에 연결된 픽셀전극, 발광층, 및 대향전극을 구비하는 발광소자를 포함하는 복수의 픽셀;
    상기 비표시영역에 배치되며, 상기 복수의 픽셀에 구동 전압을 공급하는 구동전압공급선;
    상기 비표시영역에 배치되며, 상기 대향전극에 접속되어 공통 전압을 공급하는 공통전압공급선; 및
    상기 표시영역을 둘러싸는 씰부;를 포함하되,
    상기 기판의 일 영역에는 표시영역으로부터 멀어지는 방향으로 공통전압공급선, 구동전압공급선, 씰부 순으로 배치된 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 공통전압공급선은 상기 픽셀전극과 동일한 층에 배치된 연결전극을 통하여 상기 대향전극에 전기적으로 연결된 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 공통전압공급선과 표시영역 사이에는 보조 공통전압공급선이 더 배치되며,
    상기 공통전압공급선과 보조 공통전압공급선 사이에는 적어도 하나의 박막트랜지스터를 구비하여 상기 복수의 픽셀에 데이터 신호를 분배하는 스위칭회로가 더 배치된 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 공통전압공급선과 상기 보조 공통전압공급선은 서로 동일한 적층 구조이며, 상기 연결전극을 통하여 전기적으로 연결된 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 공통전압공급선, 상기 보조 공통전압공급선, 상기 연결전극, 및 상기 대향전극이 전기적으로 접속된 부분은 상기 스위칭회로 상부 주변에 배치된 디스플레이 장치.
  6. 제 2 항에 있어서,
    상기 대향 전극에 연결된 연결전극은 상기 공통전압공급선 상부에 배치된 디스플레이 장치.
  7. 제 2 항에 있어서,
    상기 구동전압공급선은 도전선을 통하여 상기 공통전압공급선 및 상기 공통전압공급선과 대향전극이 접속된 부분을 지나서 상기 픽셀에 전기적으로 연결된 디스플레이 장치.
  8. 제 2 항에 있어서,
    상기 공통전압공급선은 적어도 한 층을 구비하며, 적어도 한 층의 평탄화막은 상기 공통전압공급선을 덮으며,
    상기 연결전극은 상기 평탄화막 상에 배치되며, 상기 평탄화막의 콘택홀을 통하여 상기 공통전압공급선에 연결되며,
    상기 대향전극은 상기 픽셀전극의 적어도 일부를 덮는 픽셀정의막의 개구를 통하여 상기 연결전극에 전기적으로 연결된 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 표시영역은,
    반도체층, 게이트전극, 소스전극, 및 드레인전극을 구비하는 박막트랜지스터;
    상기 소스전극을 덮는 상기 평탄화막에 구비된 제 1 평탄화막;
    상기 제 1 평탄화막 상의 도전선; 및
    상기 도전선을 덮는 상기 평탄화막에 구비된 제 2 평탄화막;을 포함하되,
    상기 공통전압공급선은 상기 소스전극과 동일한 층에 배치된 제 1 층과, 상기 도전선과 동일한 층에 배치된 제 2 층을 포함하는 디스플레이 장치.
  10. 제 8 항에 있어서,
    상기 연결전극은 복수의 홀을 구비하며,
    상기 픽셀정의막은 상기 홀이 배치된 연결전극의 가장자리를 덮으며, 상기 픽셀정의막의 개구는 상기 대향전극에 연결되는 연결전극의 일부를 노출시키는 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 표시영역은,
    반도체층, 게이트전극, 소스전극, 및 드레인전극을 구비하는 박막트랜지스터;
    상기 소스 전극을 덮는 제 1 평탄화막;
    상기 제 1 평탄화막 상의 도전선; 및
    상기 도전선을 덮는 제 2 평탄화막;을 포함하되,
    상기 구동전압공급선은 상기 소스전극과 동일한 층에 배치된 제 1 층과, 상기 도전선과 동일한 층에 배치된 제 2 층을 포함하는 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 구동전압공급선은 상기 씰부에 인접하게 배치된 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 씰부의 적어도 일부는 상기 구동전압공급선 상에 중첩된 디스플레이 장치.
  14. 이미지를 표시하는 표시영역 및 상기 표시영역의 바깥으로 연장된 비표시영역을 포함하는 기판;
    상기 표시영역에 배치되며, 픽셀회로 및 상기 픽셀회로에 연결된 픽셀전극, 발광층, 및 대향전극을 구비하는 발광소자를 포함하는 복수의 픽셀;
    상기 비표시영역에 배치되며, 상기 복수의 픽셀에 구동 전압을 공급하는 구동전압공급선; 및
    상기 비표시영역에 배치되며, 상기 대향전극에 접속되어 공통 전압을 공급하는 공통전압공급선;을 포함하되,
    상기 공통전압공급선은 상기 픽셀전극과 동일한 층에 배치된 연결전극을 통하여 상기 대향전극에 전기적으로 연결된 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 공통전압공급선은 적어도 한 층을 구비하며, 적어도 한 층의 평탄화막은 상기 공통전압공급선을 덮으며,
    상기 연결전극은 상기 평탄화막 상에 배치되며, 상기 평탄화막의 콘택홀을 통하여 상기 공통전압공급선에 연결되며,
    상기 대향전극은 상기 픽셀전극의 적어도 일부를 덮는 픽셀정의막의 개구를 통하여 상기 연결전극에 전기적으로 연결된 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 연결전극은 복수의 홀을 구비하며,
    상기 픽셀정의막은 상기 홀이 배치된 연결전극의 가장자리를 덮으며, 상기 픽셀정의막의 개구는 상기 대향전극에 연결되는 연결전극의 일부를 노출시키는 디스플레이 장치.
  17. 제 14 항에 있어서,
    상기 표시영역은,
    반도체층, 게이트전극, 소스전극, 및 드레인전극을 구비하는 박막트랜지스터;
    상기 소스전극을 덮는 제 1 평탄화막;
    상기 제 1 평탄화막 상의 도전선; 및
    상기 도전선을 덮는 제 2 평탄화막;을 포함하되,
    상기 구동전압공급선은 상기 소스전극과 동일한 층에 배치된 제 1 층과, 상기 도전선과 동일한 층에 배치된 제 2 층을 포함하는 디스플레이 장치.
  18. 제 14 항에 있어서,
    상기 공통전압공급선과 표시영역 사이에는 상기 연결전극을 통하여 상기 공통전압공급선에 전기적으로 연결된 보조 공통전압공급선이 더 배치되며,
    상기 공통전압공급선과 보조 공통전압공급선 사이에는 적어도 하나의 박막트랜지스터를 구비하여 상기 복수의 픽셀에 데이터 신호를 분배하는 스위칭회로가 더 배치된 디스플레이 장치.
  19. 제 18 항에 있어서,
    상기 기판의 일 영역에는 상기 표시영역으로부터 멀어지는 방향으로 보조 공통전압공급선, 스위칭회로, 공통전압공급선, 구동전압공급선 순으로 배치된 디스플레이 장치.
  20. 제 14 항에 있어서,
    상기 기판의 일 영역에는 상기 표시영역으로부터 멀어지는 방향으로 공통전압공급선, 구동전압공급선 순으로 배치된 디스플레이 장치.
KR1020200037057A 2020-03-26 2020-03-26 디스플레이 장치 KR20210121334A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200037057A KR20210121334A (ko) 2020-03-26 2020-03-26 디스플레이 장치
US17/022,826 US20210305347A1 (en) 2020-03-26 2020-09-16 Display device
CN202011586282.XA CN113451367A (zh) 2020-03-26 2020-12-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200037057A KR20210121334A (ko) 2020-03-26 2020-03-26 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210121334A true KR20210121334A (ko) 2021-10-08

Family

ID=77808675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200037057A KR20210121334A (ko) 2020-03-26 2020-03-26 디스플레이 장치

Country Status (3)

Country Link
US (1) US20210305347A1 (ko)
KR (1) KR20210121334A (ko)
CN (1) CN113451367A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060621A (ko) * 2020-11-04 2022-05-12 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661015B1 (ko) * 2013-11-28 2016-09-28 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
JP6935244B2 (ja) * 2017-06-27 2021-09-15 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
KR102351977B1 (ko) * 2017-07-18 2022-01-17 삼성디스플레이 주식회사 표시 장치
KR102399567B1 (ko) * 2017-08-02 2022-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR102360094B1 (ko) * 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR102439307B1 (ko) * 2018-01-29 2022-09-02 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Also Published As

Publication number Publication date
US20210305347A1 (en) 2021-09-30
CN113451367A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
KR102649144B1 (ko) 디스플레이 장치
US11094773B2 (en) Display device
KR102432349B1 (ko) 플렉서블 디스플레이 장치
US10255863B2 (en) Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
KR102671038B1 (ko) 디스플레이 장치
KR102527230B1 (ko) 디스플레이 장치
KR20190093228A (ko) 표시 장치
US11935903B2 (en) Display apparatus
KR102605586B1 (ko) 디스플레이 장치
US10930680B2 (en) Display apparatus
US11903266B2 (en) Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor
KR20200074347A (ko) 디스플레이 장치
KR20220009544A (ko) 플렉서블 디스플레이 장치
KR20210011561A (ko) 표시 장치
KR102621591B1 (ko) 디스플레이 장치
KR20210121334A (ko) 디스플레이 장치
KR20210157512A (ko) 디스플레이 장치
US20240324374A1 (en) Display panel
KR20240144679A (ko) 디스플레이 패널
CN118695709A (zh) 显示面板
KR20230033252A (ko) 디스플레이 장치 및 그 제조방법
KR20220014405A (ko) 디스플레이 장치
KR20230092098A (ko) 표시 패널의 제조 방법