KR20230033252A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20230033252A
KR20230033252A KR1020210115700A KR20210115700A KR20230033252A KR 20230033252 A KR20230033252 A KR 20230033252A KR 1020210115700 A KR1020210115700 A KR 1020210115700A KR 20210115700 A KR20210115700 A KR 20210115700A KR 20230033252 A KR20230033252 A KR 20230033252A
Authority
KR
South Korea
Prior art keywords
layer
area
organic
openings
electrode
Prior art date
Application number
KR1020210115700A
Other languages
English (en)
Inventor
김쇄현
이정호
문유한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210115700A priority Critical patent/KR20230033252A/ko
Priority to US17/874,141 priority patent/US20230061355A1/en
Priority to CN202211017937.0A priority patent/CN115734665A/zh
Priority to CN202222230292.0U priority patent/CN218831215U/zh
Publication of KR20230033252A publication Critical patent/KR20230033252A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 신뢰도가 향상된 디스플레이 장치 및 그 제조방법을 위하여, 개구영역, 상기 개구영역의 적어도 일부를 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판, 상기 표시영역 상에 배치되는, 유기절연층, 상기 유기절연층 상에 배치되며, 화소전극, 상기 화소전극 상의 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층을 포함하는, 표시요소, 및 상기 중간영역 상에 배치되고, 제1격벽 및 제2격벽을 포함하는, 격벽층을 포함하고, 상기 중간층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 유기물층을 더 포함하고, 상기 유기물층은 상기 유기절연층과 상기 제1격벽 사이 영역에서 복수의 제1개구부들에 의해 분리되고, 상기 제1격벽과 상기 제2격벽 사이 영역에서 복수의 제2개구부들에 의해 분리되는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 신뢰성이 향상된 디스플레이 장치 및 그 제조방법에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치 중 표시영역이 차지하는 면적을 확대하면서, 디스플레이 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 디스플레이 장치의 연구가 이루어지고 있다.
본 발명은 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 영역을 가지면서도 신뢰성이 향상된 디스플레이 장치와 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 개구영역, 상기 개구영역의 적어도 일부를 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판, 상기 표시영역 상에 배치되는, 유기절연층, 상기 유기절연층 상에 배치되며, 화소전극, 상기 화소전극 상의 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층을 포함하는, 표시요소, 및 상기 중간영역 상에 배치되고, 제1격벽 및 제2격벽을 포함하는, 격벽층을 포함하고, 상기 중간층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 유기물층을 더 포함하고, 상기 유기물층은 상기 유기절연층과 상기 제1격벽 사이 영역에서 복수의 제1개구부들에 의해 분리되고, 상기 제1격벽과 상기 제2격벽 사이 영역에서 복수의 제2개구부들에 의해 분리되는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 디스플레이 장치는 상기 표시영역 상에 배치되고, 반도체층, 상기 반도체층의 적어도 일부와 중첩된 게이트전극을 포함하는, 박막트랜지스터 및 스토리지 커패시터, 상기 박막트랜지스터 상에 배치되는, 제1층간절연층, 상기 제1층간절연층 상에 배치되는 제2층간절연층을 더 포함하고, 상기 제2층간절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 제2무기물층을 더 포함하며, 상기 제2무기물층은 상기 복수의 제1개구부들 및 상기 복수의 제2개구부들과 중첩하는 복수의 제1관통홀들을 가질 수 있다.
본 실시예에 따르면, 상기 제1층간절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 제1무기물층을 포함하며, 상기 제1무기물층은 상기 복수의 제1개구부들 및 상기 복수의 제2개구부들과 중첩하는 복수의 제2관통홀들을 가질 수 있다.
본 실시예에 따르면, 디스플레이 장치는 상기 유기물층의 아래에 상기 유기물층에 접하여 배치되고, 상기 복수의 제1개구부들 및 복수의 제2개구부들과 대응하는 복수의 제3관통홀들을 갖는 스토퍼층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 유기물층은 상기 제2격벽과 상기 개구영역 사이 영역에서 복수의 제3 개구부들에 의해 분리되고, 상기 복수의 제3개구부들 각각의 폭은 상기 복수의 제1개구부들 각각의 폭과 동일할 수 있다.
본 실시예에 따르면, 상기 복수의 제1개구부들은 중심이 같고 직경이 서로 다른 적어도 두 개의 폐루프 형상의 개구부들을 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 제2개구부들은 중심이 같고 직경이 서로 다른 적어도 두 개의 폐루프 형상의 개구부들을 포함할 수 있다.
본 실시예에 따르면, 상기 대향전극은 상기 표시영역으로부터 상기 중간영역을 향해 연장되고, 상기 중간영역에 위치하는 전극개구부를 포함하고, 상기 전극개구부의 윤곽선을 정의하는 상기 대향전극의 에지부는 상기 유기절연층과 상기 제1격벽 사이의 영역에 위치할 수 있다.
본 실시예에 따르면, 디스플레이 장치는 상기 표시요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층을 더 포함하고, 상기 대향전극의 에지부는 상기 유기봉지층에 중첩될 수 있다.
본 발명의 다른 관점에 따르면, 개구영역, 상기 개구영역의 적어도 일부를 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판을 준비하는 단계, 상기 표시영역 상에 화소회로를 형성하는 단계, 상기 중간영역 상에 희생층을 형성하는 단계, 상기 화소회로 상부에 유기절연층을 형성하는 단계, 상기 중간영역 상에 제1격벽 및 제2격벽을 포함하는 격벽층을 형성하는 단계, 상기 유기절연층 상에 상기 화소회로와 전기적으로 연결된 화소전극, 중간층 및 대향전극을 순차적으로 형성하는 단계, 상기 표시영역으로부터 상기 중간영역을 향해 상기 중간층이 연장된 유기물층에 레이저를 조사하는 단계, 및 상기 대향전극 상에 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층을 형성하는 단계를 포함하고, 상기 희생층을 형성하는 단계는, 상기 유기절연층과 상기 제1격벽 사이 영역에 복수의 제1라인들을 형성하는 단계와, 상기 제1격벽과 상기 제2격벽 사이 영역에 복수의 제2라인들을 형성하는 단계를 포함하는, 디스플레이 장치의 제조방법이 제공된다.
본 실시예에 따르면, 디스플레이 장치의 제조방법은 상기 유기절연층을 형성하는 단계 전에, 중간영역 상에 스토퍼층을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 따르면, 상기 화소회로를 형성하는 단계는, 상기 표시영역 상에 적어도 하나의 금속층을 형성하는 단계, 및 상기 금속층 상에 적어도 하나의 무기절연층을 형성하는 단계를 포함하고, 상기 희생층은 상기 금속층과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 무기절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 무기물층을 더 포함하고, 상기 레이저를 조사하는 단계에서, 레이저를 조사하여 상기 희생층을 제거함으로써, 상기 희생층 상에 위치하는 상기 유기물층 및 상기 무기물층을 함께 제거할 수 있다.
본 실시예에 따르면, 상기 희생층, 상기 희생층 상의 상기 유기물층 및 상기 무기물층을 함께 제거함에 따라, 상기 유기물층은 상기 유기절연층과 상기 제1격벽 사이 영역에서 복수의 제1개구부들에 의해 분리되고, 상기 제1격벽과 상기 제2격벽 사이 영역에서 복수의 제2개구부들에 의해 분리될 수 있다.
본 실시예에 따르면, 상기 희생층을 형성하는 단계는, 상기 제2격벽과 상기 개구영역 사이 영역에 복수의 제3라인들을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 제3라인들 각각의 폭은 상기 복수의 제1라인들 각각의 폭과 동일할 수 있다.
본 실시예에 따르면, 상기 무기절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 무기물층을 더 포함하고, 상기 희생층, 상기 희생층 상의 상기 유기물층 및 상기 무기물층을 함께 제거함에 따라, 상기 유기물층은 상기 제2격벽과 상기 개구영역 사이 영역에서 복수의 제3개구부들에 의해 분리될 수 있다.
본 실시예에 따르면, 상기 레이저를 조사하는 단계에서, 레이저를 조사하여 상기 대향전극의 일부를 제거함으로써, 전극개구부를 형성할 수 있다.
본 실시예에 따르면, 상기 전극개구부의 윤곽선을 정의하는 상기 대향전극의 에지부는 상기 유기봉지층에 중첩될 수 있다.
본 실시예에 따르면, 상기 복수의 제1라인들 및 상기 복수의 제2라인들 각각의 폭은 레이저 빔의 직경보다 작을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 영역을 가지면서도, 수분 투습에 대한 문제 및 크랙의 발생 문제를 방지한 디스플레이 장치와 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.
도 2는 일 실시예에 따른 디스플레이 패널을 간략하게 나타낸 단면도로서, 도 1의 I-I'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이다.
도 4는 디스플레이 패널의 어느 하나의 발광다이오드에 연결된 등가 회로를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 단면도로서, 도 5의 VI-VI'선에 따른 단면에 해당한다.
도 7a 내지 도 7d는 도 6의 VII 부분을 확대한 단면도이다.
도 8은 도 6에 도시된 적어도 하나의 유기물층을 발췌하여 나타낸 평면도이다.
도 9는 도 6에 도시된 대향전극을 발췌하여 나타낸 평면도이다.
도 10a 내지 도 10d는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조 공정에 따른 단면을 나타낸다.
도 11a는 도 10a의 VIII 부분을 확대한 단면도이고, 도 11b는 도10a의 VIII 부분의 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 디스플레이 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 디스플레이 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 도 1에서는 설명의 편의를 위해 일 실시예에 따른 디스플레이 장치(1)가 스마트 폰으로 사용되는 것을 도시한다.
디스플레이 장치(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 디스플레이 장치(1)는 도 1과 같이 x방향의 단변과 y방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 디스플레이 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
디스플레이 장치(1)는 개구영역(OA) 및 개구영역(OA)을 적어도 부분적으로 둘러싸는 표시영역(DA)을 포함할 수 있다. 디스플레이 장치(1)는 개구영역(OA)과 표시영역(DA) 사이에 위치하는 영역으로 중간영역(IA), 및 표시영역(DA)의 외측, 예컨대 표시영역(DA)을 둘러싸도록 외곽영역(PA)을 포함할 수 있다.
개구영역(OA)은 표시영역(DA)의 내측에 위치할 수 있다. 일 실시예로, 개구영역(OA)은 도 1에 도시된 바와 같이 표시영역(DA)의 좌상측에 배치될 수 있다. 또는, 개구영역(OA)은 표시영역(DA)의 중앙에 배치되거나, 표시영역(DA)의 우상측에 배치되는 것과 같이 다양하게 배치될 수 있다. 본 명세서의 평면도 상에서 "좌", "우", "상", "하"는 디스플레이 장치(1)의 수직한 방향에서 디스플레이 장치(1)를 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌"는 -x 방향, "우"는 +x 방향, "상"은 +y 방향, "하"는 -y 방향을 가리킨다. 도 1에서는 개구영역(OA)이 하나 배치된 것을 도시하나, 다른 실시예로서 개구영역(OA)은 복수개 구비될 수 있다.
도 2는 일 실시예에 따른 디스플레이 패널을 간략하게 나타낸 단면도로서, 도 1의 I-I'선에 따른 단면도이다.
도 2를 참조하면, 디스플레이 장치(1)는 디스플레이 패널(10) 및 디스플레이 패널(10)의 개구영역(OA)에 배치되는 컴포넌트(70)를 포함할 수 있다. 디스플레이 패널(10) 및 컴포넌트(70)는 하우징(HS)에 수용될 수 있다.
디스플레이 패널(10)은 표시요소층(20), 입력감지층(40), 광학기능층(50), 및 커버윈도우(60)를 포함할 수 있다.
표시요소층(20)은 이미지를 표시하기 위하여 빛을 방출하는 표시요소(또는 발광요소)들을 포함할 수 있다. 표시요소는 발광다이오드, 예컨대 유기 발광층을 포함하는 유기발광다이오드를 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시요소층(20) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시요소층(20) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시요소층(20)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 표시요소층(20) 사이에 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 표시요소층(20)과 광학기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력감지층(40)은 광학기능층(50) 위에 배치될 수 있다.
광학기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버윈도우(60)를 통해 외부에서 디스플레이 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시요소층(20)의 발광다이오드들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시요소층(20)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
디스플레이 패널(10)은 개구(10H)를 포함할 수 있다. 이와 관련하여, 도 2는 표시요소층(20), 입력감지층(40), 및 광학기능층(50)이 각각 제1내지 제3개구(20H, 40H, 50H)를 포함하며, 제1내지 제3개구(20H, 40H, 50H)들이 서로 중첩되는 것을 도시한다.
제1개구(20H)는 표시요소층(20)의 상면으로부터 바닥면을 관통할 수 있고, 제2개구(40H)는 입력감지층(40)의 상면으로부터 바닥면을 관통할 수 있으며, 제3개구(50H)는 광학기능층(50)의 상면으로부터 바닥면을 관통할 수 있다.
디스플레이 패널(10)의 개구(10H), 예컨대 제1내지 제3개구(20H, 40H, 50H)들은 개구영역(OA)에 서로 중첩하도록 위치할 수 있다. 제1내지 제3개구(20H, 40H, 50H)의 크기(또는 직경)은 서로 같거나 서로 다를 수 있다.
다른 실시예로, 표시요소층(20), 입력감지층(40), 및 광학기능층(50) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예컨대, 표시요소층(20), 입력감지층(40), 및 광학기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다.
커버윈도우(60)는 광학기능층(50) 상에 배치될 수 있다. 커버윈도우(60)는 광학기능층(50)과의 사이에 개재된 투명 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 커버윈도우(60)는 글래스재 또는 플라스틱재를 포함할 수 있다. 플라스틱재는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
커버윈도우(60)는 가요성을 갖는 윈도우를 포함할 수 있다. 예컨대, 커버윈도우(60)는 폴리이미드 윈도우, 또는 초박형 글래스(ultra-thin glass) 윈도우를 포함할 수 있다.
개구영역(OA)은 디스플레이 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다. 컴포넌트(70)는 디스플레이 패널(10)의 개구(10H)와 중첩하게 배치될 수 있다.
컴포넌트(70)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(70)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 개구영역(OA)은 컴포넌트(70)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)에 해당한다.
다른 실시예로, 디스플레이 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(70)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 이 경우, 바늘과 같은 컴포넌트(70)가 외부로 노출될 수 있도록 커버윈도우(60)는 도 1에 도시된 것과 달리 개구영역(OA)에 위치하는 개구를 포함할 수 있다. 또는, 디스플레이 장치(1)가 스피커와 같은 컴포넌트(70)를 포함하는 경우에도 커버윈도우(60)는 개구영역(OA)에 대응하는 개구를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이고, 도 4는 디스플레이 패널의 어느 하나의 발광다이오드에 연결된 등가 회로를 나타낸다.
도 3을 참조하면, 디스플레이 패널(10)은 개구영역(OA), 표시영역(DA), 중간영역(IA), 및 외곽영역(PA)을 포함할 수 있다. 디스플레이 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함하며, 디스플레이 패널(10)은 각 화소(P)의 발광다이오드에서 방출되는 빛, 예컨대 적색, 녹색, 청색의 빛을 이용하여 이미지를 표시할 수 있다.
각 화소(P)의 발광다이오드는 도 4에 도시된 바와 같이 유기발광다이오드(OLED)를 포함할 수 있으며, 각 유기발광다이오드(OLED)는 화소회로(PC)에 전기적으로 연결될 수 있다. 도 4는 발광다이오드가 유기발광다이오드(OLED)를 포함하는 것을 도시하고 있으나, 다른 실시예로서 디스플레이 패널(10)은 유기발광다이오드(OLED) 대신에 앞서 설명한 무기발광다이오드를 포함할 수 있음은 앞서 설명한 바와 같다.
도 4를 참조하면, 화소회로(PC)는 제1내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 및 부스트 커패시터(boost capacitor, Cbt)를 포함할 수 있다. 일부 실시예로서, 화소회로(PC)는 부스트 커패시터(Cbt)를 포함하지 않을 수 있으며, 이하에서는 설명의 편의를 위하여 부스트 커패시터(Cbt)를 포함하는 화소회로(PC)로 설명한다.
제1내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 제3 및 제4 트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 다른 실시예로, 제3, 제4, 및 제7 트랜지스터(T3, T4, T7)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 제1내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 하나의 트랜지스터만 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다.
제1내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 부스트 커패시터(Cbt)는 신호선에 연결될 수 있다. 신호선은 제1스캔신호(Sn)를 전달하는 제1스캔선(SL1), 제2스캔신호(Sn')를 전달하는 제2스캔선(SL2), 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SLp), 발광제어신호(En)를 전달하는 발광제어선(133), 이후 스캔신호(Sn+1)를 전달하는 이후 스캔선(SLn, next scan line), 및 제1스캔선(SL1)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(171)을 포함할 수 있다.
구동전압선(175)은 제1트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 제1및 제2초기화 전압선(145, 165)은 초기화하는 초기화전압(Vint)을 전달할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터일 수 있다. 제1트랜지스터(T1)의 제1게이트전극(또는 제1제어전극)은 스토리지 커패시터(Cst)와 연결되어 있고, 구동 트랜지스터(T1)의 제1전극은 제5트랜지스터(T5)를 경유하여 구동전압선(175)에 전기적으로 연결되며, 제1트랜지스터(T1)의 제2전극은 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 제1트랜지스터(T1)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제1트랜지스터(T1)는 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(Id)를 공급할 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 제2트랜지스터(T2)의 제2게이트전극(또는 제2제어전극)은 제1스캔선(SL1)에 연결되어 있고, 제2트랜지스터(T2)의 제1전극은 데이터선(171)에 연결되어 있으며, 제2트랜지스터(T2)의 제2전극은 제1트랜지스터(T1)의 구동 제1전극에 연결되어 있으면서 제5트랜지스터(T5)를 경유하여 구동전압선(175)에 전기적으로 연결되어 있다. 제2트랜지스터(T2)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제2트랜지스터(T2)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(Sn)에 따라 턴-온되어 데이터선(171)으로 전달된 데이터신호(Dm)를 제1트랜지스터(T1)의 제1전극으로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)는 제1트랜지스터(T1)의 문턱 전압을 보상하는 보상 트랜지스터일 수 있다. 제3트랜지스터(T3)의 제3게이트전극(또는 보상 제어전극)은 제2스캔선(SL2)에 연결되어 있다. 제3트랜지스터(T3)의 제1전극은 노드연결선(166)을 통하여 스토리지 커패시터(Cst)의 하부전극(CE1) 및 제1트랜지스터(T1)의 제1게이트전극에 연결되어 있다. 제3트랜지스터(T3)의 제1전극은 제4트랜지스터(T4)에 연결될 수 있다. 제3트랜지스터(T3)의 제2전극은 제1트랜지스터(T1)의 제2전극에 연결되어 있으면서 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 제3트랜지스터(T3)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제3트랜지스터(T3)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(Sn')에 따라 턴-온되어 제1트랜지스터(T1)의 제1게이트전극과 제2전극을 전기적으로 연결하여 제1트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터(T4)는 제1트랜지스터(T1)의 제1게이트전극을 초기화하는 제1초기화 트랜지스터일 수 있다. 제4트랜지스터(T4)의 제4게이트전극(또는 제4제어전극)은 이전 스캔선(SLp)에 연결되어 있다. 제4트랜지스터(T4)의 제1전극은 제1초기화 전압선(145)에 연결되어 있다. 제4트랜지스터(T4)의 제2전극은 스토리지 커패시터(Cst)의 하부전극(CE1), 제3트랜지스터(T3)의 제1전극 및 제1트랜지스터(T1)의 제1게이트전극에 연결될 수 있다. 제4트랜지스터(T4)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제4트랜지스터(T4)는 이전 스캔선(SLp)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 제1트랜지스터(T1)의 제1게이트전극에 전달하여 제1트랜지스터(T1)의 제1게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
제5트랜지스터(T5)는 동작제어 트랜지스터일 수 있다. 제5트랜지스터(T5)의 제5게이트전극(또는 제5제어전극)은 발광제어선(133)에 연결되어 있으며, 제5트랜지스터(T5)의 제1전극은 구동전압선(175)과 연결되어 있고, 제5트랜지스터(T5)의 제2전극은 제1트랜지스터(T1)의 구동 제1전극 및 제2트랜지스터(T2)의 제2전극과 연결되어 있다. 제5트랜지스터(T5)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제6트랜지스터(T6)는 발광제어 트랜지스터일 수 있다. 제6트랜지스터(T6)의 제6게이트전극(또는 제6제어전극)은 발광제어선(133)에 연결되어 있고, 제6트랜지스터(T6)의 제1전극은 제1트랜지스터(T1)의 제2전극 및 제3트랜지스터(T3)의 제2전극에 연결되어 있으며, 제6트랜지스터(T6)의 제2전극은 제7트랜지스터(T7)의 제2전극 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다. 제6트랜지스터(T6)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광제어선(133)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(Id)가 흐르도록 할 수 있다.
제7트랜지스터(T7)는 유기발광다이오드(OLED)의 화소전극을 초기화하는 제2초기화 트랜지스터일 수 있다. 제7트랜지스터(T7)의 제7게이트전극(또는 제7제어전극)은 이후 스캔선(SLn)에 연결되어 있다. 제7트랜지스터(T7)의 제1전극은 제2초기화 전압선(165)에 연결되어 있다. 제7트랜지스터(T7)의 제2전극은 제6트랜지스터(T6)의 제2전극 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있다. 제7트랜지스터(T7)는 이후 스캔선(SLn)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다. 도 4는 제7트랜지스터(T7)는 이후 스캔선(SLn)에 연결된 것을 도시하고 있으나, 제7트랜지스터(T7)는 발광제어선(133)에 연결되어 발광제어신호(En)에 따라 구동될 수 있다.
스토리지 커패시터(Cst)는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1트랜지스터(T1)의 제1게이트전극과 연결되며, 스토리지 커패시터(Cst)의 상부전극(CE2)은 구동전압선(175)과 연결된다. 스토리지 커패시터(Cst)는 제1트랜지스터(T1)의 제1게이트전극의 전압과 구동전압(ELVDD) 차에 대응하는 전하를 저장할 수 있다.
부스트 커패시터(Cbt)는 제3전극(CE3) 및 제4전극(CE4)을 포함한다. 제3전극(CE3)은 제2트랜지스터(T2)의 제2게이트전극 및 제1스캔선(SL1)에 연결되며, 제4전극(CE4)은 제3트랜지스터(T3)의 제1전극 및 노드연결선(166)에 연결될 수 있다. 부스트 커패시터(Cbt)는 제1스캔선(SL1)으로 공급되는 제1스캔신호(Sn)가 턴-오프될 때, 제1노드(N1)의 전압을 상승시킬 수 있으며, 제1노드(N1)의 전압이 상승되면 블랙 계조를 선명하게 표현할 수 있다.
제1노드(N1)는 제1트랜지스터(T1)의 제1게이트전극, 제3트랜지스터(T3)의 제1전극, 제4트랜지스터(T4)의 제2전극, 및 부스트 커패시터(Cbt)의 제4전극(CE4)이 연결되는 영역일 수 있다.
일 실시 형태로, 도 4는 제3 및 제4 트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5, T6, T7)은 PMOS(p-channel MOSFET)인 것을 설명하고 있다. 디스플레이장치의 밝기에 직접적으로 영향을 미치는 제1트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시 장치를 구현할 수 있다.
다시 도 3을 참조하면, 중간영역(IA)은 개구영역(OA)을 둘러쌀 수 있다. 중간영역(IA)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(IA)에는 개구영역(OA) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 예컨대, 데이터선들(DL) 및/또는 스캔선들(SL)은 도 3에 도시된 바와 같이 표시영역(DA)을 y방향 및/또는 x방향을 따라 가로지르되, 데이터선들(DL) 및/또는 스캔선들(SL)의 일 부분들은 개구영역(OA)에 형성된 디스플레이 패널(10)의 개구(10H)의 에지를 따라 중간영역(IA)에서 우회할 수 있다.
외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(2100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(2200), 및 제1전원전압(ELVDD, 도 4) 및 제2전원전압(ELVSS, 도 4)을 제공하기 위한 제1메인 전원배선(미도시) 및 제2메인 전원배선(미도시)이 배치될 수 있다. 도 3에는 데이터 드라이버(2200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(2200)는 디스플레이 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 회로기판(printed circuit board) 상에 배치될 수 있다. 회로기판은 가요성을 가질 수 있으며, 회로기판의 일부는 기판(100)의 배면 아래에 위치하도록 구부러질 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 나타낸 평면도이다.
도 5를 참조하면, 화소(P)들이 표시영역(DA)에 배치되며, 개구영역(OA)과 표시영역(DA) 사이에는 중간영역(IA)이 위치할 수 있다. 개구영역(OA)에 인접한 화소(P)들은 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 도 5의 평면에 도시된 것과 같이 화소(P)들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다. 각 화소(P)는 발광다이오드에서 방출되는 적색, 녹색, 청색의 빛을 이용하는바, 도 5에 도시된 화소(P)들의 위치는 각각 발광다이오드들의 위치에 해당한다. 따라서, 화소(P)들이 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치된다고 함은 발광다이오드들이 평면 상에서 개구영역(OA)을 중심으로 상호 이격되어 배치되는 것을 나타낼 수 있다. 예컨대, 평면상에서, 발광다이오드들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다.
각 화소(P)의 발광다이오드에 연결된 화소회로로 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA) 및/또는 개구(10H)를 우회할 수 있다. 표시영역(DA)을 지나는 데이터선들 중 일부 데이터선(DL)은, 개구영역(OA)을 사이에 두고 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 ±y방향으로 연장되되, 중간영역(IA)에서 개구영역(OA) 및/또는 개구(10H)의 에지를 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔선들 중 일부 스캔선(SL)은, 개구영역(OA)을 사이에 두고 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 ±x방향으로 연장되되, 중간영역(IA)에서 개구영역(OA) 및/또는 개구(10H)의 에지를 따라 우회할 있다.
도 5에는 스캔선(SL)이 중간영역(IA)에서 개구영역(OA) 및/또는 개구(10H)를 우회하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 스캔선(SL)은 개구영역(OA) 및/또는 개구(10H)를 중심으로 분리 또는 단절될 수 있으며, 개구영역(OA) 및/또는 개구(10H)를 중심으로 좌측에 배치된 스캔선(SL)은 도 3에 도시된 바와 같이 표시영역(DA)을 중심으로 좌측에 배치된 스캔 드라이버(2100)로부터 신호를 전달받을 수 있고, 개구영역(OA) 및/또는 개구(10H)를 중심으로 우측에 배치된 스캔선(SL)은 도 3에 도시되지 않았으나 표시영역(DA)의 중심으로 스캔 드라이버(2100)의 반대편에 배치된 추가 스캔 드라이버로부터 신호를 전달받을 수 있다.
중간영역(IA)에는 전술한 신호라인들의 우회부분 보다 개구영역(OA)에 더 인접하게 배치된 적어도 하나의 격벽이 위치할 수 있다. 이와 관련하여 도 5는 제1 및 제2 격벽(PW1, PW2)을 도시하고 있다. 제1 및 제2 격벽(PW1, PW2)은 개구영역(OA) 및/또는 개구(10H)를 둘러싸는 폐루프 형상으로, 중간영역(IA)에서 상호 이격되어 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 단면도로서, 도 5의 VI-VI'선에 따른 단면에 해당한다.
도 6은 설명의 편의 상 디스플레이 패널(10) 중 광학기능층(50, 도 2) 및 커버윈도우(60, 도 2)을 생략하고, 표시요소층(20) 및 표시요소층(20) 상의 입력감지층(40)을 도시한다. 표시요소층(20)은 표시영역(DA)에 대응하도록 기판(100) 상에 배치된 발광다이오드들을 포함하며, 이와 관련하여 도 6은 하나의 발광다이오드, 예컨대 유기발광다이오드(OLED)를 도시한다.
도 6을 참조하면, 디스플레이 패널(10)은 개구영역(OA)에 위치하는 개구(10H)를 포함할 수 있다. 개구(10H)는 디스플레이 패널(10)의 상면과 하면을 관통하는 관통홀의 형상일 수 있다.
디스플레이 패널(10)이 개구영역(OA)에 위치하는 개구(10H)를 포함한다고 함은, 디스플레이 패널(10)에 포함된 복수의 층들도 개구영역(OA)에 위치하는 개구를 포함하는 것을 나타낼 수 있다. 기판(100)은 개구영역(OA)에 위치하는 개구(100H)를 포함할 수 있으며, 기판(100)의 개구(100H)는 기판(100)의 상면과 하면을 관통하는 관통홀 형상을 갖는다.
도 6의 표시영역(DA)을 살펴보면, 기판(100) 상에 화소회로(PC)가 배치되고, 화소회로(PC) 상에 유기발광다이오드(OLED)가 배치될 수 있다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 예컨대, 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(201)은 기판(100)의 상면 상에 배치될 수 있다. 버퍼층(201)은 불순물이 트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지할 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
화소회로(PC)는 버퍼층(201) 상에 배치될 수 있다. 화소회로(PC)는 앞서 도 4를 참조하여 설명한 바와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 이와 관련하여 도 6은 제1트랜지스터(T1), 제3트랜지스터(T3), 및 스토리지 커패시터(Cst)를 도시한다.
제1트랜지스터(T1)는 버퍼층(201) 상의 반도체층(이하, 제1반도체층이라 함, A1) 및 제1반도체층(A1)의 채널영역(C1)과 중첩하는 게이트전극(이하, 제1게이트전극이라 함, GE1)을 포함할 수 있다. 제1반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다.
제1반도체층(A1)과 제1게이트전극(GE1) 사이에는 제1게이트절연층(203)이 배치될 수 있다. 제1게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1게이트전극(GE1)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 예컨대, 제1게이트전극(GE1)은 몰리브데넘층/티타늄층(Mo/Ti) 또는 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1게이트전극(GE1)을 포함할 수 있다. 바꾸어 말하면, 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 예컨대, 제1게이트전극(GE1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체로 형성될 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다. 예컨대, 상부전극(CE2)은 몰리브데넘층/티타늄층(Mo/Ti) 또는 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3트랜지스터(T3)의 반도체층(이하, 제3반도체층이라 함, A3)은 제2층간절연층(207) 상에 배치될 수 있다. 제3반도체층(A3)은 산화물계 반도체 물질을 포함할 수 있다. 예컨대, 제3반도체층(A3)은 Zn 산화물계 물질, 예컨대 Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 제3반도체층(A3)은 ZnO에 인듐(In)과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
제3트랜지스터(T3)는 제3반도체층(A3)에 중첩하는 게이트전극(이하, 제3게이트전극이라 함, GE3)을 포함할 수 있다. 제3게이트전극(GE3)은 제3반도체층(A3)의 아래에 배치된 하부게이트전극(G3A) 및 제3반도체층(A3)의 위에 배치된 상부게이트전극(G3B)을 포함하는 이중 게이트 구조를 가질 수 있다.
하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층(예, 제1층간절연층, 205) 상에 배치될 수 있다. 하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질을 포함할 수 있다.
상부게이트전극(G3B)은 제2게이트절연층(209)을 사이에 두고 제3반도체층(A3) 위에 배치될 수 있다. 상부게이트전극(G3B)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다. 예컨대, 상부전극(CE2)은 몰리브데넘층/티타늄층(Mo/Ti) 또는 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다. 제2게이트절연층(209)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3층간절연층(210)은 상부게이트전극(G3B) 상에 배치될 수 있다. 제3층간절연층(210)은 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
도 6은 스토리지 커패시터(Cst)의 상부전극(CE2)이 제3게이트전극(GE3)의 하부게이트전극(G3A)과 동일한 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(Cst)의 상부전극(CE2)은 제3반도체층(A3)과 동일한 층 상에 배치될 수 있다.
제1트랜지스터(T1)와 제3트랜지스터(T3)는 노드연결선(166)을 통해 전기적으로 연결될 수 있다. 노드연결선(166)은 제3층간절연층(210) 상에 배치될 수 있다. 노드연결선(166)의 일측은 제1트랜지스터(T1)의 제1게이트전극(GE1)에 접속될 수 있고, 노드연결선(166)의 타측은 제3트랜지스터(T3)의 제3반도체층(A3)에 접속될 수 있다.
노드연결선(166)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 노드연결선(166)은 몰리브데넘층/티타늄층(Mo/Ti) 또는 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다.
제1유기절연층(211)은 노드연결선(166) 상에 배치될 수 있다. 제1유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
데이터선(DL) 및 구동전압라인(PL)은 제1유기절연층(211) 상에 배치될 수 있으며, 제2유기절연층(213)으로 커버될 수 있다. 데이터선(DL) 및 구동전압라인(PL)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 데이터선(DL) 및 구동전압라인(PL)은 몰리브데넘층/티타늄층(Mo/Ti) 또는 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다.
제2유기절연층(213)은 아크릴, BCB, 폴리이미드 및/또는 HMDSO와 같은 유기절연물을 포함할 수 있다. 도 6은 데이터선(DL) 및 구동전압라인(PL)이 제1유기절연층(211) 상에 형성된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 데이터선(DL) 및 구동전압라인(PL) 중 어느 하나는 노드연결선(166)과 동일한 층, 예컨대 제3층간절연층(210) 상에 배치될 수 있다.
유기발광다이오드(OLED)의 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다. 도전성 산화물층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 화소전극(221)은 ITO층/Ag층/ ITO층의 3층 구조를 가질 수 있다.
뱅크층(215)은 화소전극(221) 상에 배치될 수 있다. 뱅크층(215)은 화소전극(221)에 중첩하는 개구를 포함하되, 화소전극(221)의 에지를 커버할 수 있다. 뱅크층(215)은 폴리이미드와 같은 유기절연물을 포함할 수 있다.
뱅크층(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 뱅크층(215)과 동일한 공정에서 함께 형성되거나, 별개의 공정에서 각각 개별적으로 형셩될 수 있다. 일 실시예로, 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 뱅크층(215)은 차광성 염료를 포함하는 유기절연물을 포함하고 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(222a) 및 제2기능층(222c)은 유기물을 포함할 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
발광층(222b)은 뱅크층(215)의 개구를 통해 화소전극(221)과 중첩하도록 표시영역(DA) 상에 형성될 수 있다. 반면, 중간층에 포함된 유기물층, 예컨대 제1기능층(222a)과 제2기능층(222c)은 표시영역(DA)을 전체적으로 커버할 수 있다. 대향전극(223)도 표시영역(DA)을 전체적으로 커버할 수 있다.
캡핑층(225)은 대향전극(223) 상에 배치될 수 있다. 캡핑층(225)은 무기물 또는 유기물을 포함할 수 있다. 캡핑층(225)은 LiF, 무기절연물, 및/또는 유기절연물을 포함할 수 있다. 캡핑층(225)은 표시영역(DA)을 전체적으로 커버할 수 있다.
화소전극(221), 중간층(222), 및 대향전극(223)을 포함하는 유기발광다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 6은 봉지층(300)이 제1및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 봉지층(300)은 캡핑층(225) 상에 배치될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께 보다 크거나, 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 동일할 수 있다.
입력감지층(400)은 봉지층(300) 상에 배치될 수 있다. 입력감지층(400)은 표시영역(DA)에 배치된 터치전극(TE)들, 및 적어도 하나의 터치절연층을 포함할 수 있다. 이와 관련하여, 도 6은 입력감지층(400)이 제2무기봉지층(330) 상의 제1터치절연층(411), 제2터치절연층(412), 제1도전라인(420), 제1도전라인(420) 상의 제3터치절연층(430), 제3터치절연층(430) 상의 제2도전라인(440), 및 제2도전라인(440) 상의 제4터치절연층(450)을 포함하는 것을 도시한다.
제1터치절연층(411), 제2터치절연층(412), 제3터치절연층(430), 및 제4터치절연층(450)은 각각, 무기절연물 및/또는 유기절연물을 포함할 수 있다. 일 실시예로서, 제1터치절연층(411), 제2터치절연층(412), 및 제3터치절연층(430)은 각각 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함하고, 제4터치절연층(450)은 유기절연물을 포함할 수 있다.
입력감지층(400)의 터치전극(TE)은 제1도전라인(420) 및 제2도전라인(440)이 접속된 구조를 포함할 수 있다. 또는, 터치전극(TE)은 제1도전라인(420) 및 제2도전라인(440) 중 어느 하나를 구비할 수 있으며, 이 경우 제3터치절연층(430)은 생략될 수 있다.
제1도전라인(420) 및 제2도전라인(440)은 각각 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 제1도전라인(420) 및 제2도전라인(440)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
다음으로, 도 6의 중간영역(IA)을 살펴보면, 제1유기절연층(211) 및 제2유기절연층(213)은 중간영역(IA)으로 연장될 수 있다. 제1유기절연층(211) 및 제2유기절연층(213)의 단부는 후술할 제1격벽(PW1)과 이격되어 배치될 수 있다.
중간영역(IA)에서 데이터선들의 우회부분(DL-C)들은 제1유기절연층(211)을 사이에 두고 서로 다른 층 상에 위치할 수 있다. 이웃한 데이터선들의 우회부분(DL-C)들 중 하나는 제1유기절연층(211)의 위에 배치되고 다른 하나는 제1유기절연층(211)의 아래에 배치될 수 있다. 도 6에 도시된 데이터선들의 우회부분(DL-C)들은 앞서 도 5를 참조하여 설명한 데이터선(DL) 중 중간영역(IA)에 위치하는 부분(도 5에서 개구영역(OA)을 따라 커브진 부분)에 해당한다.
중간영역(IA)에는 적어도 하나의 격벽이 배치된다. 일 실시예로서, 도 6은 격벽이 2개인 것을 도시하고 있으나 다른 실시예로 격벽은 3개 또는 그 이상일 수 있다.
제1격벽(PW1) 및 제2격벽(PW2)은 중간영역(IA)에 배치되되, 표시영역(DA)으로부터 개구영역(OA)을 향하는 방향을 따라 상호 이격될 수 있다. 제1격벽(PW1)은 표시영역(DA)에 가장 인접하고, 제2격벽(PW2)은 제1격벽(PW1) 보다 개구영역(OA)에 인접하게 배치될 수 있다. 제1격벽(PW1) 및 제2격벽(PW2)은 각각 도 5에 도시된 바와 같이 개구(10H)를 둘러싸는 폐루프(closed-loop) 형상일 수 있다.
도 6 및 후술할 실시예들에 도시된 바와 같이 디스플레이 패널(10)의 개구(10H)에 대응하여 기판(100)에도 개구(100H)가 형성되므로, 본 명세서에서 "개구영역(OA)", "디스플레이 패널(10)의 개구(10H)", 및 "기판(100)의 개구(100H)"는 서로 바꾸어서 사용될 수 있다. 예컨대, "디스플레이 패널(10)의 개구(10H)를 둘러싼다"라는 것은, 기판(100)의 개구(100H)를 둘러싼다, 및/또는 "개구영역(OA)을 둘러싼다"는 것을 나타낼 수 있다.
제1격벽(PW1) 및 제2격벽(PW2)은 절연물을 포함할 수 있다. 예컨대, 제1격벽(PW1) 및 제2격벽(PW2)은 유기절연물을 포함할 수 있으며, 표시영역(DA)에 배치된 복수의 절연성 물질층을 형성하는 공정에서 함께 형성될 수 있다
제1격벽(PW1) 및 제2격벽(PW2)의 높이는 동일하게 형성되거나 서로 다르게 형성될 수 있다. 도 6은 제1격벽(PW1) 및 제2격벽(PW2)이 서로 동일한 높이를 갖는 것을 도시하고 있으나, 다른 실시예로서, 제1격벽(PW1) 및 제2격벽(PW2)은 서로 다른 높이를 가질 수 있다.
전술한 하나 이상의 격벽, 예컨대 제1격벽(PW1) 및 제2격벽(PW2)은 봉지층(300)을 형성하는 공정에서 유기봉지층(320)을 이루는 물질의 흐름을 제어할 수 있다. 예컨대, 유기봉지층(320)은 표시영역(DA) 상에 모노머를 잉크젯 등의 공정을 통해 도포한 후 모노머를 경화하여 형성할 수 있는데, 격벽은 모노머의 흐름을 제어함으로써 유기봉지층(320)의 위치를 제어할 수 있다. 이와 관련하여 도 6은 유기봉지층(320)의 에지(320e)가 제1격벽(PW1)의 일측에 위치하는 것을 도시한다. 다른 실시예로, 유기봉지층(320)의 에지(320e)는 제1격벽(PW1)의 상면 상에 위치함으로써 유기봉지층(320)의 일부가 제1격벽(PW1)의 상면과 중첩할 수 있다.
유기봉지층(320)의 에지(320e)가 어느 하나의 격벽, 예컨대 제1격벽(PW1)의 일측에 위치하기에, 제2무기봉지층(330)은 중간영역(IA)에서 제1무기봉지층(310)과 직접 접촉할 수 있다. 예컨대, 제1 및 제2무기봉지층(310, 330)은 유기봉지층(320)의 에지(320e)와 디스플레이 패널(10)의 개구(10H) 사이의 영역에서 직접 접촉할 수 있다. 일 실시예로서, 도 6은 제1무기봉지층(310)과 제2무기봉지층(330)이 제1격벽(PW1)과 디스플레이 패널(10)의 개구(10H) 사이의 영역에서 직접 접촉하는 것을 도시한다.
입력감지층(400)의 절연층, 예컨대 제1터치절연층(411), 제2터치절연층(412), 제3터치절연층(430), 및 제4터치절연층(450)은 중간영역(IA)을 커버하도록 연장될 수 있다.
평탄화 절연층(또는 평탄화층, 401)은 중간영역(IA)을 커버하도록 배치될 수 있다. 평탄화 절연층(401)은 제1에지(401E1)로부터 제2에지(401E2)에 이르는 폭을 가지도록 중간영역(IA)에만 위치할 수 있다. 따라서, 평면상에서 평탄화 절연층(401)은 개구(10H)를 둘러싸는 폐곡선 형상(예, 도넛 형상)을 가질 수 있다.
평탄화 절연층(401)의 제1에지(401E1)는 디스플레이 패널(10)의 개구(10H)를 향하고, 평탄화 절연층(47)의 제2에지(47E2)는 표시영역(DA)에 인접할 수 있다. 표시영역(DA)에 인접한 평탄화 절연층(401)의 일 부분은 유기봉지층(320)의 에지(320e)를 커버한 채 유기봉지층(320)의 일 부분과 중첩할 수 있으며, 디스플레이 패널(10)의 두께 방향(z방향)을 따라 유기봉지층(320)과 평탄화 절연층(401) 사이에는 제2무기봉지층(330) 및 제1터치절연층(411)이 개재될 수 있다.
제1터치절연층(411) 및 제2터치절연층(412)은 표시영역(DA)에서 직접 접촉할 수 있는데 반해, 중간영역(IA)에서는 이들 사이에 개재되는 평탄화 절연층(401)에 의해 두께 방향(z방향)을 따라 상호 이격될 수 있다.
중간층(222)에 포함된 적어도 하나의 유기물층(222o)은 표시영역(DA) 및 중간영역(IA)을 전체적으로 커버하도록 형성되므로, 디스플레이 패널(10)의 개구(10H)를 통해 유입될 수 있는 수분의 진행 경로를 제공할 수 있다. 그러나, 본 발명의 실시예에 따르면, 유기물층(222o)이 중간영역(IA)에 위치한 개구부들(222oh1, 222oh2, 222oh3)을 포함하기에 유기물층(222o)을 통한 수분의 진행을 방지하거나 최소화할 수 있다.
유기물층(222o)은 개구부들(222oh1, 222oh2, 222oh3)에 의해 중간영역(IA)에서 상호 이격된 분리 부분(222op)들을 포함할 수 있다. 유기물층(222o)이 제1기능층(222a) 및 제2기능층(222c)을 포함하는 경우, 유기물층(222o)의 분리 부분(222op)은 서로 중첩된 제1기능층(222a)의 일 부분(222ap) 및 제2기능층(222c)의 일 부분(222cp)을 포함할 수 있다.
중간영역(IA)에서 유기물층(222o)과 적어도 하나의 절연층(예컨대, 제2층간절연층, 207) 사이에는 스토퍼층(230)이 배치될 수 있다. 스토퍼층(230)은 전술한 리프트 오프 공정 전에 진행되는 다른 식각 공정으로부터 절연층들(스토퍼층 아래의 절연층) 및/또는 기판(100)의 일부가 의도치 않게 식각되는 것을 방지할 수 있다.
중간영역(IA)은 복수의 제1개구부들(222oh1)가 배치되는 제1영역(PA1) 및, 복수의 제2개구부들(222oh2)가 배치되는 제2영역(PA2)을 포함할 수 있다. 제1영역(PA1)은 중간영역(IA)으로 연장된 제1유기절연층(211) 및 제2유기절연층(213)의 단부와 제1격벽(PW1) 사이의 영역일 수 있다. 예컨대, 중간영역(IA)으로 연장된 제1유기절연층(211) 및 제2유기절연층(213)의 단부와 제1격벽(PW1)은 서로 이격되어 일종의 밸리를 형성할 수 있고, 제1영역(PA1)은 밸리의 바닥부에 대응할 수 있다. 제2영역(PA2)은 제1격벽(PW1)과 제2격벽(PW2) 사이의 영역일 수 있다. 예컨대, 서로 이격되어 배치된 제1격벽(PW1)과 제2격벽(PW2)은 일종의 밸리를 형성할 수 있고, 제2영역(PA2)은 밸리의 바닥부에 대응할 수 있다. 일 실시예로, 중간영역(IA)은 복수의 제3개구부들(222oh3)이 배치되는 제3영역(PA3)을 포함할 수 있다. 제3영역(PA3)은 제2격벽(PW2)과 개구(10H) 사이의 적어도 일부 영역일 수 있다.
스토퍼층(230)은 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3)과 대응하는 관통홀들(230oh, 이하 제3관통홀들)을 포함할 수 있다. 스토퍼층(230)은 제3관통홀들(230oh)을 사이에 두고 양측에 배치된 제1부분(230a) 및 제2부분(230b)과, 제3관통홀들(230oh) 사이에 배치되는 제3부분(230c)을 포함할 수 있다.
개구부들(222oh1, 222oh2, 222oh3)과 비중첩하여 배치된 유기물층(222o)의 분리 부분(222op)들은 각각 스토퍼층(230)의 제1부분(230a), 제2부분(230b) 및 제3부분(230c)의 바로 위에 위치할 수 있다.
유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3) 및 이에 대응하는 하부층들의 관통홀들을 통해 무기절연층들(예컨대, 제1게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)) 중 어느 하나의 상면이 노출될 수 있으며, 제1무기봉지층(310)은 노출된 제1게이트절연층(203)과 직접 접촉할 수 있다. 예컨대, 도 6에 도시된 바와 같이, 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3), 스토퍼층(230)의 제3관통홀들(230oh) 및 제2층간절연층(207)의 제1관통홀들(207oh)을 통해 제1층간절연층(205)이 노출될 수 있으며, 제1무기봉지층(310)은 제1층간절연층(205)과 직접 접촉할 수 있다. 제1층간절연층(205)은 무기절연물을 포함할 수 있으며, 제1무기봉지층(310)과 제1층간절연층(205)의 접촉은 국소적으로 수분의 진행을 차단하는 역할을 수행 할 수 있다.
유기물층(222o)의 제1 및 제2 개구부들(222oh1, 222oh2) 각각은 중심이 같고 직경이 서로 다른 적어도 두 개의 개구부들을 포함할 수 있다. 예컨대, 도 6에 도시된 바와 같이, 유기물층(222o)의 제1개구부들(222oh1)은 상호 이격되어 배치된 제1-1개구부(oh1-1) 및 제1-2개구부(oh1-2)를 포함할 수 있고 제2개구부들(222oh2)은 상호 이격되어 배치된 제2-1개구부(oh2-1) 및 제2-2개구부(oh2-2)를 포함할 수 있다. 제1-1개구부(oh1-1)의 폭(d1) 및 제1-2개구부(oh1-2)의 폭(d2)은 각각 1.8 ㎛ 내지 30 ㎛일 수 있으며, 서로 동일하거나 다를 수 있다. 일 실시예로, 제3개구부들(222oh3)은 중심이 같고 직경이 서로 다른 적어도 두 개의 개구부들(oh3-1, oh3-3)을 포함할 수 있다. 제3개구부들(222oh3) 각각의 폭은 제1-1개구부(oh1-1) 또는 제1-2개구부(oh1-2)의 폭과 동일할 수 있다.
유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3) 각각은 개구(10H)의 가장자리를 따라 연장되며, 평면도 상에서 개구(10H)를 완전히 둘러싸는 폐루프 형상을 가질 수 있다. 따라서, 개구부들(222oh1, 222oh2, 222oh3) 에 의해 상호 이격된 유기물층(222o)의 분리 부분(222op)들도 상호 이격될 수 있으며, 개구영역(OA)을 전체적으로 둘러싸는 폐루프 형상을 가질 수 있다. 단면 상에서, 유기물층(222o)의 분리 부분(222op)은 제1격벽(PW1)을 커버하거나, 제2격벽(PW2)을 커버하거나, 제2격벽(PW2)과 개구(10H) 사이를 커버할 수 있다. 제1격벽(PW1)상에 위치하거나, 제2격벽(PW2) 상에 위치하거나, 제2격벽(PW2)과 개구(10H) 사이에 위치하는 유기물층(222o)의 분리 부분(222op)은 제1무기봉지층(310)에 의해 직접 접촉 및 커버될 수 있다.
표시영역(DA)을 전체적으로 커버하도록 형성된 대향전극(223)은 중간영역(IA)으로 연장되되, 대향전극(223)의 에지부(223ep)는 제1격벽(PW1) 사이에 위치할 수 있다.
일 실시예로, 대향전극(223)의 에지부(223ep)는 대향전극(223) 중 개구(10H)에 가장 인접한 부분으로서, 대향전극(223)의 에지부(223ep)로부터 개구(10H)까지의 영역에는 대향전극(223)에 해당하는 층이 존재하지 않을 수 있다. 바꾸어 말하면, 대향전극(223)의 에지부(223ep)로부터 개구(10H) 사이에는 대향전극(223)과 동일한 물질 및 구조를 갖는 층이 존재하지 않을 수 있다.
대향전극(223)과 마찬가지로, 캡핑층(225)도 중간영역(IA)으로 연장되되, 캡핑층(225)의 일측 에지는 표시영역(DA)과 어느 하나의 격벽 사이에 위치할 수 있다. 바꾸어 말하면, 캡핑층(225)의 일측 에지로부터 개구(10H)까지의 영역에는 캡핑층(225)과 동일한 물질 및 구조를 갖는 층이 존재하지 않을 수 있다.
대향전극(223)의 에지부(223ep)는 유기물층, 예컨대 유기봉지층(320)에 중첩 및 커버될 수 있다. 대향전극(223)은 표시영역(DA) 및 중간영역(IA)을 전체적으로 커버하는 대향전극물질층을 형성한 후 중간영역(IA)에 위치하는 대향전극물질층의 일부를 제거함으로써 형성될 수 있다. 대향전극물질층의 일부는 레이저 리프트 오프 공정을 통해 제거될 수 있는데, 레이저에 의해 대향전극(223)의 에지부(223ep)는 불규칙적인 형상을 가질 수 있다.
도 7a 내지 도 7d는 도 6의 VII 부분을 확대한 단면도이다.
유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3)은 희생층을 이용한 레이저 리프트 오프 공정을 통해 형성되는데, 이 때 희생층은 화소회로(PC)에 포함된 트랜지스터의 게이트전극, 및 스토리지 커패시터(Cst)의 전극들 중에서 선택된 어느 하나를 포함할 수 있다. 일 실시예로, 제조 공정 중 전술한 희생층은 적어도 하나의 절연층으로 커버될 수 있으며, 레이저 리프트 오프 공정을 통해 형성된 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3) 아래에는, 적어도 어느 하나의 절연층에 형성된 관통홀이 배치될 수 있다. 이와 관련하여, 도 7a 내지 도 7d는 중간영역(IA)으로 연장된 유기절연층(211, 213)과 제1격벽(PW1) 사이의 영역인 제1영역(PA1)에 위치하는 제1개구부들(222oh1)을 도시한다.
도 7a를 참조하면, 제1영역(PA1)에서 유기물층(222o)은 제1개구부들(222oh1)에 의하여 복수의 분리 부분(222op)으로 분리된다. 제1개구부들(222oh1)은 상호 이격된 제1-1개구부(oh1-1)와 제1-2개구부(oh1-2)를 포함할 수 있다. 제1-1개구부(oh1-1)는 제1기능층(222a)의 제1홀(222aoha) 및 제2기능층(222c)의 제1홀(222coha)이 중첩하면서 형성될 수 있고, 제1-2개구부(oh1-2)는 제1기능층(222a)의 제2홀(222aohb) 및 제2기능층(222c)의 제2홀(222cohb)이 중첩하면서 형성될 수 있다.
스토퍼층(230)은 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3)과 대응하는 제3관통홀들(230oh)를 포함할 수 있다. 스토퍼층(230)은 제3관통홀들(230oh)을 사이에 두고 양측에 배치된 제1부분(230a) 및 제2부분(230b)과, 제3관통홀들(230oh) 사이에 배치되는 제3부분(230c)을 포함할 수 있다.
제1-1개구부(oh1-1), 제1-2개구부(oh1-2), 이에 대응하는 스토퍼층(230)의 제3관통홀들(230oh) 및 제2층간절연층(207)의 제1관통홀들(207oh)을 통해 제1층간절연층(205)이 노출될 수 있으며, 제1무기봉지층(310)은 제1층간절연층(205)과 직접 접촉할 수 있다. 제1층간절연층(205)은 무기절연물을 포함할 수 있으며, 제1무기봉지층(310)과 제1층간절연층(205)의 접촉은 국소적으로 수분의 진행을 차단하는 역할을 수행할 수 있다. 제1무기봉지층(310)의 들뜸으로 인한 크랙 형성 문제 또는 수분의 진행을 불충분하게 차단하는 문제를 방지하기 위하여, 제1층간절연층(205) 상에는 잔류하는 희생층이 없거나, 최소화될 수 있다.
대향전극(223)의 에지부(223ep)는 유기물층, 예컨대 유기봉지층(320)에 중첩 및 커버될 수 있다. 대향전극(223)은 표시영역(DA) 및 중간영역(IA)을 전체적으로 커버하는 대향전극물질층을 형성한 후 중간영역(IA)에 위치하는 대향전극물질층의 일부를 제거함으로써 형성될 수 있다. 대향전극물질층의 일부는 레이저 리프트 오프 공정을 통해 제거될 수 있는데, 레이저에 의해 대향전극(223)의 에지부(223ep)는 불규칙적인 형상을 가질 수 있다. 예컨대, 도 7a에 도시된 바와 같이, 대향전극(223)의 에지부(223ep)는 레이저 리프트 오프 공정에 의해 형성된 버(burr)를 포함할 수 있다. 대향전극(223)의 에지부(223ep)는 기판(100)의 상면으로부터 멀어지도록 비스듬한 방향을 따라 연장될 수 있으며, 그 단면은 불규칙적인 요철을 가질 수 있다.
대향전극(223)의 에지부(223ep)의 형상에 의해 대향전극(223) 상의 제1무기봉지층(310)의 두께는 일정하지 않을 수 있다. 예컨대, 도 7a에 도시된 바와 같이, 제1무기봉지층(310)은 대향전극(223)의 일 부분(223ep)의 형상을 따라 위쪽으로 볼록한 상면을 포함할 수 있다.
제1무기봉지층(310)은 비교적 스텝 커버리지가 우수하지만, 제1무기봉지층(310) 아래의 대향전극(223)의 에지부(223ep)가 불규칙한 형상을 가지기 때문에 제1무기봉지층(310)은 국소적으로 밀도가 작은 부분 및/또는 두께가 얇은 부분을 포함할 수 있다. 이 경우 제1무기봉지층(310)에 크랙이 발생될 수 있으며, 전술한 크랙은 주변으로 전달될 수 있으나, 본 발명의 실시예에 따르면, 유기봉지층(320)이 대향전극(223)의 에지부(223ep)에 중첩 및/또는 커버하기에 전술한 문제를 방지하거나 최소화할 수 있다.
도 7b를 참조하면, 제1개구부들(222oh1)은 상호 이격된 제1-1개구부(oh1-1), 제1-2개구부(oh1-2) 및 제1-3개구부(oh1-3)를 포함할 수 있다. 제1-1개구부(oh1-1)는 제1기능층(222a)의 제1홀(222aoha) 및 제2기능층(222c)의 제1홀(222coha)이 중첩하면서 형성될 수 있고, 제1-2개구부(oh1-2)는 제1기능층(222a)의 제2홀(222aohb) 및 제2기능층(222c)의 제2홀(222cohb)이 중첩하면서 형성될 수 있고, 제1-3개구부(oh1-3)는 제1기능층(222a)의 제3홀(222aohc) 및 제2기능층(222c)의 제3홀(222cohc)이 중첩하면서 형성될 수 있다.
스토퍼층(230)은 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3)과 대응하는 제3관통홀들(230oh)를 포함할 수 있다. 스토퍼층(230)은 제3관통홀들(230oh)를 사이에 두고 양측에 배치된 제1부분(230a) 및 제2부분(230b)과, 제3관통홀들(230oh)들 사이에 배치되는 제3부분(230c) 및 제4부분(230d)을 포함할 수 있다.
제1-1개구부(oh1-1), 제1-2개구부(oh1-2) 및 제1-3개구부(oh1-3)와 이에 대응하는 스토퍼층(230)의 제3관통홀들(230oh) 및 제2층간절연층(207)의 개구부(207a)를 통해 제1층간절연층(205)이 노출될 수 있다. 따라서, 제1무기봉지층(310)은 제1영역(PA1)에서 제1층간절연층(205)과 적어도 세 부분에서 직접 접촉할 수 있다.
도 7c를 참조하면, 제1개구부들(222oh1)은 상호 이격된 제1-1개구부(oh1-1)와 제1-2개구부(oh1-2)를 포함할 수 있다. 제1-1개구부(oh1-1), 제1-2개구부(oh1-2)이에 대응하는 스토퍼층(230)의 제3관통홀들(230oh), 제2층간절연층(207)의 제2관통홀들(207oh), 및 제1층간절연층(205)의 제1관통홀들(205oh)을 통하여 제1게이트절연층(203)이 노출될 수 있으며, 제1무기봉지층(310)은 제1게이트절연층(203)과 직접 접촉할 수 있다. 제1게이트절연층(203)은 무기절연물을 포함할 수 있으며, 제1무기봉지층(310)과 제1게이트절연층(203)의 접촉은 국소적으로 수분의 진행을 차단하는 역할을 수행할 수 있다. 제1무기봉지층(310)의 들뜸으로 인한 크랙 형성 문제 또는 수분의 진행을 불충분하게 차단하는 문제를 방지하기 위하여, 제1게이트절연층(203) 상에는 잔류하는 희생층의 일부가 없거나, 최소화될 수 있다.
일 실시예로, 제1개구부들(222oh1)은 도 7b에 도시된 바와 같이, 세 개 이상의 개구부들을 구비할 수 있으며, 각 개구부들 및 이에 대응하는 스토퍼층(230)의 제3관통홀들(230oh), 제2층간절연층(207)의 제1관통홀들(207oh), 및 제1층간절연층(205)의 제2관통홀들(205oh)를 통하여 제1게이트절연층(203)이 노출될 수 있다.
도 7d를 참조하면, 제2게이트절연층(209) 및 제3층간절연층(210)은 제1영역(PA1)에 배치될 수 있다. 즉, 제2게이트절연층(209) 및 제3층간절연층(210)은 표시영역(DA)으로부터 중간영역(IA)을 커버하도록 연장될 수 있으며, 제1영역(PA1)을 커버할 수 있다. 제1개구부들(222oh1)은 상호 이격된 제1-1개구부(oh1-1)와 제1-2개구부(oh1-2)를 포함할 수 있다. 제1-1개구부(oh1-1)는 제1기능층(222a)의 제1홀(222aoha) 및 제2기능층(222c)의 제1홀(222coha)가 중첩하면서 형성될 수 있고, 제1-2개구부(oh1-2)는 제1기능층(222a)의 제2홀(222aohb) 및 제2기능층(222c)의 제2홀(222cohb)가 중첩하면서 형성될 수 있다.
일 실시예로, 스토퍼층(230)은 생략될 수 있다. 따라서, 제1-1개구부(oh1-1), 제1-2개구부(oh1-2)를 통해, 제3층간절연층(210)이 노출될 수 있으며, 제1무기봉지층(310)은 제3층간절연층(210)과 직접 접촉할 수 있다. 제3층간절연층(210)은 무기절연물을 포함할 수 있으며, 제1무기봉지층(310)과 제3층간절연층(210)의 접촉은 국소적으로 수분의 진행을 차단하는 역할을 수행할 수 있다. 제1무기봉지층(310)의 들뜸으로 인한 크랙 형성 문제 또는 수분의 진행을 불충분하게 차단하는 문제를 방지하기 위하여, 제3층간절연층(210) 상에는 잔류하는 희생층이 없거나, 최소화될 수 있다.
일 실시예로, 제1개구부들(222oh1)은 도 7b에 도시된 바와 같이, 세 개 이상의 개구부들을 구비할 수 있으며, 각 개구부들을 통하여 제3층간절연층(210)이 노출될 수 있다.
도 8은 도 6에 도시된 적어도 하나의 유기물층을 발췌하여 나타낸 평면도이고, 도 9는 도 6에 도시된 대향전극을 발췌하여 나타낸 평면도이다.
도 8 및 도 9를 참조하면, 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3) 및 대향전극(223)의 전극개구부(223oh) 각각은 개구(10H)의 가장자리를 따라 연장되며, 평면도 상에서 개구(10H)를 완전히 둘러싸는 폐루프 형상을 가질 수 있다. 전술한 바와 같이, 제1영역(PA1, 도 6 참조)에 배치되는 제1개구부들(222oh1)과, 제2영역(PA2, 도 6 참조)에 배치되는 제2개구부들(222oh2) 각각은 복수의 개구부들을 구비할 수 있다. 일 실시예로, 제3영역(PA3, 도6 참조)에 배치되는 제3개구부들(222oh3)는 복수의 개구부들을 구비할 수 있으며, 제3개구부들(222oh3) 각각은 제1개구부들(222oh1) 각각의 폭과 동일할 수 있다. 따라서, 개구부들(222oh1, 222oh2, 222oh3)에 의해 상호 이격된 유기물층(222o)의 분리 부분(222op)들은 개구영역(OA)을 전체적으로 둘러싸는 상호 이격된 폐루프 형상을 가질 수 있다.
유기물층(222o)은 개구부들(222oh1, 222oh2, 222oh3)을 포함하는 반면 대향전극(223)은 단일의 전극개구부(223oh) 를 포함할 수 있다. 전극개구부(223oh)는 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3)과 중첩하게 배치될 수 있다. 바꾸어 말하면, 전극개구부(223oh) 내에, 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3) 및 개구부들(222oh1, 222oh2, 222oh3)에 의해 이격된 분리 부분(222op)들이 위치할 수 있다. 일 실시예로, 전극개구부(223oh)는 제1개구부들(222oh1) 중 표시영역(DA)에 가장 가까운 제1개구부(oh1-1, 도 7a 참조)를 커버할 수 있다. 따라서, 대향전극(223)의 에지부(223ep)는 제1영역(PA1)에서 제1유기절연층(211) 및 제2유기절연층(213)의 단부 측에 위치할 수 있으며, 유기봉지층(320)은 대향전극(223)의 에지부(223ep)와 중첩하여 배치될 수 있다.
도 10a 내지 도 10d는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조 공정에 따른 단면을 나타낸다.
도 10a를 참조하면, 표시영역(DA)에 위치하도록 기판(100) 상에 트랜지스터 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)를 형성한다. 이와 관련하여, 도 10a는 앞서 도 6을 참조하여 설명한 바와 같이 화소회로(PC)가 제1 및 제3트랜지스터(T1, T3) 및 스토리지 커패시터(Cst)를 포함하는 것을 도시한다. 화소회로(PC)를 형성하기 전에 버퍼층(201)이 형성될 수 있다.
화소회로(PC)를 형성하는 공정은, 트랜지스터 및 스토리지 커패시터(Cst)을 구성하는 금속층들 형성하는 공정 및 절연층들을 형성하는 공정을 포함할 수 있다. 제1게이트절연층(203), 및 제1층간절연층(205)은 표시영역(DA), 중간영역(IA) 및 개구영역(OA)을 전체적으로 커버하도록 형성될 수 있다.
중간영역(IA)에는 희생층(1300)들이 형성될 수 있다. 희생층(1300)들은 제1영역(PA1)에 배치되는 복수의 제1라인들(1310) 및 제2영역(PA2)에 배치되는 복수의 제2라인들(1320)을 포함할 수 있다. 일 실시예로, 희생층(1300)들은 제3영역(PA3)에 배치되는 복수의 제3라인들(1330)을 더 포함할 수 있다. 제1라인들(1310)은 중심이 동일하고 직경이 서로 다른 제1-1라인(1310a) 및 제1-2라인(1310b)을 포함하고, 제2 라인들(1320)은 중심이 동일하고 직경이 서로 다른 제2-1라인(1320a) 및 제2-2라인(1320b)을 포함할 수 있다. 일 실시예로, 제3라인들(1330)은 중심이 동일하고 직경이 서로 다른 제3-1라인(1330a) 및, 제3-2라인(1330b)을 포함할 수 있으며, 제3-1 및 제3-2라인(1330a, 1330b) 각각의 폭은 제1-1라인(1310a) 및/또는 제1-2라인(1310b)의 폭과 동일할 수 있다. 도 10a에서 제1라인들(1310)은 두 개의 라인들(1310a, 1310b)을 구비하나, 이에 한정되는 것은 아니다. 예컨대, 제1라인들(1310)은 세 개의 라인들을 구비할 수 있다. 제1라인들(1310)과 제2라인들(1320)을 구성하는 라인들의 수는 동일하거나 다를 수 있다.
희생층(1300)은 화소회로(PC)를 구성하는 금속층들 중 하나, 예컨대 제1트랜지스터(T1)의 제1게이트전극(GE1), 스토리지 커패시터(Cst)의 상부전극(CE2), 제3트랜지스터(T3)의 상부게이트전극(G3B) 및/또는 노드연결선(166)과 동일한 공정에서 함께 형성될 수 있다. 희생층(1300)은 동일한 공정에서 함께 형성되는 금속층과 동일한 물질을 포함할 수 있다. 일 실시예로, 희생층(1300)은 몰리브데넘(Mo), 및/또는 구리(Cu)을 포함할 수 있으며, 다른 일 실시예로, 희생층(1300)은 몰리브데넘층/티타늄층(Mo/Ti) 또는 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다. 이와 관련하여, 도 10a는 희생층(1300)이 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층(예컨대, 제1층간절연층, 205) 상에 위치하는 것을 도시한다. 희생층(1300)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질을 포함할 수 있다.
희생층(1300) 상에는 적어도 하나의 절연층이 형성될 수 있으며, 이와 관련하여 도 10a는 희생층(1300)을 커버하도록 제2층간절연층(207)이 형성된 것을 도시한다.
이 후, 스토퍼층(230)이 제2층간절연층(207) 상에 형성될 수 있다. 스토퍼층(230)은 제3반도체층(A3)과 동일한 공정에서 형성될 수 있다. 스토퍼층(230)은 제3반도체층(A3)과 동일한 층(예컨대, 제2층간절연층, 207) 상에 위치하며, 제3반도체층(A3)과 동일한 물질을 포함할 수 있다.
스토퍼층(230) 상에는 적어도 하나의 절연층, 예컨대 제2게이트절연층(209) 및 제3층간절연층(210)과 같은 무기절연층이 형성될 수 있다. 제2게이트절연층(209) 및 제3층간절연층(210)은 스토퍼층(230)과 중첩하는 더미홀(209dh, 210dh)을 포함할 수 있다. 더미홀(209dh, 210dh)은 노드연결선(166)과 제3반도체층(A3)을 연결하기 위한 콘택홀(CT)을 형성하는 공정에서 함께 형성될 수 있다. 스토퍼층(230)은 더미홀(209dh, 210dh) 및 콘택홀(CT)을 형성하는 식각 공정, 및/또는 후술할 화소전극(221)을 형성하기 위한 식각 공정에서, 스토퍼층(230) 아래의 층들(예컨대, 절연물을 포함하는 층들)이 손상되는 것을 방지할 수 있다.
스토퍼층(230)의 폭(W1)은 더미홀(209dh, 210dh)의 폭(W2) 보다 클 수 있다. 따라서 스토퍼층(230)의 양측 에지는 무기절연층, 예컨대 제2게이트절연층(209) 및 제3층간절연층(210)으로 커버될 수 있다. 스토퍼층(230)은 희생층(1300)을 전체적으로 커버하되, 스토퍼층(230)의 폭(W1)은 하나의 영역(예컨대, PA1)에 형성된 라인들의 전체 폭(W3) 보다 크게 형성될 수 있다.
일 실시예로, 희생층(1300)이 제3층간절연층(210) 상에 배치되는 경우, 스토퍼층(230) 및 더미홀(209dh, 210dh)을 형성하는 공정은 생략될 수 있다.
이 후, 제1유기절연층(211) 및 제2유기절연층(213)을 형성한다. 제1유기절연층(211) 및 제2유기절연층(213)은 표시영역(DA)에 위치하되 일부는 중간영역(IA)으로 연장될 수 있다. 제1유기절연층(211) 및 제2유기절연층(213) 각각의 단부는 중간영역(IA)에 위치하되 제1격벽(PW1)과 이격될 수 있다.
제2유기절연층(213)을 형성하기 전, 제1유기절연층(211)의 아래와 위에는 각각 데이터선의 우회부분(DL-C)이 형성될 수 있다.
표시영역(DA)에서, 제2유기절연층(213) 상에는 화소전극(221)이 형성되고, 화소전극(221) 상에는 뱅크층(215) 및 스페이서(217)가 형성된다. 화소전극(221)이 형성은 화소전극(221)을 형성하는 전극물질층을 형성한 후 이를 식각(예컨대, 습식 식각)하여 형성할 수 있다.
중간영역(IA)에는, 제1 및 제2격벽(PW1, PW2)이 형성될 수 있다. 제1 및 제2격벽(PW1, PW2)은 제1 및 제2 유기절연층(211, 213), 뱅크층(215) 및 스페이서(217)를 형성하는 공정에서 함께 형성될 수 있다.
제1격벽(PW1)은 제1서브격벽층(1110), 제2서브격벽층(1120), 제3서브격벽층(1130) 및 제4서브격벽층(1140)이 적층된 구조를 포함할 수 있다. 제2격벽(PW2)은 제1서브격벽층(1210), 제2서브격벽층(1220), 제3서브격벽층(1230) 및 제4서브격벽층(1240)이 적층된 구조를 포함할 수 있다. 제1 및 제2격벽(PW1, PW2)의 제1서브격벽층(1110, 1210)은 제1유기절연층(211)과 동일한 공정에서 형성되고 동일한 물질을 포함하며, 제2서브격벽층(1120, 1220)은 제2유기절연층(213)과 동일한 공정에서 형성되고 동일한 물질을 포함할 수 있다. 제3서브격벽층(1130, 1230)은 뱅크층(215)과 동일한 공정에서 형성되고 동일한 물질을 포함할 있고, 제4격벽층(1140, 1240)은 스페이서(217)와 동일한 공정에서 형성되고 동일한 물질을 포함할 수 있다. 제1 및 제2격벽(PW1, PW2)을 구성하는 일부 층은 생략될 수 있다. 제1 및 제2격벽(PW1, PW2)의 양 측은 상호 이격된 스토퍼층(230) 상에 위치할 수 있다.
화소전극(221)의 에지를 커버하되 화소전극(221)의 일 부분을 노출하는 뱅크층(215)의 개구에는 발광층(222b)이 형성된다. 발광층(222b)의 아래에는 제1기능층(222a)이 형성되고, 및/또는 발광층(222b)의 위에는 제2기능층(222c)이 형성될 수 있다. 이 후, 대향전극(223) 및 캡핑층(225)이 형성될 수 있다.
발광층(222b)과 달리, 제1기능층(222a), 제2기능층(222c), 대향전극(223) 및 캡핑층(225)은 기판(100)을 전체적으로 커버하도록 형성될 수 있다. 이와 관련하여, 도 10a는 제1기능층(222a), 제2기능층(222c), 대향전극(223) 및 캡핑층(225)이 화소전극(221) 및 더미홀(209dh, 210dh)을 통해 스토퍼층(230) 상에 위치하는 것을 도시한다. 제1기능층(222a), 제2기능층(222c), 대향전극(223) 및 캡핑층(225)은 제1 및 제2격벽(PW1, PW2) 상에도 위치할 수 있다.
공통층인 제1기능층(222a), 제2기능층(222c), 및 대향전극(223)이 기판(100)의 상면을 전체적으로 커버하는 경우, 크랙이 발생하거나 수분이 발광다이오드로 유입되는 문제가 있다. 이를 방지하기 위하여, 중간영역(IA)에서 유기물층(222o)의 일부(예컨대, 제1 및 제2기능층의 일부) 및 대향전극(223)의 일부를 제거할 수 있다. 이를 위해, 기판(100)에 레이저(Laser)가 조사된다.
레이저(Laser)는 기판(100)의 하면(100r)에서 기판(100)의 상면(100t)을 향하는 방향으로 조사될 수 있다. 레이저(Laser)는 복수회 조사될 수 있으며, 복수회 조사되는 경우 레이저(Laser)의 종류, 출력 및/또는 조사 범위는 변경될 수 있다. 일부 실시예로서, 레이저(Laser)의 출력은 대향전극(223)의 밴드갭에 기초하여 설정될 수 있다. 레이저(Laser) 빔의 직경은 각 라인들(예컨대, 1310a, 1310b, 1320a 및1320b)의 폭에 의해 결정될 수 있다. 예컨대, 레이저(Laser) 빔의 직경은 제1-1라인(1310a)의 폭(wa) 및 제1-2라인(1310b)의 폭(wb)보다 클 수 있다.
레이저(Laser)에 의해 중간영역(IA)에 위치하는 대향전극(223)의 일 부분, 및 중간영역(IA)에 위치하는 캡핑층(225)의 일 부분이 제거될 수 있디(레이저 리프트 오프 공정). 이와 관련하여, 도 10b는 중간영역(IA)에 위치하는 대향전극(223)의 일 부분 및 캡핑층(225)의 일 부분이 제거되면서 형성된 대향전극(223)의 전극개구부(223oh) 및 캡핑층(225)의 개구부(225oh)를 도시한다. 대향전극(223)의 전극개구부(223oh) 및 캡핑층(225)의 개구부(225oh) 각각은 중간영역(IA)에 위치하는 단일의 개구부이다. 전극개구부(223oh) 및 캡핑층(225)의 개구부(225oh)는 개구영역(OA) 및 중간영역(IA)의 대부분을 차지하도록 형성될 수 있다.
일 실시예로, 전극개구부(223oh)의 윤곽선을 정의하는 대향전극(223)의 에지부(223ep)가 제1유기절연층(211) 및 제2유기절연층(213)의 단부와 제1격벽(PW1) 사이에 위치할 수 있으며, 캡핑층(225)의 개구부(225oh)의 윤곽선을 정의하는 캡핑층(225)의 에지는 대향전극(223)의 에지부(223ep) 상에 위치할 수 있다. 전극개구부(223oh) 및 캡핑층(225)의 개구부(225oh)의 윤곽선은 제1격벽(PW1) 보다 표시영역(DA)에 인접하게 배치될 수 있다. 바꾸어 말하면, 제1 및 제2격벽(PW1, PW2)은 전극개구부(223oh) 및 캡핑층(225)의 개구부(225oh) 내에 위치할 수 있다.
전술한 레이저 리프트 오프 공정 중 희생층(1300)은 레이저를 흡수하여 소정의 온도로 가열될 수 있으며, 희생층(1300) 상에 위치하는 층들은 희생층(1300) 과 함께 제거될 수 있다. 본 발명의 실시예들에 따르면, 희생층(1300)을 형성하기 위한 별도의 마스크 공정 없이, 전술한 화소회로(PC)를 형성하는 공정에서 희생층(1300)을 형성할 수 있다. 따라서, 화소회로(PC)를 구성하는 금속층의 두께에 따라, 희생층(1300)의 두께가 결정될 수 있다. 희생층(1300)의 두께가 증가하는 경우, 레이저 리프트 오프를 위한 레이저 출력이 증가하여, 기판(100)이 손상되거나 탄화되어 디스플레이 패널(10)의 신뢰도가 감소할 수 있다. 희생층(1300)의 에지부는 레이저 조사에 의하여 효율적으로 가열되어 제거되므로, 희생층(1300)은 레이저 빔의 폭보다 작은 폭을 갖는 복수의 라인들(1310a, 1310b, 1320a, 1320b)을 구비함으로써 적은 레이저 출력으로도 잔류하는 희생층(1300) 없이 레이저 리프트 오프를 수행할 수 있다.
희생층(1300) 상에 위치하는 적어도 하나의 절연층의 일 부분도 희생층(1300) 과 함께 제거될 수 있다. 예컨대, 도 10a에 도시된 바와 같이 희생층(1300)이 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층 상에 위치하는 경우, 희생층(1300) 상에 위치하는 제2층간절연층(207)의 일부, 스토퍼층(230)의 일부, 유기물층(222o)의 일부(구체적으로, 제1기능층(222a)의 일부 및 제2기능층(222c)의 일부)도 제거될 수 있다. 이와 관련하여, 도 10b은 유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3) 및 그 아래의 스토퍼층(230)의 제3관통홀들(230oh)와 제2층간절연층(207)의 제1관통홀들(207oh)를 도시한다.
유기물층(222o)이 제1 및 제2기능층(222a, 222c)을 포함하는 경우, 유기물층(222o)의 제1개구부(222oh)는 제1기능층(222a)의 개구부(222aoh) 및 제2기능층(222c)의 개구부(222coh)가 중첩하면서 형성될 수 있다. 스토퍼층(230)은 제3관통홀들(230oh)를 중심으로 양측에 위치하는 제1부분(230a) 및 제2부분(230b)과, 제3관통홀들(230oh) 사이에 위치하는 제3부분(230c)을 포함할 수 있다.
유기물층(222o)의 개구부들(222oh1, 222oh2, 222oh3)에 의해 분리된 복수의 분리 부분(222op)을 포함한다. 유기물층(222o)이 제1 및 제2기능층(222a, 222c)을 포함하는 경우, 분리 부분(222op)은 제1기능층(222a)의 분리 부분(222ap) 및 제2기능층(222c)의 분리 부분(222cp)을 포함할 수 있다. 유기물층(222o)의 분리 부분(222op)은 개구부들(222oh1, 222oh2, 222oh3)에 의해 상호 이격될 수 있다. 제1개구부들(222oh1) 및 제2개구부들(222oh2)는 제1격벽(PW1)을 중심으로 양측에 배치되고, 제2개구부들(222oh2) 및 제3개구부들(222oh3)은 제2격벽(PW2)을 중심으로 양측에 배치된다. 따라서 제1 및 제2격벽(PW1, PW2)은 분리 부분(222op), 예컨대 제1기능층(222a)의 분리 부분(222ap) 및 제2기능층(222c)의 분리 부분(222cp)에 의해 커버될 수 있다.
도 10c를 참조하면, 도 10b를 참조하여 설명한 구조가 형성된 기판(100) 상에 봉지층(300) 및 입력감지층(400)을 형성할 수 있다.
봉지층(300)의 제1무기봉지층(310)은 기판(100)을 전체적으로 커버하도록 형성될 수 있다. 제1무기봉지층(310)은 화학기상증착법 등으로 형성될 수 있다. 앞서 설명한 레이저 리프트 오프 공정에서 희생층(1300)이 제거되기에, 제1무기봉지층(310)은 제2층간절연층(207)의 제1관통홀들(207oh)를 통해 노출된 제1층간절연층(205)의 상면과 직접 접촉할 수 있다.
제1무기봉지층(310)은 상대적으로 스텝 커버리지가 우수하기 때문에, 대향전극(223)의 에지부(223ep)를 커버할 수 있다. 앞서 도 7을 참조하여 설명한 바와 같이 제1무기봉지층(310)이 대향전극(223)의 일 부분(223ep)을 커버한다 하더라도 에지부(223ep)주변에서 상대적으로 크랙이 발생의 가능성이 높을 수 있으나, 대향전극(223)의 에지부(223ep)가 유기봉지층(320)에 중첩 및 커버되기에 전술한 문제를 최소화하거나 방지할 수 있다.
유기봉지층(320)은 모노머를 잉크젯 방식 등을 통해 도포한 후 이를 경화하여 형성될 수 있으며, 유기봉지층(320)은 모노머가 경화되면서 형성된 수지를 포함할 수 있다. 유기봉지층(320)의 구체적 물질은 앞서 설명한 바와 같다.
제2무기봉지층(330)은 유기봉지층(320) 상에 형성되며, 제1무기봉지층(310)과 마찬가지로 화학기상증착법 등으로 형성될 수 있다. 제2무기봉지층(330)은 유기봉지층(320)이 형성되지 않은 중간영역(IA)의 일부 및 개구영역(OA) 상에서 제1무기봉지층(310)과 직접 접촉할 수 있다. 예컨대, 제2무기봉지층(330)은 유기봉지층(320)의 에지(320e) 및 개구영역(OA) 사이에서 제1무기봉지층(310)과 직접 접촉할 수 있으며, 따라서 투습의 가능성을 더욱 감소시키거나 방지할 수 있다.
이 후, 제1터치절연층(411)이 형성되고 제1터치절연층(411) 위에 평탄화 절연층(401)이 형성될 수 있다. 중간영역(IA) 및 개구영역(OA)에 평탄화 절연층(401)이 형성될 수 있다. 평탄화 절연층(401)은 표시영역(DA)을 커버하지 않을 수 있다. 도 10c에 도시된 제조 공정 중, 평탄화 절연층(401)은 중간영역(IA) 및 개구영역(OA)에만 존재할 수 있다. 다음으로, 제2터치절연층(412), 제3터치절연층(430) 및 제4터치절연층(450)이 형성될 수 있다.
이 후, 레이저 커팅 등의 방식을 이용하여 커팅라인(CL)을 따라 개구영역(OA)을 절단하면, 도 10d에 도시된 바와 같이 디스플레이 패널(10)은 개구영역(OA)에 형성된 개구(10H)를 포함할 수 있다.
앞서 도 10a 내지 도 10d를 참조하여 설명한 공정에 따르면, 희생층(1300)이 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 공정에서 형성될 수 있다. 따라서, 희생층(1300)이 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질을 포함하며 동일한 층에 형성된 것을 설명하였으나, 본 발명은 이에 한정되지 않는다.
전술한 바와 같이, 다른 실시예로서, 희생층(1300)은 제1트랜지스터(T1)의 제1게이트전극(GE1), 스토리지 커패시터(Cst)의 상부전극(CE2), 제3트랜지스터(T3)의 상부게이트전극(G3B) 및/또는 노드연결선(166)과 동일한 공정을 통해 형성될 수 있다. 예컨대, 희생층(1300)은 제1트랜지스터(T1)의 제1게이트전극(GE1), 스토리지 커패시터(Cst)의 상부전극(CE2), 제3트랜지스터(T3)의 상부게이트전극(G3B) 및/또는 노드연결선(166)과 동일한 층 상에 배치될 수 있다. 제1트랜지스터(T1)의 제1게이트전극(GE1), 스토리지 커패시터(Cst)의 상부전극(CE2), 제3트랜지스터(T3)의 상부게이트전극(G3B) 및/또는 노드연결선(166)에 형성된 희생층(1300)은 앞서 도 10b를 참조하여 설명한 바와 같이 제거될 수 있으며, 이 경우 디스플레이 패널은 도 7a 내지 도 7d에 도시된 바와 같은 구조를 가질 수 있다.
도 11a는 도 10a의 VIII 부분을 확대한 단면도이고, 도 11b는 도 10a의 VIII 부분의 평면도이다.
도 11a 및 도 11b를 참조하면, 제1-1라인(1310a)과 제1-2라인(1310b)은 서로 이격되어 배치될 수 있다. 레이저(Laser)는 전술한 바와 같이 기판(100)의 하면에서 기판(100)의 상면을 향하는 방향으로 조사될 수 있다. 레이저 리프트 오프 공정에서, 일정한 직경을 갖는 레이저 빔(Beam)을 이동하며 레이저를 조사할 수 있다. 예컨대, 도시된 바와 같이, 레이저 빔은 +x 방향을 따라 이격되어 조사될 수 있다.
제1-1라인(1310a)의 폭(wa)과 제1-2라인(1310b)의 폭은 각각 1.8 ㎛ 내지 30 ㎛일 수 있으며, 서로 동일하거나 다를 수 있다. 레이저 빔의 직경(LD)은 제1-1라인(1310a)의 폭(wa) 및 제1-2라인(1310b)의 폭(wb)보다 클 수 있다. 레이저 빔의 반경(LD/2)은 제1-1라인(1310a)의 폭(wa)과 제1-1라인(1310a)과 제1-2라인(1310b)의 이격 폭(wc)의 합의 절반보다 작을 수 있다. 마찬가지로, 레이저 빔의 반경(LD/2)은 제1-2라인(1310b)의 폭(wb)과 제1-1라인(1310a)과 제1-2라인(1310b)의 이격 폭(wc)의 합의 절반보다 작을 수 있다. 따라서, 제1-1라인(1310a)에 조사되는 제1빔(Beam1)은 제1-2라인(1310b)에 비중첩될 수 있으며, 제1-2라인(1310b)에 조사되는 제2빔(Beam2)은 제1-1라인(1310a)에 비중첩되고, 제1-1라인(1310a)과 제1-2라인(1310b) 사이의 영역에서 제1빔(Beam1)과 제2빔(Beam2)이 중첩될 수 있다. 희생층(1300, 도 10a 참조) 상에서 레이저 빔이 중첩되어 조사되는 면적이 감소하여, 기판(100)의 손상을 최소화할 수 있다.
제1유기절연층(211) 및 제2유기절연층(213)의 단부와 제1격벽(PW1) 사이의 제1영역(PA1, 도 10a 참조) 및 제1격벽(PW1)과 제2격벽(PW2) 사이의 제2영역(PA2, 도 10a 참조)에 복수의 라인들을 슬릿(Slit) 형상으로 배치함으로써, 동일한 영역에 단일의 희생층을 배치하였을 때보다 적은 레이저 출력으로 잔류 금속층 없이 레이저 리프트 오프를 수행할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 전자 기기
10: 표시 패널
10H: 개구
221: 화소전극
222b: 발광층
222a: 제1기능층
222c: 제2기능층
222: 중간층
223: 대향전극
225: 캡핑층
300: 봉지층
310: 제1무기봉지층
320: 유기봉지층
330: 제2무기봉지층

Claims (20)

  1. 개구영역, 상기 개구영역의 적어도 일부를 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판;
    상기 표시영역 상에 배치되는, 유기절연층;
    상기 유기절연층 상에 배치되며, 화소전극, 상기 화소전극 상의 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재된 중간층을 포함하는, 표시요소; 및
    상기 중간영역 상에 배치되고, 제1격벽 및 제2격벽을 포함하는, 격벽층을 포함하고,
    상기 중간층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 유기물층을 더 포함하고,
    상기 유기물층은 상기 유기절연층과 상기 제1격벽 사이 영역에서 복수의 제1개구부들에 의해 분리되고, 상기 제1격벽과 상기 제2격벽 사이 영역에서 복수의 제2개구부들에 의해 분리되는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 표시영역 상에 배치되고, 반도체층, 상기 반도체층의 적어도 일부와 중첩된 게이트전극을 포함하는, 박막트랜지스터;
    상기 박막트랜지스터 상에 배치되는, 제1층간절연층;
    상기 제1층간절연층 상에 배치되는 제2층간절연층;을 더 포함하고,
    상기 제2층간절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 제2무기물층을 더 포함하며,
    상기 제2무기물층은 상기 복수의 제1개구부들 및 상기 복수의 제2개구부들과 중첩하는 복수의 제1관통홀들을 갖는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1층간절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 제1무기물층을 포함하며,
    상기 제1무기물층은 상기 복수의 제1개구부들 및 상기 복수의 제2개구부들과 중첩하는 복수의 제2관통홀들을 갖는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 유기물층의 아래에 상기 유기물층에 접하여 배치되고, 상기 복수의 제1개구부들 및 복수의 제2개구부들과 대응하는 복수의 제3관통홀들을 갖는 스토퍼층을 더 포함하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 유기물층은 상기 제2격벽과 상기 개구영역 사이 영역에서 복수의 제3 개구부들에 의해 분리되고,
    상기 복수의 제3개구부들 각각의 폭은 상기 복수의 제1개구부들 각각의 폭과 동일한, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 복수의 제1개구부들은 중심이 같고 직경이 서로 다른 적어도 두 개의 폐루프 형상의 개구부들을 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 복수의 제2개구부들은 중심이 같고 직경이 서로 다른 적어도 두 개의 폐루프 형상의 개구부들을 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 대향전극은 상기 표시영역으로부터 상기 중간영역을 향해 연장되고, 상기 중간영역에 위치하는 전극개구부를 포함하고,
    상기 전극개구부의 윤곽선을 정의하는 상기 대향전극의 에지부는 상기 유기절연층과 상기 제1격벽 사이의 영역에 위치하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 표시요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층;을 더 포함하고,
    상기 대향전극의 에지부는 상기 유기봉지층에 중첩되는, 디스플레이 장치.
  10. 개구영역, 상기 개구영역의 적어도 일부를 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판을 준비하는 단계;
    상기 표시영역 상에 화소회로를 형성하는 단계;
    상기 중간영역 상에 희생층을 형성하는 단계;
    상기 화소회로 상부에 유기절연층을 형성하는 단계;
    상기 중간영역 상에 제1격벽 및 제2격벽을 포함하는 격벽층을 형성하는 단계;
    상기 유기절연층 상에 상기 화소회로와 전기적으로 연결된 화소전극, 중간층 및 대향전극을 순차적으로 형성하는 단계;
    상기 표시영역으로부터 상기 중간영역을 향해 상기 중간층이 연장된 유기물층에 레이저를 조사하는 단계; 및
    상기 대향전극 상에 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층을 형성하는 단계;를 포함하고,
    상기 희생층을 형성하는 단계는, 상기 유기절연층과 상기 제1격벽 사이 영역에 복수의 제1라인들을 형성하는 단계와, 상기 제1격벽과 상기 제2격벽 사이 영역에 복수의 제2라인들을 형성하는 단계를 포함하는, 디스플레이 장치의 제조방법.
  11. 제10항에 있어서,
    상기 유기절연층을 형성하는 단계 전에, 중간영역 상에 스토퍼층을 형성하는 단계를 더 포함하는, 디스플레이 장치의 제조방법.
  12. 제10항에 있어서,
    상기 화소회로를 형성하는 단계는,
    상기 표시영역 상에 적어도 하나의 금속층을 형성하는 단계; 및
    상기 금속층 상에 적어도 하나의 무기절연층을 형성하는 단계;를 포함하고,
    상기 희생층은 상기 금속층과 동일 물질을 포함하는, 디스플레이 장치의 제조방법.
  13. 제12항에 있어서,
    상기 무기절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 무기물층을 더 포함하고,
    상기 레이저를 조사하는 단계에서, 레이저를 조사하여 상기 희생층을 제거함으로써, 상기 희생층 상에 위치하는 상기 유기물층 및 상기 무기물층을 함께 제거하는, 디스플레이 장치의 제조방법.
  14. 제13항에 있어서,
    상기 희생층, 상기 희생층 상의 상기 유기물층 및 상기 무기물층을 함께 제거함에 따라, 상기 유기물층은 상기 유기절연층과 상기 제1격벽 사이 영역에서 복수의 제1개구부들에 의해 분리되고, 상기 제1격벽과 상기 제2격벽 사이 영역에서 복수의 제2개구부들에 의해 분리되는, 디스플레이 장치의 제조방법.
  15. 제12항에 있어서,
    상기 희생층을 형성하는 단계는, 상기 제2격벽과 상기 개구영역 사이 영역에 복수의 제3 라인들을 형성하는 단계를 더 포함하는, 디스플레이 장치의 제조방법.
  16. 제15항에 있어서,
    상기 복수의 제3 라인들 각각의 폭은 상기 복수의 제1라인들 각각의 폭과 동일한, 디스플레이 장치의 제조방법.
  17. 제15항에 있어서,
    상기 무기절연층은 상기 표시영역으로부터 상기 중간영역을 향해 연장되는 무기물층을 더 포함하고,
    상기 희생층, 상기 희생층 상의 상기 유기물층 및 상기 무기물층을 함께 제거함에 따라, 상기 유기물층은 상기 제2격벽과 상기 개구영역 사이 영역에서 복수의 제3개구부들에 의해 분리되는, 디스플레이 장치의 제조방법.
  18. 제10항에 있어서,
    상기 레이저를 조사하는 단계에서, 레이저를 조사하여 상기 대향전극의 일부를 제거함으로써, 전극개구부를 형성하는, 디스플레이 장치의 제조방법.
  19. 제18항에 있어서,
    상기 전극개구부의 윤곽선을 정의하는 상기 대향전극의 에지부는 상기 유기봉지층에 중첩되는, 디스플레이 장치의 제조방법.
  20. 제10항에 있어서,
    상기 복수의 제1라인들 및 상기 복수의 제2라인들 각각의 폭은 레이저 빔의 직경보다 작은, 디스플레이 장치의 제조방법.
KR1020210115700A 2021-08-31 2021-08-31 디스플레이 장치 및 그 제조방법 KR20230033252A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210115700A KR20230033252A (ko) 2021-08-31 2021-08-31 디스플레이 장치 및 그 제조방법
US17/874,141 US20230061355A1 (en) 2021-08-31 2022-07-26 Display apparatus and method of manufacturing the same
CN202211017937.0A CN115734665A (zh) 2021-08-31 2022-08-24 显示装置及其制造方法
CN202222230292.0U CN218831215U (zh) 2021-08-31 2022-08-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210115700A KR20230033252A (ko) 2021-08-31 2021-08-31 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230033252A true KR20230033252A (ko) 2023-03-08

Family

ID=85288443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210115700A KR20230033252A (ko) 2021-08-31 2021-08-31 디스플레이 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US20230061355A1 (ko)
KR (1) KR20230033252A (ko)
CN (2) CN115734665A (ko)

Also Published As

Publication number Publication date
CN218831215U (zh) 2023-04-07
US20230061355A1 (en) 2023-03-02
CN115734665A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
US11895876B2 (en) Display panel including an open area for a component and a plurality of grooves provided in a multi-layered film with a step difference adjacent to the open area, and a display apparatus including the same
KR20210103037A (ko) 표시 장치 및 전자 기기
KR20210101379A (ko) 표시 장치 및 전자 기기
KR20210049253A (ko) 표시 장치
KR20230033252A (ko) 디스플레이 장치 및 그 제조방법
KR20220004856A (ko) 디스플레이 패널과, 이의 제조방법
KR20230025575A (ko) 표시 패널 및 이를 포함하는 전자 기기
US11825708B2 (en) Display panel and display device including first and second wirings
EP4258845A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US20230232653A1 (en) Display panel
KR20240054475A (ko) 표시 패널 및 이를 포함하는 전자 기기
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20240072015A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
KR20230092098A (ko) 표시 패널의 제조 방법
KR20230059956A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220087664A (ko) 표시 패널
KR20220067655A (ko) 표시 패널 및 전자 기기
KR20240077581A (ko) 디스플레이 패널
KR20240049738A (ko) 표시 패널 및 이의 제조 방법.
KR20240003402A (ko) 표시장치
KR20240080306A (ko) 표시장치 및 표시장치의 제조방법
KR20220052391A (ko) 디스플레이 패널과, 이의 제조방법
KR20240083957A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20230076904A (ko) 표시 장치
KR20220031836A (ko) 표시 장치 및 표시 장치의 제조방법