KR20240077581A - 디스플레이 패널 - Google Patents

디스플레이 패널 Download PDF

Info

Publication number
KR20240077581A
KR20240077581A KR1020220158532A KR20220158532A KR20240077581A KR 20240077581 A KR20240077581 A KR 20240077581A KR 1020220158532 A KR1020220158532 A KR 1020220158532A KR 20220158532 A KR20220158532 A KR 20220158532A KR 20240077581 A KR20240077581 A KR 20240077581A
Authority
KR
South Korea
Prior art keywords
layer
inorganic
light emitting
emitting diode
metal
Prior art date
Application number
KR1020220158532A
Other languages
English (en)
Inventor
장경우
김성호
손세완
우민우
이관희
이승현
이왕우
이지선
정석우
조혜리
Original Assignee
삼성디스플레이 주식회사
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/475,379 priority Critical patent/US20240172485A1/en
Priority to CN202311544983.0A priority patent/CN118076142A/zh
Publication of KR20240077581A publication Critical patent/KR20240077581A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Abstract

본 발명은 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판, 상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극에 대응하여 배치되는 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 포함하며 상이한 색으로 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드, 상기 표시영역 상에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 화소개구들을 갖는, 금속뱅크층, 상기 제1발광다이오드 상에 배치되는, 제1무기봉지층, 상기 제1무기봉지층과 상기 금속뱅크층 사이에 위치하는 제1더미층, 상기 제1더미층의 끝단을 커버하는 제1클래드층 및 상기 표시영역의 적어도 일부를 둘러싸도록 상기 비표시영역 상에 배치되고, 제1무기층 및 상기 제1무기층 상의 제2무기층을 포함하는 댐을 포함하고, 상기 제1무기층은 상기 제1무기봉지층과 동일한 물질을 포함하고, 상기 제2무기층은 상기 제1클래드층과 동일한 물질을 포함하는, 디스플레이 패널을 제공한다.

Description

디스플레이 패널{Display panel}
본 발명은 디스플레이 패널에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
일반적으로 디스플레이 장치는 화상을 디스플레이하기 위하여, 전기적 신호를 받아 발광하는 복수의 화소들을 포함한다. 유기발광 디스플레이 장치(Organic Light Emitting Display Device: OLED)의 화소는 표시요소로서 유기발광다이오드를 포함한다. 유기발광다이오드는 화소전극, 발광층 및 대향전극을 구비한다.
이러한 디스플레이 장치는 외부의 산소, 수분이 발광다이오드로 침투되지 않도록, 발광다이오드를 밀봉하는 봉지층이 구비될 수 있다.
본 발명은 외부로부터 산소 또는 수분의 침투를 감소시켜 신뢰성을 향상시킨 디스플레이 패널을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판, 상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극에 대응하여 배치되는 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 포함하며 상이한 색으로 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드, 상기 표시영역 상에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 화소개구들을 갖는, 금속뱅크층, 상기 제1발광다이오드 상에 배치되는, 제1무기봉지층, 상기 제1무기봉지층과 상기 금속뱅크층 사이에 위치하는 제1더미층, 상기 제1더미층의 끝단을 커버하는 제1클래드층 및 상기 표시영역의 적어도 일부를 둘러싸도록 상기 비표시영역 상에 배치되고, 제1무기층 및 상기 제1무기층 상의 제2무기층을 포함하는 댐을 포함하고, 상기 제1무기층은 상기 제1무기봉지층과 동일한 물질을 포함하고, 상기 제2무기층은 상기 제1클래드층과 동일한 물질을 포함하는, 디스플레이 패널이 제공된다.
일 실시예에서, 상기 금속뱅크층은 제1서브금속층 및 상기 제1서브금속층 상에 위치하는 제2서브금속층을 포함하고, 상기 제2서브금속층은 상기 제1서브금속층의 상면으로부터 상기 화소개구들 각각의 중심 방향으로 연장된 팁들을 가질 수 있다.
일 실시예에서, 상기 제1발광다이오드의 대향전극, 상기 제2발광다이오드의 대향전극 및 상기 제3발광다이오드의 대향전극 각각은 상기 제2서브금속층에 직접 접촉할 수 있다.
일 실시예에서, 상기 제2무기층은 상기 제1무기층의 상면에 대응하여 위치할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 금속뱅크층 아래에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 개구들을 갖는 무기뱅크층을 더 포함하고, 상기 댐은 상기 제1무기층의 아래에 배치되고, 상기 무기뱅크층과 동일한 물질을 포함하는 하부무기층을 포함할 수 있다.
일 실시예에서, 상기 댐은 상기 하부무기층과 상기 제1무기층 사이에 위치하는 유기층을 포함할 수 있다.
일 실시예에서, 상기 제1무기층은 상기 하부무기층과 직접 접촉할 수 있다.
일 실시예에서, 상기 댐은 상기 제1무기층의 아래에 배치되는 금속층을 포함하고, 상기 금속층은 상기 금속뱅크층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 제2발광다이오드 상에 배치되는 제2무기봉지층, 상기 제2무기봉지층과 상기 금속뱅크층 사이에 위치하는 제2더미층 및 상기 제2더미층의 끝단을 커버하는 제2클래드층을 더 포함하고, 상기 댐은 상기 제2무기층 상에 순차 적층되는 제3무기층 및 제4무기층을 포함하고, 상기 제3무기층은 상기 제2무기봉지층과 동일한 물질을 포함하고, 상기 제4무기층은 상기 제2클래드층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 제3발광다이오드 상에 배치되는 제3무기봉지층, 상기 제3무기봉지층과 상기 금속뱅크층 사이에 위치하는 제3더미층 및 상기 제3더미층의 끝단을 커버하는 제3클래드층을 더 포함하고, 상기 댐은 상기 제4무기층 상에 순차 적층되는 제5무기층 및 제6무기층을 포함하고, 상기 제5무기층은 상기 제3무기봉지층과 동일한 물질을 포함하고, 상기 제6무기층은 상기 제3클래드층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 제1무기봉지층 상에 위치하는 유기봉지층을 더 포함하고, 상기 댐은 제1댐 및 상기 제1댐과 이격되며 상기 제1댐의 외측에 위치하는 제2댐을 포함하고, 상기 유기봉지층의 끝단은 상기 제1댐의 측면 또는 상면에 위치할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 비표시영역 상에 배치되고 상기 표시영역의 적어도 일부를 둘러싸는 공통전압공급배선을 더 포함하고, 상기 금속뱅크층은 상기 공통전압공급배선과 직접 접촉할 수 있다.
일 실시예에서, 상기 공통전압공급배선의 외측 끝단과 상기 제2댐은 중첩할 수 있다.
본 발명의 다른 일 관점에 따르면, 개구영역, 상기 개구영역을 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이에 위치하는 중간영역을 포함하는 기판, 상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극에 대응하여 배치되는 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 포함하며 상이한 색으로 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드, 상기 표시영역 상에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 화소개구들을 갖는, 금속뱅크층, 상기 제1발광다이오드 상에 배치되는, 제1무기봉지층, 상기 제1무기봉지층과 상기 금속뱅크층 사이에 위치하는 제1더미층, 상기 제1더미층의 끝단을 커버하는 제1클래드층 및 상기 개구영역을 둘러싸도록 상기 중간영역 상에 배치되고, 제1무기격벽층 및 상기 제1무기격벽층 상의 제2무기격벽층을 포함하는 격벽을 포함하고, 상기 제1무기격벽층은 상기 제1무기봉지층과 동일한 물질을 포함하고, 상기 제2무기격벽층은 상기 제1클래드층과 동일한 물질을 포함하는, 디스플레이 패널이 제공된다.
일 실시예에서, 디스플레이 패널은 상기 금속뱅크층의 아래에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 개구들을 갖는 무기뱅크층을 더 포함하고, 상기 격벽은 상기 제1무기격벽층의 아래에 배치되고, 상기 무기뱅크층과 동일한 물질을 포함하는 하부무기격벽층을 포함할 수 있다.
일 실시예에서, 상기 제1무기격벽층은 상기 하부무기격벽층과 직접 접촉할 수 있다.
일 실시예에서, 상기 격벽은 상기 제1무기격벽층의 아래에 배치되는 금속격벽층을 포함하고, 상기 금속격벽층은 상기 금속뱅크층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 제2발광다이오드 상에 배치되는 제2무기봉지층, 상기 제2무기봉지층과 상기 금속뱅크층 사이에 위치하는 제2더미층 및 상기 제2더미층의 끝단을 커버하는 제2클래드층을 더 포함하고, 상기 격벽은 상기 제2무기격벽층 상에 순차 적층되는 제3무기격벽층 및 제4무기격벽층을 포함하고, 상기 제3무기격벽층은 상기 제2무기봉지층과 동일한 물질을 포함하고, 상기 제4무기격벽층은 상기 제2클래드층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 제3발광다이오드 상에 배치되는 제3무기봉지층, 상기 제3무기봉지층과 상기 금속뱅크층 사이에 위치하는 제3더미층 및 상기 제3더미층의 끝단을 커버하는 제3클래드층을 더 포함하고, 상기 격벽은 상기 제4무기격벽층 상에 순차 적층되는 제5무기격벽층 및 제6무기격벽층을 포함하고, 상기 제5무기격벽층은 상기 제3무기봉지층과 동일한 물질을 포함하고, 상기 제6무기격벽층은 상기 제3클래드층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 디스플레이 패널은 상기 중간영역에 배치되고, 제1층 및 상기 제1층 상의 제2층을 포함하되, 상기 제2층은 상기 제1층의 상면으로부터 상기 표시영역 방향 및 상기 개구영역 방향으로 연장된 팁들을 갖는, 세퍼레이터를 더 포함할 수 있다.
일 실시예에서, 상기 금속뱅크층은 제1서브금속층 및 상기 제1서브금속층 상에 위치하는 제2서브금속층을 포함하고, 상기 제2서브금속층은 상기 제1서브금속층의 상면으로부터 상기 화소개구들 각각의 중심 방향으로 연장된 팁들을 가질 수 있다.
일 실시예에서, 상기 세퍼레이터의 상기 제1층은 상기 제1서브금속층과 동일한 물질을 포함하고, 상기 세퍼레이터의 상기 제2층은 상기 제2서브금속층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 세퍼레이터의 상기 제1층의 두께는 상기 제1서브금속층의 두께와 같고, 상기 세퍼레이터의 상기 제2층의 두께는 상기 제2서브금속층의 두께와 같을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 외부로부터 산소 또는 수분의 침투를 감소시켜 신뢰성을 향상시킨 디스플레이 패널을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널이 포함하는 일 화소를 개략적으로 나타내는 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 평면도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 단면도이다.
도 9a 내지 도 9e는 본 발명의 실시예들에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 단면도들이다.
도 10a 내지 도 14b는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조 공정 중 일부 단계를 개략적으로 나타내는 단면도들이다.
도 15 내지 도 17은 본 발명의 실시예들에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 디스플레이 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 디스플레이 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 전술한 디스플레이 장치(1)는 휠 수 있거나(bendable), 접을 수 있거나(foldable), 돌돌 말 수(rollable) 있다. 도 1에서는 설명의 편의를 위해 일 실시예에 따른 디스플레이 장치(1)가 스마트 폰으로 사용되는 것을 도시한다.
디스플레이 장치(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 디스플레이 장치(1)는 도 1과 같이 x방향의 단변과 y방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 디스플레이 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
디스플레이 장치(1)는 개구영역(OA, 또는 제1영역) 및 개구영역(OA)을 적어도 부분적으로 둘러싸는 표시영역(DA, 또는 제2영역)을 포함할 수 있다. 디스플레이 장치(1)는 개구영역(OA)과 표시영역(DA) 사이에 위치하는 중간영역(MA) 및 표시영역(DA)의 외측을 둘러싸는 비표시영역(NDA)을 포함할 수 있다. 중간영역(MA) 및 비표시영역(NDA)은 각각 화소가 배치되지 않아, 이미지를 표시하지 않는 영역일 수 있다.
개구영역(OA)은 표시영역(DA)의 내측에 위치할 수 있다. 일 실시예로, 개구영역(OA)은 도 1에 도시된 바와 같이 표시영역(DA)의 상측 중앙에 배치될 수 있다. 또는, 개구영역(OA)은 표시영역(DA)의 좌상측에 배치되거나 우상측에 배치되는 것과 같이 다양한 위치에 배치될 수 있다. 본 명세서의 평면도 상에서 "좌", "우", "상", "하"는 디스플레이 장치(1)에 수직한 방향에서 디스플레이 장치(1)를 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌"는 -x 방향, "우"는 +x 방향, "상"은 +y 방향, "하"는 -y 방향을 가리킨다. 도 1에서는 하나의 개구영역(OA)이 배치된 것을 도시하나, 다른 실시예로서 개구영역(OA)은 복수 개 구비될 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 2는 도 1의 Ⅰ-Ⅰ'선을 따른 디스플레이 장치의 단면을 나타낸다.
도 2를 참조하면, 디스플레이 장치(1)는 디스플레이 패널(DP) 및 디스플레이 패널(DP)의 개구영역(OA)에 배치되는 컴포넌트(70)를 포함할 수 있다. 디스플레이 패널(DP) 및 컴포넌트(70)는 하우징(HS)에 수용될 수 있다.
디스플레이 패널(DP)은 표시층(20), 입력감지층(40), 광학기능층(50), 및 커버윈도우(60)를 포함할 수 있다.
표시층(20)은 이미지를 표시하기 위하여 빛을 방출하는 표시요소(또는 발광요소)들 및 각각의 표시요소에 연결되어 표시요소에 전기 신호를 인가하는 화소회로들을 포함할 수 있다. 표시요소는 발광다이오드, 예컨대 유기 발광층을 포함하는 유기발광다이오드를 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시층(20) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시층(20) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)을 형성하는 공정은 표시층(20)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 표시층(20) 사이에 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 표시층(20)과 광학기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력감지층(40)은 광학기능층(50) 위에 배치될 수 있다.
광학기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버윈도우(60)를 통해 외부에서 디스플레이 패널(DP)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시층(20)의 발광다이오드들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시층(20)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
디스플레이 패널(DP)은 개구(DPH)를 포함할 수 있다. 이와 관련하여, 도 2는 표시층(20), 입력감지층(40), 및 광학기능층(50)이 각각 제1내지 제3개구(20H, 40H, 50H)를 포함하며, 제1내지 제3개구(20H, 40H, 50H)들이 서로 중첩되는 것을 도시한다.
제1개구(20H)는 표시층(20)의 상면으로부터 바닥면을 관통할 수 있고, 제2개구(40H)는 입력감지층(40)의 상면으로부터 바닥면을 관통할 수 있으며, 제3개구(50H)는 광학기능층(50)의 상면으로부터 바닥면을 관통할 수 있다.
디스플레이 패널(DP)의 개구(DPH), 예컨대 제1내지 제3개구(20H, 40H, 50H)들은 개구영역(OA)에 서로 중첩하도록 위치할 수 있다. 제1내지 제3개구(20H, 40H, 50H)의 크기(또는 직경)은 서로 같거나 서로 다를 수 있다.
다른 실시예로, 표시층(20), 입력감지층(40), 및 광학기능층(50) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예컨대, 표시층(20), 입력감지층(40), 및 광학기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다.
커버윈도우(60)는 광학기능층(50) 상에 배치될 수 있다. 커버윈도우(60)는 광학기능층(50)과의 사이에 개재된 투명 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 커버윈도우(60)는 글래스재 또는 플라스틱재를 포함할 수 있다. 예컨대, 커버윈도우(60)는 초박형 글래스(ultra-thin glass) 윈도우를 포함할 수 있다. 예컨대, 커버윈도우(60)는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
개구영역(OA)은 디스플레이 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다. 컴포넌트(70)는 디스플레이 패널(DP)의 개구(DPH)와 중첩하도록 디스플레이 패널(DP)의 아래에 배치될 수 있다.
컴포넌트(70)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(70)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 개구영역(OA)은 컴포넌트(70)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)에 해당한다.
다른 실시예로, 디스플레이 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(70)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 이 경우, 바늘과 같은 컴포넌트(70)가 외부로 노출될 수 있도록 커버윈도우(60)는 도 2에 도시된 것과 달리 개구영역(OA)에 위치하는 개구를 포함할 수 있다. 또는, 디스플레이 장치(1)가 스피커와 같은 컴포넌트(70)를 포함하는 경우에도 커버윈도우(60)는 개구영역(OA)에 대응하는 개구를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 3을 참조하면, 디스플레이 패널(DP)은 개구영역(OA), 개구영역(OA)의 적어도 일부를 둘러싸는 표시영역(DA), 개구영역(OA)과 표시영역(DA) 사이에 위치하는 중간영역(MA) 및 표시영역(DA) 외측의 비표시영역(NDA)을 포함한다.
디스플레이 패널(DP)은 기판(100)을 포함한다. 디스플레이 패널(DP)이 개구영역(OA), 표시영역(DA), 중간영역(MA) 및 비표시영역(NDA)을 포함한다고 함은, 기판(100)이 개구영역(OA), 표시영역(DA), 중간영역(MA) 및 비표시영역(NDA)을 포함하는 것을 나타낼 수 있다.
개구영역(OA)은 표시영역(DA)의 내측에 위치하며, 이와 관련하여 도 3은 개구영역(OA)이 표시영역(DA)의 상측 중앙에 배치된 것을 도시하고 있다. 개구영역(OA)은 표시영역(DA)의 좌상측이나 우상측과 같이 다양한 위치에 배치될 수 있으며, 복수 개 구비될 수도 있다.
기판(100)은 개구영역(OA)에 해당하는 관통홀(100H)을 가질 수 있다. 본 명세서에서, 개구영역(OA)은 기판(100)의 관통홀(100H)을 지칭하는 것으로 볼 수 있다.
표시영역(DA)은 이미지를 표시하는 부분으로, 복수의 화소(P)들이 표시영역(DA)에 배치될 수 있다. 도 3은 표시영역(DA)이 모서리가 둥근 대략 직사각형의 형상을 갖는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 상술한 바와 같이, 표시영역(DA)은 예컨대, N각형(N은 3이상의 자연수)이거나 원형 또는 타원형 등과 같이 다양한 형상을 가질 수 있다.
화소(P)들 각각은 일 부화소(sub-pixel)를 의미하며, 발광다이오드와 같은 표시요소를 포함할 수 있다. 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
비표시영역(NDA)은 표시영역(DA)의 외측에 배치될 수 있다. 비표시영역(NDA)에는 화소(P)를 구동하기 위한 외곽회로들이 배치될 수 있다. 예컨대, 비표시영역(NDA)에는 제1스캔 구동회로(11), 제2스캔 구동회로(12), 발광제어 구동회로(13), 단자(14), 구동전원공급배선(15) 및 공통전원공급배선(16)이 배치될 수 있다.
제1스캔 구동회로(11)는 스캔라인(SL)을 통해 화소(P)에 스캔 신호를 제공할 수 있다. 제2스캔 구동회로(12)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(11)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P) 중 일부는 제1스캔 구동회로(11)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(12)에 연결될 수 있다. 필요에 따라 제2스캔 구동회로(12)는 생략되고, 표시영역(DA)에 배치된 화소(P)들은 모두 제1스캔 구동회로(11)에 전기적으로 연결될 수도 있다.
발광제어 구동회로(13)는 제1스캔 구동회로(11) 측에 배치되며, 발광제어라인(EL)을 통해 화소(P)에 발광 제어 신호를 제공할 수 있다. 도 3에서는 발광제어 구동회로(13)가 표시영역(DA)의 일측에만 배치된 것을 도시하나, 발광제어 구동회로(13)는 제1스캔 구동회로(11) 및 제2스캔 구동회로(12)와 마찬가지로 표시영역(DA)의 양측에 배치될 수도 있다.
구동칩(20)은 비표시영역(NDA)에 배치될 수 있다. 구동칩(20)은 디스플레이 패널(DP)을 구동하는 집적회로를 포함할 수 있다. 이러한 집적회로는 데이터신호를 생성하는 데이터 구동 집적회로일 수 있지만, 본 발명이 이에 한정되는 것은 아니다.
단자(14)는 비표시영역(NDA)에 배치될 수 있다. 단자(14)는 절연층에 의하여 덮이지 않고 노출되어 인쇄회로기판(30)과 전기적으로 연결될 수 있다. 인쇄회로기판(30)의 단자(34)는 디스플레이 패널(DP)의 단자(14)와 전기적으로 연결될 수 있다.
인쇄회로기판(30)은 제어부(미도시)의 신호 또는 전원을 디스플레이 패널(DP)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(30)을 통해 구동회로들에 각각 전달될 수 있다. 또한, 제어부는 구동전원공급배선(15)에 구동전압(ELVDD)를 전달하고 공통전원공급배선(16)에 공통전압(ELVSS)을 제공할 수 있다. 구동전압(ELVDD)은 구동전원공급배선(15)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 전달되고, 공통전압(ELVSS)은 공통전원공급배선(16)과 연결된 금속뱅크층(BNL, 도 7 참조)을 통해 화소(P)의 대향전극에 전달될 수 있다. 구동전원공급배선(15)은 표시영역(DA)의 하측에서 일 방향(예, x방향)으로 연장된 형상을 가질 수 있다. 공통전원공급배선(16)은 일측이 개방된 루프 형상을 가져, 표시영역(DA)을 부분적으로 둘러싸는 형상을 가질 수 있다.
한편, 제어부는 데이터신호를 생성하며, 생성된 데이터신호는 구동칩(20)을 통해 입력라인(IL)에 전달되고, 입력라인(IL)과 연결된 데이터선(DL)을 통해 화소(P)에 전달될 수 있다. 참고로 "라인"이라 함은 "배선"이라는 의미일 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서 마찬가지이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널이 포함하는 일 화소를 개략적으로 나타내는 등가회로도이다.
도 4를 참조하면, 일 화소(P)는 표시요소로 발광다이오드(ED)를 포함할 수 있다. 발광다이오드(ED)는 화소회로(PC)에 전기적으로 연결되며, 화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2트랜지스터(T2)는 스캔라인(SL)을 통해 입력되는 스캔신호(Sgw)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 제1트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 제2트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광다이오드(ED)를 흐르는 구동 전류(Id)를 제어할 수 있다. 발광다이오드(ED)의 대향전극(예, 캐소드)은 공통전압(ELVSS)을 공급받을 수 있다. 발광다이오드(ED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4는 화소회로(PC)가 2개의 트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 평면도이다. 도 5는 도 3에 도시된 디스플레이 패널의 Ⅱ 영역을 확대하여 나타낸다.
복수의 화소(P)들은 표시영역(DA)에 배치되며, 개구영역(OA)과 표시영역(DA) 사이에는 중간영역(MA)이 위치할 수 있다. 화소(P)들은 표시영역(DA)에서 개구영역(OA) 및 중간영역(MA)을 둘러싸도록 배열될 수 있다.
화소(P)의 위치는 발광다이오드(ED)의 위치에 해당할 수 있다. 화소(P)가 표시영역(DA)에 배치되었다고 함은, 발광다이오드(ED)가 표시영역(DA)에 배치된 것을 나타낼 수 있다.
개구영역(OA)에 인접한 화소(P)들은 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 화소(P)들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다.
중간영역(MA)에는 적어도 하나의 격벽(PW)이 배치될 수 있다. 격벽(PW)은 평면도 상에서 개구영역(OA)를 둘러싸는 폐루프(closed-loop) 형상을 가질 수 있다. 일부 실시예로서 도 5는 중간영역(MA)에 하나의 격벽(PW)이 위치하는 것을 도시하고 있으나, 다른 실시예로서, 중간영역(MA)에 두 개 이상의 격벽(PW)이 상호 이격되어 위치할 수 있다.
격벽(PW)은 유기봉지층(320, 도 7 참조)을 이루는 물질의 흐름을 제어할 수 있다. 예컨대, 유기봉지층(320)은 표시영역(DA) 상에 모노머를 잉크젯 등의 공정을 통하여 도포한 후 모노머를 경화하여 형성할 수 있는데, 격벽(PW)은 모노머의 흐름을 제어함으로써, 유기봉지층(320)의 위치를 제어할 수 있다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 평면도이다. 도 6은 도 3에 도시된 디스플레이 패널의 Ⅲ 영역을 확대하여 나타낸다.
도 6을 참조하면, 디스플레이 패널(DP)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)를 포함할 수 있다. 비표시영역(NDA)에는 표시영역(DA)를 둘러싸는 제1댐(DAM1) 및 제2댐(DAM2)이 서로 이격되어 배치될 수 있다.
제1댐(DAM1) 및 제2댐(DAM2)은 유기봉지층(320, 도 7 참조)을 이루는 물질의 흐름을 제어할 수 있다. 예컨대, 유기봉지층(320)을 형성하는 모노머를 잉크젯 등의 공정을 통하여 도포할 때, 모노머가 기판(100)의 가장자리(100E) 방향으로 흐르는 것을 제어함으로서, 기판(100)의 가장자리(100E)에서 유기봉지층(320)에 의한 에지 테일(edge tail)이 형성되는 것을 방지할 수 있다. 따라서, 유기봉지층(320)의 끝단(320E)은 제1댐(DAM1)의 내측면 또는 상면에 위치할 수 있다.
도 6에서, 비표시영역(NDA)에 제1댐(DAM1) 및 제2댐(DAM2)가 배치된 것을 도시하고 있으나, 다른 실시예로서, 제1댐(DAM1) 내측에 하나 이상의 서브댐들이 배치될 수 있다. 이러한 서브댐들은 모노머의 흐름 속도를 줄여, 제1댐(DAM1)을 넘어가는 모노머의 양을 감소시킬 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 단면도들이다. 도 7a는 도 3에 도시된 디스플레이 패널의 Ⅳ-Ⅳ'선을 따른 단면을 나타내고, 도 7b는 도 7a에 도시된 디스플레이 패널의 Ⅷ 부분을 나타낸다.
도 7a 및 7b를 참조하면, 기판(100)의 표시영역(DA)에는 발광다이오드 및 발광다이오드와 전기적으로 연결되는 화소회로를 포함하는 복수의 화소들이 배치될 수 있다. 예컨대, 기판(100)의 표시영역(DA)에는 제1발광다이오드(ED1), 제2발광다이오드(ED2) 및 제3발광다이오드(ED3)가 배치될 수 있다. 제1발광다이오드(ED1), 제2발광다이오드(ED2) 및 제3발광다이오드(ED3)는 서로 다른 파장의 빛을 방출할 수 있다. 예컨대, 제1발광다이오드(ED1), 제2발광다이오드(ED2) 및 제3발광다이오드(ED3)는 각각 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 예컨대, 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(201)은 기판(100)의 상면에 위치할 수 있다. 버퍼층(201)은 불순물이 화소회로의 반도체층으로 침투하는 것을 방지할 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단층 또는 다층일 수 있다.
제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)는 버퍼층(201) 상에 배치될 수 있다. 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)는 실질적으로 동일하거나 유사한 구조를 가지므로, 이하에서는 제1화소회로(PC1)를 중심으로 설명한다.
제1화소회로(PC1)은 복수의 트랜지스터들 및 스토리지 커패시터(Cst)를 포함할 수 있으며, 이와 관련하여 도 7은 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 것을 도시한다.
박막트랜지스터(TFT)는 버퍼층(201) 상의 반도체층(Act), 반도체층(Act)의 채널영역과 중첩하는 게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 반도체층(Act)은 실리콘계 반도체 물질, 예컨대, 폴리 실리콘을 포함할 수 있다. 또는 반도체층(Act)은 산화물계 반도체 물질, 예컨대, Zn 산화물계 물질을 포함할 수 있다. 반도체층(Act)은 ZnO에 인듐(In)과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
반도체층(Act)은 채널영역과 채널영역 양측에 배치된 불순물 영역들을 포함할 수 있다. 채널영역의 양측에 배치된 불순물 영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
반도체층(Act)과 게이트전극(GE) 사이에는 제1게이트절연층(203)이 배치될 수 있다. 제1게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
게이트전극(GE)은 몰리브데넘, 알루미늄, 구리, 티타늄 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 박막트랜지스터(TFT)의 게이트전극(GE)을 포함할 수 있다. 예컨대, 박막트랜지스터(TFT)의 게이트전극(GE)은 스토리지 커패시터(Cst)의 하부전극(CE1)과 일체로 형성될 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(205)이 배치되고, 스토리지 커패시터(Cst)의 상부전극(CE2) 상에는 제2층간절연층(207)이 배치될 수 있다. 제1층간절연층(205) 및 제2층간절연층(207) 각각은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
소스전극(SE) 및/또는 드레인전극(DE)은 제2층간절연층(207) 상에 배치될 수 있다. 일부 실시예에서 소스전극(SE) 및 드레인전극(DE) 중 어느 하나는 생략될 수 있다. 소스전극(SE) 및/또는 드레인전극(DE)은 몰리브데넘, 알루미늄, 구리, 티타늄 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 예컨대, 소스전극(SE) 및/또는 드레인전극(DE)은 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다.
소스전극(SE) 및/또는 드레인전극(DE)를 덮도록 제1평탄화층(209)이 배치될 수 있다. 일 실시예에서, 제1평탄화층(209)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 또는 제1평탄화층(209)는 무기절연물을 포함할 수 있다. 무기절연물은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등을 포함할 수 있다.
연결전극(CM)은 제1평탄화층(209) 상에 배치될 수 있다. 연결전극(CM)은 제1평탄화층(209)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)와 접속될 수 있다. 연결전극(CM)은 몰리브데넘, 알루미늄, 구리, 티타늄 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 예컨대, 연결전극(CM)은 티타늄층/알루미늄층/티타늄층(Ti/Al/Ti)으로 이루어진 다층 구조를 가질 수 있다.
연결전극(CM)을 덮도록 제2평탄화층(211)이 배치될 수 있다. 제2평탄화층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
제2평탄화층(211) 상에는 제1발광다이오드(ED1), 제2발광다이오드(ED2) 및 제3발광다이오드(ED3)가 배치될 수 있다. 제1발광다이오드(ED1)은 제1화소회로(PC1)과 전기적으로 연결되고, 제2발광다이오드(ED2)는 제2화소회로(PC2)와 전기적으로 연결되고, 제3발광다이오드(ED3)는 제3화소회로(PC3)와 전기적으로 연결될 수 있다.
제1발광다이오드(ED1)은 제1화소전극(221), 제1중간층(231) 및 제1대향전극(241)을 포함하고, 제2발광다이오드(ED2)은 제2화소전극(223), 제2중간층(233) 및 제2대향전극(243)을 포함하고, 제3발광다이오드(ED3)는 제3화소전극(225), 제3중간층(235) 및 제3대향전극(245)을 포함할 수 있다. 제1발광다이오드(ED1), 제2발광다이오드(ED2) 및 제3발광다이오드(ED3)는 실질적으로 동일하거나 유사한 구조를 가지므로, 이하에서는 제1발광다이오드(ED1)를 중심으로 설명한다.
제1화소전극(221)은 제2평탄화층(211) 상에 배치되며, 제2평탄화층(211)을 관통하는 컨택홀을 통하여 연결전극(CM)과 전기적으로 연결될 수 있다. 도 7에서는 박막트랜지스터(TFT)의 드레인전극(DE)과 제1화소전극(221) 사이에 제1평탄화층(209) 및 제2평탄화층(211)이 배치되는 것을 도시하고 있으나, 다른 실시예에서, 박막트랜지스터(TFT)의 드레인전극(DE)과 제1화소전극(221) 사이에는 하나의 평탄화층이 배치될 수 있다. 이러한 경우, 연결전극(CM)은 생략되고, 제1화소전극(221)은 드레인전극(DE)과 직접 접속할 수 있다. 또 다른 실시예에서, 박막트랜지스터(TFT)의 드레인전극(DE)과 제1화소전극(221) 사이에는 세 개 이상의 평탄화층이 배치될 수 있다. 이러한 경우, 제1화소전극(221)은 복수의 연결전극들을 통하여 드레인전극(DE)과 전기적으로 연결될 수 있다.
제1화소전극(221)은 (반)투명전극이 되도록 형성할 수도 있고 반사전극이 되도록 형성할 수도 있다. 제1화소전극(221)을 (반)투명전극으로 형성할 경우, 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 제1화소전극(221)을 반사전극으로 형성할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성하고, 이 반사막 상에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 형성할 수 있다. 일 실시예로, 제1화소전극(221)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다.
제1화소전극(221)의 가장자리를 덮도록 제2평탄화층(211) 상에 무기뱅크층(213)이 배치될 수 있다. 무기뱅크층(213)은 제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225) 각각에 대응하는 개구들을 가질 수 있다. 무기뱅크층(213)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 무기뱅크층(213)은 제1화소전극(221)의 가장자리와 제1대향전극(241) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크(arc) 등이 발생하는 것을 방지할 수 있다.
제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225)와 무기뱅크층(213) 사이에는 잔여희생층(212)이 배치될 수 있다. 잔여희생층(212)은 디스플레이 패널(DP)의 제조공정에 포함된 에칭 공정 또는 애싱 공정 등에서 사용되는 기체 또는 액체 물질 등에 의하여 제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225)이 손상되는 것을 방지하기 위한 구성일 수 있다. 예컨대, 잔여희생층(212)은 후술하는 화소개구(OP)들을 형성하기 위한 건식 식각(dry etching) 공정에서 제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225)의 상면을 보호하기 위한 구성의 일부분일 수 있다. 잔여희생층(212)은 화소개구(OP)들과 중첩하는 개구들을 가질 수 있다.
잔여희생층(212)은 제1화소전극(221)의 손상 없이 선택적으로 식각 가능한 물질을 포함할 수 있다. 예컨대, 잔여희생층(212)은 IZO(Indium Zinc Oxide) 및/또는 IGZO (indium gallium zinc oxide)과 같은 도전성 산화물을 포함할 수 있다.
금속뱅크층(BNL)은 무기뱅크층(213) 상에 위치하며, 제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225) 각각과 중첩하는 화소개구(OP)들을 가질 수 있다. 금속뱅크층(BNL)은 무기뱅크층(213) 상에 전체적으로 형성된 것일 수 있다.
금속뱅크층(BNL)은 서로 다른 금속을 포함하는 제1서브금속층(215) 및 제2서브금속층(217)을 포함할 수 있다. 제1서브금속층(215)과 제2서브금속층(217)은 식각선택비가 서로 상이한 금속을 포함할 수 있다. 예컨대, 제1서브금속층(215)은 알루미늄(Al) 또는 몰리브데넘(Mo)을 포함하고, 제2서브금속층(217)은 티타늄(Ti) 또는 탄탈럼(Ta)을 포함할 수 있다.
제2서브금속층(217)은 제1서브금속층(215)의 상면으로부터 화소개구(OP)들 각각의 중심 방향으로 연장된 팁(PT)들을 가질 수 있다. 예컨대, 각 화소개구(OP)에서 제2서브금속층(217) 하부에 위치하는 제1서브금속층(215)의 일부가 제거되어 제2서브금속층(217)이 돌출되는 언더컷(undercut) 구조를 이룰 수 있다.
금속뱅크층(BNL)의 화소개구(OP)를 통하여 제1화소전극(221) 상에 제1중간층(231)이 위치할 수 있다. 제1중간층(231)은 발광층을 포함할 수 있다. 발광층은 소정의 색상(적색, 녹색 또는 청색)의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 다른 실시예로, 발광층은 무기물 또는 양자점을 포함할 수 있다.
제1중간층(231)은 제1화소전극(221)과 발광층 사이 및/또는 발광층과 제1대향전극(241) 사이에 개재되는 기능층을 포함할 수 있다. 기능층은 홀 수송층(HTL: Hole Transport Layer), 홀 주입층(HIL: Hole Injection Layer), 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
제1중간층(231)은 단일의 발광층을 포함하는 단일 스택 구조이거나, 복수의 발광층들을 포함하는 멀티 스택 구조인 탠덤 구조를 가질 수 있다. 탠덤 구조를 갖는 경우, 복수의 스택들 사이에는 전하생성층(CGL, Charge Generation Layer)이 배치될 수 있다.
일 실시예에서, 제1중간층(231) 표시영역(DA)의 전면(全面)에 증착되어, 제1중간층(231)을 형성하기 위한 증착 물질은 제2서브금속층(217) 상에 위치하는 제1더미중간층(231P)을 형성할 수 있다. 제1중간층(231)과 제1더미중간층(231P)은 동일한 물질을 포함할 수 있다. 본 명세서에서 "A와 B가 동일한 물질을 포함한다"고 하는 것은 A와 B가 동일한 공정에 의하여 동시에 형성되었음을 나타낸다. 동일한 물질을 포함하는 A와 B는 동일한 막질을 가질 수 있다. 제1중간층(231)과 제1더미중간층(231P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다.
도 7a에서는 제2서브금속층(217)의 팁(PT)에 의하여 가려진 부분에 제1중간층(231)이 형성되지 아니한 것을 도시하고 있다. 일부 실시예에서, 도 7b에 도시된 바와 같이 제1중간층(231)은 제2서브금속층(217)의 팁(PT)에 의하여 가려진 부분에도 증착되어, 화소개구(OP)를 정의하는 제1서브금속층(215)의 측벽에 접촉할 수 있다. 이 때, 제1서브금속층(215)의 측벽에 접촉하는 부분의 두께는 제1화소전극(221) 상면 및 제2서브금속층(217)의 상면에 위치한 부분의 두께의 절반 이하일 수 있다.
마찬가지로, 제2중간층(233)은 제2더미중간층(233P)과 동일한 물질을 포함하고, 제3중간층(235)은 제3더미중간층(235P)과 동일한 물질을 포함할 수 있다. 제2중간층(233)과 제2더미중간층(233P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다. 제3중간층(235)과 제3더미중간층(235P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다.
금속뱅크층(BNL)의 화소개구(OP)를 통하여, 제1중간층(231) 상에 제1대향전극(241)이 배치될 수 있다. 제1대향전극(241)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제1대향전극(241)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제1대향전극(241)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일 실시예에서, 제1대향전극(241)은 표시영역(DA)의 전면(全面)에 증착되어, 제1대향전극(241)을 형성하기 위한 증착 물질은 제1더미중간층(231P) 상에 위치하는 제1더미대향전극(241P)을 형성할 수 있다. 제1대향전극(241)과 제1더미대향전극(241P)은 동일한 물질을 포함할 수 있다. 제1대향전극(241)과 제1더미대향전극(241P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다.
마찬가지로, 제2대향전극(243)과 제2더미대향전극(243P)은 동일한 물질을 포함하고, 제3대향전극(245)과 제3더미대향전극(245P)은 동일한 물질을 포함할 수 있다. 제2대향전극(243)과 제2더미대향전극(243P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다. 제3대향전극(245)과 제3더미대향전극(245P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다.
제1대향전극(241)은 금속뱅크층(BNL)의 화소개구(OP)를 정의하는 제1서브금속층(215)의 측면에 직접 접촉할 수 있다. 예컨대, 제2서브금속층(217)의 팁(PT)에 가려져 제1중간층(231)이 형성되지 않은 제1서브금속층(215)의 측벽에 제1대향전극(241)이 직접 접촉할 수 있다. 예컨대, 도 7b에 도시된 바와 같이, 제1중간층(231)은 제2서브금속층(217)의 팁(PT)에 의하여 가려지는 영역에서 급격히 두께가 감소하며 제1서브금속층(215)의 측벽의 적어도 일부를 노출할 수 있다. 제1대향전극(241)을 형성하는 증착 물질의 입사 각도는 제1중간층(231)을 형성하는 증착 물질의 입사 각도보다 크므로, 제1대향전극(241)은 제1중간층(231)이 형성되지 않은 제1서브금속층(215)의 측벽까지 연장될 수 있다. 따라서, 제1대향전극(241)은 제1서브금속층(215)과 직접 접촉하는 컨택부(241CNT)를 형성하고, 제1대향전극(241)은 금속뱅크층(BNL)을 통하여 공통전압(ELVSS)을 전달받을 수 있다.
제1대향전극(241) 상에 제1캡핑층(251)이 배치될 수 있다. 제1캡핑층(251)은 제1대향전극(241)을 보호하는 동시에 광추출 효율을 높일 수 있다. 제1캡핑층(251)의 굴절률은 제1대향전극(241)보다 높을 수 있다. 또는 제1캡핑층(251)은 굴절률이 서로 다른 층들이 적층되어 구비될 수 있다. 예컨대, 제1캡핑층(251)의 굴절률은 약 1.7 내지 약 1.9 일 수 있다. 제1캡핑층(251)은 유기물질을 포함할 수 있으며, 추가적으로 LiF와 같은 무기절연물을 포함할 수 있다. 도 7b에 도시된 바와 같이, 제1캡핑층(251)은 제2서브금속층(217)의 팁(PT)에 의하여 가려진 부분에도 증착되되, 제1서브금속층(215)의 측벽과 인접한 부분의 두께는 제1화소전극(221)의 상면 및 제2서브금속층(217)의 상면에 대응하는 부분의 두께의 절반 이하일 수 있다.
일 실시예에서, 제1캡핑층(251)은 표시영역(DA)의 전면(全面)에 증착되어, 제1캡핑층(251)을 형성하기 위한 증착 물질은 제1더미대향전극(241P) 상에 위치하는 제1더미캡핑층(251P)을 형성할 수 있다. 제1캡핑층(251)과 제1더미캡핑층(251P)은 동일한 물질을 포함할 수 있다. 제1캡핑층(251)과 제1더미캡핑층(251P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다.
마찬가지로, 제2캡핑층(253)과 제2더미캡핑층(253P)은 동일한 물질을 포함하고, 제3캡핑층(255)과 제3더미캡핑층(255P)은 동일한 물질을 포함할 수 있다. 제2캡핑층(253)과 제2더미캡핑층(253P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다. 제3캡핑층(255)과 제3더미캡핑층(255P)은 제2서브금속층(217)의 팁(PT)에 의하여 서로 분리 및 이격될 수 있다.
제1더미층(DM1)은 제1더미중간층(231P), 제1더미대향전극(241P) 및 제1더미캡핑층(251P)을 포함할 수 있다. 제1더미층(DM1)은 제1발광다이오드(ED1)에 대응하는 금속뱅크층(BNL)의 화소개구(OP)와 인접하여 제2서브금속층(217) 상에 위치할 수 있다. 다시 말해, 제1더미층(DM1)은 제2서브금속층(217)의 팁(PT)과 중첩하는 폐루프를 형상을 가질 수 있다.
제2더미층(DM2)은 제2더미중간층(233P), 제2더미대향전극(243P) 및 제2더미캡핑층(253P)을 포함할 수 있다. 제2더미층(DM2)은 제2발광다이오드(ED2)에 대응하는 금속뱅크층(BNL)의 화소개구(OP)와 인접하여 제2서브금속층(217) 상에 위치할 수 있다. 제2더미층(DM2)과 금속뱅크층(BNL) 사이에는 제1클래드층(312)의 일부분(312P)이 남아있을 수 있다. 제3더미층(DM3)은 제3더미중간층(235P), 제3더미대향전극(245P) 및 제3더미캡핑층(255P)을 포함할 수 있다. 제3더미층(DM3)은 제3발광다이오드(ED3)에 대응하는 금속뱅크층(BNL)의 화소개구(OP)와 인접하여 제2서브금속층(217) 상에 위치할 수 있다. 제3더미층(DM3)과 금속뱅크층(BNL) 사이에는 제2클래드층(314)의 일부분이 남아있을 수 있다.
제1발광다이오드(ED1)을 밀봉하도록, 제1캡핑층(251) 상에 제1무기봉지층(311)을 형성할 수 있다. 제1무기봉지층(311)은 실리콘질화물 또는 실리콘산질화물을 포함할 수 있다.
제1무기봉지층(311)은 상대적으로 우수한 스텝 커버리지(step coverage)를 가져, 제2서브금속층(217)의 팁(PT)의 하면 및 제1서브금속층(215)의 측면과 직접 접촉하여 제1발광다이오드(ED1)을 완전히 둘러싸는 무기접촉영역을 형성할 수 있다. 따라서, 제1무기봉지층(311)은 제1발광다이오드(ED1)으로 불순물이 침투하는 경로를 감소시키거나 차단할 수 있다.
마찬가지로, 제2발광다이오드(ED2)을 밀봉하는 제2무기봉지층(313)이 제2캡핑층(253) 상에 배치되고, 제3발광다이오드(ED3)을 밀봉하는 제3무기봉지층(315)이 제3캡핑층(255) 상에 배치될 수 있다.
제1무기봉지층(311), 제2무기봉지층(313) 및 제3무기봉지층(315)는 상호 이격되어 배치될 수 있다. 예컨대, 제1무기봉지층(311)은 제1발광다이오드(ED1)을 덮도록 아일랜드 형상으로 패터닝되고, 제2무기봉지층(313)은 제2발광다이오드(ED2)를 덮도록 아일랜드 형상으로 패터닝되고, 제3무기봉지층(315)은 제3발광다이오드(ED3)를 덮도록 아일랜드 형상으로 패터닝 된 것일 수 있다.
제1무기봉지층(311)과 금속뱅크층(BNL) 사이에 위치하는 제1더미층(DM1)의 끝단을 커버하도록 제1클래드층(312)이 배치될 수 있다. 제1클래드층(312)은 제1더미층(DM1)을 통하여 불순물이 제1발광다이오드(ED1)로 침투하는 것을 방지할 수 있다. 제1클래드층(312)은 실리콘질화물 또는 실리콘산질화물을 포함할 수 있다.
마찬가지로, 제2더미층(DM2)의 끝단을 커버하도록 제2클래드층(314)이 배치되고, 제3더미층(DM3)의 끝단을 커버하도록 제3클래드층(316)이 배치될 수 있다.
제1무기봉지층(311), 제2무기봉지층(313) 및 제3무기봉지층(315) 상에 유기봉지층(320)이 위치할 수 있다. 유기봉지층(320)은 상부에 배치되는 구성요소들에 평탄한 베이스면을 제공할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
유기봉지층(320) 상에는 제4무기봉지층(330)이 배치될 수 있다. 제4무기봉지층(330)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 단면도이고, 도 9a 내지 도 9e는 본 발명의 실시예들에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 단면도들이다. 도 8은 도 6에 도시된 디스플레이 패널의 Ⅴ-Ⅴ' 선을 따른 단면을 나타낸다. 도 9a 내지 도 9e는 도 8에 도시된 디스플레이 패널의 Ⅶ 영역의 다양한 실시예들을 나타낸다.
표시영역(DA, 도 6 참조)으로부터 비표시영역(NDA)으로 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제1평탄화층(209) 및 제2평탄화층(211)이 연장되어 배치될 수 있다.
제2층간절연층(207)과 제1평탄화층(209) 사이에 복수의 신호배선(250)들이 배치될 수 있다. 신호배선(250)들은 몰리브데넘, 알루미늄, 구리, 티타늄 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
비표시영역(NDA)에 공통전원공급배선(16)이 위치할 수 있다. 공통전원공급배선(16)은 기판(100)의 가장자리(100E, 도 6 참조)와 평행하게 배치되어, 표시영역(DA, 도 6 참조)의 적어도 일부를 둘러쌀 수 있다. 공통전원공급배선(16)은 제1배선(161), 제1배선(161) 상에 위치하는 제2배선(163) 및 제2배선(163) 상에 위치하는 제3배선(165)을 포함할 수 있다.
제1배선(161)은 제2층간절연층(207) 상에 배치되고, 제1평탄화층(209)에 의하여 내측 가장자리가 커버될 수 있다. 제2배선(163)은 제1평탄화층(209)와 제2평탄화층(211) 사이에 배치되고, 제1평탄화층(209)의 외측에서 제1배선(161)과 접속할 수 있다. 제1배선(161) 및 제2배선(163)은 몰리브데넘, 알루미늄, 구리, 티타늄 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 일 실시예에서, 제1배선(161)은 소스전극(SE) 및/또는 드레인전극(DE)와 동일한 물질을 포함하고, 제2배선(163)은 연결전극(CM)과 동일한 물질을 포함할 수 있다.
제3배선(165)은 제2평탄화층(211) 상에 배치되고, 제2평탄화층(211)의 외측에서 제2배선(163)과 접속할 수 있다. 제3배선(165)은 제1화소전극(221)과 동일한 물질을 포함할 수 있다. 일 실시예로, 제3배선(165)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다.
금속뱅크층(BNL)의 제1서브금속층(215)은 제2평탄화층(211)을 관통하는 컨택홀(CNT)을 통하여 공통전원공급배선(16)의 제2배선(163)과 접속할 수 있다. 따라서, 금속뱅크층(BNL)은 공통전원공급배선(16)으로부터 공통전압(ELVSS)을 전달받을 수 있다.
비표시영역(NDA) 상에 제1댐(DAM1) 및 제2댐(DAM2)가 상호 이격하여 배치될 수 있다. 도 8은 제1댐(DAM1)이 제1-1유기층(1101), 제1하부무기층(1103), 제1-2유기층(1105) 및 제1무기스택(IL1)을 포함하고, 제2댐(DAM2)이 제2-1유기층(1201), 제2-2유기층(1202), 제2하부무기층(1203), 제2-3유기층(1205) 및 제2무기스택(IL2)을 포함하는 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제1댐(DAM1) 및/또는 제2댐(DAM2)는 하나 이상의 유기층, 하나 이상의 무기층 및/또는 하나 이상의 금속층을 더 포함할 수 있다. 또는 제1댐(DAM1) 및/또는 제2댐(DAM2)를 구성하는 층들 중 일부 층이 생략될 수도 있다.
제1무기스택(IL1)과 제2무기스택(IL2)는 실질적으로 동일하거나 유사한 구조를 가질 수 있다. 예컨대, 제1무기스택(IL1)과 제2무기스택(IL2)은 순차적으로 적층된 제1무기층(1107, 1207) 내지 제6무기층(1112, 1212)을 포함할 수 있다.
제1댐(DAM1)은 공통전원공급배선(16)과 중첩하도록 배치될 수 있다. 예컨대, 제1댐(DAM1)의 제1-1유기층(1101)은 공통전원공급배선(16)의 제2배선(163) 상에 위치할 수 있다. 제1-1유기층(1101)의 적어도 일부를 덮도록 공통전원공급배선(16)의 제3배선(165)가 배치될 수 있다.
제1-1유기층(1101)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 일 실시예에서, 제1-1유기층(1101)은 제2평탄화층(211)과 동일한 물질을 포함할 수 있다.
평면도 상에서 제1-1유기층(1101)과 중첩하도록 제1하부무기층(1103, 하부무기층)이 배치될 수 있다. 다시 말해, 제1하부무기층(1103)은 제3배선(165) 상에 배치될 수 있다. 제1하부무기층(1103)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 일 실시예에서, 제1하부무기층(1103)은 무기뱅크층(213)과 동일한 물질을 포함할 수 있다.
제1하부무기층(1103) 상에 제1-2유기층(1105, 유기층)가 배치될 수 있다. 제1-2유기층(1105)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 도 9c에 도시된 바와 같이, 일부 실시예들에서 제1-2유기층(1105)은 생략될 수 있다.
제1무기스택(IL1)은 제1-1무기층(1107), 제1-2무기층(1108), 제1-3무기층(1109), 제1-4무기층(1110), 제1-5무기층(1111) 및 제1-6무기층(1112)을 포함할 수 있다.
제1-1무기층(1107), 제1-3무기층(1109) 및 제1-5무기층(1111)은 실리콘질화물 또는 실리콘산질화물을 포함할 수 있다. 제1-1무기층(1107)은 제1무기봉지층(311)과 동일한 물질을 포함할 수 있다. 제1-3무기층(1109)은 제2무기봉지층(313)과 동일한 물질을 포함할 수 있다. 제1-5무기층(1111)은 제3무기봉지층(315)와 동일한 물질을 포함할 수 있다. 예컨대, 제1-1무기층(1107)은 제1무기봉지층(311)을 형성하는 공정에서 동시에 형성되고, 제1-3무기층(1109)은 제2무기봉지층(313)을 형성하는 공정에서 동시에 형성되고, 제1-5무기층(1111)은 제3무기봉지층(315)을 형성하는 공정에서 동시에 형성될 수 있다.
제1-2무기층(1108), 제1-4무기층(1110) 및 제1-6무기층(1112)은 실리콘질화물을 포함할 수 있다. 제1-2무기층(1108)은 제1클래드층(312)과 동일한 물질을 포함할 수 있다. 제1-4무기층(1110)은 제2클래드층(314)과 동일한 물질을 포함할 수 있다. 제1-6무기층(1112)은 제3클래드층(316)과 동일한 물질을 포함할 수 있다. 예컨대, 제1-2무기층(1108)은 제1클래드층(312)을 형성하는 공정에서 동시에 형성되고, 제1-4무기층(1110)은 제2클래드층(314)을 형성하는 공정에서 동시에 형성되고, 제1-6무기층(1112)은 제3클래드층(316)을 형성하는 공정에서 동시에 형성될 수 있다.
제2댐(DAM2)은 공통전원공급배선(16)의 외측 가장자리를 덮도록 배치될 수 있다. 예컨대, 제2댐(DAM2)의 제2-1유기층(1201)은 공통전원공급배선(16)의 제1배선(161)의 외측 가장자리를 덮고, 제2-2유기층(1202)은 공통전원공급배선(16)의 제2배선(163)의 외측 가장자리를 덮을 수 있다. 공통전원공급배선(16)의 제3배선(165)의 외측 가장자리는 제2-2유기층(1202)과 제2하부무기층(1203) 사이에 위치할 수 있다.
제2-1유기층(1201)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 일 실시예에서, 제2-1유기층(1201)은 제1평탄화층(209)과 동일한 물질을 포함할 수 있다.
제2-1유기층(1201)을 덮도록 제2-1유기층(1201)상에 제2-2유기층(1202)이 배치될 수 있다. 공통전원공급배선(16)의 제2배선(163)의 외측 가장자리는 제2-1유기층(1201) 상에 배치되고, 제2-2유기층(1202)은 제2배선(163)의 외측 가장자리를 커버할 수 있다. 제2-2유기층(1202)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 일 실시예에서, 제2-2유기층(1202)은 제2평탄화층(211)과 동일한 물질을 포함할 수 있다. 제1-1유기층(1101)과 제2-2유기층(1202)은 제2평탄화층(211)을 형성하는 공정에서 동시에 형성될 수 있다.
제2-2유기층(1202)를 덮도록 제2-2유기층(1202) 상에 제2하부무기층(1203, 하부무기층)이 배치될 수 있다. 다시 말해, 제2하부무기층(1203)은 제2-2유기층(1202)상에 위치하는 공통전원공급배선(16)의 제3배선(165)의 외측 가장자리를 덮도록 배치될 수 있다. 제2하부무기층(1203)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 일 실시예에서, 제2하부무기층(1203)은 무기뱅크층(213)과 동일한 물질을 포함할 수 있다. 제1하부무기층(1103)과 제2하부무기층(1203)은 무기뱅크층(213)을 형성하는 공정에서 동시에 형성될 수 있다.
제2하부무기층(1203) 상에 제2-3유기층(1205, 유기층)이 배치될 수 있다. 제2-3유기층(1205)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 도 9c에 도시된 바와 같이, 일부 실시예들에서 제2-3유기층(1205)은 생략될 수 있다.
제2무기스택(IL2)은 제2하부무기층(1203) 또는 제2-3유기층(1205) 상에 배치되고, 제2-1무기층(1207), 제2-2무기층(1208), 제2-3무기층(1209), 제2-4무기층(1210), 제2-5무기층(1211) 및 제2-6무기층(1212)을 포함할 수 있다.
제2-1무기층(1207), 제2-3무기층(1209) 및 제2-5무기층(1211)은 실리콘질화물 또는 실리콘산질화물을 포함할 수 있다. 제2-1무기층(1207)은 제1무기봉지층(311)과 동일한 물질을 포함할 수 있다. 제2-3무기층(1209)은 제2무기봉지층(313)과 동일한 물질을 포함할 수 있다. 제2-5무기층(1211)은 제3무기봉지층(315)와 동일한 물질을 포함할 수 있다. 예컨대, 제2-1무기층(1207)은 제1무기봉지층(311)을 형성하는 공정에서 동시에 형성되고, 제2-3무기층(1209)은 제2무기봉지층(313)을 형성하는 공정에서 동시에 형성되고, 제2-5무기층(1211)은 제3무기봉지층(315)을 형성하는 공정에서 동시에 형성될 수 있다.
제2-2무기층(1208), 제2-4무기층(1210) 및 제2-6무기층(1212)은 실리콘질화물을 포함할 수 있다. 제2-2무기층(1208)은 제1클래드층(312)과 동일한 물질을 포함할 수 있다. 제2-4무기층(1210)은 제2클래드층(314)과 동일한 물질을 포함할 수 있다. 제2-6무기층(1212)은 제3클래드층(316)과 동일한 물질을 포함할 수 있다. 예컨대, 제2-2무기층(1208)은 제1클래드층(312)을 형성하는 공정에서 동시에 형성되고, 제2-4무기층(1210)은 제2클래드층(314)을 형성하는 공정에서 동시에 형성되고, 제2-6무기층(1212)은 제3클래드층(316)을 형성하는 공정에서 동시에 형성될 수 있다.
일 실시예에서, 제1-2무기층(1108)과 제1-3무기층(1109), 제2-2무기층(1208)과 제2-3무기층(1209)은 동시에 식각되어 형성될 수 있다. 따라서, 제1-2무기층(1108)의 경계와 제1-3무기층(1109)의 경계는 일치하고, 제2-2무기층(1208)의 경계와 제2-3무기층(1209)의 경계는 일치할 수 있다. 마찬가지로, 제1-4무기층(1110)과 제1-5무기층(1111), 제2-4무기층(1210)과 제2-5무기층(1211)은 동시에 식각되어 형성될 수 있다. 따라서, 제1-4무기층(1110)의 경계와 제1-5무기층(1111)의 경계는 일치하고, 제2-4무기층(1210)의 경계와 제2-5무기층(1211)의 경계는 일치할 수 있다.
유기봉지층(320)의 끝단은 제1댐(DAM1)의 측면 또는 상면에 위치할 수 있다. 제1댐(DAM1) 및 제2댐(DAM2)을 덮도록 제4무기봉지층(330)이 배치될 수 있다. 제4무기봉지층(330)은 유기봉지층(320)의 끝단을 지나 제1무기스택(IL1)의 일부 및 제2무기스택(IL2)의 일부와 직접 접촉하여 무기 컨택 영역을 이룰 수 있다.
제1댐(DAM1)의 제1하부무기층(1103) 상부의 적층 구조와, 제2댐(DAM2)의 제2하부무기층(1203) 상부의 적층 구조는 실질적으로 동일하거나 유사할 수 있다. 본 명세서에서는 이하, 제2댐(DAM2)를 중심으로 본 발명의 다양한 실시예들을 설명한다.
도 9a를 참조하면, 제2댐(DAM2)은 제2-1유기층(1201), 제2-2유기층(1202), 제2하부무기층(1203), 제2-3유기층(1205) 및 제2무기스택(IL2)를 포함할 수 있다. 제2무기스택(IL2)은 제2-1무기층(1207) 내지 제2-6무기층(1212)을 포함할 수 있다.
유기봉지층(320)을 이루는 모노머의 흐름을 제어하기 위하여, 제2댐(DAM2)의 높이(tDAM)는 약 58,000 이상일 수 있다.
일 실시예에서, 제2하부무기층(1203)의 두께(t1203)는 약 3,000 일 수 있다.
일 실시예에서, 제2-1무기층(1207)의 두께(t1207), 제2-3무기층(1209)의 두께(t1209) 및 제2-5무기층(1211)의 두께(t1211)은 실질적으로 동일할 수 있다. 제2-1무기층(1207), 제2-3무기층(1209) 및 제2-5무기층(1211)이 실리콘 질화물을 포함하는 경우, 제2-1무기층(1207)의 두께(t1207), 제2-3무기층(1209)의 두께(t1209) 및 제2-5무기층(1211)의 두께(t1211)는 약 7,000 이상일 수 있다. 제2-1무기층(1207), 제2-3무기층(1209) 및 제2-5무기층(1211)이 실리콘 산질화물을 포함하는 경우, 제2-1무기층(1207)의 두께(t1207), 제2-3무기층(1209)의 두께(t1209) 및 제2-5무기층(1211)의 두께(t1211)는 약 10,000 이상일 수 있다.
일 실시예에서, 제2-2무기층(1208)의 두께(t1208), 제2-4무기층(1210)의 두께(t1210) 및 제2-6무기층(1212)의 두께(t1212)는 실질적으로 동일할 수 있다. 예컨대, 제2-2무기층(1208)의 두께(t1208), 제2-4무기층(1210)의 두께(t1210) 및 제2-6무기층(1212)의 두께(t1212)는 약 3,000 이상일 수 있다.
제2댐(DAM2)의 높이(tDAM)는 모노머의 흐름을 효과적으로 제어하기 위하여, 약 60,000 이상이 요구된다. 제2-1유기층(1201)의 두께, 제2-2유기층(1202)의 두께 및 제2-3유기층(1205)의 두께는 각각 약 15,000 일 수 있다. 이 때, 제2하부무기층(1203)의 두께(t1203)는 약 3,000 에 불과하므로, 제2하부무기층(1203) 상에 복수의 무기층을 적층하여 제2댐(DAM2)의 높이를 보상할 필요가 있다. 예컨대, 도 9a에 도시된 제2무기스택(IL2)의 두께(tIL)는 약 30,000 이상이고, 제2댐(DAM2)의 높이(tDAM)는 약 78,000 이상일 수 있다.
도 9b를 참조하면, 제2댐(DAM2)은 제2-1유기층(1201), 제2-2유기층(1202), 제2하부무기층(1203), 제2-3유기층(1205) 및 제2무기스택(IL2)를 포함하고, 제2무기스택(IL2)은 제2-1무기층(1207), 제2-2무기층(1208), 제2-3무기층(1209) 및 제2-4무기층(1210)을 포함할 수 있다. 도 9b에서는 제2-5무기층(1211) 및 제2-6무기층(1212)가 생략된 것을 도시하고 있으나, 다른 실시예로, 제2무기스택(IL2)은 제2-1무기층(1207), 제2-2무기층(1208), 제2-5무기층(1211) 및 제2-6무기층(1212)를 포함할 수도 있다. 또 다른 실시예로, 제2무기스택(IL2)은 제2-1무기층(1207) 및 제2-2무기층(1208)만을 포함할 수도 있다.
도 9c를 참조하면, 제2댐(DAM2)은 제2-1유기층(1201), 제2-2유기층(1202), 제2하부무기층(1203) 및 제2무기스택(IL2)을 포함할 수 있다. 다시 말해, 일부 실시예들에서 제2-3유기층(1205)이 생략되고, 제2무기스택(IL2)의 제2-1무기층(1207)은 제2하부무기층(1203)과 직접 접촉할 수 있다. 따라서, 제2-3유기층(1205)를 형성하기 위한 마스크 공정을 생략하여 공정을 보다 단순화할 수 있다.
도 9d를 참조하면, 제2댐(DAM2)은 제2댐(DAM2)은 제2-1유기층(1201), 제2-2유기층(1202), 제2하부무기층(1203), 제2-3유기층(1205) 및 제2무기스택(IL2)을 포함하고, 제2하부무기층(1203)과 제2-3유기층(1205) 사이에 금속층(ML)을 더 포함할 수 있다. 금속층(ML)은 제2하부무기층(1203)의 상면에 대응하여 배치될 수 있다.
금속층(ML)은 제1금속층(1221) 및 제1금속층(1221) 상의 제2금속층(1223)을 포함할 수 있다. 제1금속층(1221)은 금속뱅크층(BNL)의 제1서브금속층(215)와 동일한 물질을 포함하고, 제2금속층(1223)은 금속뱅크층(BNL)의 제2서브금속층(217)과 동일한 물질을 포함할 수 있다.
일 실시예에서, 금속층(ML)의 두께는 약 7,000 이상일 수 있다. 따라서, 도 9d에 도시된 제2댐(DAM2)의 높이는 약 85,000 일 수 있다.
도 9e를 참조하면, 제2댐(DAM2)은 제2댐(DAM2)은 제2-1유기층(1201), 제2-2유기층(1202), 제2하부무기층(1203) 및 제2무기스택(IL2)을 포함하고, 제2하부무기층(1203)과 제2-1무기층(1207)사이에 금속층(ML)을 더 포함할 수 있다. 다시 말해, 일부 실시예들에서 제2-3유기층(1205)이 생략되고, 제2무기스택(IL2)의 제2-1무기층(1207)은 금속층(ML)과 직접 접촉할 수 있다. 따라서, 제2-3유기층(1205)를 형성하기 위한 마스크 공정을 생략하여 공정을 보다 단순화할 수 있다.
도 10a 내지 도 14b는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조 공정 중 일부 단계를 개략적으로 나타내는 단면도들이다.
도 10a 및 도 10b를 참조하면, 표시영역(DA)의 버퍼층(201) 상에 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)가 형성될 수 있다. 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)를 구성하는 구성요소들의 상, 하 및/또는 사이에 제1게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)이 형성될 수 있다.
제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)를 덮도록 제1평탄화층(209)가 형성되고, 제1평탄화층(209) 상에 연결전극(CM)이 형성될 수 있다. 연결전극(CM)을 덮도록 제2평탄화층(211)이 형성되고, 제2평탄화층(211) 상에 제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225)가 형성될 수 있다.
제1화소전극(221)은 연결전극(CM)을 통하여 제1화소회로(PC1)과 전기적으로 연결될 수 있다. 마찬가지로, 제2화소전극(223)은 제2화소회로(PC2)와 전기적으로 연결되고, 제3화소전극(225)은 제3화소회로(PC3)와 전기적으로 연결될 수 있다.
제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225) 상에는 제1화소전극(221), 제2화소전극(223) 및 제3화소전극(225)을 보호하기 위한 희생층(212')이 형성될 수 있다. 희생층(212') 상에는 무기뱅크층(213)이 형성되고, 무기뱅크층(213) 상에는 금속뱅크층(BNL)이 형성될 수 있다. 금속뱅크층(BNL)은 제1서브금속층(215) 및 제1서브금속층(215)와 상이한 금속을 포함하는 제2서브금속층(217)을 포함할 수 있다.
제1화소전극(221)의 중심부를 노출하도록 제1화소개구(OP1)이 형성될 수 있다. 제1화소개구(OP1)는 금속뱅크층(BNL)의 일부 및 무기뱅크층(213)의 일부를 식각하여 형성되는 것일 수 있다. 제1서브금속층(215)와 제2서브금속층(217)은 식각 선택비가 서로 상이한 금속을 포함하므로, 제2서브금속층(217)은 제1화소개구(OP1)의 중심 방향으로 연장된 팁(PT)을 형성할 수 있다.
제1서브금속층(215)을 식각하는 과정에서, 제1화소전극(221)을 커버하는 희생층(212')의 일부가 제거되어 제1화소전극(221)의 가장자리를 덮는 잔여희생층(212)가 형성될 수 있다.
비표시영역(NDA)에는 신호배선(250)들 및 공통전원공급배선(16)이 형성될 수 있다. 공통전원공급배선(16)은 제1배선(161), 제2배선(163) 및 제3배선(165)을 포함할 수 있다. 금속뱅크층(BNL)은 비표시영역(NDA)에서 제2평탄화층(211)을 관통하는 컨택홀(CNT)을 통해 공통전원공급배선(16)의 제2배선(163)과 접속할 수 있다.
공통전원공급배선(16)의 제1배선(161)의 외측 가장자리를 커버하도록 제2-1유기층(1201)이 형성되고, 제2-1유기층(1201)을 덮도록 제2-2유기층(1202)가 형성될 수 있다. 공통전원공급배선(16)의 제3배선(165) 상에 제1-1유기층(1101)이 형성될 수 있다. 제2-1유기층(1201)은 제1평탄화층(209)과 동일한 공정을 통하여 동시에 형성되고, 제2-2유기층(1202)은 제1-1유기층(1101) 및 제2평탄화층(211)과 동일한 공정을 통하여 동시에 형성될 수 있다.
공통전원공급배선(16)의 제3배선(165)를 덮도록 제1-1유기층(1101)과 중첩하여 제1하부무기층(1103)이 형성될 수 있다. 공통전원공급배선(16)의 제3배선(165)의 외측 가장자리를 커버하도록 제2-2유기층(1202)과 중첩하여 제2하부무기층(1203)이 형성될 수 있다. 제1하부무기층(1103) 및 제2하부무기층(1203)은 무기뱅크층(213)과 동일한 공정을 통하여 동시에 형성될 수 있다.
제1하부무기층(1103) 상에 제1-2유기층(1105)가 형성되고, 제2하부무기층(1203) 상에 제2-3유기층(1205)이 형성될 수 있다. 제1-2유기층(1105) 및 제2-3유기층(1205)은 동일한 공정을 통하여 동시에 형성될 수 있다. 일부 실시예들에서 제1-2유기층(1105) 및 제2-3유기층(1205)를 형성하는 공정은 생략될 수도 있다.
도 11a 및 도 11b를 참조하면, 도 10a를 참조하여 설명한 구조 상에 제1중간층(231)을 형성하는 물질, 제1대향전극(241)을 형성하는 물질, 제1캡핑층(251)을 형성하는 물질 및 제1무기봉지층(311)이 순차 적층될 수 있다.
제1중간층(231)을 형성하는 물질은 표시영역(DA)의 전면에 증착되어, 제2서브금속층(217)의 팁에 의하여 제1중간층(231)과 제1더미중간층(231P)로 분리 및 이격될 수 있다. 마찬가지로, 제1대향전극(241)을 형성하는 물질은 제2서브금속층(217)의 팁에 의하여 제1대향전극(241)과 제1더미대향전극(241P)로 분리 및 이격되고, 제1캡핑층(251)을 형성하는 물질은 제2층간절연층(207)의 팁에 의하여 제1캡핑층(251)과 제1더미캡핑층(251P)로 분리 및 이격될 수 있다.
제1발광다이오드(ED1)은 제1화소전극(221), 제1중간층(231) 및 제1대향전극(241)을 포함한다. 제1더미중간층(231P), 제1더미대향전극(241P) 및 제1더미캡핑층(251P)을 포함하는 제1더미층(DM1)은 제2서브금속층(217) 상에 위치할 수 있다.
제1무기봉지층(311)은 제1발광다이오드(ED1) 및 제1더미층(DM1)을 덮도록 표시영역(DA)의 전면에 증착될 수 있다. 이후, 제1무기봉지층(311)의 제1발광다이오드(ED1)에 대응하는 부분을 제외한 다른 부분이 제거될 수 있다. 이 때, 제1더미층(DM1)의 일부도 함께 제거될 수 있다. 제1발광다이오드(ED1)과 인접하여 잔존하는제1더미층(DM1)의 폭은 약 1.5 ㎛ 내지 약 4 ㎛일 수 있다.
비표시영역(NDA)에서 제1-2유기층(1105)를 커버하도록 제1-1무기층(1107)이 형성되고, 제2-3유기층(1205)을 커버하도록 제2-1무기층(1207)이 형성될 수 있다. 제1-1무기층(1107)과 제2-1무기층(1207)은 제1무기봉지층(311)과 동일한 증착 공정을 통하여 동시에 형성될 수 있다.
도 12a 및 도 12b를 참조하면, 도 11a를 참조하여 설명한 구조 상에 제1더미층(DM1)의 끝단을 커버하는 제1클래드층(312)이 형성되고, 이후 제1발광다이오드(ED1)을 형성한 공정과 유사한 공정을 거쳐 제2발광다이오드(ED2)가 형성될 수 있다.
먼저, 표시영역(DA)의 전면에 제1클래드층(312)이 형성되고, 제2화소전극(223)의 중심부를 노출하도록 제2화소개구(OP2)가 형성될 수 있다. 제2화소개구(OP2)는 제1클래드층(312)의 일부, 금속뱅크층(BNL)의 일부 및 무기뱅크층(213)의 일부를 식각하여 형성되는 것일 수 있다. 제2서브금속층(217)은 제2화소개구(OP2)의 중심 방향으로 연장된 팁을 형성할 수 있다. 제2서브금속층(217)의 팁을 형성하기 위하여 제1서브금속층(215)을 식각하는 과정에서 제2화소전극(223)을 커버하는 희생층의 일부가 제거되어 제2화소전극(223)의 가장자리를 덮는 잔여희생층(212)가 형성될 수 있다.
이 후, 표시영역(DA)의 전면에 제2중간층(233)을 형성하는 물질, 제2대향전극(243)을 형성하는 물질, 제2캡핑층(253)을 형성하는 물질 및 제2무기봉지층(313)이 순차 적층될 수 있다.
제2중간층(233)을 형성하는 물질은 제2서브금속층(217)의 팁에 의하여 제2중간층(233)과 제2더미중간층(233P)로 분리 및 이격될 수 있다. 제2대향전극(243)을 형성하는 물질은 제2서브금속층(217)의 팁에 의하여 제2대향전극(243)과 제2더미대향전극(243P)로 분리 및 이격될 수 있다. 제2캡핑층(253)을 형성하는 물질은 제2서브금속층(217)의 팁에 의하여 제2캡핑층(253)과 제2더미캡핑층(253P)로 분리 및 이격될 수 있다.
제2발광다이오드(ED2)는 제2화소전극(223), 제2중간층(233) 및 제2대향전극(243)을 포함한다. 제2더미중간층(233P), 제2더미대향전극(243P) 및 제2더미캡핑층(253P)을 포함하는 제2더미층(DM2)은 제1클래드층(312) 상에 위치할 수 있다.
제2무기봉지층(313)은 표시영역(DA)의 전면에 증착될 수 있다. 이후, 제2무기봉지층(313)의 제2발광다이오드(ED2)에 대응하는 부분을 제외한 다른 부분이 제거될 수 있다. 이 때, 제2더미층(DM2)의 일부 및 제1클래드층(312)의 일부가 함께 제거될 수 있다. 따라서, 제2더미층(DM2)와 제2서브금속층(217) 사이에는 제1클래드층(312)의 일부분(312P)이 남아있을 수 있다. 잔존하는 제2더미층(DM2)의 폭은 약 1.5 ㎛ 내지 약 4 ㎛일 수 있다.
비표시영역(NDA)에서 제1-1무기층(1107) 상에 제1-2무기층(1108) 및 제1-3무기층(1109)가 형성되고, 제2-1무기층(1207) 상에 제2-2무기층(1208) 및 제2-3무기층(1209)가 형성될 수 있다. 제1-2무기층(1108) 및 제2-2무기층(1208)은 제1클래드층(312)과 동일한 증착 공정을 통하여 동시에 형성될 수 있다. 제1-3무기층(1109) 및 제2-3무기층(1209)은 제2무기봉지층(313)과 동일한 증착 공정을 통하여 동시에 형성될 수 있다.
제1-1무기층(1107)의 상면에만 제1-2무기층(1108) 및 제1-3무기층(1109)가 위치하도록, 제2무기봉지층(313)의 제2발광다이오드(ED2)에 인접한 부분을 제외한 다른 부분을 제거하는 식각 공정에서 제1-2무기층(1108)의 일부 및 제1-3무기층(1109)의 일부가 동시에 식각될 수 있다. 마찬가지로, 제2-1무기층(1207)의 상면에만 제2-2무기층(1208) 및 제2-3무기층(1209)가 위치하도록, 제2무기봉지층(313)의 제2발광다이오드(ED2)에 인접한 부분을 제외한 다른 부분을 제거하는 식각 공정에서 제2-2무기층(1208)의 일부 및 제2-3무기층(1209)의 일부가 동시에 식각될 수 있다.
도 13a 및 도 13b를 참조하면, 도 12a를 참조하여 설명한 구조 상에 제2더미층(DM2)의 끝단을 커버하는 제2클래드층(314)이 형성되고, 이후 제1발광다이오드(ED1) 및 제2발광다이오드(ED2)를 형성한 공정과 유사한 공정을 거쳐 제3발광다이오드(ED3)가 형성될 수 있다.
먼저, 표시영역(DA)의 전면에 제2클래드층(314)이 형성되고, 제3화소전극(225)의 중심부를 노출하도록 제3화소개구(OP3)가 형성될 수 있다. 제3화소개구(OP3)는 제2클래드층(314)의 일부, 금속뱅크층(BNL)의 일부 및 무기뱅크층(213)의 일부를 식각하여 형성되는 것일 수 있다. 제2서브금속층(217)은 제3화소개구(OP3)의 중심 방향으로 연장된 팁을 형성할 수 있다. 제2서브금속층(217)의 팁을 형성하기 위하여 제1서브금속층(215)을 식각하는 과정에서 제3화소전극(225)을 커버하는 희생층의 일부가 제거되어 제3화소전극(225)의 가장자리를 덮는 잔여희생층(212)가 형성될 수 있다.
이 후, 표시영역(DA)의 전면에 제3중간층(235)을 형성하는 물질, 제3대향전극(245)을 형성하는 물질, 제3캡핑층(255)을 형성하는 물질 및 제3무기봉지층(315)이 순차 적층될 수 있다.
제3중간층(235)을 형성하는 물질은 제2서브금속층(217)의 팁에 의하여 제3중간층(235)과 제3더미중간층(235P)로 분리 및 이격될 수 있다. 제3대향전극(245)을 형성하는 물질은 제2서브금속층(217)의 팁에 의하여 제3대향전극(245)과 제3더미대향전극(245P)로 분리 및 이격될 수 있다. 제3캡핑층(255)을 형성하는 물질은 제2서브금속층(217)의 팁에 의하여 제3캡핑층(255)과 제3더미캡핑층(255P)로 분리 및 이격될 수 있다.
제3발광다이오드(ED3)는 제3화소전극(225), 제3중간층(235) 및 제3대향전극(245)을 포함한다. 제3더미중간층(235P), 제3더미대향전극(245P) 및 제3더미캡핑층(255P)을 포함하는 제3더미층(DM3)은 제2클래드층(314) 상에 위치할 수 있다.
제3무기봉지층(315)은 표시영역(DA)의 전면에 증착될 수 있다. 이후, 제3무기봉지층(315)의 제3발광다이오드(ED3)에 대응하는 부분을 제외한 다른 부분이 제거될 수 있다. 이 때, 제3더미층(DM3)의 일부 및 제2클래드층(314)의 일부가 함께 제거될 수 있다. 따라서, 제3더미층(DM3)와 제2서브금속층(217) 사이에는 제2클래드층(314)의 일부분(314P)이 남아있을 수 있다. 잔존하는 제3더미층(DM3)의 폭은 약 1.5 ㎛ 내지 약 4 ㎛일 수 있다.
비표시영역(NDA)에서 제1-3무기층(1109) 상에 제1-4무기층(1110) 및 제1-5무기층(1111)이 형성되고, 제2-3무기층(1209) 상에 제2-4무기층(1210) 및 제2-5무기층(1211)가 형성될 수 있다. 제1-4무기층(1110) 및 제2-4무기층(1210)은 제2클래드층(314)과 동일한 증착 공정을 통하여 동시에 형성될 수 있다. 제1-5무기층(1111) 및 제2-6무기층(1212)은 제3무기봉지층(315)과 동일한 증착 공정을 통하여 동시에 형성될 수 있다.
제1-3무기층(1109)의 상면에만 제1-4무기층(1110) 및 제1-5무기층(1111)가 위치하도록, 제3무기봉지층(315)의 제3발광다이오드(ED3)에 인접한 부분을 제외한 다른 부분을 제거하는 식각 공정에서 제1-4무기층(1110)의 일부 및 제1-5무기층(1111)의 일부가 동시에 식각될 수 있다. 마찬가지로, 제2-3무기층(1209)의 상면에만 제2-4무기층(1210) 및 제2-5무기층(1211)이 위치하도록, 제3무기봉지층(315)의 제3발광다이오드(ED3)에 인접한 부분을 제외한 다른 부분을 제거하는 식각 공정에서 제2-4무기층(1210)의 일부 및 제2-5무기층(1211)의 일부가 동시에 식각될 수 있다.
도 14a 및 도 14b를 참조하면, 도 13a를 참조하여 설명한 구조에 제3더미층(DM3)의 끝단을 커버하는 제3클래드층(316)이 형성될 수 있다.
비표시영역(NDA)에서 제1-5무기층(1111) 상에 제1-6무기층(1112)이 형성되고, 제2-5무기층(1211) 상에 제2-6무기층(1212)가 형성될 수 있다. 제1-6무기층(1112) 및 제2-6무기층(1212)은 제3클래드층(316)과 동일한 증착 공정을 통하여 동시에 형성될 수 있다.
제3클래드층(316)의 제3더미층(DM3)의 끝단을 커버하는 부분을 제외한 다른 부분을 제거하는 식각 공정에서 제1-6무기층(1112)의 일부 및 제2-6무기층(1212)의 일부가 동시에 식각되어 제1댐(DAM1) 및 제2댐(DAM2)가 형성될 수 있다.
제1발광다이오드(ED1), 제2발광다이오드(ED2) 및 제3발광다이오드(ED3) 각각을 커버하는 제1무기봉지층(311), 제2무기봉지층(313) 및 제3무기봉지층(315)의 증착 및 식각 공정 외에 추가되는 공정이 없이도 제1댐(DAM1) 및 제2댐(DAM2)는 충분한 높이를 가질 수 있다.
도 15 내지 도 17은 본 발명의 실시예들에 따른 디스플레이 패널의 일부분을 발췌하여 개략적으로 도시하는 단면도들이다. 도 15 내지 도 17은 도 5에 도시된 Ⅵ-Ⅵ'선을 따른 단면들을 나타낸다.
도 15를 참조하면, 기판(100)의 중간영역(MA) 상에 버퍼층(201), 제1게이트절연층(203) 및 제1층간절연층(205)이 기판(100)의 관통홀(100H)을 향하여 연장될 수 있다. 다르게 말하면, 개구영역(OA)을 향하는 버퍼층(201), 제1게이트절연층(203) 및 제1층간절연층(205)의 경계는 관통홀(100H)을 정의하는 기판(100)의 경계와 실질적으로 동일한 수직선 상에 위치할 수 있다.
제1평탄화층(209)의 경계 및 제2평탄화층(211)의 경계는 중간영역(MA)에 위치할 수 있다. 예컨대, 제1평탄화층(209)의 경계 및 제2평탄화층(211)의 경계는 중간영역(MA)에 배치된 그루브(GR1, GR2, GR3)들 중에서 가장 표시영역(DA, 도 5 참조)에 가까이 배치된 제1그루브(GR1)와 표시영역(DA) 사이에 위치할 수 있다.
도 15에서는 제2층간절연층(207)의 경계 및 무기뱅크층(213)의 경계가 제2평탄화층(211)의 경계보다 개구영역(OA)로부터 멀리 떨어진 것을 도시하고 있으나, 일부 실시예들에서, 제2층간절연층(207) 및/또는 무기뱅크층(213)은 기판(100)의 관통홀(100H)을 향하여 연장될 수도 있다.
중간영역(MA) 상에는 개구영역(OA)을 둘러싸는 적어도 하나의 격벽(PW)이 배치될 수 있다. 격벽(PW)은 제1유기격벽층(1301), 제2유기격벽층(1302), 하부무기격벽층(1303), 제3유기격벽층(1305) 및 제3무기스택(IL3)을 포함할 수 잇으나, 이에 한정되는 것은 아니다. 격벽(PW)은 하나 이상의 유기층, 하나 이상의 무기층 및/또는 하나 이상의 금속층을 더 포함할 수 있다. 또는 격벽(PW)를 구성하는 층들 중 일부 층이 생략될 수 있다. 예컨대, 격벽(PW)은 도 9a 내지 도 9e를 참조하여 설명한 제2댐(DAM2)을 구성하는 층과 유사한 구성을 가질 수 있다.
제1유기격벽층(1301)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 또는 제1유기격벽층(1301)은 무기절연물을 포함할 수 있다. 무기절연물은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 일 실시예에서, 제1유기격벽층(1301)은 제1평탄화층(209)과 동일한 물질을 포함할 수 있다.
제1유기격벽층(1301)을 덮도록 제1유기격벽층(1301) 상에 제2유기격벽층(1302)이 배치될 수 있다. 제2유기격벽층(1302)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 일 실시예에서, 제2유기격벽층(1302)은 제2평탄화층(211)과 동일한 물질을 포함할 수 있다.
제2유기격벽층(1302)를 덮도록 제2유기격벽층(1302) 상에 하부무기격벽층(1303)이 배치될 수 있다. 하부무기격벽층(1303)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 일 실시예에서, 하부무기격벽층(1303)은 무기뱅크층(213)과 동일한 물질을 포함할 수 있다.
하부무기격벽층(1303) 상에 제3유기격벽층(1305)이 배치될 수 있다. 제3유기격벽층(1305)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 일부 실시예들에서 도 9c를 참조하여 설명한 제2댐(DAM2)의 구조와 유사하게, 격벽(PW)의 제3유기격벽층(1305)도 생략될 수 있다.
제3무기스택(IL3)은 하부무기격벽층(1303) 또는 제3유기격벽층(1305)상에 배치되고, 제1무기격벽층(1307), 제2무기격벽층(1308), 제3무기격벽층(1309), 제4무기격벽층(1310), 제5무기격벽층(1311) 및 제6무기격벽층(1312)을 포함할 수 있다.
제1무기격벽층(1307), 제3무기격벽층(1309) 및 제5무기격벽층(1311)은 실리콘질화물 또는 실리콘산질화물을 포함할 수 있다. 제1무기격벽층(1307)은 제1무기봉지층(311, 도 7 참조)과 동일한 물질을 포함할 수 있다. 제3무기격벽층(1309)은 제2무기봉지층(313, 도 7 참조)과 동일한 물질을 포함할 수 있다. 제5무기격벽층(1311)은 제3무기봉지층(315, 도 7 참조)과 동일한 물질을 포함할 수 있다. 예컨대, 제1무기격벽층(1307)은 제1무기봉지층(311)을 형성하는 공정에서 동시에 형성되고, 제3무기격벽층(1309)은 제2무기봉지층(313)을 형성하는 공정에서 동시에 형성되고, 제5무기격벽층(1311)은 제3무기봉지층(315)을 형성하는 공정에서 동시에 형성될 수 있다.
제2무기격벽층(1308), 제4무기격벽층(1310) 및 제6무기격벽층(1312)은 실리콘질화물을 포함할 수 있다. 제2무기격벽층(1308)은 제1클래드층(312, 도 7 참조)과 동일한 물질을 포함할 수 있다. 제4무기격벽층(1310)은 제2클래드층(314, 도 7 참조)과 동일한 물질을 포함할 수 있다. 제6무기격벽층(1312)은 제3클래드층(316, 도 7 참조)과 동일한 물질을 포함할 수 있다. 예컨대, 제2무기격벽층(1308)은 제1클래드층(312)을 형성하는 공정에서 동시에 형성되고, 제4무기격벽층(1310)은 제2클래드층(314)을 형성하는 공정에서 동시에 형성되고, 제6무기격벽층(1312)은 제3클래드층(316)을 형성하는 공정에서 동시에 형성될 수 있다.
일부 실시예에서 도 9b를 참조하여 설명한 제2댐(DAM2)의 구조와 유사하게, 격벽(PW)의 제3무기스택(IL3)을 이루는 무기격벽층들 중 일부가 생략될 수 있다. 다른 일부 실시예에서, 도 9d 및 도 9e를 참조하여 설명한 제2댐(DAM2)의 구조와 유사하게, 격벽(PW)은 하부무기격벽층(1303) 상에 위치하는 금속격벽층을 더 포함할 수도 있다. 이 때 금속격벽층은 금속뱅크층(BNL)과 동일한 물질을 포함할 수 있다.
유기봉지층(320)의 끝단은 격벽(PW)의 측면 또는 상면에 위치할 수 있다. 제4무기봉지층(330)은 유기봉지층(320)의 끝단을 지나 제3무기스택(IL3)과 직접 접촉하여 무기 컨택 영역을 형성할 수 있다.
격벽(PW)과 표시영역(DA) 사이에는 제1그루브(GR1)가 위치할 수 있다. 본 명세서에서 그루브(groove)는 기판(100)이 아래 방향(-z 방향)으로 일부가 제거되고 일부는 남아있는 영역을 의미할 수 있다. 예컨대, 버퍼층(201), 제1게이트절연층(203) 및 제1층간절연층(205)을 관통하는 개구와 기판(100)의 일부가 제거되어 형성되는 리세스가 제1그루브(GR1)을 이룰 수 있다. 버퍼층(201)의 하부에 위치한 기판(100)의 일부가 제거되어, 제1그루브(GR1)은 언더컷 형상의 단면을 가질 수 있다. 즉, 버퍼층(201)의 측면은 제1그루브(GR1)을 정의하는 기판(100)의 측면보다 제1그루브(GR1)의 중심을 향하여 더 돌출된 팁을 형성할 수 있다.
격벽(PW)과 개구영역(OA) 사이에는 제2그루브(GR2) 및 제3그루브(GR3)가 배치될 수 있다. 제2그루브(GR2)의 구조 및 제3그루브(GR3)의 구조는 제1그루브(GR1)과 실질적으로 동일하거나 유사할 수 있다.
금속뱅크층(BNL) 상에 유기물층(230) 및 대향전극층(240)이 배치될 수 있다. 유기물층(230)은 제1중간층(231, 도 7 참조), 제2중간층(233, 도 7 참조) 및 제3중간층(235, 도 7 참조) 중 어느 하나와 동일한 물질을 포함할 수 있다. 이와 관련하여, 도 15는 유기물층(230)이 제1중간층(231)과 동일한 물질을 포함하는 경우를 도시한다.
대향전극층(240)은 제1대향전극(241, 도 7 참조), 제2대향전극(243, 도 7 참조) 및 제3대향전극(245, 도 7 참조) 중 어느 하나와 동일한 물질을 포함할 수 있다. 이와 관련하여, 도 15는 대향전극층(240)이 제1대향전극(241)과 동일한 물질을 포함하는 경우를 도시한다. 대향전극층(240) 상에는 캡핑층(미도시)이 배치될 수 있다.
일부 실시예들에서, 중간영역(MA)에는 유기물층(230) 및 대향전극층(240)이 배치되지 않을 수도 있다.
제1그루브(GR1)는 언더컷 구조를 가지므로, 유기물층(230)은 제1그루브(GR1) 내측의 제1부분(230p1)과 제1그루브(GR1) 외측의 제2부분(230p2)으로 분리 및 이격될 수 있다. 마찬가지로, 대향전극층(240)은 제1그루브(GR1) 내측의 제1부분(240p1)과 제1그루브(GR1) 외측의 제2부분(240p2)으로 분리 및 이격될 수 있다.
제4무기봉지층(330)은 유기물층(230) 및 대향전극층(240)보다 스텝 커버리지가 상대적으로 우수할 수 있다. 따라서, 제4무기봉지층(330)은 제2그루브(GR2) 및 제3그루브(GR3)에서 단절되지 않고 연속적으로 형성될 수 있다. 제4무기봉지층(330)은 제2그루브(GR2) 및 제3그루브(GR3)의 내부 표면(inner surface)을 연속적으로 커버할 수 있다.
그루브(GR1, GR2, GR3)들은 유기물층(230)을 따라 기판(100)의 관통홀(100H)로부터 불순물이 침투하는 경로를 감소시키고, 제4무기봉지층(330)의 막 들뜸을 방지할 수 있다.
도 16은 도 15와 유사하나, 대향전극층(240)이 제2평탄화층(211)과 중첩하는 영역에만 위치하고, 그루브(GR1, GR2, GR3)를 대신하여 유기물층(230)을 단절시키는 개구부(h1, h2, h3)들이 배치되는 점에서 차이가 존재한다. 유기물층(230)의 개구부(h1, h2, h3)들은 희생층을 이용한 레이저 리프트 오프 공정을 통해 형성될 수 있다. 전술한 희생층은 적어도 하나의 절연층으로 커버될 수 있으며, 레이저 리프트 오프 공정을 통해 형성된 유기물층(230)의 개구부(h1, h2, h3)들 아래에는, 적어도 어느 하나의 절연층에 형성된 관통홀이 배치될 수 있다.
격벽(PW) 외측에 배치되는 유기물층(230)의 제2개구부(h2) 및 제3개구부(h3)에서 제4무기봉지층(330)은 하부의 무기절연층과 직접 접촉할 수 있다. 유기물층(230)의 개구부(h1, h2, h3)들은 유기물층(230)을 따라 기판(100)의 관통홀(100H)로부터 불순물이 침투하는 경로를 감소시킬 수 있다.
도 17은 도 15와 유사하나, 그루브(GR1, GR2, GR3)를 대신하여 세퍼레이터(SP1, SP2, SP3)들이 배치되는 점에서 차이가 존재한다.
세퍼레이터(SP1, SP2, SP3)들 각각은 제1층(L1) 및 제1층(L1) 상에 위치하는 제2층(L2)을 포함할 수 있다. 제1층(L1) 및 제2층(L2)은 각각 도전 물질을 포함할 수 있다. 제1층(L1)은 제2층(L2)에 포함된 도전 물질과 다른 도전 물질을 포함할 수 있다.
일부 실시예에서, 제1층(L1)은 금속을 포함할 수 있다. 예컨대, 제1층(L1)은 구리, 알루미늄, 백금, 팔라듐, 은, 마그네슘, 금, 니켈, 네오디뮴, 이리듐, 크로뮴, 리튬, 칼슘 및 몰리브데넘에서 선택된 적어도 하나를 포함할 수 있다.
제2층(L2)은 금속 및/또는 투명도전성산화물을 포함할 수 있다. 예컨대, 제2층(L2)는 티타늄, 몰리브데넘, 탄탈럼 및 텅스텐에서 선택된 적어도 하나를 포함할 수 있다. 다른 실시예로, 제2층(L2)은 인듐주석산화물(ITO)와 같은 투명도전성산화물을 포함할 수 있다.
제2층(L2)은 제1층(L1)의 상면으로부터 바깥 방향으로 돌출된 팁들을 가질 수 있다. 유기물층(230)은 제2층(L2)의 팁에 의하여 세퍼레이터(SP1, SP2, SP3)들의 제2층(L2) 상에 위치하는 제1부분(230p1)과, 그 외의 제2부분(230p2)으로 분리 및 이격될 수 있다. 마찬가지로, 대향전극층(240)은 세퍼레이터(SP1, SP2, SP3)들의 제2층(L2) 상에 위치하는 제1부분(240p1)과, 그 외의 제2부분(240p2)으로 분리 및 이격될 수 있다.
일부 실시예에서, 세퍼레이터(SP1, SP2, SP3)들은 소스전극(SE, 도 7 참조), 드레인전극(DE, 도 7 참조), 연결전극(CM, 도 7 참조) 또는 금속뱅크층(BNL) 중 어느 하나와 동일한 공정에서 함께 생성될 수 있다.
일 실시예에서, 세퍼레이터(SP1, SP2, SP3)들의 제1층(L1)은 금속뱅크층(BNL)의 제1서브금속층(215)와 동일한 물질을 포함할 수 있다. 세퍼레이터(SP1, SP2, SP3)들의 제2층(L2)은 금속뱅크층(BNL)의 제2서브금속층(217)과 동일한 물질을 포함할 수 있다. 즉, 제1서브금속층(215)의 두께(t215)는 제1층(L1)의 두께(t1)과 동일하고, 제2서브금속층(217)의 두께(t217)는 제2층(L2)의 두께(t2)와 동일할 수 있다. 예컨대, 제1층(L1)은 알루미늄을 포함하고, 제2층(L2)은 티타늄을 포함할 수 있다. 일 실시예에서 제1층(L1)의 두께(t1)는 약 6,000 이고, 제2층(L2)의 두게(t2)는 약 1,000 일 수 있다.
다른 일 실시예에서, 세퍼레이터(SP1, SP2, SP3)들은 연결전극(CM)과 동일한 물질을 포함할 수 있다. 예컨대, 세퍼레이터(SP1, SP2, SP3)들이 서로 다른 금속을 포함하는 제1층(L1) 및 제2층(L2)을 포함할 때, 연결전극(CM)도 서로 다른 금속의 이중층 구조를 가질 수 있다. 예컨대, 연결전극(CM)은 Al/Ti의 이중층으로 구비되고, 제1층(L1)은 알루미늄을 포함하고, 제2층(L2)은 티타늄을 포함할 수 있다. 이러한 경우, 제1층(L1)의 두께는 약 300 이고, 제2층(L2)의 두게(t2)는 약 600 일 수 있다.
도 17에는 도시되지 아니하였으나, 세퍼레이터(SP1, SP2, SP3)들 중 적어도 일부는 단일층 또는 다층의 유기물 패턴들 상에 배치될 수 있다. 예컨대, 유기물 패턴들은 상호 이격되어 배치되며, 기판(100)에 수직인 방향에서 바라볼 때 개구영역(OA)을 둘러싸도록 배치될 수 있다. 세퍼레이터(SP1, SP2, SP3)들은 유기물 패턴들의 상면에 배치될 수 있다. 일부 실시예들에서, 상기 유기물 패턴들은 제1평탄화층(209) 및/또는 제2평탄화층(211)과 동일한 물질을 포함할 수 있다.
일 실시예에서, 유기물 패턴들과 세퍼레이터(SP1, SP2, SP3)들 사이에는 무기패턴이 배치될 수 있다. 무기 패턴은 무기뱅크층(213)과 동일한 물질을 포함할 수 있다.
세퍼레이터(SP1, SP2, SP3)들은 유기물층(230)을 따라 기판(100)의 관통홀(100H)로부터 불순물이 침투하는 경로를 감소시키고, 제4무기봉지층(330)의 막 들뜸을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치 100: 기판
16: 공통전원공급배선 201: 버퍼층
203: 제1게이트절연층 205: 제1층간절연층
207: 제2층간절연층 209: 제1평탄화층
211: 제2평탄화층 212: 잔여희생층
213: 무기뱅크층 221: 제1화소전극
231: 제1중간층 231P: 제1더미중간층
241: 제1대향전극 241P: 제1더미대향전극
251: 제1캡핑층 251P: 제1더미캡핑층
311: 제1무기봉지층 312: 제1클래드층
320: 유기봉지층 330: 제4무기봉지층
BNL: 금속뱅크층 DAM1: 제1댐
DAM2: 제2댐

Claims (23)

  1. 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극에 대응하여 배치되는 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 포함하며 상이한 색으로 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드;
    상기 표시영역 상에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 화소개구들을 갖는, 금속뱅크층;
    상기 제1발광다이오드 상에 배치되는, 제1무기봉지층;
    상기 제1무기봉지층과 상기 금속뱅크층 사이에 위치하는 제1더미층;
    상기 제1더미층의 끝단을 커버하는 제1클래드층; 및
    상기 표시영역의 적어도 일부를 둘러싸도록 상기 비표시영역 상에 배치되고, 제1무기층 및 상기 제1무기층 상의 제2무기층을 포함하는 댐;을 포함하고,
    상기 제1무기층은 상기 제1무기봉지층과 동일한 물질을 포함하고,
    상기 제2무기층은 상기 제1클래드층과 동일한 물질을 포함하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 금속뱅크층은 제1서브금속층 및 상기 제1서브금속층 상에 위치하는 제2서브금속층을 포함하고,
    상기 제2서브금속층은 상기 제1서브금속층의 상면으로부터 상기 화소개구들 각각의 중심 방향으로 연장된 팁들을 갖는, 디스플레이 패널.
  3. 제2항에 있어서,
    상기 제1발광다이오드의 대향전극, 상기 제2발광다이오드의 대향전극 및 상기 제3발광다이오드의 대향전극 각각은 상기 제2서브금속층에 직접 접촉하는, 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제2무기층은 상기 제1무기층의 상면에 대응하여 위치하는, 디스플레이 패널.
  5. 제1항에 있어서,
    상기 금속뱅크층 아래에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 개구들을 갖는 무기뱅크층;을 더 포함하고,
    상기 댐은 상기 제1무기층의 아래에 배치되고, 상기 무기뱅크층과 동일한 물질을 포함하는 하부무기층을 포함하는, 디스플레이 패널.
  6. 제5항에 있어서,
    상기 댐은 상기 하부무기층과 상기 제1무기층 사이에 위치하는 유기층을 포함하는, 디스플레이 패널.
  7. 제5항에 있어서,
    상기 제1무기층은 상기 하부무기층과 직접 접촉하는, 디스플레이 패널.
  8. 제1항에 있어서,
    상기 댐은 상기 제1무기층의 아래에 배치되는 금속층을 포함하고,
    상기 금속층은 상기 금속뱅크층과 동일한 물질을 포함하는, 디스플레이 패널.
  9. 제1항에 있어서,
    상기 제2발광다이오드 상에 배치되는 제2무기봉지층;
    상기 제2무기봉지층과 상기 금속뱅크층 사이에 위치하는 제2더미층; 및
    상기 제2더미층의 끝단을 커버하는 제2클래드층;을 더 포함하고,
    상기 댐은 상기 제2무기층 상에 순차 적층되는 제3무기층 및 제4무기층을 포함하고,
    상기 제3무기층은 상기 제2무기봉지층과 동일한 물질을 포함하고,
    상기 제4무기층은 상기 제2클래드층과 동일한 물질을 포함하는, 디스플레이 패널.
  10. 제9항에 있어서,
    상기 제3발광다이오드 상에 배치되는 제3무기봉지층;
    상기 제3무기봉지층과 상기 금속뱅크층 사이에 위치하는 제3더미층; 및
    상기 제3더미층의 끝단을 커버하는 제3클래드층;을 더 포함하고,
    상기 댐은 상기 제4무기층 상에 순차 적층되는 제5무기층 및 제6무기층을 포함하고,
    상기 제5무기층은 상기 제3무기봉지층과 동일한 물질을 포함하고,
    상기 제6무기층은 상기 제3클래드층과 동일한 물질을 포함하는, 디스플레이 패널.
  11. 제1항에 있어서,
    상기 제1무기봉지층 상에 위치하는 유기봉지층;을 더 포함하고,
    상기 댐은 제1댐 및 상기 제1댐과 이격되며 상기 제1댐의 외측에 위치하는 제2댐을 포함하고,
    상기 유기봉지층의 끝단은 상기 제1댐의 측면 또는 상면에 위치하는, 디스플레이 패널.
  12. 제11항에 있어서,
    상기 비표시영역 상에 배치되고 상기 표시영역의 적어도 일부를 둘러싸는 공통전압공급배선;을 더 포함하고,
    상기 금속뱅크층은 상기 공통전압공급배선과 직접 접촉하는, 디스플레이 패널.
  13. 제12항에 있어서,
    상기 공통전압공급배선의 외측 끝단과 상기 제2댐은 중첩하는, 디스플레이 패널.
  14. 개구영역, 상기 개구영역을 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이에 위치하는 중간영역을 포함하는 기판;
    상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극에 대응하여 배치되는 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 포함하며 상이한 색으로 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드;
    상기 표시영역 상에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 화소개구들을 갖는, 금속뱅크층;
    상기 제1발광다이오드 상에 배치되는, 제1무기봉지층;
    상기 제1무기봉지층과 상기 금속뱅크층 사이에 위치하는 제1더미층;
    상기 제1더미층의 끝단을 커버하는 제1클래드층; 및
    상기 개구영역을 둘러싸도록 상기 중간영역 상에 배치되고, 제1무기격벽층 및 상기 제1무기격벽층 상의 제2무기격벽층을 포함하는 격벽;을 포함하고,
    상기 제1무기격벽층은 상기 제1무기봉지층과 동일한 물질을 포함하고,
    상기 제2무기격벽층은 상기 제1클래드층과 동일한 물질을 포함하는, 디스플레이 패널.
  15. 제14항에 있어서,
    상기 금속뱅크층의 아래에 배치되고, 상기 제1발광다이오드의 화소전극, 상기 제2발광다이오드의 화소전극 및 상기 제3발광다이오드의 화소전극 각각에 대응하는 개구들을 갖는 무기뱅크층;을 더 포함하고,
    상기 격벽은 상기 제1무기격벽층의 아래에 배치되고, 상기 무기뱅크층과 동일한 물질을 포함하는 하부무기격벽층을 포함하는, 디스플레이 패널.
  16. 제15항에 있어서,
    상기 제1무기격벽층은 상기 하부무기격벽층과 직접 접촉하는, 디스플레이 패널.
  17. 제14항에 있어서,
    상기 격벽은 상기 제1무기격벽층의 아래에 배치되는 금속격벽층을 포함하고,
    상기 금속격벽층은 상기 금속뱅크층과 동일한 물질을 포함하는, 디스플레이 패널.
  18. 제14항에 있어서,
    상기 제2발광다이오드 상에 배치되는 제2무기봉지층;
    상기 제2무기봉지층과 상기 금속뱅크층 사이에 위치하는 제2더미층; 및
    상기 제2더미층의 끝단을 커버하는 제2클래드층;을 더 포함하고,
    상기 격벽은 상기 제2무기격벽층 상에 순차 적층되는 제3무기격벽층 및 제4무기격벽층을 포함하고,
    상기 제3무기격벽층은 상기 제2무기봉지층과 동일한 물질을 포함하고,
    상기 제4무기격벽층은 상기 제2클래드층과 동일한 물질을 포함하는, 디스플레이 패널.
  19. 제18항에 있어서,
    상기 제3발광다이오드 상에 배치되는 제3무기봉지층;
    상기 제3무기봉지층과 상기 금속뱅크층 사이에 위치하는 제3더미층; 및
    상기 제3더미층의 끝단을 커버하는 제3클래드층;을 더 포함하고,
    상기 격벽은 상기 제4무기격벽층 상에 순차 적층되는 제5무기격벽층 및 제6무기격벽층을 포함하고,
    상기 제5무기격벽층은 상기 제3무기봉지층과 동일한 물질을 포함하고,
    상기 제6무기격벽층은 상기 제3클래드층과 동일한 물질을 포함하는, 디스플레이 패널.
  20. 제14항에 있어서,
    상기 중간영역에 배치되고, 제1층 및 상기 제1층 상의 제2층을 포함하되, 상기 제2층은 상기 제1층의 상면으로부터 상기 표시영역 방향 및 상기 개구영역 방향으로 연장된 팁들을 갖는, 세퍼레이터;를 더 포함하는, 디스플레이 패널.
  21. 제20항에 있어서,
    상기 금속뱅크층은 제1서브금속층 및 상기 제1서브금속층 상에 위치하는 제2서브금속층을 포함하고,
    상기 제2서브금속층은 상기 제1서브금속층의 상면으로부터 상기 화소개구들 각각의 중심 방향으로 연장된 팁들을 갖는, 디스플레이 패널.
  22. 제21항에 있어서,
    상기 세퍼레이터의 상기 제1층은 상기 제1서브금속층과 동일한 물질을 포함하고, 상기 세퍼레이터의 상기 제2층은 상기 제2서브금속층과 동일한 물질을 포함하는, 디스플레이 패널.
  23. 제21항에 있어서,
    상기 세퍼레이터의 상기 제1층의 두께는 상기 제1서브금속층의 두께와 같고,
    상기 세퍼레이터의 상기 제2층의 두께는 상기 제2서브금속층의 두께와 같은, 디스플레이 패널.
KR1020220158532A 2022-11-23 2022-11-23 디스플레이 패널 KR20240077581A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/475,379 US20240172485A1 (en) 2022-11-23 2023-09-27 Display panel
CN202311544983.0A CN118076142A (zh) 2022-11-23 2023-11-20 显示面板

Publications (1)

Publication Number Publication Date
KR20240077581A true KR20240077581A (ko) 2024-06-03

Family

ID=

Similar Documents

Publication Publication Date Title
US20240179963A1 (en) Display panel and a display apparatus including the same
US20230046181A1 (en) Display apparatus
US20230397466A1 (en) Display apparatus
US20230147646A1 (en) Display panel and display device
KR20210034809A (ko) 표시장치 및 이의 제조방법
US11616215B2 (en) Display apparatus
KR20240077581A (ko) 디스플레이 패널
US20240172485A1 (en) Display panel
CN113066826A (zh) 显示设备和制造显示设备的方法
US20240188399A1 (en) Display apparatus and method of providing the same
EP4326034A1 (en) Display apparatus and method of manufacturing the same
US11825708B2 (en) Display panel and display device including first and second wirings
US20240072015A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US20240164184A1 (en) Display panel
EP4220720A1 (en) Display panel
US20240153925A1 (en) Display panel and electronic apparatus including the same
US20230200197A1 (en) Method of manufacturing display panel
US20240090273A1 (en) Display apparatus and method of manufacturing the same
US20240126390A1 (en) Display panel and electronic apparatus including the same
KR20240084571A (ko) 표시 장치 및 그 제조방법
KR20240046393A (ko) 표시장치
CN118159075A (zh) 显示装置和提供该显示装置的方法
KR20240032263A (ko) 표시 패널
KR20240068882A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20230033252A (ko) 디스플레이 장치 및 그 제조방법