CN113066826A - 显示设备和制造显示设备的方法 - Google Patents

显示设备和制造显示设备的方法 Download PDF

Info

Publication number
CN113066826A
CN113066826A CN202011618086.6A CN202011618086A CN113066826A CN 113066826 A CN113066826 A CN 113066826A CN 202011618086 A CN202011618086 A CN 202011618086A CN 113066826 A CN113066826 A CN 113066826A
Authority
CN
China
Prior art keywords
insulating layer
layer
interlayer insulating
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011618086.6A
Other languages
English (en)
Inventor
许成权
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113066826A publication Critical patent/CN113066826A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示设备和制造显示设备的方法。所述显示设备包括：半导体层，位于基底上；栅极绝缘层，位于基底上，并且覆盖半导体层；栅电极，位于栅极绝缘层上，并且与半导体层至少部分地叠置；层间绝缘层，位于栅电极上；以及电极层，位于层间绝缘层上，并且电连接到半导体层，其中，层间绝缘层包括第一部分和从第一部分延伸的第二部分，并且电极层位于层间绝缘层的第一部分上，台阶通过第一部分的厚度和第二部分的厚度的差来提供。

Description

显示设备和制造显示设备的方法
本申请要求于2020年1月2日在韩国知识产权局提交的第10-2020-0000491号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
一个或更多个实施例的方面涉及一种显示设备和制造该显示设备的方法。
背景技术
显示设备是可视地显示数据的设备。显示设备可以在各种应用中被用作显示单元，例如，用于诸如移动电话的小型产品或用于诸如电视(TV)的大型产品。
显示设备可以包括被划分为显示区域和非显示区域的基底，栅极线和数据线形成在显示区域中并且彼此绝缘。栅极线和数据线彼此交叉，使得在显示区域中限定多个像素区域，并且多个像素区域通过接收电信号来发光，以向外部显示图像。可以利用与像素区域中的每个对应的薄膜晶体管和电连接到薄膜晶体管的像素电极，并且可以将对电极对像素区域公共地利用。用于将电信号传输到显示区域的各种布线、栅极驱动单元、数据驱动单元和控制器可以设置在非显示区域中。
随着技术的进步，显示设备的各种应用和用途正在多样化。此外，显示设备的厚度正在大体上变得更薄，并且显示设备的重量正在变得更轻，使得显示设备的使用的范围已经变得更广泛。因此，对显示设备的生产的研究正在迅速进行，并且已经为减少额外的设备并提高良率进行了各种尝试。
在该背景技术部分中公开的上述信息仅用于增强对背景技术的理解，因此在该背景技术部分中讨论的信息不一定构成现有技术。
发明内容
一个或更多个实施例的方面涉及一种显示设备和制造该显示设备的方法，例如，涉及一种具有确保的透射率的显示设备和制造该显示设备的方法。
一个或更多个实施例的方面包括一种具有相对高质量透射率的显示设备和制造该显示设备的方法。然而，该特性仅是示例，并且根据本公开的实施例的范围不受此限制。
另外的方面将在下面的描述中部分地阐述，并且部分地将通过描述而明显，或者可以通过公开的所提出的示例实施例的实践来获知。
根据一个或更多个示例实施例，显示设备包括：半导体层，布置在基底上；栅极绝缘层，布置在基底上，并且覆盖半导体层；栅电极，布置在栅极绝缘层上，使得栅电极的部分与半导体层叠置；层间绝缘层，布置在栅电极上；以及电极层，布置在层间绝缘层上，并且电连接到半导体层，其中，层间绝缘层包括第一部分和从第一部分延伸的第二部分，并且电极层布置在层间绝缘层的第一部分上，台阶通过第一部分的厚度和第二部分的厚度的差来提供。
根据一些示例实施例，第一部分的厚度可以大于第二部分的厚度。
根据一些示例实施例，第一部分的顶表面的宽度可以大于电极层的底表面的宽度。
根据一些示例实施例，第一部分的顶表面的宽度可以与电极层的底表面的宽度相同。
根据一些示例实施例，层间绝缘层可以具有单层结构，并且可以包括氧化硅。
根据一些示例实施例，层间绝缘层可以包括第一层间绝缘层和第二层间绝缘层，并且第一层间绝缘层和第二层间绝缘层可以顺序地布置在栅电极上。
根据一些示例实施例，第一层间绝缘层可以包括氧化硅，并且第二层间绝缘层可以包括氮化硅。
根据一些示例实施例，第二层间绝缘层的第一部分的厚度可以大于第二层间绝缘层的第二部分的厚度。
根据一些示例实施例，第一层间绝缘层的与第二层间绝缘层的第二部分对应的顶表面可以被暴露。
根据一些示例实施例，基底可以包括第一区域、围绕第一区域的第二区域以及位于第一区域与第二区域之间的第三区域，并且层间绝缘层可以具有与第一区域对应的第一开口，栅极绝缘层可以具有与第一区域对应的第二开口。
根据一些示例实施例，显示设备还可以包括布置在基底与半导体层之间的缓冲层，并且缓冲层可以具有与第一区域对应的第三开口。
根据一些示例实施例，显示设备还可以包括与第一区域对应地布置在基底下面的组件。
根据一个或更多个示例实施例，制造显示设备的方法包括：在基底上形成半导体层；形成栅极绝缘层，以覆盖半导体层；在栅极绝缘层上形成栅电极，栅电极的至少一部分与半导体层叠置；在栅电极上形成层间绝缘层；形成接触孔，接触孔穿过栅极绝缘层和层间绝缘层并且使半导体层的部分暴露；在层间绝缘层的第一部分上形成电极层，电极层通过接触孔电连接到半导体层；在电极层上形成光致抗蚀剂图案；通过使用光致抗蚀剂图案作为掩模来蚀刻电极层；以及蚀刻层间绝缘层的第二部分的部分，第二部分从层间绝缘层的第一部分延伸。
根据一些示例实施例，基底可以包括第一区域、围绕第一区域的第二区域以及位于第一区域与第二区域之间的第三区域，并且当形成接触孔时，可以将定位在第一区域上的栅极绝缘层和层间绝缘层一起去除。
根据一些示例实施例，方法还可以包括在基底与半导体层之间形成缓冲层，并且当蚀刻层间绝缘层的部分时，可以将定位在第一区域上的缓冲层一起蚀刻。
根据一些示例实施例，方法还可以包括清洁电极层，并且可以同时地(或并发地)执行电极层的清洁和层间绝缘层的部分的蚀刻。
根据一些示例实施例，当蚀刻层间绝缘层的部分时，可以使用四氟化碳(CF4)。
根据一些示例实施例，当蚀刻层间绝缘层的部分时，可以施加偏置电压。
根据一些示例实施例，方法还可以包括去除光致抗蚀剂图案。
根据一些示例实施例，第一部分的顶表面的宽度可以大于电极层的底表面的宽度。
通过根据公开的用于实现实施例的详细内容、权利要求和附图，除了上述的方面、特征和特性之外的其他方面、特征和特性将变得更加明显。
附图说明
通过下面结合附图进行的描述，公开的某些示例实施例的以上和其他方面、特征及特性将更加明显，在附图中：
图1是示意性示出根据一些示例实施例的显示设备的透视图；
图2A是示意性示出沿着图1的线II-II’截取的显示设备的剖视图；
图2B是示意性示出沿着图1的线II-II’截取的显示设备的剖视图；
图2C是示意性示出沿着图1的线II-II’截取的显示设备的剖视图；
图2D是示意性示出沿着图1的线I-I’、II-II’和IV-IV’截取的显示设备的剖视图；
图3是示意性示出根据一些示例实施例的显示面板的平面图；
图4是根据一些示例实施例的显示设备的一个像素的等效电路图；
图5A是示意性示出沿着图3的线III-III’截取的显示面板的剖视图；
图5B是示意性示出沿着图3的线III-III’截取的显示面板的剖视图；
图5C是示意性示出沿着图3的线III-III’截取的显示面板的剖视图；
图6A是示意性示出沿着图3的线III-III’截取的显示面板的剖视图；
图6B是示意性示出沿着图3的线III-III’截取的显示面板的剖视图；并且
图7A至图7E是示出根据一些示例实施例的制造显示设备的方法的剖视图。
具体实施方式
现在将更详细地参照一些示例实施例的方面，在附图中示出了一些示例实施例，其中，同样的附图标记始终表示同样的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于在此阐述的描述。因此，下面仅通过参照图来描述实施例，以解释本说明书的方面。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。在整个公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其变型。
由于发明允许各种改变和许多实施例，因此将在附图中示出并且在书面描述中更详细地描述具体实施例。通过参照将更详细描述的实施例以及附图，本公开的效果和特征以及实现它们的方法将明显。然而，根据本公开的实施例的范围不受下面的示例实施例的限制，而是可以以各种形式实施。
在下文中，将在下面参照附图更详细地描述本公开的一些示例实施例的方面。无论附图编号如何，相同或对应的那些元件都被赋予相同的附图标记，并且省略了其冗余描述。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。
如在此所使用的，单数形式“一”、“一个(种/者)”和“所述(该)”旨在也包括复数形式，除非上下文另外清楚地指出。
还将理解的是，在此所使用的术语“包括/包含”及其变型说明存在所陈述的特征或组件，但不排除存在或添加一个或更多个其他特征或组件。
将理解的是，当层、区域或元件被称为“形成在”另一层、区域或元件“上”时，所述层、区域或元件可以直接或间接地形成在所述另一层、区域或元件上。即，例如，可以存在中间层、区域或元件。
为了便于说明，可以夸大或缩小附图中的元件的尺寸。换言之，因为为了便于说明而任意地示出了附图中的组件的尺寸和厚度，所以下面的实施例不限于此。
当可以不同地实现某一实施例时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，可以基本上同时执行或以与所描述的顺序相反的顺序执行两个连续描述的工艺。
在本说明书中，“A和/或B”表示A、B或者A和B，“A和B中的至少一个”表示A、B或者A和B。
将理解的是，当层、区域或元件被称为“连接到”另一层、区域或元件时，所述层、区域或元件可以直接或间接地连接到所述另一层、区域或元件。即，例如，可以存在中间层、区域或元件。例如，将理解的是，当层、区域或元件被称为“电连接到”另一层、区域或元件时，所述层、区域或元件可以直接或间接地连接到所述另一层、区域或元件。即，例如，可以存在中间层、区域或元件。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以广泛的意义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
在下文中，将参照附图更详细地描述本公开的示例实施例。
图1是示意性示出根据一些示例实施例的显示设备的透视图。
参照图1，显示设备1可以包括第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4。
根据一些示例实施例，第三区域AR3和第四区域AR4可以被布置为与第二区域AR2相邻，并且显示设备1可以通过利用从布置在第二区域AR2中的多个像素发射的光来提供或显示某些图像。第二区域AR2可以是其中发光的显示区域，并且第三区域AR3和第四区域AR4可以是其中不发光的非显示区域。
显示设备1可以包括至少部分地被第二区域AR2围绕的第一区域AR1。根据一些示例实施例，图1示出了第一区域AR1完全被第二区域AR2围绕。第三区域AR3可以完全围绕第一区域AR1，第二区域AR2可以完全围绕第三区域AR3，并且第四区域AR4可以完全围绕第二区域AR2。
根据一些示例实施例，如稍后将参照图2A更详细地描述的，第一区域AR1可以是布置有电子元件的位置。即，第一区域AR1将被理解为从电子元件向外部输出或从外部朝向电子元件行进的光或/和声音可以透射通过或穿过的透射区域。
在下文中，将有机发光显示设备描述为根据一些示例实施例的显示设备1的示例。然而，根据本公开的显示设备不限于此。根据一些示例实施例，可以使用各种类型的显示设备，诸如无机电致发光(EL)显示设备和量子点发光显示设备。
图2A至图2C是示意性示出沿着图1的线II-II’截取的显示设备的剖视图，并且图2D是示意性示出沿着图1的线I-I’、II-II’和IV-IV’截取的显示设备的剖视图。
参照图2A，显示设备(见图1的1)可以包括包含显示元件的显示面板10和与第一区域AR1对应的组件20。
显示面板10可以包括基底100、作为面对基底100的封装构件的封装基底300以及基底100与封装基底300之间的显示元件层200。密封构件(密封剂)350可以布置在基底100与封装基底300之间以覆盖显示元件层200的侧表面。图2A示出了密封构件350布置在第一区域AR1的两侧处。然而，将理解的是，当从垂直于基底100的主表面的方向(例如，相对于显示面板10的显示表面或显示平面的法线方向)观察时，第一区域AR1完全被密封构件350围绕。
基底100可以包括玻璃材料、陶瓷材料、金属材料或者柔性或可弯曲材料。基底100可以具有上述材料的单层或多层结构，并且在基底100具有多层结构的情况下，基底100还可以包括无机层。在一些示例实施例中，基底100可以具有有机材料/无机材料/有机材料的结构。
封装基底300可以被布置为面对基底100，并且可以包括下面描述的玻璃或聚合物树脂。
显示元件层200可以包括包含薄膜晶体管TFT的电路层、作为连接到薄膜晶体管TFT的显示元件的有机发光二极管OLED以及薄膜晶体管TFT与有机发光二极管OLED之间的绝缘层IL。薄膜晶体管TFT和连接到薄膜晶体管TFT的有机发光二极管OLED可以布置在第二区域AR2中，并且显示元件层200的一些布线WL可以定位在第三区域AR3中。第二区域AR2可以是其中发光的显示区域，并且第三区域AR3可以是其中不发光的非显示区域。
布线WL可以将特定的信号或电压提供到像素，像素彼此分开，并且第一区域AR1位于像素之间。在图2A中，布线WL在第三区域AR3中与密封构件350不叠置。然而，根据一些示例实施例，密封构件350的部分可以布置在布线WL上。
显示面板10可以包括与第一区域AR1对应的通孔10H。例如，基底100和封装基底300可以分别包括均与第一区域AR1对应的通孔100H和通孔300H。显示元件层200也可以包括与第一区域AR1对应的通孔。
根据一些示例实施例，还可以在显示面板10上布置诸如用于感测触摸输入的输入感测构件、包括偏振器和延迟器或者滤色器和黑矩阵的抗反射构件以及透明窗的元件。
组件20可以定位在第一区域AR1中。组件20可以是利用光或声音的电子元件。例如，电子元件可以包括用于接收和利用光的传感器(诸如红外传感器)、接收光以捕获(拍摄)图像的相机、输出和感测光或声音以测量距离或识别指纹的传感器、输出光的小灯或者输出声音的扬声器。利用光的电子元件可以利用具有各种波段的光，诸如可见光线、红外线、紫外(UV)线。像图2A中那样，当显示面板10包括与第一区域AR1对应的通孔10H时，可以更有效地利用由电子元件输出或接收的光或声音。
与其中显示面板10包括与第一区域AR1对应的通孔10H的图2A不同，显示面板10的一些元件可以不包括通孔。例如，如图2B中所示，封装基底300包括与第一区域AR1对应的通孔300H，但基底100可以不包括通孔。
可选地，如图2C和图2D中所示，基底100和封装基底300可以都不包括与第一区域AR1对应的通孔。在图2C中，密封构件350可以布置在第三区域AR3中以围绕第一区域AR1。
此外，在图2D中，与图2C不同，密封构件350可以不设置在第一区域AR1周围。密封构件360可以定位在第四区域AR4中，并且通过将基底100结合到封装基底300，显示元件层200可以被密封以防外部空气。根据一些示例实施例，图2A至图2C的显示设备1可以包括密封构件360以围绕第二区域AR2的外侧。
图2D的绝缘层IL可以具有与第一区域AR1对应的开口IL-OP。根据一些示例实施例，在基底100与封装基底300之间对应于第一区域AR1不会布置组件。根据一些示例实施例，一些无机绝缘层(诸如缓冲层)可以保留在基底100的第一区域AR1中。
如图2B至图2D中所示，即使基底100不包括通孔100H，也可以去除显示元件层200的与第一区域AR1对应的部分，以确保针对电子元件的透光性。当显示设备1包括图2B至图2D中所示的显示面板10时，使用利用光的电子元件作为电子元件会是合适的。
如图2A至图2D中所示，组件20定位在显示面板10下面，即，定位在基底100的一侧处。然而，组件20的至少一部分可以插置到通孔10H中，以与显示面板10的用于限定通孔10H的侧表面叠置。
组件20可以是除上述电子元件之外的构件。根据一些示例实施例，当显示面板10用作智能手表或用于车辆的仪表板时，组件20可以是包括时钟指针或指示某些信息(例如，车辆速度等)的针的构件。可选地，组件20可以包括诸如用于提高显示面板10的美感的附件的元件。
图3是示意性示出根据一些示例实施例的显示面板的平面图，并且图4是根据实施例的显示设备的一个像素的等效电路图。
参照图3，显示面板10可以包括第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4。图3将被理解为显示面板10的基底100的外形。例如，基底100将被理解为具有第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4。
显示面板10可以包括布置在第二区域AR2中的多个像素P。如图4中所示，每个像素P可以包括像素电路PC和作为连接到像素电路PC的显示元件的有机发光二极管OLED。像素电路PC可以包括驱动薄膜晶体管(TFT)T1、开关薄膜晶体管(TFT)T2和存储电容器Cst。每个像素P可以例如通过有机发光二极管OLED发射红光、绿光、蓝光或白光。
开关薄膜晶体管(TFT)T2可以连接到扫描线SL和数据线DL，并且可以根据从扫描线SL输入的开关电压将从数据线DL输入的数据电压传输到驱动薄膜晶体管(TFT)T1。存储电容器Cst可以连接到开关薄膜晶体管(TFT)T2和驱动电压线PL，并且可以存储与从开关薄膜晶体管(TFT)T2传输的电压和供应到驱动电压线PL的第一电源电压ELVDD之间的电压差对应的电压。
驱动薄膜晶体管(TFT)T1可以连接到驱动电压线PL和存储电容器Cst，并且可以响应于存储在存储电容器Cst中的电压来控制从驱动电压线PL流向有机发光二极管OLED的驱动电流。有机发光二极管OLED可以通过利用驱动电流来发射具有一定亮度的光。有机发光二极管OLED的对电极(例如，阴极)可以接收第二电源电压ELVSS。
图4示出了像素电路PC包括两个薄膜晶体管和一个存储电容器，但是实施例不限于此。薄膜晶体管的数量和存储电容器的数量可以根据像素电路PC的设计以各种方式改变。
返回参照图3，第三区域AR3可以围绕第一区域AR1。第三区域AR3是其中未定位有用于发光的显示元件(诸如有机发光二极管OLED)的区域，并且将信号提供到第一区域AR1周围的像素P的信号线可以穿过第三区域AR3。
用于向每个像素P提供扫描信号的扫描驱动器1100、用于向每个像素P提供数据信号的数据驱动器1200以及用于提供第一电源电压ELVDD和第二电源电压ELVSS的主电源线可以布置在第四区域AR4中。图3示出了数据驱动器1200与基底100的一侧相邻。然而，根据一些示例实施例，数据驱动器1200可以布置在柔性印刷电路板(FPCB)上，柔性印刷电路板(FPCB)电连接到布置在显示面板10的一侧上的垫(pad，或称为“焊盘”或“焊垫”)。
图5A至图5C是示意性示出沿着图3的线III-III’截取的显示面板的剖视图。图5B和图5C对应于图5A的一些修改的实施例，因此将基于图5A进行描述，并且下面将基于图5B和图5C与图5A之间的差异来描述图5B和图5C。
参照图5A，根据一些示例实施例的显示设备(见图1的1)可以包括半导体层A、栅极绝缘层112和113、层间绝缘层ILD和作为显示元件的有机发光二极管OLED，半导体层A布置在基底100上。层间绝缘层ILD可以包括第一层间绝缘层114和第二层间绝缘层115。
根据一些示例实施例，显示设备1还可以包括布置在第二层间绝缘层115上并且电连接到半导体层A的电极层E。第二层间绝缘层115可以包括第一部分115a和从第一部分115a延伸的第二部分115b，并且电极层E可以布置在第二层间绝缘层115的第一部分115a上。此时，可以通过第二层间绝缘层115的第一部分115a的厚度ta1与第二部分115b的厚度tb1的差来提供台阶t1和t1'。
此外，根据一些示例实施例，第二层间绝缘层115的第一部分115a的厚度ta1可以大于第二层间绝缘层115的第二部分115b的厚度tb1。
根据一些示例实施例，第二层间绝缘层115的第一部分115a的顶表面的宽度W2可以大于电极层E的底表面的宽度W1。
在下文中，将参照图5A根据堆叠顺序更详细地描述包括在显示设备1中的构造。
基底100包括第一区域AR1、第二区域AR2以及位于第一区域AR1与第二区域AR2之间的第三区域AR3。薄膜晶体管TFT和连接到薄膜晶体管TFT的有机发光二极管OLED可以布置在第二区域AR2中，并且一些布线WL1和WL2可以位于第三区域AR3中。第二区域AR2可以是其中发光的显示区域，并且第三区域AR3可以是其中不发光的非显示区域。在下文中，将着重于第二区域AR2给出描述。
基底100可以包括玻璃材料、陶瓷材料、金属材料或者柔性或可弯曲材料。当基底100是柔性的或可弯曲的时，基底100可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。
基底100可以具有上述材料的单层或多层结构，并且当基底100具有多层结构时，基底100还可以包括无机层。在一些示例实施例中，基底100可以具有有机材料/无机材料/有机材料的结构。
缓冲层110和111可以布置在基底100上，并且可以具有单层或多层结构。缓冲层110和111可以包括氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。
根据一些示例实施例，缓冲层110和111可以包括第一缓冲层110和第二缓冲层111，并且第一缓冲层110可以包括氮化硅(SiNx)，第二缓冲层111可以包括氧化硅(SiO2)。此时，第二缓冲层111可以比第一缓冲层110厚。
在基底100与缓冲层110和111之间还可以包括阻挡层。阻挡层可以防止杂质从基底100渗透到半导体层A中，或者可以使渗透最小化。阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或有机/无机复合材料，并且可以具有无机材料和/或有机材料的单层或多层结构。
半导体层A可以布置在缓冲层110和111上。半导体层A可以包括非晶硅或多晶硅。根据一些示例实施例，半导体层A可以包括选自于由铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)组成的组中的至少一种的氧化物。
半导体层A可以包括沟道区以及位于沟道区的两侧处的源区和漏区。半导体层A可以具有单层或多层结构。
第一栅极绝缘层112和第二栅极绝缘层113可以堆叠在基底100上以覆盖半导体层A。第一栅极绝缘层112和第二栅极绝缘层113可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。
栅电极G可以布置在第一栅极绝缘层112上，使得栅电极G的至少一部分可以与半导体层A叠置。即，第一栅极绝缘层112可以布置在半导体层A与栅电极G之间。
在附图中，栅电极G布置在第一栅极绝缘层112上。然而，根据一些示例实施例，栅电极G可以布置在第二栅极绝缘层113的顶表面上。此外，多个薄膜晶体管TFT的栅电极G可以布置在相同的层或不同的层上。
存储电容器Cst的与栅电极G的材料相同的材料的下电极CE1可以布置在第一栅极绝缘层112上。存储电容器Cst的上电极CE2可以与下电极CE1叠置且第二栅极绝缘层113位于上电极CE2与下电极CE1之间，从而可以形成电容。在这种情况下，第二栅极绝缘层113可以用作存储电容器Cst的介电层。
如图5A中所示，存储电容器Cst的下电极CE1可以与薄膜晶体管TFT叠置。例如，薄膜晶体管TFT的栅电极G可以用作存储电容器Cst的下电极CE1。
层间绝缘层ILD可以设置在第二栅极绝缘层113上，以覆盖存储电容器Cst的上电极CE2。层间绝缘层ILD可以包括氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。
根据一些示例实施例，层间绝缘层ILD可以包括第一层间绝缘层114和第二层间绝缘层115，并且第一层间绝缘层114可以包括氧化硅(SiO2)，第二层间绝缘层115可以包括氮化硅(SiNx)。此时，第二层间绝缘层115可以比第一层间绝缘层114厚。
此外，根据一些示例实施例，第二层间绝缘层115可以包括第一部分115a和从第一部分115a延伸的第二部分115b，并且第一部分115a的厚度ta1可以大于第二部分115b的厚度tb1。
电极层E可以布置在层间绝缘层ILD上。电极层E可以包括源电极S、漏电极D和数据线(见图3的DL)。
源电极S、漏电极D和数据线DL可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以具有包括上述材料的单层或多层结构。根据一些示例实施例，源电极S、漏电极D和数据线DL可以具有Ti/Al/Ti的多层结构。源电极S和漏电极D可以通过接触孔CNT连接到半导体层A的源区或漏区。
源电极S和漏电极D可以被无机保护层覆盖。无机保护层可以是氮化硅(SiNx)和/或氧化硅(SiOx)的单层或多层。可以引入无机保护层来覆盖和保护布置在层间绝缘层ILD上的一些布线。
可以布置平坦化层116来覆盖源电极S和漏电极D，并且有机发光二极管OLED可以布置在平坦化层116上。
平坦化层116可以具有有机材料的单层或多层结构，并且可以提供平坦的顶表面。平坦化层116可以包括通用聚合物(诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其共混物。
有机发光二极管OLED可以布置在平坦化层116上。有机发光二极管OLED可以包括像素电极210、包含有机发射层的中间层220以及对电极230。
像素电极210可以是(半)透明电极或反射电极。在一些示例实施例中，像素电极210可以包括由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)及其复合物形成的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自于由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。在一些示例实施例中，像素电极210可以包括ITO/Ag/ITO。
在基底100的第二区域AR2中，像素限定层117可以布置在平坦化层116上。此外，像素限定层117可以增大像素电极210的边缘与像素电极210上方的对电极230之间的距离，从而防止或减少在像素电极210的边缘中发生电弧的情况。
像素限定层117可以通过诸如旋涂的方法由选自于由聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂组成的组中的一种或更多种有机绝缘材料形成。
有机发光二极管OLED的中间层220可以包括有机发射层。有机发射层可以包括有机材料，有机材料包括发射红光、绿光、蓝光或白光的荧光材料或磷光材料。有机发射层可以包括小分子量有机材料或聚合物有机材料，并且诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)或电子注入层(EIL)的功能层可以选择性地进一步布置在有机发射层下面和上面。中间层220可以被布置为与多个像素电极210中的每个对应。然而，根据本公开的实施例不限于此。中间层220可以被各种修改为诸如包括遍及多个像素电极210一体化的层。
对电极230可以是透明电极或反射电极。在一些示例实施例中，对电极230可以是透明或半透明电极，并且可以由具有小的逸出功且包括锂(Li)、钙(Ca)、LiF/Ca、LiF/Al、Al、Ag、Mg及其复合物的金属薄层形成。此外，诸如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)层可以进一步布置在金属薄层上。对电极230可以遍及第二区域AR2布置，并且可以布置在中间层220和像素限定层117上。对电极230可以遍及多个有机发光二极管OLED一体地形成，并且可以对应于多个像素电极210。
根据一些示例实施例，第二层间绝缘层115可以包括第一部分115a和从第一部分115a延伸的第二部分115b。这将参照图5A至图5C的构造来更详细地描述。
层间绝缘层ILD可以包括第一层间绝缘层114和第二层间绝缘层115，并且第二层间绝缘层115可以包括第一部分115a和从第一部分115a延伸的第二部分115b。此外，可以通过第一部分115a的厚度ta1与第二部分115b的厚度tb1的差来提供台阶t1、t1'、t2和t2'。
如附图中所示，第二层间绝缘层115可以包括第一部分115a和第二部分115b，并且具有台阶t1、t1'、t2和t2'的形状可以重复。
图5A和图5B示出了在第二层间绝缘层115的第一部分115a和第二部分115b的台阶t1和t1'中，部分B'的台阶t1'大于部分B的台阶t1。
像第一层间绝缘层114那样，第二层间绝缘层115可以通过图案化的栅电极G而具有弯曲形状。弯曲形状可以反映在台阶t1和t1'上，使得部分B的台阶t1可以不同于部分B'的台阶t1'。
根据一些示例实施例，部分B的台阶t1和部分B'的台阶t1'可以相同，使得第二层间绝缘层115的第一部分115a和第二部分115b的台阶t1和t1'可以均匀地形成。
尽管基于图5A和图5B进行了描述，但是像在图5C中那样，第二层间绝缘层115的第一部分115a和第二部分115b的台阶t2和t2'可以分别不同地形成为部分B的台阶t2和部分B'的台阶t2'。此外，与附图中不同，第二层间绝缘层115的第一部分115a和第二部分115b的台阶t2和t2'可以是均匀的。
根据一些示例实施例，第一层间绝缘层114可以包括氧化硅(SiO2)，并且第二层间绝缘层115可以包括氮化硅(SiNx)。此时，第二层间绝缘层115可以比第一层间绝缘层114厚。根据一些示例实施例，第一层间绝缘层114的厚度可以为约
Figure BDA0002875396960000141
至约
Figure BDA0002875396960000142
例如，约
Figure BDA0002875396960000143
此外，第二层间绝缘层115的厚度可以为约
Figure BDA0002875396960000144
至约
Figure BDA0002875396960000145
例如，约
Figure BDA0002875396960000146
接触孔CNT可以被设置为穿过栅极绝缘层112和113以及层间绝缘层ILD并且使半导体层A的一部分暴露。电极层E可以被设置为通过接触孔CNT电连接到半导体层A。此时，电极层E可以布置在第二层间绝缘层115的第一部分115a上。
参照图5A的放大图，因为电极层E可以具有梯形形状，所以电极层E的彼此面对的底表面和顶表面可以平行。此时，电极层E的底表面和顶表面中的较宽部分对应于电极层E的底表面。
此外，电极层E的底表面可以与第二层间绝缘层115的第一部分115a的顶表面接触。根据一些示例实施例，第二层间绝缘层115的第一部分115a的顶表面的宽度W2可以大于电极层E的底表面的宽度W1。
图5A示出了第二层间绝缘层115的第一部分115a的顶表面的宽度W2与电极层E的底表面的宽度W1不同。然而，参照图5B的放大图，第二层间绝缘层115的第一部分115a的顶表面的宽度W4可以与电极层E的底表面的宽度W3相同。即，电极层E的侧表面和第二层间绝缘层115的第一部分115a的侧表面可以定位在同一平面上。
根据一些示例实施例，第二层间绝缘层115的第一部分115a的厚度ta1可以大于第二层间绝缘层115的第二部分115b的厚度tb1。根据一些示例实施例，第二层间绝缘层115的第一部分115a的厚度ta1可以为约
Figure BDA0002875396960000151
至约
Figure BDA0002875396960000152
例如，约
Figure BDA0002875396960000153
此外，第二层间绝缘层115的第二部分115b的厚度tb1可以为约
Figure BDA0002875396960000154
或更小。
图5C中所示的第二层间绝缘层115的第一部分115a和第二部分115b的台阶t2可以大于图5A中所示的第二层间绝缘层115的第一部分115a和第二部分115b的台阶t1。在这种情况下，第一层间绝缘层114的与第二层间绝缘层115的第二部分115b对应的顶表面可以被暴露。
如图5C中所示，可以去除第一层间绝缘层114的与第二层间绝缘层115的第二部分115b对应的顶表面的部分。根据一些示例实施例，可以去除第二层间绝缘层115的第二部分115b的全部，使得第二层间绝缘层115的第二部分115b和第一层间绝缘层114的与第二部分115b对应的顶表面可以彼此重合。
图5A至图5C示出了第二层间绝缘层115的第一部分115a具有梯形形状，但是第二层间绝缘层115的第一部分115a可以具有矩形形状或者可以被各种修改。
如上面在图2A至图2D中所描述的，组件20可以定位在第一区域AR1中。即，第一区域AR1将被理解为从组件20向外部输出或从外部朝向组件20行进的光或/和声音可以透射通过的透射区域。组件20可以是利用光或声音的电子元件，并且可以是除了电子元件之外的构件。可选地，组件20可以包括诸如用于提高显示面板10的美感的附件的元件。
根据一些示例实施例，可以去除第一区域AR1中的缓冲层110和111、栅极绝缘层112和113以及层间绝缘层ILD中的全部，使得基底100的与第一区域AR1对应的顶表面可以被暴露。即，对应于第一区域AR1，层间绝缘层ILD可以具有第一开口OP1和OP1'，栅极绝缘层112和113可以具有第二开口OP2和OP2'，缓冲层110和111可以具有第三开口OP3和OP3'，并且光或/和声音可以透射通过开口OP1、OP1'、OP2、OP2'、OP3和OP3'。
此外，根据一些示例实施例，缓冲层110和111可以包括第一缓冲层110和第二缓冲层111，并且第一缓冲层110可以包括氮化硅(SiNx)，第二缓冲层111可以包括氧化硅(SiO2)。此时，第二缓冲层111可以比第一缓冲层110厚。
作为对比示例，缓冲层可以由包括氧化硅(SiO2)的单层形成，并且缓冲层可以保留在与透射区域对应的基底上。在这种情况下，保留的缓冲层的折射率与基底的折射率类似，使得对光或/和声音的传输没有影响。
然而，当缓冲层在“非晶硅激光结晶”工艺期间由于激光而具有高温时，存在于基底中的杂质被扩散。此时，当缓冲层具有单层结构时，可能无法防止杂质，导致不稳定的装置特性和较低的良率。
与此不同，根据一些示例实施例，缓冲层110和111包括包含氮化硅(SiNx)的第一缓冲层110和包含氧化硅(SiO2)的第二缓冲层111，并且当基底100的与第一区域AR1对应的顶表面被暴露时，对光或/和声音的行进没有障碍，折射率没有变化，并且对透射率没有影响。
此外，当缓冲层110和111在“非晶硅激光结晶”工艺期间由于激光而具有高温时，存在于基底100中的杂质被扩散。然而，当在基底100上布置第一缓冲层110和第二缓冲层111时，可以通过第一缓冲层110和第二缓冲层111充分防止或减少杂质从基底100的渗透。
图6A和图6B是示意性示出沿着图3的线III-III'截取的显示面板的剖视图。在图6A和图6B中，与图5A至图5C中的附图标记同样的附图标记表示同样的元件，因此将省略其一些冗余描述。
基底100可以包括第一区域AR1、第二区域AR2和位于第一区域AR1与第二区域AR2之间的第三区域AR3。第二区域AR2可以是其中发光的显示区域，并且第三区域AR3可以是其中不发光的非显示区域。
缓冲层110和111、栅极绝缘层112和113、薄膜晶体管TFT、存储电容器Cst、层间绝缘层ILD、平坦化层116和作为显示元件的有机发光二极管OLED可以布置在基底100上。
缓冲层110和111、栅极绝缘层112和113以及层间绝缘层ILD可以包括氧化硅(SiO2)和氮化硅(SiNx)，并且平坦化层116可以包括通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其共混物。
图5A至图5C示出了层间绝缘层ILD包括第一层间绝缘层114和第二层间绝缘层115。然而，参照图6A和图6B，根据一些示例实施例，层间绝缘层ILD可以具有单层结构并且可以包括氧化硅(SiO2)。
层间绝缘层ILD可以包括第一部分ILDa和从第一部分ILDa延伸的第二部分ILDb，并且可以通过第一部分ILDa的厚度ta2和第二部分ILDb的厚度tb2的差来提供台阶t3和t3'。
如附图中所示，层间绝缘层ILD可以包括第一部分ILDa和第二部分ILDb，并且具有台阶t3和t3'的形状可以重复。
层间绝缘层ILD可以通过图案化的栅电极G而具有弯曲形状。弯曲形状可以反映在台阶t3和t3'上，使得部分B的台阶t3和部分B'的台阶t3'可以彼此不同。
根据一些示例实施例，部分B的台阶t3和部分B'的台阶t3'可以相同，使得层间绝缘层ILD的第一部分ILDa和第二部分ILDb的台阶t3和t3'可以均匀地形成。
通过去除栅极绝缘层112和113以及层间绝缘层ILD的部分，可以提供接触孔CNT，使得可以通过接触孔CNT使半导体层A的部分暴露。电极层E可以设置为通过接触孔CNT电连接到半导体层A。此时，电极层E可以布置在层间绝缘层ILD的第一部分ILDa上。
参照图6A的放大图，电极层E可以具有梯形形状，因此，电极层E的彼此面对的底表面和顶表面可以平行。此时，电极层E的底表面和顶表面中的较宽部分对应于电极层E的底表面。
此外，电极层E的底表面可以与层间绝缘层ILD的第一部分ILDa的顶表面接触。根据一些示例实施例，层间绝缘层ILD的第一部分ILDa的顶表面的宽度W6可以大于电极层E的底表面的宽度W5。
图6A示出了层间绝缘层ILD的第一部分ILDa的顶表面的宽度W6与电极层E的底表面的宽度W5不同。然而，参照图6B的放大图，层间绝缘层ILD的第一部分ILDa的顶表面的宽度W8和电极层E的底表面的宽度W7可以相同。即，电极层E的侧表面和层间绝缘层ILD的第一部分ILDa的侧表面可以定位在同一平面上。
根据一些示例实施例，层间绝缘层ILD的第一部分ILDa的厚度ta2可以大于层间绝缘层ILD的第二部分ILDb的厚度tb2。根据一些示例实施例，层间绝缘层ILD的第一部分ILDa的厚度ta2可以为约
Figure BDA0002875396960000181
至约
Figure BDA0002875396960000182
例如，约
Figure BDA0002875396960000183
此外，层间绝缘层ILD的第二部分ILDb的厚度tb2可以为约
Figure BDA0002875396960000184
或更小。
图5A中所示的第二层间绝缘层115的第一部分115a和第二部分115b的台阶t1可以大于图6A中所示的层间绝缘层ILD的第一部分ILDa和第二部分ILDb的台阶t3(t1>t3)。第二层间绝缘层115可以包括氮化硅(SiNx)，并且单个层间绝缘层ILD可以包括氧化硅(SiO2)。由于第二层间绝缘层115和单个层间绝缘层ILD可以包括不同的材料，所以针对相同的蚀刻工艺的蚀刻的量彼此不同。第二层间绝缘层115的第一部分115a和第二部分115b的台阶t1与层间绝缘层ILD的第一部分ILDa和第二部分ILDb的台阶t3可以不同。
图6A和图6B示出了层间绝缘层ILD的第一部分ILDa具有梯形形状，但是层间绝缘层ILD的第一部分ILDa可以具有矩形形状并且可以被各种修改。
根据一些示例实施例，可以去除第一区域AR1中的缓冲层110和111、栅极绝缘层112和113以及层间绝缘层ILD中的全部，使得基底100的与第一区域AR1对应的顶表面可以被暴露。即，对应于第一区域AR1，层间绝缘层ILD可以具有第一开口OP1，并且栅极绝缘层111和112可以具有第二开口OP2和OP2'，缓冲层110和111可以具有第三开口OP3和OP3'，并且光或/和声音可以透射通过开口OP1、OP2、OP2'、OP3和OP3'。
当基底100的与第一区域AR1对应的顶表面被暴露时，对光或/和声音的行进没有障碍，折射率没有变化，并且对透射率没有影响。
到目前为止，仅主要描述了显示设备1，但是实施例不限于此。例如，用于制造这种显示设备1的制造显示设备的方法也将落入本公开的范围内。
图7A至图7E是示出根据一些示例实施例的针对每个步骤的制造显示设备的方法的剖视图，并且以图5A作为示例。在图7A至图7E中，与图5A至5C中的附图标记同样的附图标记表示同样的元件，因此将省略其冗余描述。
参照图7A，首先，可以在基底100上顺序地形成缓冲层110和111、半导体层A、栅极绝缘层112和113、薄膜晶体管TFT的栅电极G、存储电容器Cst的下电极CE1和上电极CE2、一些布线WL1和WL2以及层间绝缘层ILD。
缓冲层110和111可以包括氧化硅(SiO2)或氮化硅(SiNx)，并且可以通过诸如化学气相沉积(CVD)、溅射等的沉积方法形成。
可以通过图案化预半导体层来形成半导体层A。预半导体层可以包括非晶硅或氧化物半导体，并且可以通过CVD来沉积。此外，当预半导体层是非晶硅层时，在已经形成非晶硅层之后，可以使用各种方法(诸如快速热退火(RTA)、固相结晶(SPC)、准分子激光退火(ELA)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)和顺序横向固化(SLS))使非晶硅层结晶，因此可以使非晶硅层形成为多晶硅层。
栅极绝缘层112和113可以包括氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)，并且可以通过诸如CVD、溅射等的沉积方法形成，实施例不限于此。
栅电极G、存储电容器Cst的下电极CE1和第一布线WL1可以包括相同的材料。为了形成栅电极G、存储电容器Cst的下电极CE1和第一布线WL1，可以在基底100的整个表面上形成金属层，然后可以对金属层进行图案化。可以使用沉积方法(诸如等离子体增强CVD(PECVD)、低压CVD(LPCVD)、物理气相沉积(PVD)、溅射、原子层沉积(ALD))来形成金属层。实施例不限于此。
可以在基底100的整个表面上形成第二栅极绝缘层113，以覆盖栅电极G、存储电容器Cst的下电极CE1和第一布线WL1，并且可以在第二栅极绝缘层113上形成存储电容器Cst的上电极CE2和第二布线WL2。形成存储电容器Cst的上电极CE2和第二布线WL2的方法与上述形成栅电极G、存储电容器Cst的下电极CE1和第一布线WL1的方法相同。
可以在基底100的整个表面上形成层间绝缘层ILD，以覆盖存储电容器Cst的上电极CE2和第二布线WL2。层间绝缘层ILD可以包括氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)，并且可以通过诸如CVD、溅射等的沉积方法形成。实施例不限于此。
根据一些示例实施例，层间绝缘层ILD可以包括第一层间绝缘层114和第二层间绝缘层115，并且第一层间绝缘层114可以包括氧化硅(SiO2)，第二层间绝缘层115可以包括氮化硅(SiNx)。
参照图7B，可以形成穿过栅极绝缘层112和113以及层间绝缘层ILD的接触孔CNT，使得半导体层A的源区和/或漏区可以通过接触孔CNT被暴露。
当形成接触孔CNT时，可以将位于第一区域AR1中的栅极绝缘层112和113以及层间绝缘层ILD一起去除。即，对应于第一区域AR1，层间绝缘层ILD可以具有第一开口OP1和OP1'，并且栅极绝缘层112和113可以具有第二开口OP2和OP2'。
此外，如附图中所示，可以将第二缓冲层111的部分一起去除。根据一些示例实施例，当形成接触孔CNT时一起被去除的栅极绝缘层112与113和层间绝缘层ILD以及第二缓冲层111的所述部分的总厚度可以为约
Figure BDA0002875396960000202
至约
Figure BDA0002875396960000201
参照图7C，在形成掩埋在接触孔CNT中的电极层E之后，可以使用光致抗蚀剂图案PR作为掩模来蚀刻电极层E，并且可以形成源电极S和/或漏电极D。
源电极S和漏电极D可以包括包含Mo、Al、Cu和Ti的导电材料，并且可以具有包括上述材料的单层或多层结构。根据一些示例实施例，源电极S和漏电极D可以具有Ti/Al/Ti的多层结构。
在蚀刻电极层E之后，可以包括清洁电极层E以去除在蚀刻工艺期间产生的电极层E周围的副产物的步骤。此时，当清洁电极层E时，可以使用氧(O2)和四氟化碳(CF4)，并且四氟化碳(CF4)可以用于去除诸如层间绝缘层ILD、栅极绝缘层112和113以及缓冲层110和111的无机层。
根据一些示例实施例，氧(O2)和四氟化碳(CF4)的比率可以彼此相近，并且可以施加偏置电压。
作为对比示例，在电极层蚀刻后处理操作中使用氧(O2)和四氟化碳(CF4)。然而，与氧(O2)相比，四氟化碳(CF4)的量会是非常小的量。在这种情况下，可以去除在蚀刻工艺期间产生的电极层E周围的副产物，但是不会去除定位在透射区域中的缓冲层。即，需要单独的掩模工艺来蚀刻定位在透射区域中的缓冲层，这增加了成本和时间。
与此不同，根据一些示例实施例，在电极层E蚀刻后处理操作中，作为与对比示例不同的条件的氧(O2)和四氟化碳(CF4)的比率可以彼此相近，并且可以施加偏置电压。
在这种情况下，第二层间绝缘层115的第一部分(见图7D的115a)可以被光致抗蚀剂图案PR保护，而第二层间绝缘层115的第二部分(见图7D的115b)和定位在第一区域AR1中的缓冲层110和111可以被四氟化碳(CF4)蚀刻。即，可以蚀刻第二层间绝缘层115的第二部分115b的部分，从而可以提供台阶t1和t1'，并且缓冲层110和111可以具有与第一区域AR1对应的第三开口OP3和OP3'。
因为可以同时地(或并发地)执行电极层E的清洁和定位在第一区域AR1中的缓冲层110和111的蚀刻，所以可以减少成本和时间，并且使基底100的与第一区域AR1对应的顶表面暴露，从而还可以确保透射率。
参照图7D，如上面在图5A中所描述的，第二层间绝缘层115可以包括第一部分115a和从第一部分115a延伸的第二部分115b，并且可以通过第一部分ILDa的厚度ta1和第二部分ILDb的厚度tb1的差来提供台阶t1和t1'。
图7D示出了在第二层间绝缘层115的第一部分115a和第二部分115b的台阶t1和t1'中，部分B'的台阶t1'大于部分B的台阶t1。
如图7C中所示，像在第一层间绝缘层114中那样，第二层间绝缘层115可以通过图案化的栅电极G而具有弯曲形状。可以使用布置在电极层E上的光致抗蚀剂图案PR来蚀刻第二层间绝缘层115的部分。此时，蚀刻厚度可以与部分B的台阶t1相同，但是弯曲形状可以反映在台阶t1和t1'中，使得部分B的台阶t1和部分B'的台阶t1'可以彼此不同。
根据一些示例实施例，部分B的台阶t1和部分B'的台阶t1'可以相同，使得第二层间绝缘层115的第一部分115a和第二部分115b的台阶t1和t1'可以均匀地形成。
参照图7E，可以在层间绝缘层ILD上形成平坦化层116和作为平坦化层116上的显示元件的有机发光二极管OLED。
平坦化层116可以具有有机材料和/或无机材料的单层或多层结构。平坦化层116可以是通用聚合物(诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其共混物。此外，平坦化层116可以包括氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。在形成平坦化层116之后，可以执行化学机械抛光以提供平坦的顶表面。
根据本公开的上述一些示例实施例，可以实现其中确保透射率的显示设备和制造显示设备的方法。根据本公开的实施例的范围不受这些效果的限制。
应当理解的是，在此描述的实施例应当仅以描述性意义考虑，而不是为了限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离如由权利要求及其等同物所限定的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (10)

1.一种显示设备，所述显示设备包括：
半导体层，位于基底上；
栅极绝缘层，位于所述基底上，并且覆盖所述半导体层；
栅电极，位于所述栅极绝缘层上，并且与所述半导体层至少部分地叠置；
层间绝缘层，位于所述栅电极上；以及
电极层，位于所述层间绝缘层上，并且电连接到所述半导体层，
其中，所述层间绝缘层包括第一部分和从所述第一部分延伸的第二部分，并且
所述电极层位于所述层间绝缘层的所述第一部分上，并且通过所述第一部分的厚度和所述第二部分的厚度的差来提供台阶。
2.根据权利要求1所述的显示设备，其中，所述第一部分的所述厚度大于所述第二部分的所述厚度。
3.根据权利要求2所述的显示设备，其中，所述第一部分的顶表面的宽度大于所述电极层的底表面的宽度。
4.根据权利要求2所述的显示设备，其中，所述第一部分的顶表面的宽度与所述电极层的底表面的宽度相同。
5.根据权利要求1所述的显示设备，其中，所述层间绝缘层具有单层结构并且包括氧化硅。
6.根据权利要求1所述的显示设备，其中，所述层间绝缘层包括第一层间绝缘层和第二层间绝缘层，并且
所述第一层间绝缘层和所述第二层间绝缘层顺序地布置在所述栅电极上，
其中，所述第二层间绝缘层的第一部分的厚度大于所述第二层间绝缘层的第二部分的厚度。
7.根据权利要求6所述的显示设备，其中，所述第一层间绝缘层的与所述第二层间绝缘层的所述第二部分对应的顶表面被暴露。
8.根据权利要求1所述的显示设备，其中，所述基底包括第一区域、围绕所述第一区域的第二区域以及位于所述第一区域与所述第二区域之间的第三区域，
所述层间绝缘层具有与所述第一区域对应的第一开口，并且
所述栅极绝缘层具有与所述第一区域对应的第二开口。
9.一种制造显示设备的方法，所述方法包括：
在基底上形成半导体层；
形成栅极绝缘层，以覆盖所述半导体层；
在所述栅极绝缘层上形成栅电极，使得所述栅电极与所述半导体层至少部分地叠置；
在所述栅电极上形成层间绝缘层；
形成穿过所述栅极绝缘层和所述层间绝缘层并且使所述半导体层的部分暴露的接触孔；
在所述层间绝缘层的第一部分上形成电极层，所述电极层通过所述接触孔电连接到所述半导体层；
在所述电极层上形成光致抗蚀剂图案；
使用所述光致抗蚀剂图案作为掩模蚀刻所述电极层；以及
使用所述光致抗蚀剂图案蚀刻所述层间绝缘层的第二部分，所述第二部分从所述层间绝缘层的所述第一部分延伸。
10.根据权利要求9所述的方法，其中，所述基底包括第一区域、围绕所述第一区域的第二区域以及位于所述第一区域与所述第二区域之间的第三区域，并且
当形成所述接触孔时，将定位在所述第一区域上的所述栅极绝缘层和所述层间绝缘层一起去除。
CN202011618086.6A 2020-01-02 2020-12-31 显示设备和制造显示设备的方法 Pending CN113066826A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200000491A KR20210087612A (ko) 2020-01-02 2020-01-02 표시 장치 및 그 제조 방법
KR10-2020-0000491 2020-01-02

Publications (1)

Publication Number Publication Date
CN113066826A true CN113066826A (zh) 2021-07-02

Family

ID=76558627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011618086.6A Pending CN113066826A (zh) 2020-01-02 2020-12-31 显示设备和制造显示设备的方法

Country Status (3)

Country Link
US (2) US11856820B2 (zh)
KR (1) KR20210087612A (zh)
CN (1) CN113066826A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629126A (zh) * 2021-10-13 2021-11-09 惠科股份有限公司 阵列基板及其制作方法、显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083904A (ja) 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5909746B2 (ja) * 2011-11-30 2016-05-11 株式会社Ｊｏｌｅｄ 半導体装置及び表示装置
KR102207916B1 (ko) * 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR101679252B1 (ko) * 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR102418520B1 (ko) 2015-09-04 2022-07-08 삼성디스플레이 주식회사 표시 장치
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
KR102491873B1 (ko) * 2015-11-03 2023-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
JP6807223B2 (ja) 2016-11-28 2021-01-06 株式会社ジャパンディスプレイ 表示装置
JP7002908B2 (ja) 2017-10-13 2022-01-20 株式会社ジャパンディスプレイ 表示装置
KR102520016B1 (ko) 2018-02-02 2023-04-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629126A (zh) * 2021-10-13 2021-11-09 惠科股份有限公司 阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
US20210210572A1 (en) 2021-07-08
US20240130170A1 (en) 2024-04-18
US11856820B2 (en) 2023-12-26
KR20210087612A (ko) 2021-07-13

Similar Documents

Publication Publication Date Title
CN111599838A (zh) 显示装置和制造该显示装置的方法
US11239290B2 (en) Display apparatus
CN111755474A (zh) 显示设备
US11462605B2 (en) Display apparatus
US11507151B2 (en) Display apparatus
US20210343811A1 (en) Display apparatus and method of manufacturing the same
US20240130170A1 (en) Display apparatus and method of manufacturing the same
US20230371312A1 (en) Display panel and method of manufacturing the same
US11302767B2 (en) Display panel with shielded signal lines routed around an opening area in the display panel
KR20220037550A (ko) 디스플레이 장치 및 그 제조방법
KR20220030433A (ko) 디스플레이 장치 및 그 제조방법
CN218353026U (zh) 显示装置
CN112216719A (zh) 显示面板
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
US11495650B2 (en) Display apparatus
EP3905359B1 (en) Display panel and display apparatus including the same
CN113053946A (zh) 显示装置
EP3996142B1 (en) Display apparatus
KR20230166019A (ko) 디스플레이 장치 및 그 제조 방법
KR20220052391A (ko) 디스플레이 패널과, 이의 제조방법
KR20210113537A (ko) 표시 장치 및 그 제조 방법
KR20220085108A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN115036344A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination