CN115036344A - 显示装置 - Google Patents

Abstract

提供了显示装置。显示装置包括多个像素、显示区域、第一导电层、第一平坦化层、第二导电层、第二平坦化层和连接层，多个像素位于衬底上并且各自包括第一电极、中间层和第二电极，中间层包括发射层，显示区域包括多个像素，第一导电层位于显示区域外部，第一平坦化层包括暴露第一导电层的上表面的第一接触孔和位于显示区域与第一接触孔之间的第二接触孔，第二导电层通过第一接触孔连接到第一导电层，第二平坦化层位于第一平坦化层上并且包括在与第二接触孔重叠的位置处形成的第三接触孔，连接层在第二接触孔和第三接触孔彼此重叠的位置处直接接触第二导电层。

Description

显示装置

相关申请的交叉引用

本申请要求于2021年3月5日提交到韩国知识产权局的第10-2021-0029656号韩国专利申请的优先权及权益，该韩国专利申请的全部内容通过引用并入本文。

技术领域

一个或多个实施方式的方面涉及显示装置。

背景技术

显示装置是可视地显示数据的装置。近来，显示装置的用途已变得更加多样化。此外，显示装置已变得更薄且更轻，并且因此，显示装置的各种潜在用途已扩展。

显示装置包括被分成显示区域和在显示区域外部的非显示区域的衬底。排列有诸如焊盘部、多个布线和驱动电路部的非显示元件的非显示区域是未显示有图像的死区。近来，对进一步减小显示装置的死区的需求已增加。

在本背景技术部分中所公开的以上信息仅用于增强背景的理解，并且因此，在本背景技术部分中讨论的信息并不一定构成现有技术。

发明内容

一个或多个实施方式的方面涉及显示装置，并且例如，涉及可减小死区并且可有效控制单体溢出的显示装置。

一个或多个实施方式的方面可包括通过减小死区并且有效控制单体溢出来提供高质量图像的显示装置，以及制造显示装置的方法。然而，根据本公开的实施方式不限于此。

附加方面将在下面的描述中部分阐述，并且部分将从描述中明确，或者可通过本公开的所呈现的实施方式的实践来获悉。

根据一个或多个实施方式，显示装置包括多个像素、显示区域、第一导电层、第一平坦化层、第二导电层、第二平坦化层和连接层，多个像素排列在衬底上方并且各自包括第一电极、中间层和第二电极，中间层包括发射层，显示区域包括多个像素，第一导电层排列在显示区域外部，第一平坦化层包括暴露第一导电层的上表面的第一接触孔和位于显示区域与第一接触孔之间的第二接触孔，第二导电层通过第一接触孔连接到第一导电层，第二平坦化层位于第一平坦化层上并且包括在与第二接触孔重叠的位置处形成的第三接触孔，连接层在第二接触孔和第三接触孔彼此重叠的位置处直接接触第二导电层。

根据一些实施方式，第二导电层可位于第一接触孔中以及位于第一接触孔与显示区域之间，其中，第二导电层的宽度可大于第一导电层的宽度。

根据一些实施方式，连接层可在第二接触孔和第三接触孔彼此重叠的位置处直接接触第二电极。

根据一些实施方式，在第一接触孔中，连接层可与第一导电层和第二导电层重叠。

根据一些实施方式，在第一接触孔中，连接层可直接接触第二导电层。

根据一些实施方式，在第一接触孔中，第二平坦化层可排列在连接层与第二导电层之间。

根据一些实施方式，显示装置还可包括位于第二平坦化层上的有机绝缘层、包括第一平坦化层和第二平坦化层以及有机绝缘层并且覆盖第一导电层的一个端部的第一坝、以及包括第一平坦化层和第二平坦化层以及有机绝缘层并且覆盖第一导电层的另一端部的第二坝。

根据一些实施方式，从衬底的表面到第二坝的顶部的高度可大于从衬底的表面到第一坝的顶部的高度。

根据一些实施方式，当第二接触孔和第三接触孔彼此重叠的位置被称为谷时，堤部可位于谷与第一坝之间，其中，堤部可包括包含有有机绝缘层的多个凸部。

根据一些实施方式，在衬底的垂直剖视图中，堤部可具有第一平坦化层、包括第一孔的第二导电层、第二平坦化层、包括第二孔的连接层和多个凸部被顺序地堆叠的结构。

根据一些实施方式，第一孔和第二孔可在衬底的垂直剖视图中彼此重叠。

根据一些实施方式，在所有方向上，多个凸部中的每一个可不连接到其它凸部，并且可与其它凸部间隔开。

根据一些实施方式，在所有方向上，多个凸部中的每一个可不连接到其它凸部，并且可与其它凸部间隔开，其中，第二平坦化层可在堤部中包括在一个方向上彼此不连接并且间隔开的多个部分。

根据一些实施方式，在一个方向上，多个凸部中的每一个可不连接到另一凸部，并且可与另一凸部间隔开，其中，在一个方向上，第二平坦化层可在堤部中包括在一个方向上彼此不连接并且间隔开的多个部分。

根据一些实施方式，在衬底的垂直剖视图中，堤部可具有第一平坦化层、包括第一孔的第二导电层、包括第二孔的连接层和多个凸部被顺序地堆叠的结构。

根据一些实施方式，第一孔和第二孔可彼此连接以允许直接穿透。

根据一些实施方式，当第二接触孔和第三接触孔彼此重叠的位置被称为谷时，堤部可位于谷与第一坝之间，其中，具有比堤部的高度大的高度的第三坝可进一步排列在谷与堤部之间。

根据一些实施方式，第二平坦化层可构成第三坝和堤部，其中，包括在第三坝中的第二平坦化层的高度可大于包括在堤部中的第二平坦化层的高度。

根据一些实施方式，显示装置还可包括覆盖显示区域的薄膜封装层，薄膜封装层包括至少一个无机封装层和至少一个有机封装层。

根据一些实施方式，至少一个无机封装层可包括第一无机封装层和第二无机封装层，其中，至少一个有机封装层可排列在第一无机封装层与第二无机封装层之间。

根据一些实施方式，第一无机封装层和第二无机封装层可在第二坝外部彼此直接接触。

根据一个或多个实施方式，显示装置包括衬底、位于衬底上方并且包括多个像素的显示区域、排列在显示区域外部的非显示区域、围绕显示区域的第一坝、排列在第一坝外部并且围绕第一坝的第二坝、包括位于第一坝与第二坝之间的第一导电层以及直接接触第一导电层并且具有比第一导电层的宽度大的宽度的第二导电层的电源电压线、以及第三导电层，在位于显示区域与第一坝之间的在至少两个绝缘层中分别形成的多个接触孔彼此重叠的谷中，第三导电层直接接触第二导电层。

根据一些实施方式，多个像素中的每一个可包括第一电极、排列在第一电极上的发射层和排列在发射层上并且公共地排列在多个像素中的第二电极，其中，第二电极可延伸到非显示区域并且在显示区域与第一坝之间直接接触第三导电层。

根据一些实施方式，包括多个凸部的堤部可位于谷与第一坝之间，其中，堤部可具有比第一坝的高度小的高度。

根据一些实施方式，第三坝可位于谷与堤部之间，其中，第三坝可具有比堤部的高度大的高度。

根据一些实施方式，显示装置还可包括覆盖显示区域的薄膜封装层，其中，薄膜封装层可包括第一无机封装层、第二无机封装层和位于第一无机封装层与第二无机封装层之间的有机封装层，其中，第一无机封装层和第二无机封装层可在第二坝外部彼此直接接触。

附图说明

通过结合附图而作出的以下描述，本公开的某些实施方式的以上和其它方面、特征和特性将更加明确，在附图中：

图1是根据一些实施方式的显示装置的示意性平面图；

图2是根据一些实施方式的包括在显示装置中的像素的等效电路图的实例；

图3是图1的区III的示意性平面图；

图4是沿图1的线IVA-IVB和图3的线IVC-IVD截取的根据一些实施方式的显示装置的示意性剖视图；

图5是根据一些实施方式的显示装置的示意性剖视图；

图6A至图6C是示出堤部的第一孔和第二孔彼此重叠的各种结构的实施方式的示意性平面图；

图7是根据一些实施方式的显示装置的示意性剖视图；

图8是根据一些实施方式的显示装置的示意性剖视图；

图9是根据一些实施方式的显示装置的示意性剖视图；

图10是根据一些实施方式的显示装置的示意性剖视图；

图11是示出堤部的第一孔和第二孔彼此不重叠的实施方式的平面图；

图12是沿图11的线A-B截取的剖视图，并且图13是沿图11的线C-D截取的剖视图；

图14是示出堤部的第一孔和第二孔彼此不重叠的其它实施方式的平面图；以及

图15是沿图14的线A-B截取的剖视图，并且图16是沿图14的线C-D截取的剖视图。

具体实施方式

现在将更详细地参照在附图中示出的一些实施方式的方面，在附图中相同的附图标记始终指示相同的元件。在这方面，根据本公开的实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，下面通过参照图仅对实施方式进行描述以解释本描述的多个方面。如本文中所使用的，措辞“和/或”包括相关所列项目中的一个或多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者其变体。

由于本描述允许各种改变和许多实施方式，因此某些实施方式将在附图中示出并且在书面描述中进行描述。通过结合附图而作出的一个或多个实施方式的以下详细描述，一个或多个实施方式的效果和特征以及实现它们的方法将变得明确。然而，根据本公开的实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。

下面将参照附图对一个或多个实施方式的方面进行更详细的描述。彼此相同或对应的那些元件被赋予相同的附图标记，而与图号无关，并且将省略其冗余描述。

虽然如“第一”和“第二”的这种措辞可用于描述各种元件，但是这种元件不必受以上措辞限制。以上措辞用于将一个元件与另一元件区分开。

除非上下文另有明确说明，否则如本文中使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。

将理解的是，如本文中使用的措辞“包括(include)”、“包括(comprise)”和“具有(have)”指明了所陈述的特征或元件的存在，但是不排除一个或多个其它特征或元件的添加。

还将理解的是，当层、区或元件被称为在另一层、区或元件上时，其可直接或间接地在另一层、区或元件上。也就是说，例如，可存在居间层、区或元件。

为了描述的便利，附图中的元件的大小可被放大或减小。换言之，由于附图中的元件的大小和厚度为了描述的便利而被任意地示出，因此下面的实施方式不限于此。

当实施方式可以不同地实现时，特定工艺顺序可与所描述的顺序不同地执行。例如，两个连续描述的工艺可实质上同时进行或者以与所描述的顺序相反的顺序进行。

还将理解的是，当层、区或元件被称为彼此连接时，它们可彼此直接连接或在居间层、区或元件介于其间的情况下彼此间接连接。例如，当层、区或元件被称为彼此电连接时，它们可彼此直接电连接或在居间层、区或元件介于其间的情况下彼此间接电连接。

x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。

显示装置是显示图像的装置，并且可为液晶显示装置、电泳显示装置、有机发光显示装置、无机发光显示装置、场发射显示装置、表面传导电子发射显示装置、等离子体显示装置、阴极射线显示装置等。

尽管下面将有机发光显示装置描述为根据一些实施方式的显示装置的实例，但是本文中描述的显示装置不限于此，并且可使用各种显示装置。

图1是根据一些实施方式的显示装置1的示意性平面图。图2是根据一些实施方式的包括在显示装置1中的像素P的等效电路图的实例。图3是图1的区III的示意性平面图。图4是沿图1的线IVA-IVB和图3的线IVC-IVD截取的根据一些实施方式的显示装置1的示意性剖视图。

参照图1，显示装置1包括排列在衬底100上方的显示区域DA。显示区域DA包括像素P，像素P连接到在第一方向上延伸的数据线DL和在与第一方向交叉的第二方向上延伸的扫描线SL。每个像素P可连接到在第一方向上延伸的驱动电压线PL。尽管图1示出了单个像素P，但是本领域普通技术人员可根据显示装置1的大小和设计来包括任何合适数量的多个像素P。

像素P发射例如红色光、绿色光、蓝色光或白色光，并且作为实例，可包括有机发光二极管。此外，在每个像素P中还可包括诸如薄膜晶体管和电容器的器件。

显示区域DA通过从每个像素P发射的光来显示图像，并且非显示区域NDA排列在显示区域DA外部。例如，非显示区域NDA可围绕显示区域DA。因此，非显示区域NDA可为在显示区域DA的外围(例如，覆盖区外部)的边框区域。

非显示区域NDA是未排列有像素P的区域，并且不显示图像。在非显示区域NDA中可排列有第一电源电压线10和配置成与第一电源电压线10提供不同的电压的第二电源电压线20。

第一电源电压线10可包括排列在显示区域DA的一侧上的第一主电压线10a和第一连接线10b。例如，当显示区域DA具有矩形形状时，第一主电压线10a可排列成对应于显示区域DA的任一侧。第一连接线10b从第一主电压线10a在第一方向上延伸。根据一些实施方式，第一方向可为从显示区域DA朝向衬底100的端部附近的端子部300的方向。第一连接线10b可连接到端子部300的第一端子31。

第二电源电压线20可包括部分围绕第一主电压线10a的两个端部和显示区域DA的第二主电压线20a，以及从第二主电压线20a在第一方向上延伸的第二连接线20b。例如，当显示区域DA具有矩形形状时，第二主电压线20a可沿第一主电压线10a的两个端部和显示区域DA的除了与第一主电压线10a相邻的任一侧之外的其余侧延伸。第二连接线20b在与第一连接线10b平行的第一方向上延伸并且连接到第二端子32。第二电源电压线20可弯曲以围绕第一电源电压线10的端部。

端子部300排列在衬底100的一个端部上，并且包括多个第一端子31、多个第二端子32和多个第三端子33。端子部300可不被绝缘层覆盖，而是可被暴露并且电连接到诸如柔性印刷电路板或驱动驱动器IC芯片的控制器。

控制器可将从外部发送的多个图像信号改变为多个图像数据信号，并且可通过第三端子33将改变后的信号发送到显示区域DA。此外，控制器可接收垂直同步信号、水平同步信号或时钟信号，生成用于控制第一栅极驱动器和第二栅极驱动器的驱动的控制信号，并且通过端子将控制信号发送到第一栅极驱动器和第二栅极驱动器中的每一个。

控制器可通过第一端子31和第二端子32将不同的电压分别传输到第一电源电压线10和第二电源电压线20。

第一电源电压线10可将(图2的)第一电源电压ELVDD提供到每个像素P，并且第二电源电压线20可将(图2的)第二电源电压ELVSS提供到每个像素P。

例如，第一电源电压ELVDD可通过连接到第一电源电压线10的驱动电压线PL提供到每个像素P。第二电源电压ELVSS可提供到在每个像素P中设置的(图2的)有机发光二极管OLED的阴极，并且在这方面，第二电源电压线20的第二主电压线20a可在非显示区域NDA中连接到有机发光二极管OLED的阴极。

根据一些实施方式，在非显示区域NDA中还可排列有用于将扫描信号提供到每个像素P的扫描线SL的扫描驱动器、用于将数据信号提供到数据线DL的数据驱动器等。

在非显示区域NDA中，围绕显示区域DA的第一坝110和第二坝120可彼此间隔开。

当通过喷墨工艺形成构成(图4的)薄膜封装层400的包括诸如单体的有机材料的(图4的)有机封装层420时，第一坝110和第二坝120可阻挡有机材料流到衬底100的边缘，从而防止或减少由于形成在衬底100的边缘处的有机封装层420而导致的边缘尾部的情况。

参照图2，每个像素P包括连接到扫描线SL和数据线DL的像素电路PC以及连接到像素电路PC的有机发光二极管OLED。

像素电路PC包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。开关薄膜晶体管T2连接到扫描线SL和数据线DL，并且配置成根据通过扫描线SL输入的扫描信号Sn将通过数据线DL输入的数据信号Dm发送到驱动薄膜晶体管T1。

存储电容器Cst连接到开关薄膜晶体管T2和驱动电压线PL，并且存储与从开关薄膜晶体管T2接收的电压和供给到驱动电压线PL的第一电源电压ELVDD之间的差对应的电压。

驱动薄膜晶体管T1连接到驱动电压线PL和存储电容器Cst，并且可配置成响应于存储电容器Cst中存储的电压值来控制从驱动电压线PL流过有机发光二极管OLED的驱动电流。有机发光二极管OLED可根据驱动电流发射具有特定亮度的光。

尽管图2示出了像素电路PC包括两个薄膜晶体管和一个存储电容器的情况，但是根据本公开的实施方式不限于此，并且可对薄膜晶体管和存储电容器的数量和电路设计进行各种修改。

参照图3，多个像素P排列在图1的区III中。多个像素P可被像素限定层113围绕，并且在像素限定层113上可排列有间隔件115。

尽管图3示出了呈相同大小的四边形形状的多个像素P，但这是实例，并且多个像素P可具有不同的大小，并且多个像素P的形状也可不同。

间隔件115排列在来自多个像素P之中的一些像素P之间。间隔件115可在通过使用掩模来沉积包括发射层的(图4的)中间层320的工艺期间保持掩模与衬底100之间的间隙，并且因此可防止或减少在沉积工艺期间中间层320被掩模压印或剥离的缺陷。

间隔件115可包括与像素限定层113的材料相同的材料，并且当通过使用半色调掩模形成像素限定层113时，间隔件115可由与像素限定层113的材料相同的材料并且在彼此不同的高度处形成。

图4的左侧是沿图3的线IVC-IVD截取的像素P的示意性剖视图。参照图4的左侧，在衬底100上排列有缓冲层101，并且在缓冲层101上排列有驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。

衬底100可包括各种材料，诸如玻璃、金属或塑料。例如，衬底100可为包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素的聚合物树脂的柔性衬底。

在衬底100上可提供有包括硅氧化物和/或硅氮化物的缓冲层101以防止或减少杂质的渗透。

驱动薄膜晶体管T1包括驱动半导体层A1和驱动栅电极G1，并且开关薄膜晶体管T2包括开关半导体层A2和开关栅电极G2。在驱动半导体层A1与驱动栅电极G1之间和在开关半导体层A2与开关栅电极G2之间可排列有第一栅极绝缘层103。第一栅极绝缘层103可包括无机绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物等。

驱动半导体层A1和开关半导体层A2可包括非晶硅或可包括多晶硅。根据一些实施方式，驱动半导体层A1和开关半导体层A2可包括氧化物，氧化物包括选自包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)的组中的至少一种材料。

驱动半导体层A1可包括与驱动栅电极G1重叠并且未掺杂有杂质的驱动沟道区，以及位于驱动沟道区的两侧上并且掺杂有杂质的驱动源极区和驱动漏极区。驱动源电极S1和驱动漏电极D1可分别连接到驱动源极区和驱动漏极区。

开关半导体层A2可包括与开关栅电极G2重叠并且未掺杂有杂质的开关沟道区，以及位于开关沟道区的两侧上并且掺杂有杂质的开关源极区和开关漏极区。开关源电极S2和开关漏电极D2可分别连接到开关源极区和开关漏极区。

驱动栅电极G1和开关栅电极G2可包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，并且可具有单层或多层结构。

存储电容器Cst可与驱动薄膜晶体管T1重叠。在这种情况下，可增加存储电容器Cst的面积和驱动薄膜晶体管T1的面积，并且可提供高质量图像。例如，驱动栅电极G1可为存储电容器Cst的第一存储电容板CE1。在第一存储电容板CE1之上可排列有第二存储电容板CE2以与第一存储电容板CE1重叠。用作介电层的第二栅极绝缘层105可排列在第一存储电容板CE1与第二存储电容板CE2之间。第二栅极绝缘层105可包括无机绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物等。

驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst可被层间绝缘层107覆盖。层间绝缘层107可为无机材料层，并且可包括诸如硅氮氧化物、硅氧化物和/或硅氮化物的无机绝缘材料。

数据线DL可排列在层间绝缘层107上，并且可通过穿透层间绝缘层107、第二栅极绝缘层105和第一栅极绝缘层103的接触孔连接到开关薄膜晶体管T2的开关半导体层A2。数据线DL可用作开关源电极S2。

驱动源电极S1、驱动漏电极D1、开关源电极S2和开关漏电极D2可排列在层间绝缘层107上，可在相同的工艺期间由相同的材料并且在相同的层上形成，并且可通过穿透层间绝缘层107、第二栅极绝缘层105和第一栅极绝缘层103的接触孔连接到驱动半导体层A1或开关半导体层A2。

数据线DL、驱动源电极S1、驱动漏电极D1、开关源电极S2和开关漏电极D2可被无机保护层覆盖。无机保护层可为硅氧化物和硅氮化物的单层膜或多层膜。无机保护层可防止或减少在非显示区域NDA中暴露的布线(例如，在与数据线DL相同的工艺期间一起形成的布线)因用于图案化像素电极310的蚀刻剂而被损坏的情况。

驱动电压线PL可与数据线DL排列在不同的层上。在驱动电压线PL和数据线DL之间可排列有第一平坦化层109，并且驱动电压线PL可被第二平坦化层111覆盖。

驱动电压线PL可为包括铝(Al)、铜(Cu)、钛(Ti)及其合金中的至少一种的单层膜或多层膜。根据一些实施方式，驱动电压线PL可为Ti/Al/Ti的三层膜。

尽管图4示出了排列在第一平坦化层109上的驱动电压线PL，但是根据本公开的实施方式不限于此。根据一些实施方式，驱动电压线PL可通过形成在第一平坦化层109中的通孔连接到形成在与数据线DL的层相同的层中的下部附加电压线，并且因此可降低电阻。

第一平坦化层109和第二平坦化层111可为单层或多层膜。

第一平坦化层109和第二平坦化层111可包括有机绝缘材料。作为实例，有机绝缘材料可包括酰亚胺基聚合物、诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸基聚合物、芳醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物等。

此外，第一平坦化层109和第二平坦化层111可包括无机绝缘材料。作为实例，无机绝缘材料可包括硅氮氧化物、硅氧化物、硅氮化物等。

具有像素电极310、相对电极330以及位于像素电极310与相对电极330之间并且包括发射层的中间层320的有机发光二极管OLED可位于第二平坦化层111上。

像素电极310可连接到形成在第一平坦化层109上的连接布线CL，并且连接布线CL可连接到驱动薄膜晶体管T1的驱动漏电极D1。

像素电极310可为透明电极或反射电极。

当像素电极310是透明电极时，像素电极310可包括透明导电层。透明导电层可为选自包括氧化铟锡、氧化铟锌、氧化锌、氧化铟、氧化铟镓和氧化铝锌的组中的至少一种。在这种情况下，除了透明导电层之外，还可包括用于改善发光效率的半透射层，并且半透射层可为形成为几微米(μm)到几十微米的薄膜的选自包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和镱(Yb)的组中的至少一种。当像素电极310是反射电极时，像素电极310可包括包含有银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)及其化合物中的至少一种的反射膜，以及排列在反射膜上和/或下的透明导电层。透明导电层可为选自包括氧化铟锡、氧化铟锌、氧化锌、氧化铟、氧化铟镓和氧化铝锌的组中的至少一种。

然而，本公开不限于此，并且像素电极310可包括各种材料，并且其结构可具有各种修改，例如，单层结构或多层结构。

像素限定层113可排列在像素电极310上。像素限定层113具有暴露像素电极310的开口，并且因此限定像素的发射区域。此外，像素限定层113可通过增加像素电极310的边缘与相对电极330之间的距离来防止或减少在像素电极310的端部处发生的电弧的情况。像素限定层113可包括例如有机材料，诸如聚酰亚胺或六甲基二硅氧烷(HMDSO)。

中间层320可包括低分子量材料或聚合物材料。当中间层320包括低分子量材料时，中间层320可具有空穴注入层、空穴传输层、发射层、电子传输层、电子注入层等被堆叠成单个或复杂结构的结构。中间层320可包括各种有机材料，包括铜酞菁(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基联苯胺(NPB)、三-8-羟基喹啉铝(Alq3)等。中间层320可通过诸如真空沉积的各种方法形成。

当中间层320包括聚合物材料时，中间层320通常可具有包括空穴传输层和发射层的结构。在这方面，空穴传输层可包括聚(3,4-亚乙二氧基噻吩)(PEDOT)，并且发射层可包括聚合物材料，诸如聚亚苯基亚乙烯基(PPV)基材料、聚芴基材料等。中间层320可通过诸如丝网印刷、喷墨印刷、激光诱导热成像等的各种方法形成。中间层320可为遍及多个像素电极310的一体层，或者可为被图案化以对应于多个像素电极310中的每一个的层。

相对电极330可排列在显示区域DA上方，并且可覆盖显示区域DA。也就是说，相对电极330可一体地形成在多个有机发光二极管OLED中，以对应于多个像素电极310。相对电极330电连接到下面描述的第二电源电压线20。

相对电极330可为透明电极或反射电极。当相对电极330是透明电极时，相对电极330可包括选自银(Ag)、铝(Al)、镁(Mg)、锂(Li)、钙(Ca)、铜(Cu)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、MgAg和CaAg之中的一种或多种材料，并且可为具有几微米(μm)到几十微米的厚度的薄膜的形式。当相对电极330是反射电极时，相对电极330可包括选自包括银(Ag)、铝(Al)、镁(Mg)、锂(Li)、钙(Ca)、铜(Cu)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、MgAg和CaAg的组中的至少一种。然而，相对电极330的结构和材料不限于此，并且可具有各种修改。

间隔件115可排列在像素限定层113上。因为间隔件115在从像素限定层113朝向薄膜封装层400的方向上突出，所以间隔件115可在通过使用掩模来沉积中间层320的工艺期间保持掩模与衬底100之间的间隙，并且因此可防止或减少在沉积工艺期间中间层320被掩模压印或剥离的缺陷。

间隔件115可包括有机材料，诸如聚酰亚胺或HMDSO。间隔件115可排列在下面描述的第一坝110和第二坝120中，并且用于防止或减少湿气的渗透并且形成坝的台阶差。

有机发光二极管OLED可能相对容易被外部湿气或氧气损坏，并且因此可被薄膜封装层400覆盖和保护。

薄膜封装层400可覆盖显示区域DA并且延伸到显示区域DA的外部。薄膜封装层400可包括至少一个有机封装层和至少一个无机封装层。根据一些实施方式，薄膜封装层400可包括第一无机封装层410、有机封装层420和第二无机封装层430。

第一无机封装层410可覆盖整个相对电极330，并且可包括硅氧化物、硅氮化物和/或硅氮氧化物。

在一些情况下，在第一无机封装层410与相对电极330之间可排列有诸如覆盖层的其它层。例如，覆盖层可包括来自硅氧化物、硅氮化物、氧化锌、氧化钛、氧化锆、氧化铟锡(ITO)、氧化铟锌(IZO)、Alq3、CuPc、CBP、a-NPB和ZiO₂之中的一种或多种，以改善发光效率。根据一些实施方式，覆盖层可使得相对于由有机发光二极管OLED生成的光发生等离子体共振现象。例如，覆盖层可包括纳米颗粒。覆盖层可防止或减少有机发光二极管OLED被在用于形成薄膜封装层400的化学气相沉积工艺或溅射工艺期间生成的热、等离子体等损坏的情况。例如，覆盖层可包括包含有双酚型环氧树脂、环氧化丁二烯树脂、芴型环氧树脂和酚醛环氧树脂中的至少一种的环氧基材料。

根据一些实施方式，包括氟化锂(LiF)的层可排列在第一无机封装层410与覆盖层之间。

因为第一无机封装层410沿其下部结构形成，所以第一无机封装层410的上表面是不平坦的。有机封装层420覆盖第一无机封装层410并且使第一无机封装层410平坦化。有机封装层420的上表面可在与显示区域DA对应的部分中为实质上平坦的。

有机封装层420可包括选自包括聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和HMDSO的组中的一种或多种材料。

第二无机封装层430可覆盖有机封装层420，并且可包括硅氧化物、硅氮化物和/或硅氮氧化物。通过沉积第二无机封装层430以在显示装置1的边缘区中直接接触第一无机封装层410，有机封装层420可被封装以不暴露到显示装置1的外部。

图4的右侧是沿图1的线IVA-IVB截取的显示装置1的剖视图。

参照图4的右侧，缓冲层101、第一栅极绝缘层103、第二栅极绝缘层105和层间绝缘层107可排列在衬底100的端部附近，并且包括第一导电层21和第二导电层22的第二电源电压线20可排列在层间绝缘层107上。

第一导电层21可包括与数据线DL的材料相同的材料，并且第二导电层22可包括与驱动电压线PL的材料相同的材料。第一导电层21可通过形成在第一平坦化层109中的第一接触孔CNT1直接连接到第二导电层22。

在第二导电层22上可排列有包括与像素电极310的材料相同的材料的连接层310a。第二导电层22可直接接触连接层310a，并且因为连接层310a的一部分接触相对电极330，所以第二电源电压线20可将第二电源电压ELVSS提供到相对电极330。

第二导电层22包括在从第一接触孔CNT1朝向显示区域DA的方向上延伸的延伸部22a。因为第二导电层22的延伸部22a朝向显示区域DA延伸，所以在衬底100的垂直剖视图中，第二导电层22的宽度W2可大于第一导电层21的宽度W1。

参照作为根据比较性实例的显示装置0的示意性剖视图的图5，排列有包括第一导电层21R和第二导电层22R的第二电源电压线20R。比较性实例的第一导电层21R的宽度WR1大于根据一些实施方式的第一导电层21的宽度W1，并且比较性实例的第二导电层22R的宽度WR2小于根据一些实施方式的第二导电层22的宽度W2。

因为根据一些实施方式的第二导电层22的宽度W2可大于比较性实例的第二导电层22R的宽度WR2，所以尽管根据一些实施方式的第一导电层21的宽度W1小于比较性实例的第一导电层21R的宽度WR1，但是由于根据一些实施方式的第二电源电压线20的总有效宽度W1+W2不小于比较性实例的第二电源电压线20R的总有效宽度WR1+WR2，所以根据一些实施方式的第二电源电压线20的总电阻没有增加得超过比较性实例的第二电源电压线20R的总电阻。因此，根据一些实施方式，由于与比较性实例的实施方式相比，可减小第一导电层21的宽度，因此可减小由第一导电层21占据的死区。

参照图4，第一坝110和第二坝120排列在与第二电源电压线20的端部重叠的位置处。第一坝110比第二坝120更靠近显示区域DA。

第一坝110可包括：包含有与第一平坦化层109的材料相同的材料的第一层109a、包括与第二平坦化层111的材料相同的材料的第二层111a、包括与像素限定层113的材料相同的材料的第三层113a、以及包括与间隔件115的材料相同的材料的第四层115a。第二导电层22可排列在第一层109a与第二层111a之间以朝向显示区域DA延伸。

第二坝120可包括：包含有与第一平坦化层109的材料相同的材料的第一层109b、包括与第二平坦化层111的材料相同的材料的第二层111b、包括与像素限定层113的材料相同的材料的第三层113b、以及包括与间隔件115的材料相同的材料的第四层115b。

根据一些实施方式，通过使用例如半色调工艺，第二坝120的第二层111b可形成得高于第一坝110的第二层111a。由于第二坝120的第二层111b的第二高度h2大于第一坝110的第二层111a的第一高度h1，因此可防止有机封装层420的有机材料溢出第二坝120并且形成边缘尾部。此外，在通过使用掩模来沉积中间层320的工艺期间，可保持掩模与衬底100之间的间隙，以防止或减少在沉积工艺期间中间层320被掩模压印或剥离的缺陷。

第一坝110的第一层109a和第二坝120的第一层109b可覆盖第一导电层21的端部，并且因此可防止或减少第一导电层21的劣化。例如，由于第一坝110的第一层109a的端部和第二坝120的第一层109b的端部构成在第一平坦化层109中形成的第一接触孔CNT1的界面，因此第一坝110和第二坝120两者与第一导电层21的端部重叠。

根据图5的比较性实例，在第二坝120的第一层109b与第一导电层21R的端部重叠时，整个第一坝110排列在第一导电层21R之上，并且因此，第一坝110不与第一导电层21R的端部重叠。因此，在根据一些实施方式的显示装置1中，因为第一导电层21的两个端部全部被第一坝110的第一层109a和第二坝120的第一层109b包覆，所以与比较性实例相比，可更有效地防止第一导电层21的劣化。

在与衬底100水平的方向上，在位于显示区域DA与第一接触孔CNT1之间的第一平坦化层109中形成有第二接触孔CNT2。第二导电层22的延伸部22a覆盖第二接触孔CNT2的界面并且朝向显示区域DA延伸。

在位于第一平坦化层109上的第二平坦化层111中，在与第二接触孔CNT2重叠的位置处形成有第三接触孔CNT3。连接层310a覆盖第三接触孔CNT3的界面并且朝向显示区域DA延伸。连接层310a可包括与像素电极310的材料相同的材料，但是可与显示区域DA的像素电极310电绝缘。

由于在第二接触孔CNT2和第三接触孔CNT3彼此重叠的位置处去除了第一平坦化层109和第二平坦化层111，因此形成有绝缘层的谷。在谷中，第二导电层22的延伸部22a和连接层310a分别覆盖第二接触孔CNT2的界面和第三接触孔CNT3的界面，并且构成谷覆盖层200。由于第二导电层22的延伸部22a和连接层310a在谷中彼此接触，因此可防止或减少杂质从衬底100的侧表面渗透并且扩散到显示区域DA的情况。

在第二导电层22的延伸部22a中可形成有多个第一孔H1，以顺畅地排放从第一平坦化层109生成的气体。在连接层310a中可形成有多个第二孔H2以顺畅地排放从第二平坦化层111生成的气体。

在第二平坦化层111上形成有包括与像素限定层113的材料相同的材料的有机绝缘层，并且在有机绝缘层中形成有多个第三孔H3以形成多个第一凸部113c。第三孔H3可与连接层310a重叠，并且第一凸部113c可与第二孔H2重叠。第一凸部113c下的第二平坦化层111的第三高度h3可大于包括在第一坝110中的第二层111a的第一高度h1。

从显示区域DA延伸的相对电极330可位于第一凸部113c上，并且相对电极330可延伸到谷。相对电极330连接到位于第一凸部113c之间的连接层310a，并且连接到谷中的谷覆盖层200的连接层310a。因为连接层310a连接到第二导电层22，并且第二导电层22在第一接触孔CNT1中连接到第一导电层21，所以第二电源电压线20可配置成将第二电源电压ELVSS供给到相对电极330。

在平行于衬底100的方向上，包括第二凸部113d的堤部140位于谷与第一坝110之间。第二凸部113d可通过相同的工艺由与第一凸部113c的材料相同的材料形成。

根据一些实施方式，在衬底100的垂直剖视图中，堤部140具有第一平坦化层109、第二平坦化层111和第二凸部113d，并且第二导电层22的形成有多个第一孔H1的延伸部22a和形成有多个第二孔H2的连接层310a位于第一平坦化层109与第二凸部113d之间。在衬底100的垂直剖视图中，第一孔H1和第二孔H2可彼此重叠，从而顺畅地排放从第一平坦化层109和第二平坦化层111生成的气体。

排列在堤部140的下部中的第二平坦化层111的第四高度h4小于第二坝120的第二层111b的第二高度h2，并且因此，堤部140的整体高度小于第二坝120的整体高度。然而，由于多个第二凸部113d形成在堤部140中，因此在薄膜封装层400的形成期间可减小有机材料的流速以控制有机材料的形成速率。

在谷覆盖层200下方还可排列有电路布线30。诸如发射控制驱动器和扫描线驱动器的各种电路部的布线可排列在电路布线30中。可排列有电路布线30的空间余量可增加得与通过减小第一导电层21的宽度W1而减小的死区相当，并且因此，可改善电路设计中的自由度。尽管图4示出了由与驱动栅电极G1的材料相同的材料形成的作为一个层的电路布线30，但这是实例，并且本公开不限于此。电路布线30不限于由与驱动栅电极G1的材料相同的材料或在与驱动栅电极G1的层相同的层中形成，并且可形成为多个层而非一个层。

根据上述实施方式中的一个或多个，可通过减小第一导电层21的宽度W1来减小死区。此外，即使当第一导电层21的宽度W1减小时，也可通过增加第二导电层22的宽度W2来增加第二电源电压线20的总有效宽度W1+W2，并且因此，可减小第二电源电压线20的电阻。此外，可通过形成堤部140来控制有机材料速率，并且可通过使第一孔H1和第二孔H2重叠来顺畅地进行排气。

图6A至图6C是示出堤部140的第一孔H1和第二孔H2彼此重叠的各种结构的实施方式的示意性平面图。

参照图6A，在如图4的实施方式中的第一孔H1和第二孔H2在剖视图中彼此重叠的结构中，示出了在平面图中第二平坦化层111和第二凸部113d与第一孔H1和第二孔H2重叠并且形成为岛的实施方式。描述“形成为岛”可被解释为意味着例如第二凸部113d具有在所有方向上不连接到其它相邻的第二凸部113d并且与该其它相邻的第二凸部113d间隔开的形状。由于在平面图中第二平坦化层111和第二凸部113d形成为多个岛以形成弯曲，因此在有机封装层420的形成期间可控制有机材料的流速，以改善由于有机材料而导致的边缘尾部的轮廓。

参照图6B，在如图4的实施方式中的第一孔H1和第二孔H2在剖视图中彼此重叠的结构中，示出了在平面图中第二平坦化层111和第二凸部113d与第一孔H1和第二孔H2重叠并且形成为条的实施方式。描述“形成为条”可被解释为意味着例如第二凸部113d具有在一个方向上不连接到另一相邻的第二凸部113d并且与该另一相邻的第二凸部113d间隔开的形状。例如，第二平坦化层111可具有在一个方向上不连接到另一相邻的第二平坦化层111并且与该另一相邻的第二平坦化层111间隔开的形状。由于第二平坦化层111和第二凸部113d形成为多个平行条，因此在有机封装层420的形成期间可控制有机材料的流速，以改善由于有机材料而导致的边缘尾部的轮廓。

参照图6C，在如图4的实施方式中的第一孔H1和第二孔H2在剖视图中彼此重叠的结构中，示出了在平面图中第二平坦化层111形成为条并且第二凸部113d形成为岛的实施方式。由于在平面图中由第二平坦化层111形成的多个平行条和由第二凸部113d形成的多个岛形成弯曲，因此在有机封装层420的形成期间可控制有机材料的流速，以改善由于有机材料而导致的边缘尾部的轮廓。根据如图6C中所示的一些实施方式，第二平坦化层111可形成为岛，并且第二凸部113d可形成为条。

图7是根据一些实施方式的显示装置2的示意性剖视图。

图7的左侧是沿图3的线IVC-IVD截取的像素P的示意性剖视图并且与上述图4的实施方式相同。

图7的右侧是沿图1的线IVA-IVB截取的显示装置1的剖视图，并且在下文中将主要对与上述图4的实施方式的区别进行描述。

根据如图7中所示的一些实施方式，谷与堤部140之间的连接层310a的形状不同于图4的实施方式中的形状。在根据一些实施方式的连接层310a中，在从谷朝向堤部140的方向上延伸的部分具有2层台阶形状。也就是说，在从谷朝向堤部140的方向上延伸的连接层310a具有位于第二导电层22上的第一层310a1和位于第二平坦化层111上的第二层310a2彼此连接的台阶形状。当在第二平坦化层111中形成第三接触孔CNT3时，可通过将第三接触孔CNT3的界面在朝向堤部140的方向上靠近堤部140偏移特定距离d来以台阶形状形成连接层310a的结构。

根据如图7中所示的一些实施方式，与图4的实施方式不同，连接层310a的形成在第一坝110的第二层111a上的孔310ah与第一导电层21完全重叠。尽管在图7的实施方式中示出了第一导电层21的宽度W1'略大于图4的实施方式的第一导电层21的宽度W1，使得连接层310a的孔310ah与第一导电层21完全重叠，但是本公开不限于此。在不通过设计改变来增加第一导电层21的宽度W1的情况下，连接层310a的孔310ah的中心可与第一导电层21完全重叠。

图8是根据一些实施方式的显示装置3的示意性剖视图。

图8的左侧是沿图3的线IVC-IVD截取的像素P的示意性剖视图并且与上述图4的实施方式相同。

图8的右侧是沿图1的线IVA-IVB截取的显示装置1的剖视图并且在下文中将主要对与上述图4的实施方式的区别进行描述。

图8的实施方式与图4的实施方式在堤部140和第一坝110的结构方面不同。根据一些实施方式，堤部140和第一坝110不包括包含有与第二平坦化层111的材料相同的材料的绝缘层。

根据一些实施方式，第一坝110可包括包含有与第一平坦化层109的材料相同的材料的第一层109a、包括与像素限定层113的材料相同的材料的第三层113a、以及包括与间隔件115的材料相同的材料的第四层115a。

在衬底100的垂直剖视图中，堤部140具有第一平坦化层109和第二凸部113d，并且具有多个第一孔H1的第二导电层22和具有多个第二孔H2的连接层310a位于第一平坦化层109与第二凸部113d之间。与图4的实施方式不同，在衬底100的垂直剖视图中，本实施方式的第一孔H1和第二孔H2可在没有第二平坦化层111介于其间的情况下直接彼此重叠，并且因此，可更顺畅地排放从第一平坦化层109和第二平坦化层111生成的气体。

图9是根据一些实施方式的显示装置4的示意性剖视图。

图9的左侧是沿图3的线IVC-IVD截取的像素P的示意性剖视图并且与上述图4的实施方式相同。

图9的右侧是沿图1的线IVA-IVB截取的显示装置1的剖视图并且在下文中将主要对与上述图4的实施方式的区别进行描述。

在图9的实施方式中，与图4的实施方式不同，在谷覆盖层200与堤部140之间还可排列有第三坝130。

第三坝130排列在第一平坦化层109上，并且包括包含有与第二平坦化层111的材料相同的材料的第二层111d和包括与像素限定层113的材料相同的材料的第三层113e。

第三坝130的第二层111d的第五高度h5与第一坝110的第二层111a的第一高度h1和第二坝120的第二层111b的第二高度h2相同，并且大于形成在堤部140中的第二平坦化层111的第四高度h4。由于第三坝130的整体高度被形成为大于堤部140的整体高度，因此可添加在有机封装层420的形成期间控制有机材料的流速的操作。

此外，根据一些实施方式，第一坝110包括包含有与第一平坦化层109的材料相同的材料的第一层109a、包括与第二平坦化层111的材料相同的材料的第二层111a和包括与像素限定层113的材料相同的材料的第三层113a，并且因此，与上述图4的实施方式不同，包括与间隔件115的材料相同的材料的层被排除。然而，本公开不限于此，并且可进一步包括包含有与间隔件115的材料相同的材料的层。

根据一些实施方式，在第二电源电压线20上，第二导电层22和连接层310a彼此不直接接触，并且第二平坦化层111排列在它们之间。即使当第二平坦化层111排列在它们之间时，因为向显示区域DA延伸的第二导电层22在谷中连接到连接层310a，所以第二电源电压也可发送到相对电极330。根据一些实施方式，第二平坦化层111部分保留在第二导电层22上，并且因此，可防止在用于去除第二平坦化层111的全部的蚀刻工艺期间损坏第二导电层22。

图10是根据一些实施方式的显示装置5的示意性剖视图。

图10的左侧是沿图3的线IVC-IVD截取的像素P的示意性剖视图并且与上述图9的实施方式相同。

图10的右侧是沿图1的线IVA-IVB截取的显示装置1的剖视图并且在下文中将主要对与上述图9的实施方式的区别进行描述。

图10的实施方式与图9的实施方式在堤部140的结构方面不同。根据一些实施方式，堤部140不包括包含有与第二平坦化层111的材料相同的材料的绝缘层。然而，第三坝130包括如图9的实施方式中的包括与第二平坦化层111的材料相同的材料的第二层111d。

根据一些实施方式，第一坝110可包括包含有与第一平坦化层109的材料相同的材料的第一层109a、包括与第二平坦化层111的材料相同的材料的第二层111a、以及包括与像素限定层113的材料相同的材料的第三层113a。

在衬底100的垂直剖视图中，堤部140具有第一平坦化层109和第二凸部113d，并且具有多个第一孔H1的第二导电层22和具有多个第二孔H2的连接层310a位于第一平坦化层109与第二凸部113d之间。与图9的实施方式不同，在衬底100的垂直剖视图中，本实施方式的第一孔H1和第二孔H2可在没有第二平坦化层111介于其间的情况下彼此直接重叠，并且因此，可更顺畅地排放从第一平坦化层109和第二平坦化层111生成的气体。

图11是示出堤部140的第一孔H1和第二孔H2彼此不重叠的实施方式的平面图。图12是沿图11的线A-B截取的剖视图。图13是沿图11的线C-D截取的剖视图。

参照图11至图13，第一孔H1和第二孔H2在剖视图中彼此不重叠，但是在平面图中彼此交替。在平面图中，第二平坦化层111和第二凸部113d形成为多个平行条。

尽管本实施方式与上述实施方式的不同之处在于第一孔H1和第二孔H2在剖视图中彼此不重叠，但是第二平坦化层111和第二凸部113d可形成为多个平行条，并且因此，在有机封装层420的形成期间可控制有机材料的流速，以改善由于有机材料而导致的边缘尾部的轮廓。

尽管图11示出了第一孔H1和第二孔H2顺序地交替排列的结构，但是根据本公开的实施方式不限于此。根据一些实施方式，可进行各种修改，例如，当两个第一孔H1连续地形成为一行，并且两个第二孔H2连续地形成为一行时，两个第一孔H1和两个第二孔H2可交替排列。此外，尽管在图11中示出了第一孔H1的大小和第二孔H2的大小彼此实质上相同，但是根据本公开的实施方式不限于此，并且第一孔H1的大小和第二孔H2的大小可彼此不同。

图14是示出堤部140的第一孔H1和第二孔H2彼此不重叠的其它实施方式的平面图。图15是沿图14的线A-B截取的剖视图。图16是沿图14的线C-D截取的剖视图。

参照图14至图16，第一孔H1和第二孔H2在剖视图中彼此不重叠，但是在平面图中彼此交替。第二平坦化层111没有间断地形成为一个图案，并且包括与像素限定层113的材料相同的材料的第二凸部113d形成为多个条。

尽管本实施方式与上述实施方式的不同之处在于第一孔H1和第二孔H2在剖视图中彼此不重叠，但是包括与像素限定层113的材料相同的材料并且构成堤部140的第二凸部113d可形成为多个条，并且因此，在有机封装层420的形成期间可控制有机材料的流速，以改善由于有机材料而导致的边缘尾部的轮廓。

尽管图14示出了第一孔H1和第二孔H2顺序地交替排列的结构，但是本公开不限于此。根据一些实施方式，可进行各种修改，例如，当两个第一孔H1连续地形成为一行，并且两个第二孔H2连续地形成为一行时，两个第一孔H1和两个第二孔H2可交替排列。此外，尽管在图14中示出了第一孔H1的大小和第二孔H2的大小彼此实质上相同，但是本公开不限于此，并且第一孔H1的大小和第二孔H2的大小可彼此不同。

根据一个或多个实施方式，由于构成第二电源电压线的第二导电层的宽度大于第一导电层的宽度，并且第二导电层在谷中直接接触连接到阴极的连接层，所以可在不显著增加电阻的情况下通过减小第二电源电压线的宽度来减小死区。此外，可通过在谷与坝之间形成多个凸部来控制单体回流速率，并且可通过以重叠或不重叠的方式排列分别形成在第二导电层和连接层中的孔来增强排气效果。

应理解的是，本文中描述的实施方式应仅在描述性意义上考虑，而不用于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照图对一个或多个实施方式进行了描述，但是本领域普通技术人员将理解的是，在不背离如由随附权利要求及其等同物所限定的精神和范围的情况下可在其中作出形式和细节上的各种改变。

Claims (26)

1.一种显示装置，包括：

多个像素，所述多个像素位于衬底上并且各自包括第一电极、中间层和第二电极，所述中间层包括发射层；

显示区域，所述显示区域包括所述多个像素；

第一导电层，所述第一导电层位于所述显示区域外部；

第一平坦化层，所述第一平坦化层包括暴露所述第一导电层的上表面的第一接触孔和位于所述显示区域与所述第一接触孔之间的第二接触孔；

第二导电层，所述第二导电层通过所述第一接触孔连接到所述第一导电层；

第二平坦化层，所述第二平坦化层位于所述第一平坦化层上并且包括在与所述第二接触孔重叠的位置处形成的第三接触孔；以及

连接层，所述连接层在所述第二接触孔和所述第三接触孔彼此重叠的位置处直接接触所述第二导电层。

2.根据权利要求1所述的显示装置，其中，所述第二导电层位于所述第一接触孔中以及位于所述第一接触孔与所述显示区域之间，

其中，所述第二导电层的宽度大于所述第一导电层的宽度。

3.根据权利要求1所述的显示装置，其中，所述连接层在所述第二接触孔和所述第三接触孔彼此重叠的所述位置处直接接触所述第二电极。

4.根据权利要求3所述的显示装置，其中，在所述第一接触孔中，所述连接层与所述第一导电层和所述第二导电层重叠。

5.根据权利要求4所述的显示装置，其中，在所述第一接触孔中，所述连接层直接接触所述第二导电层。

6.根据权利要求4所述的显示装置，其中，在所述第一接触孔中，所述第二平坦化层位于所述连接层与所述第二导电层之间。

7.根据权利要求1所述的显示装置，还包括：

有机绝缘层，所述有机绝缘层位于所述第二平坦化层上；

第一坝，所述第一坝包括所述第一平坦化层和所述第二平坦化层以及所述有机绝缘层，并且覆盖所述第一导电层的第一端部；以及

第二坝，所述第二坝包括所述第一平坦化层和所述第二平坦化层以及所述有机绝缘层，并且覆盖所述第一导电层的第二端部。

8.根据权利要求7所述的显示装置，其中，从所述衬底的表面到所述第二坝的顶部的高度大于从所述衬底的所述表面到所述第一坝的顶部的高度。

9.根据权利要求7所述的显示装置，还包括：

谷，在所述谷处，所述第二接触孔和所述第三接触孔彼此重叠；以及

堤部，所述堤部位于所述谷与所述第一坝之间，其中，所述堤部包括包含有有机绝缘层的多个凸部。

10.根据权利要求9所述的显示装置，其中，在所述衬底的垂直剖视图中，所述堤部具有所述第一平坦化层、包括第一孔的所述第二导电层、所述第二平坦化层、包括第二孔的所述连接层和所述凸部被顺序地堆叠的结构。

11.根据权利要求10所述的显示装置，其中，所述第一孔和所述第二孔在所述衬底的所述垂直剖视图中彼此重叠。

12.根据权利要求10所述的显示装置，其中，在所有方向上，所述多个凸部中的每一个不连接到所述多个凸部中的其它凸部，并且与所述其它凸部间隔开。

13.根据权利要求10所述的显示装置，其中，在所有方向上，所述多个凸部中的每一个不连接到所述多个凸部中的其它凸部，并且与所述其它凸部间隔开，

其中，所述第二平坦化层在所述堤部中包括在一个方向上彼此不连接并且间隔开的多个部分。

14.根据权利要求10所述的显示装置，其中，在一个方向上，所述多个凸部中的每一个不连接到所述多个凸部中的另一凸部，并且与所述另一凸部间隔开，

其中，所述第二平坦化层在所述堤部中包括在一个方向上彼此不连接并且间隔开的多个部分。

15.根据权利要求9所述的显示装置，其中，在所述衬底的垂直剖视图中，所述堤部具有所述第一平坦化层、包括第一孔的所述第二导电层、包括第二孔的所述连接层和所述凸部被顺序地堆叠的结构。

16.根据权利要求15所述的显示装置，其中，所述第一孔和所述第二孔彼此连接以允许直接穿透。

17.根据权利要求7所述的显示装置，还包括：

谷，在所述谷处，所述第二接触孔和所述第三接触孔彼此重叠；以及

堤部，所述堤部位于所述谷与所述第一坝之间，

其中，具有比所述堤部的高度大的高度的第三坝进一步位于所述谷与所述堤部之间。

18.根据权利要求17所述的显示装置，其中，所述第二平坦化层构成所述第三坝和所述堤部，

其中，包括在所述第三坝中的所述第二平坦化层的高度大于包括在所述堤部中的所述第二平坦化层的高度。

19.根据权利要求1所述的显示装置，还包括覆盖所述显示区域的薄膜封装层，所述薄膜封装层包括至少一个无机封装层和至少一个有机封装层。

20.根据权利要求19所述的显示装置，其中，所述至少一个无机封装层包括第一无机封装层和第二无机封装层，

其中，所述至少一个有机封装层位于所述第一无机封装层与所述第二无机封装层之间。

21.根据权利要求20所述的显示装置，其中，所述第一无机封装层和所述第二无机封装层在第二坝外部彼此直接接触。

22.一种显示装置，包括：

衬底；

显示区域，所述显示区域位于所述衬底上方并且包括多个像素；

非显示区域，所述非显示区域位于所述显示区域外部；

第一坝，所述第一坝围绕所述显示区域；

第二坝，所述第二坝位于所述第一坝外部并且围绕所述第一坝；

电源电压线，所述电源电压线包括第一导电层和第二导电层，所述第一导电层位于所述第一坝与所述第二坝之间，所述第二导电层直接接触所述第一导电层并且具有比所述第一导电层的宽度大的宽度；以及

第三导电层，所述第三导电层在谷中直接接触所述第二导电层，所述谷位于所述显示区域与所述第一坝之间，并且在所述谷处，在至少两个绝缘层中分别形成的多个接触孔彼此重叠。

23.根据权利要求22所述的显示装置，其中，所述多个像素中的每一个包括第一电极、位于所述第一电极上的发射层和位于所述发射层上并且公共地排列在所述多个像素中的第二电极，

其中，所述第二电极延伸到所述非显示区域，并且在所述显示区域与所述第一坝之间直接接触所述第三导电层。

24.根据权利要求22所述的显示装置，其中，包括多个凸部的堤部位于所述谷与所述第一坝之间，其中，所述堤部具有比所述第一坝的高度小的高度。

25.根据权利要求24所述的显示装置，其中，第三坝位于所述谷与所述堤部之间，其中，所述第三坝具有比所述堤部的高度大的高度。

26.根据权利要求22所述的显示装置，还包括覆盖所述显示区域的薄膜封装层，

其中，所述薄膜封装层包括第一无机封装层、第二无机封装层和位于所述第一无机封装层与所述第二无机封装层之间的有机封装层，

其中，所述第一无机封装层和所述第二无机封装层在所述第二坝外部彼此直接接触。

Images