KR20230160672A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230160672A
KR20230160672A KR1020220085274A KR20220085274A KR20230160672A KR 20230160672 A KR20230160672 A KR 20230160672A KR 1020220085274 A KR1020220085274 A KR 1020220085274A KR 20220085274 A KR20220085274 A KR 20220085274A KR 20230160672 A KR20230160672 A KR 20230160672A
Authority
KR
South Korea
Prior art keywords
layer
metal
metal element
display device
protective layer
Prior art date
Application number
KR1020220085274A
Other languages
English (en)
Inventor
이동민
신현억
박준용
성현아
정삼태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/142,208 priority Critical patent/US20230371317A1/en
Priority to EP23172951.8A priority patent/EP4280846A1/en
Priority to CN202310541721.2A priority patent/CN117082919A/zh
Publication of KR20230160672A publication Critical patent/KR20230160672A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판과, 상기 표시영역에 배치되는 표시소자와, 반도체층 및 게이트전극을 포함하는 트랜지스터와, 상기 트랜지스터와 전기적으로 연결되고, 다층 구조를 갖는 연결전극을 구비하고, 상기 연결전극은, 제1금속원소를 포함하는 메인금속층과, 상기 메인금속층 상부에 배치되고, 상기 제1금속원소 및 상기 제1금속원소와 상이한 제2금속원소를 포함하는 보호층을 포함하는, 표시 장치를 개시한다.

Description

표시 장치{Display apparatus}
본 발명의 실시예들은 표시 장치에 관한 것이다.
표시 장치는 표시소자와 표시소자에 전기적으로 연결된 트랜지스터를 포함한다. 연결전극은 트랜지스터의 반도체층과 전기적으로 연결되어서 트랜지스터에 전기적 신호를 전달한다. 그러나 이러한 연결전극은 연결전극이 형성된 이후의 후속 공정에서 손상될 수 있다는 문제점이 있었다.
본 발명은 연결전극이 형성된 이후의 후속 공정에서 연결전극이 손상되지 않으면서, 전기적 특성 등을 저하시키지 않는 고품질의 연결전극을 구비한 표시장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판과, 상기 표시영역에 배치되는 표시소자와, 반도체층 및 게이트전극을 포함하는 트랜지스터와, 상기 트랜지스터와 전기적으로 연결되고, 다층 구조를 갖는 연결전극을 구비하고, 상기 연결전극은, 제1금속원소를 포함하는 메인금속층과, 상기 메인금속층 상부에 배치되고, 상기 제1금속원소 및 상기 제1금속원소와 상이한 제2금속원소를 포함하는 보호층을 포함하는, 표시 장치가 제공된다.
상기 제1금속원소는 구리(Cu), 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
상기 제2금속원소는 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다.
상기 보호층은 구리(Cu)와 티타늄(Ti)의 합금을 포함할 수 있다.
상기 표시 장치는 상기 보호층 상에 배치되고, 상기 제1금속원소 및 상기 제2금속원소를 포함하는, 산화금속층을 더 구비할 수 있다.
상기 표시 장치는 상기 메인금속층의 하부에 배치되는 보조층을 더 구비할 수 있다.
상기 보조층은 상기 제2금속원소를 포함할 수 있다.
상기 보조층은 상기 메인금속층보다 측 방향으로 더 돌출된 보조층 팁을 포함할 수 있다.
상기 보조층은 상기 제1금속원소를 더 포함할 수 있다.
상기 반도체층은 상기 기판의 상부에 배치되고, 상기 게이트전극은 상기 반도체를 덮는 게이트절연층 상에 배치되고, 상기 연결전극은 상기 반도체층과 전기적으로 연결될 수 있다.
본 발명의 일 관점에 따르면, 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판과, 상기 표시영역에 배치되는 표시소자와, 반도체층 및 게이트전극을 포함하는 트랜지스터와, 상기 트랜지스터와 전기적으로 연결되고, 다층 구조를 갖는 연결전극을 구비하고, 상기 연결전극은, 제1금속원소를 포함하는 메인금속층과, 상기 메인금속층 상부에 배치되고, 상기 제1금속원소 및 상기 제1금속원소와 상이한 제2금속원소을 포함하는 제1보호층과, 상기 메인금속층과 상기 제1보호층 사이에 개재되고, 상기 제2금속원소를 포함하는 제2보호층을 포함하는, 표시 장치가 제공된다.
상기 제1금속원소는 구리(Cu), 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
상기 제2금속은 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다.
상기 제1보호층은 구리(Cu)와 티타늄(Ti)의 합금을 포함할 수 있다.
상기 표시 장치는 상기 제1보호층 상에 배치되고, 상기 제1금속원소 및 상기 제2금속원소를 포함하는, 산화금속층을 더 구비할 수 있다.
상기 표시 장치는 상기 메인금속층의 하부에 배치되는 보조층을 더 구비할 수 있다.
상기 보조층은 상기 제2금속원소를 포함할 수 있다.
상기 보조층은 상기 메인금속층보다 측 방향으로 더 돌출된 보조층 팁을 포함할 수 있다.
상기 보조층은 상기 제1금속원소를 더 포함할 수 있다.
상기 반도체층은 상기 기판의 상부에 배치되고, 상기 게이트전극은 상기 반도체를 덮는 게이트절연층 상에 배치되고, 상기 연결전극은 상기 반도체층과 전기적으로 연결될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 연결전극이 형성된 이후의 후속 공정에서 연결전극이 손상되지 않으면서, 전기적 특성 등을 저하시키지 않는 고품질의 연결전극을 구비한 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치가 포함하는 일 화소(P)의 등가회로도이다.
도 3은 도 1의 표시 장치의 I-I'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4 내지 도 6은 도 3의 표시 장치의 일부를 제조하는 과정을 개략적으로 도시하는 단면도들이다.
도 7은 도 3의 표시 장치의 II부분을 확대하여 개략적으로 도시하는 단면도이다.
도 8은 도 7의 표시 장치의 III부분을 확대하여 개략적으로 도시하는 단면도이다.
도 9는 비교예에 따른 표시 장치의 제1연결전극를 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 12는 도 11의 표시 장치의 IV부분을 확대하여 개략적으로 도시하는 단면도이다.
도 13은 도 12의 표시 장치의 V부분을 확대하여 개략적으로 도시하는 단면도이다.
도 14 내지 도 16은 도 11의 표시 장치의 일부를 제조하는 과정을 개략적으로 도시하는 단면도들이다.
도 17은 패터닝 시 에천트와 접촉하는 제2보호층 형성층의 부분을 설명하기 위한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 “상에” 있다고 할 때, 이는 다른 구성요소 “바로 상에” 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예컨대, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성요소를 다른 구성요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시하는 평면도이다. 도 1에 도시된 것과 같이, 표시 장치(1)는 복수의 화소(P)들이 배치된 표시영역(DA) 및 표시영역(DA)의 외측에 위치하는 주변영역(PA)을 포함할 수 있다. 구체적으로, 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
표시 장치(1)의 각 화소(P)는 소정의 색상의 빛을 방출할 수 있는 영역으로, 표시 장치(1)는 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다. 예컨대, 각 화소(P)는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다.
표시영역(DA)은 도 1에 도시된 바와 같이 사각형을 포함한 다각형의 형상을 가질 수 있다. 예컨대, 표시영역(DA)은 가로의 길이가 세로의 길이보다 긴 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이보다 짧은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.
주변영역(PA)은 화소들이 배치되지 않는 비표시영역일 수 있다. 주변영역(PA)에는 화소(P)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 복수의 패드(미도시)들이 배치될 수 있다. 각 패드들은 주변영역(PA)에 상호 이격되어 배치되며, 인쇄회로기판이나 집적회로소자와 전기적으로 연결될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(1)가 포함하는 일 화소(P)의 등가회로도이다. 도 2에 도시된 것과 같이, 일 화소(P)는 화소회로(PC) 및 이에 전기적으로 연결된 유기발광다이오드(OLED)를 포함할 수 있다.
화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제2트랜지스터(T2)는 스위칭 트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 제1트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(530, 도 4 참조)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 2는 화소회로(PC)가 2개의 트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 트랜지스터의 개수 또는 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시하는 단면도이다. 구체적으로, 도 3은 도 1의 표시 장치(1)의 I-I'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3에 도시된 것과 같이, 본 실시예에 따른 표시 장치(1)는 기판(100)을 구비한다. 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있다. 예컨대 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 또한, 기판(100)은 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
기판(100) 상에는 표시소자, 그리고 표시소자와 전기적으로 연결되는 트랜지스터(TFT)가 위치할 수 있다. 도 3에서는 표시소자로서 유기발광다이오드(OLED)가 기판(100) 상에 위치하는 것을 도시하고 있다. 이러한 유기발광다이오드(OLED)가 트랜지스터(TFT)에 전기적으로 연결된다는 것은, 화소전극(510)이 트랜지스터(TFT)에 전기적으로 연결되는 것으로 이해될 수 있다.
트랜지스터(TFT)는 비정질실리콘, 다결정실리콘, 유기반도체물질 또는 산화물반도체물질을 포함하는 반도체층(221) 및 반도체층(221)의 채널영역에 중첩하는 게이트전극(222)을 포함할 수 있다. 게이트전극(222)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있다. 예컨대, 게이트전극(222)은 이러한 도전 물질을 포함하는 다층 또는 단층구조를 가질 수 있다. 반도체층(221)과 게이트전극(222)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연층(223)이 반도체층(221)과 게이트전극(222) 사이에 개재될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
게이트전극(222)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제2절연층(IL2)이 배치될 수 있으며, 제1연결전극(430) 및 제2연결전극(440)은 그러한 제2절연층(IL2) 상에 배치될 수 있다. 제1연결전극(430) 및 제2연결전극(440)은 트랜지스터(TFT)의 반도체층(221)과 전기적으로 연결될 수 있다. 구체적으로, 제1연결전극(430)은 제2절연층(IL2)에 형성된 컨택홀을 통해 반도체층(221)의 일부, 예컨대 소스영역과 연결될 수 있으며, 제2연결전극(440)은 제2절연층(IL2)에 형성된 다른 컨택홀을 통해, 반도체층(221)의 다른 일부, 예컨대 드레인영역과 연결될 수 있다. 예컨대 제1연결전극(430)은 소스전극이고, 제2연결전극(440)은 드레인전극일 수 있다. 또는, 트랜지스터(TFT)의 극성에 따라서 제1연결전극(430)이 드레인전극이고, 제2연결전극(440)은 소스전극일 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 표시 장치(1)는 제1연결전극(430)과 제2연결전극(440) 중 어느 하나만 구비할 수 있다. 제1연결전극(430) 및 제2연결전극(440)은 복수의 서브층들을 포함하는 다층 구조를 가질 수 있다. 구체적으로, 제1연결전극(430)은 메인금속층(433), 제1보호층(437), 산화금속층(438) 및 보조층(431)을 포함할 수 있으며, 이에 대해서는 후술한다.
스토리지 커패시터(Cst)는 제1전극(310) 및 제2전극(420)을 포함할 수 있다. 스토리지 커패시터(Cst)의 제1전극(310)은 게이트전극(222)과 동일한 공정에 의해 형성될 수 있으며, 게이트전극(222)과 동일한 물질을 포함할 수 있다. 제1전극(310)의 하부에는 게이트절연층(223)과 동일한 물질을 포함하는 절연층(312)이 배치될 수 있다. 제1전극(310) 하부의 절연층(312)은 제1전극(310)과 동일한 마스크 공정에서 함께 형성되기에, 절연층(312)의 평면 형상은 제1전극(310)의 평면 형상과 실질적으로 동일할 수 있다. 제2전극(420)은 제1연결전극(430) 및 제2연결전극(440)을 형성하기 위한 패터닝 공정에서 함께 형성될 수 있다. 따라서, 제2전극(420)은 제1연결전극(430) 및 제2연결전극(440)과 같이 다층 구조를 포함할 수 있다. 이러한 다층 구조에 대한 자세한 설명은 후술한다.
트랜지스터(TFT)는 반도체층(221) 아래에 배치된 하부금속층(210)을 포함할 수 있으며, 하부금속층(210)은 제1연결전극(430) 또는 제2연결전극(440) 중 하나와 전기적으로 연결될 수 있다. 일 실시예로, 도 3은 하부금속층(210)이 제1연결전극(430)과 전기적으로 연결된 것을 도시하며, 하부금속층(210)은 일종의 하부 제1연결전극일 수 있다.
하부금속층(210)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브데넘(Mo) 및 구리(Cu) 중 하나 이상의 물질을 포함할 수 있다. 하부금속층(210)은 제1연결전극의 특성을 향상시킬 수 있다.
하부금속층(210) 상에는 제1절연층(IL1)이 배치될 수 있다. 구체적으로, 제1절연층(IL1)은 하부금속층(210)을 덮도록 기판(100)의 전면(全面)에 형성될 수 있다. 제1절연층(IL1)은 예컨대 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있다. 이러한 제1절연층(IL1)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 트랜지스터(TFT)의 반도체층(221)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
게이트전극(222) 및 제1전극(310) 상에는 제2절연층(IL2)이 배치될 수 있다. 구체적으로, 제2절연층(IL2)은 게이트전극(222) 및 제1전극(310)을 덮도록 기판(100)의 전면(全面)에 형성될 수 있다. 이에 따라, 제1연결전극(430), 제2연결전극(440) 및 제2전극(420)은 제2절연층(IL2) 상에 배치될 수 있다. 제2절연층(IL2)은 예컨대 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있다. 또는, 제2절연층(IL2)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 이러한 경우, 제2절연층(IL2)의 (+z 방향의) 상면이 평탄화될 수 있다.
제1연결전극(430), 제2연결전극(440) 및 제2전극(420) 상에는 제3절연층(IL3)이 배치될 수 있다. 구체적으로, 제3절연층(IL3)은 제1연결전극(430), 제2연결전극(440) 및 제2전극(420)을 덮도록 기판(100)의 전면(全面)에 형성될 수 있다. 제3절연층(IL3)은 예컨대 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있다.
제3절연층(IL3) 상에는 유기절연층(OL)이 배치될 수 있다. 예컨대 도 3에 도시된 것과 같이 제1연결전극(430), 제2연결전극(440) 및 제2전극(420)의 상부에 유기발광다이오드(OLED)가 배치될 경우, 유기절연층(OL)은 제1연결전극(430), 제2연결전극(440) 및 제2전극(420)을 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 유기절연층(OL)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 도 3에서는 유기절연층(OL)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
유기절연층(OL) 상에는 표시소자가 위치할 수 있다. 표시소자로는 도 3에 도시된 것과 같은 유기발광다이오드(OLED)가 이용될 수 있다. 유기발광다이오드(OLED)는 예컨대 화소전극(510), 대향전극(530) 및 그 사이에 개재되며 발광층(522)을 포함하는 중간층(520)을 가질 수 있다. 화소전극(510)은 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 구체적으로, 도 3에 도시된 것과 같이 화소전극(510)은 유기절연층(OL)에 형성된 컨택홀을 통해 제1연결전극(430) 또는 제2연결전극(440)과 접속할 수 있다. 이러한 제1연결전극(430) 또는 제2연결전극(440)은 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 화소전극(510)은 ITO, In2O3 또는 IZO 등의 투광성 도전성산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함한다. 예컨대 화소전극(510) 은 ITO/Ag/ITO의 3층구조를 가질 수 있다.
유기발광다이오드(OLED)의 중간층(520)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(520)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(520)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(520)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(520)은 복수개의 화소전극(510)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(510)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(530)은 표시영역(DA) 상부에 배치되는데, 도 3에 도시된 것과 같이 표시영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(530)은 복수개의 유기발광다이오드(OLED)들에 있어서 일체로 형성되어 복수개의 화소전극(510)들에 대응할 수 있다. 이러한 대향전극(530)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al이나 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수 있다. 예컨대 대향전극(530)은 Mg 및 Ag를 포함하는 반투과막일 수 있다.
유기절연층(OL) 상부에는 화소정의막(UIL)이 배치될 수 있다. 이 화소정의막(UIL)은 각 화소들에 대응하는 개구, 즉 화소전극(510)의 적어도 중앙부가 노출되도록 하는 개구를 가짐으로써, 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(UIL)은 화소전극(510)의 가장자리와 대향전극(530)과의 거리를 증가시킴으로써, 화소전극(510)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(UIL)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다.
이러한 유기발광다이오드(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(600)이 이러한 유기발광다이오드(OLED)를 덮어 이들을 보호하도록 할 수 있다. 봉지층(600)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(600)은 도 3에 도시된 것과 같이 제1무기봉지층(610), 유기봉지층(620) 및 제2무기봉지층(630)을 포함할 수 있다.
제1무기봉지층(610)은 대향전극(530)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(610)과 대향전극(530) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(610)은 그 하부의 구조물을 따라 형성되기에, 도 3에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(620)은 이러한 제1무기봉지층(610)을 덮는데, 제1무기봉지층(610)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(620)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(620)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(630)은 유기봉지층(620)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(630)은 표시영역(DA) 외측에 위치한 그 가장자리에서 제1무기봉지층(610)과 컨택함으로써, 유기봉지층(620)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(600)은 제1무기봉지층(610), 유기봉지층(620) 및 제2무기봉지층(630)을 포함하는 바, 이와 같은 다층 구조를 통해 봉지층(600) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(610)과 유기봉지층(620) 사이에서 또는 유기봉지층(620)과 제2무기봉지층(630) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도 4 내지 도 6은 도 3의 표시 장치(1)의 일부를 제조하는 과정을 개략적으로 도시하는 단면도들이다. 구체적으로 도 4 내지 도 6은 도 3의 표시 장치(1)의 제1연결전극(430), 제2연결전극(440) 및 제2전극(420)의 제조 과정을 개략적으로 도시하는 단면도들이다.
먼저 도 4에 도시된 것과 같이, 기판(100) 상부에 보조층 형성층(460)을 형성하고, 보조층 형성층(460) 상에 메인금속층 형성층(470)을 형성하고, 메인금속층 형성층(470) 상에 예비 제1보호층 형성층(490P)을 형성할 수 있다. 본 명세서에서 "보조층 형성층"은 보조층 형성 물질을 증착한 후 보조층(431)의 형상을 패터닝하지 않은 층을 의미하고, "메인금속층 형성층"은 메인금속층 형성 물질을 증착한 후 메인금속층(433)의 형상을 패터닝하지 않은 층을 의미하고, "예비 제1보호층 형성층"은 제1보호층 형성 물질을 증착한 후 대기 중의 산소 등에 의해 그 일부가 산화되지 않은 층을 의미한다.
구체적으로, 보조층 형성 물질, 메인금속층 형성 물질 및 예비 제1보호층 형성 물질을 연속적으로 증착할 수 있다. 예컨대, 일 챔버 내에서 스퍼터링법 등을 이용하여 기판(100)의 전면(全面)에 보조층 형성 물질을 증착함으로써, 기판(100) 상부에 보조층 형성층(460)을 형성할 수 있다. 그 후, 동일한 챔버 내에서 스퍼터링법 등을 이용하여 기판(100)의 전면(全面)에 메인금속층 형성 물질을 증착함으로써, 보조층 형성층(460) 상에 메인금속층 형성층(470)을 형성할 수 있다. 그 후, 동일한 챔버 내에서 기판(100)의 전면(全面)에 제 1보호층 형성 물질을 증착함으로써, 메인금속층 형성층(470) 상에 예비 제1보호층 형성층(490P)을 형성할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 보조층 형성층(460), 메인금속층 형성층(470) 및 예비 제1보호층 형성층(490P)은 각각 상이한 챔버 내에서 형성될 수 있다.
메인금속층 형성 물질은 제1금속원소를 포함하고, 보조층 형성 물질은 제1금속원소와 상이한 제2금속원소를 포함할 수 있다. 제1보호층 형성 물질은 제1금속원소 및 제2금속원소를 포함할 수 있다. 제1금속원소는 도전성 등을 고려하여 구리(Cu), 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 제2금속원소는 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나일 수 있다. 이하에서는 설명의 편의를 위하여, 제1금속원소는 구리(Cu)고, 제2금속원소는 티타늄(Ti)인 경우를 중심으로 상세히 설명하기로 한다.
예컨대, 메인금속층 형성 물질은 구리(Cu)를 포함하고, 보조층 형성 물질은 티타늄(Ti)을 포함하고, 제1보호층 형성 물질은 구리(Cu) 및 티타늄(Ti)을 포함할 수 있다. 물론, 메인금속층 형성층(470)은 구리(Cu)를 포함하고, 보조층 형성층(460)은 티타늄(Ti)을 포함하고, 예비 제1보호층 형성층(490P)은 구리(Cu)와 티타늄(Ti)을 포함할 수 있다.
이어 도 5에 도시된 것과 같이, 예비 제1보호층 형성층(490P)의 일부가 산화 됨으로써 산화금속층 형성층(495)이 형성될 수 있다. 산화금속층 형성층(495)의 하부에는 제1보호층 형성층(490)이 배치될 수 있다. 본 명세서에서 "산화금속층 형성층"은 대기 중의 산소 등에 의해 산화된 예비 제1보호층 형성층(490P)의 부분으로서, 산화금속층(438)의 형상을 패터닝하지 않은 층을 의미하며, "제1보호층 형성층"은 대기 중의 산소 등에 의해 산화되지 않은 예비 제1보호층 형성층(490P)의 부분으로서, 제1보호층(437)의 형상을 패터닝하지 않은 층을 의미한다. 예컨대, 동일한 챔버 내에서 스퍼터링법 등을 이용하여 기판(100)의 전면(全面)에 보조층 형성층(460), 메인금속층 형성층(470) 및 예비 제1보호층 형성층(490P)을 형성하는 경우, 이러한 층들 중 최상부에 위치하는 예비 제1보호층 형성층(490P)은 외부로 노출될 수 있다. 이에 따라, 예비 제1보호층 형성층(490P)에 포함된 티타늄(Ti) 및 구리(Cu)는 대기 중의 산소에 의해 쉽게 산화될 수 있다. 또는, 예비 제1보호층 형성층(490P)에 포함된 티타늄(Ti) 및 구리(Cu)는 패터닝 공정 전 순수를 이용한 세정 공정에서 순수에 의해 쉽게 산화될 수 있다. 따라서, 예비 제1보호층 형성층(490P) 중 일부가 산화되어 형성된 산화금속층 형성층(495)이 제1보호층 형성층(490) 상에 형성될 수 있다.
이어 도 6에 도시된 것과 같이, 보조층 형성층(460), 메인금속층 형성층(470), 제1보호층 형성층(490) 및 산화금속층 형성층(495)을 패터닝함으로써, 보조층(431), 메인금속층(433), 제1보호층(437) 및 산화금속층(438)을 포함하는 제1연결전극(430)을 형성할 수 있다.
이러한 패터닝 공정에서 제2연결전극(440) 및 제2전극(420)을 함께 형성하도록, 보조층 형성층(460), 메인금속층 형성층(470), 제1보호층 형성층(490) 및 산화금속층 형성층(495)을 패터닝할 수 있다. 따라서, 제2연결전극(440) 및 제2전극(420)은 제1연결전극(430)과 같이 다층 구조를 포함할 수 있다. 이에 따라 제2전극(420)의 서브층들(421, 423, 427, 428) 및 제2연결전극(440)의 서브층들이 각각 제1연결전극(430)의 서브층들인 보조층(431), 메인금속층(433), 제1보호층(437) 및 산화금속층(438)과 동일한 물질을 포함할 수 있다.
이러한 패터닝 공정 시 사용되는 에천트에 의해 전술한 형성층들이 에치되는 속도는 형성층마다 상이할 수 있다. 일반적으로, 일 금속원소를 포함하는 금속층과 타 금속원소를 포함하는 금속층의 에치되는 속도는 상이할 수 있다. 구체적으로, 티타늄(Ti)을 포함하는 금속층은 구리(Cu)를 포함하는 금속층보다 에치되는 속도가 느릴 수 있다. 예컨대, 메인금속층 형성층(470)은 구리(Cu)를 포함하고, 보조층 형성층(460)은 티타늄(Ti)을 포함하고, 제1보호층 형성층(490)은 구리(Cu) 및 티타늄(Ti)을 포함할 수 있다. 이러한 경우, 제1보호층 형성층(490)은 보조층 형성층(460)보다 에치되는 속도가 빠를 수 있으며, 메인금속층 형성층(470)은 제1보호층 형성층(490)보다 에치되는 속도가 빠를 수 있다.
이에 따라, 제1연결전극(430)에 포함된 서브층들(431, 433, 437, 438)의 형상이 상이할 수 있다. 메인금속층 형성층(470)이 보조층 형성층(460)보다 에치되는 속도가 빠르므로, 보조층(431)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되도록 형성될 수 있다. 물론 이러한 제조 공정에 의해 형성된 보조층(431)은 제2금속원소를 포함하며, 메인금속층(433)은 제1금속원소를 포함할 수 있다.
한편, 메인금속층 형성층(470)이 제1금속원소를 포함하고 제1보호층 형성층(490)이 제1금속원소와 제2금속원소를 포함하는 경우에, 메인금속층 형성층(470)이 제1금속원소를 포함하고 제1보호층 형성층(490)이 제2금속원소를 포함하는 경우보다, 메인금속층 형성층(470)의 에치되는 속도와 제1보호층 형성층(490)의 에치되는 속도의 차이가 줄어들 수 있다. 즉, 메인금속층 형성층(470)이 구리(Cu)를 포함하고 제1보호층 형성층(490)이 구리(Cu)와 티타늄(Ti)을 포함하는 경우에, 메인금속층 형성층(470)이 구리(Cu)를 포함하고 제1보호층 형성층(490)이 티타늄(Ti)을 포함하는 경우보다, 메인금속층 형성층(470)의 에치되는 속도와 제1보호층 형성층(490)의 에치되는 속도의 차이가 줄어들 수 있다.
일 금속원소를 포함하는 금속층과 이러한 금속과 동일한 금속원소를 포함하는 금속산화물층의 에치되는 속도는 금속산화물층이 금속층보다 더 느릴 수 있다. 예컨대, 티타늄(Ti) 및 구리(Cu)를 포함하는 금속산화물층은 티타늄(Ti) 및 구리(Cu)를 포함하는 금속층보다 에치되는 속도가 느릴 수 있다. 즉, 제1보호층 형성층(490)은 산화금속층 형성층(495)보다 에치되는 속도가 빠를 수 있다.
한편, 이러한 금속산화물층의 에치되는 속도는 금속산화물층이 포함하는 금속원소에 따라 상이할 수 있다. 예컨대, 구리산화물(CuOX)은 티타늄산화물(TiOX)보다 에치되는 속도가 빠를 수 있다. 산화금속층 형성층(495)이 티타늄(Ti) 및 구리(Cu)를 포함하는 경우, 산화금속층 형성층(495)은 티타늄산화물(TiOX)과 구리산화물(CuOX)을 포함할 수 있다. 따라서, 산화금속층 형성층(495)이 제2금속원소만 포함하는 경우보다 제1금속원소와 제2금속원소를 포함하는 경우에, 산화금속층 형성층(495)이 에치되는 속도가 빠를 수 있다. 즉, 산화금속층 형성층(495)이 티타늄(Ti)만 포함하는 경우보다 구리(Cu)와 티타늄(Ti)을 포함하는 경우에, 산화금속층 형성층(495)이 에치되는 속도가 빠를 수 있다.
전술한 바와 같이, 제1보호층 형성층(490)이 제2금속원소만을 포함하는 경우보다 제1보호층 형성층(490)이 제1금속원소 및 제2금속원소를 포함하는 경우에, 제1보호층 형성층(490)이 에치되는 속도가 빠를 수 있다. 물론, 산화금속층 형성층(495)이 제2금속원소만을 포함하는 경우보다 산화금속층 형성층(495)이 제1금속원소 및 제2금속원소를 포함하는 경우에, 산화금속층 형성층(495)이 에치되는 속도가 빠를 수 있다. 이에 따라, 메인금속층 형성층(470)이 제1금속원소를 포함하고 제1보호층 형성층(490) 및 산화금속층 형성층(495)이 제1금속원소와 제2금속원소를 포함하는 경우에 메인금속층 형성층(470)이 에치되는 속도와 제1보호층 형성층(490) 및 산화금속층 형성층(495)이 에치되는 속도의 차이가 줄어들 수 있다. 따라서, 제1보호층(437) 및 산화금속층(438)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되지 않을 수 있다. 물론, 이러한 제조공정에 의해 형성된 제1보호층(437) 및 산화금속층(438)은 제1금속원소와 제2금속원소를 포함할 수 있다.
한편, 제2전극(420) 및 제2연결전극(440)은 제1연결전극(430)을 형성하기 위한 패터닝 공정에서 함께 형성될 수 있다. 이에 따라 제2전극(420)의 서브층들(421, 423, 427, 428) 및 제2연결전극(440)의 서브층들이 각각 제1연결전극(430)의 서브층들인 보조층(431), 메인금속층(433), 제1보호층(437) 및 산화금속층(438)과 동일하거나 유사한 형상을 가질 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치(1)의 제1연결전극(430)의 단면도로서, 도 3의 표시 장치(1)의 II부분을 확대하여 개략적으로 도시하는 단면도이며, 도 8은 도 7의 표시 장치(1)의 III부분을 확대하여 개략적으로 도시하는 단면도이다.
도 7에 도시된 것과 같이, 제1연결전극(430)은 복수의 서브층들을 포함하는 다층 구조를 가질 수 있다. 예컨대, 제1연결전극(430)은 메인금속층(433), 제1보호층(437), 산화금속층(438) 및 보조층(431)을 포함할 수 있다.
메인금속층(433)은 제1연결전극(430)의 대부분을 차지하는 서브층이다. 메인금속층(433)이 제1연결전극(430)의 대부분을 차지한다고 함은 메인금속층(433)의 두께(t3)가 제1연결전극(430)의 전체 두께(Tce)의 약 50% 이상임을 의미할 수 있다. 구체적으로, 메인금속층(433)의 두께(t3)는 제1연결전극(430)의 전체 두께(Tce)의 약 60% 이상이거나, 약 70% 이상일 수 있다. 한편, 메인금속층(433)의 두께(t3)는 다른 층들, 예컨대 보조층(431)의 두께(t1)의 약 10배 이상이고 및/또는 제1보호층(437)의 두께(t7)의 약 10배 이상일 수 있다. 메인금속층(433)의 두께(t3)는 약 3000Å 내지 약 15000Å일 수 있다. 예컨대 메인금속층(433)의 두께(t3)는 약 6000Å일 수 있다.
메인금속층(433)은 제1금속원소를 포함할 수 있다. 제1금속원소는 도전성 등을 고려하여 구리(Cu), 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 즉, 메인금속층(433)은 제1금속원소를 포함하는 단일 층 또는 다층 구조를 가질 수 있다. 구체적으로, 제1금속원소는 구리(Cu)를 포함할 수 있으며, 예컨대 메인금속층(433)은 구리(Cu)의 단일 층일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 메인금속층(433)은 마그네슘(Mg), 인듐(In), 붕소(B) 및 니오븀(Nb) 중 적어도 하나를 더 포함할 수 있다.
제1보호층(437)은 메인금속층(433)의 상부에 배치될 수 있다. 제1보호층(437)은 표시 장치의 제조 공정에 포함된 에칭 공정으로부터 메인금속층(433)의 손상을 방지할 수 있다. 예컨대, 표시 장치의 발광다이오드의 화소전극의 에칭 공정시 사용되는 에천트에 의해 메인금속층(433)이 손상되는 것을 방지하기 위해 제1보호층(437)이 메인금속층(433) 상부에 배치될 수 있다.
제1보호층(437)은 메인금속층(433)을 보호할 수 있는 도전성 물질을 포함할 수 있다. 예컨대, 제1보호층(437)은 제1금속원소와 상이한 제2금속원소를 포함할 수 있다. 구체적으로, 제2금속원소는 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나일 수 있다. 한편, 제1보호층(437)은 제1금속원소을 더 포함할 수 있다. 예컨대, 메인금속층(433)이 구리(Cu)를 포함하는 경우, 제1보호층(437)은 구리(Cu)를 더 포함할 수 있다. 즉, 제1보호층(437)은 제1금속원소와 제2금속원소의 합금일 수 있다. 예컨대, 제1보호층(437)은 티타늄(Ti)과 구리(Cu)의 합금일 수 있다. 이러한 경우, 제1보호층(437)의 제1금속원소의 함량은 20at% 내지 80at%일 수 있으며, 제1보호층(437)의 제2금속원소의 함량은 20at% 내지 80at%일 수 있다.
제1보호층(437)의 두께(t7)는 메인금속층(433)의 두께(t3)보다 얇을 수 있다. 예컨대, 제1보호층(437)의 두께(t7)는 약 100Å 내지 약 1500Å일 수 있다. 구체적으로, 제1보호층(437)의 두께(t7)는 약 300Å일 수 있다. 메인금속층(433)과 제1보호층(437)은 연속적으로 형성될 수 있으며, 따라서 메인금속층(433)의 상면은 제1보호층(437)의 하면과 직접 접촉할 수 있다. 메인금속층(433)과 비교하여, 제1보호층(437)은 티타늄(Ti)을 더 포함할 수 있으며, 이와 같이 메인금속층(433)이 포함하지 않는 물질을 제1보호층(437)이 더 포함하는 경우, 메인금속층(433)과 제1보호층(437)의 계면은 제1연결전극(430)의 단면 상에서 확인 가능할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 메인금속층(433)이 포함하지 않는 금속원소(예컨대, 제2금속원소)를 제1보호층(437)이 포함하기에 메인금속층(433)과 제1보호층(437)의 계면은 제2금속원소의 함량을 이용하여 확인할 수 있다. 예컨대, 메인금속층(433)에서 제1보호층(437)을 향하는 방향(+z 방향)을 따라 성분을 분석할 때, 제2금속원소의 함유량이 증가한 구간이 제1보호층(437)에 해당할 수 있다.
산화금속층(438)은 제1보호층(437) 상에 배치될 수 있다. 산화금속층(438)은 제1금속원소 및 제2금속원소를 포함하는 금속산화물일 수 있다. 예컨대, 메인금속층(433)이 구리(Cu)를 포함하고, 제1보호층(437)이 구리(Cu)와 티타늄(Ti)을 포함하는 경우, 산화금속층(438)은 구리산화물(CuOX) 및 티타늄산화물(TiOX)을 포함할 수 있다.
산화금속층(438)의 두께(t6)는 약 100Å미만일 수 있다. 제1보호층(437)과 산화금속층(438)은 동일한 금속원소(예컨대, 제1금속원소 및 제2금속원소)을 포함하기에 제1보호층(437)과 산화금속층(438)의 계면은 산소의 함량을 이용하여 확인할 수 있다. 예컨대, 제1보호층(437)에서 산화금속층(438)을 향하는 방향(+z 방향)을 따라 성분을 분석할 때, 산소의 함유량이 증가한 구간이 산화금속층(438)에 해당할 수 있다.
보조층(431)은 메인금속층(433)의 하면 상에 배치되며, 제1연결전극(430)과 제1연결전극(430) 하부에 위치한 층(예컨대, 제2절연층(IL2))과의 점착력을 향상시킬 수 있다.
보조층(431)은 제1금속원소와 상이한 제2금속원소를 포함할 수 있다. 예컨대, 보조층(431)은 도전성 및 점착력을 고려하여 티타늄(Ti)과 같은 금속을 포함하는 금속성 보조층일 수 있다. 보조층(431)의 두께(t1)는 메인금속층(433)의 두께(t3)보다 얇을 수 있다. 예컨대, 보조층(431)의 두께(t1)는 약 10Å 내지 약 500Å의 범위에서 선택될 수 있다. 구체적으로, 보조층(431)의 두께(t1)는 약 200Å일 수 있다.
보조층(431)과 메인금속층(433)은 연속적으로 형성될 수 있으며, 따라서 보조층(431)의 상면은 메인금속층(433)의 하면과 직접 접촉할 수 있다. 보조층(431)은 티타늄(Ti)을 포함하고 메인금속층(433)은 구리(Cu)를 포함할 수 있으며, 이와 같이 보조층(431)과 메인금속층(433)이 서로 다른 물질을 포함하는 경우 보조층(431)과 메인금속층(433)의 계면은 제1연결전극(430)의 단면 상에서 확인 가능할 수 있다.
도 7에 도시된 것과 같이 제3절연층(IL3)은 제1연결전극(430)과 중첩하는 제1홀(IL3-H)을 포함할 수 있다. 유기절연층(OL)은 제3절연층(IL3) 상에 배치될 수 있으며, 제3절연층(IL3)의 제1홀(IL3-H)에 중첩하는 제2홀(OL-H)을 포함할 수 있다. 유기절연층(OL)의 제2홀(OL-H)의 폭은 제1홀(IL3-H)의 폭과 서로 다를 수 있다. 예컨대, 도 7에 도시된 바와 같이 제2홀(OL-H)의 폭은 제1홀(IL3-H)의 폭보다 좁을 수 있다. 화소전극(510)은 제1홀(IL3-H) 및 제2홀(OL-H)을 통해 제1연결전극(430)과 접속할 수 있다. 도 3 및 도 7은 화소전극(510)이 제1연결전극(430)과 접속하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 화소전극(510)은 제2연결전극(440)과 접속할 수도 있다.
한편, 도 7에 도시된 것과 같이, 메인금속층(443)의 측면은 순방향 테이퍼진 경사를 포함할 수 있다. 이에 따라, 다층 구조를 갖는 제1연결전극(430)은 전체적으로 순방향 테이퍼진 경사면을 가질 수 있다. 제1연결전극(430)이 순방향 테이퍼진 경사면을 갖는 경우, 제1연결전극(430) 상에서 제1연결전극(430)의 에지를 커버하는 제3절연층(IL3)의 단차 피복성(step coverage)을 향상시킬 수 있다.
구체적으로, 메인금속층(433)의 측면은 제1경사각(θ1)을 가질 수 있다. 제1경사각(θ1)은 약 30°내지 약 80°일 수 있다. 제1보호층(437) 및 산화금속층(438)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되지 않을 수 있다. 이러한 경우, 제1보호층(437)의 측면은 제1경사각(θ1)과 동일하거나 유사한 제2경사각(θ2)을 가질 수 있으며, 산화금속층(438)의 측면은 제1경사각(θ1)과 동일하거나 유사한 경사각을 가질 수 있다.
비교예에 따른 표시 장치의 제1연결전극를 설명하기 위한 단면도인 도 9에 도시된 것과 같이, 제1보호층(437) 및 산화금속층(438)이 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출된 경우, 제1보호층(437) 및 산화금속층(438)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)으로 더 돌출된 팁을 포함할 수 있다. 이러한 경우, 제1보호층(437)의 측면의 경사각(θ3)은 90°를 초과할 수 있다. 이에 따라, 제1연결전극(430) 상에서 제1연결전극(430)의 에지를 커버하는 제3절연층(IL3)의 단차 피복성(step coverage)이 저하될 수 있다.
하지만, 본 실시예에 따른 표시 장치(1)의 경우, 제1보호층(437)이 제1금속원소 및 제2금속원소를 포함할 수 있으며, 산화금속층(438)이 제1금속원소 및 제2금속원소를 포함할 수 있다. 도 4 내지 도 6을 참조하여 전술한 바와 같이, 이러한 경우 제1보호층(437) 및 산화금속층(438)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되지 않을 수 있다. 이에 따라, 제3절연층(IL3)의 단차 피복성(step coverage)이 저하되지 않을 수 있다. 따라서, 제3절연층(IL3)에 크랙이 발생하지 않으므로, 표시 장치(1)의 전기적 특성 등이 저하되지 않을 수 있다.
한편, 본 실시예에 따른 표시 장치(1)의 경우, 보조층(431)이 제1금속원소를 포함할 수 있다. 이러한 경우 도 4 내지 도 6을 참조하여 전술한 바와 같이, 보조층(431)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되도록 형성될 수 있다. 즉, 보조층(431)은 주변에 배치된 층보다 측 방향(예컨대, -x방향 또는 +x방향)으로 더 돌출된 보조층 팁(431T)을 포함할 수 있다. 예컨대, 도 7에 도시된 바와 같이 보조층(431)은 메인금속층(433), 제1보호층(437) 및 산화금속층보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되어 보조층 팁(431T)을 형성할 수 있다.
전술한 바와 같이 보조층(431)은 메인금속층(433)의 하면 상에 배치되어, 제1연결전극(430)과 제1연결전극(430) 하부에 위치한 층(예컨대, 제2절연층(IL2))과의 점착력을 향상시키는 역할을 한다. 보조층(431)은 보조층 팁(431T)을 포함함으로써, 보조층(431)과 제2절연층(IL2)의 접촉면적이 증가할 수 있다. 따라서, 보조층(431)과 제2절연층(IL2)과의 점착력이 향상될 수 있다. 즉, 제1연결전극(430)과 제1연결전극(430) 하부에 위치한 층과의 점착력이 보다 향상될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에서, 보조층(431)은 제1금속원소와 제2금속원소를 포함할 수 있다. 즉, 보조층 형성층(460)이 제1금속원소와 제2금속원소를 포함할 수 있다. 예컨대, 보조층(431)은 티타늄(Ti)과 구리(Cu)의 합금일 수 있다. 이러한 경우, 보조층(431)의 제1금속원소의 함량은 20at% 내지 80at%일 수 있으며, 보조층(431)의 제2금속원소의 함량은 20at% 내지 80at%일 수 있다.
메인금속층 형성층(470)이 제1금속원소를 포함하고 보조층 형성층(460)이 제1금속원소와 제2금속원소를 포함하는 경우에, 메인금속층 형성층(470)이 제1금속원소를 포함하고 보조층 형성층(460)이 제2금속원소를 포함하는 경우보다, 메인금속층 형성층(470)의 에치되는 속도와 보조층 형성층(460)의 에치되는 속도의 차이가 줄어들 수 있다. 즉, 메인금속층 형성층(470)이 구리(Cu)를 포함하고 보조층 형성층(460)이 구리(Cu)와 티타늄(Ti)을 포함하는 경우에, 메인금속층 형성층(470)이 구리(Cu)를 포함하고 보조층 형성층(460)이 티타늄(Ti)을 포함하는 경우보다, 메인금속층 형성층(470)의 에치되는 속도와 보조층 형성층(460)의 에치되는 속도의 차이가 줄어들 수 있다. 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시하는 단면도인 도 10에 도시된 것과 같이, 이러한 경우 보조층(431)은 주변에 배치된 층보다 측 방향(예컨대, -x방향 또는 +x방향)으로 더 돌출된 팁을 포함하지 않을 수 있다. 따라서, 하나의 제1연결전극(430)이 차지하는 면적이 좁으므로, 공간활용이 효율적일 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치(2)의 일부를 개략적으로 도시하는 단면도이며, 도 12는 도 11의 표시 장치(2)의 IV부분을 확대하여 개략적으로 도시하는 단면도이며, 도 13은 도 12의 표시 장치(2)의 V부분을 확대하여 개략적으로 도시하는 단면도이다. 본 실시예에 따른 표시 장치(2)는 도 1 내지 도 10을 참조하여 전술한 표시 장치(1)와 유사하므로, 이하에서는 도 1 내지 도 10을 참조하여 전술한 표시 장치(1)와의 차이점을 중심으로 설명하도록 한다. 도 11 내지 13에 있어서, 도 1 내지 도 10과 동일한 참조부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.
도 11 내지 도 12에 도시된 것과 같이, 표시 장치(2)에 포함된 제1연결전극(430)은 메인금속층(433), 제2보호층(435), 제1보호층(437), 산화금속층(438) 및 보조층(431)을 포함할 수 있다. 즉, 표시 장치(1)에 포함된 제1연결전극(430)과 비교하여, 표시 장치(2)에 포함된 제1연결전극(430)은 제2보호층(435)을 더 포함할 수 있다. 표시 장치(1)에 포함된 메인금속층(433), 제1보호층(437), 산화금속층(438) 및 보조층(431)대하여 전술한 내용은, 표시 장치(2)에 포함된 메인금속층(433), 제1보호층(437), 산화금속층(438) 및 보조층(431)에도 적용될 수 있으므로, 이와 관련하여 중복되는 설명은 생략한다.
제2보호층(435)은 메인금속층(433)과 제1보호층(437) 사이에 개재될 수 있다. 제2보호층(435)은 제1보호층(437)에 혹시라도 생길 수 있는 크랙을 통해 에천트가 메인금속층(433)을 향해 진행하는 것을 방지할 수 있다. 제2보호층(435)은 메인금속층(433)과 상이한 물질을 포함할 수 있다. 예컨대, 제2보호층(435)은 제2금속원소를 포함할 수 있다. 전술한 바와 같이 제2금속원소는 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나일 수 있다. 즉, 제2보호층(435)은 티타늄(Ti), 몰리브데넘(Mo) 및/또는 텅스텐(W)과 같은 금속원소를 포함하는 금속층일 수 있다. 제2보호층(435)은 이러한 금속원소를 포함하는 단일 층 또는 다층 구조를 가질 수 있다. 일부 실시예로서, 제2보호층(435)은 티타늄층이거나, 몰리브데넘층이거나, 또는 텅스텐층인 것과 같이 단일 층 구조를 가질 수 있다. 또는, 제2보호층(435)은 이러한 층들이 적층된 다층 구조일 수 있다.
한편, 표시 장치(1)가 포함하는 제2연결전극(440) 및 제2전극(420)과 마찬가지로, 표시 장치(2)가 포함하는 제2연결전극(440) 및 제2전극(420)은 제1연결전극(430)과 같이 다층 구조를 포함할 수 있다. 이에 따라 제2전극(420)의 서브층들(421, 423, 425, 427, 428) 및 제2연결전극(440)의 서브층들이 각각 제1연결전극(430)의 서브층들인 보조층(431), 메인금속층(433), 제2보호층(435), 제1보호층(437) 및 산화금속층(438)과 동일한 물질을 포함할 수 있다.
제2보호층(435)의 두께(t5)는 메인금속층(433)의 두께(t3)보다 얇을 수 있다. 예컨대, 제2보호층(435)의 두께(t5)는 약 100Å 내지 약 1500Å일 수 있다. 구체적으로, 제2보호층(435)의 두께(t5)는 약 300Å일 수 있다. 표시 장치(2)가 제2보호층(435)을 포함하는 경우, 표시 장치(2)에 포함된 제1보호층(437)의 두께(t7)는 100Å 이하일 수 있다. 즉, 표시 장치(2)의 제2보호층(435)의 두께(t5)는 표시 장치(2)의 제1보호층(437)의 두께(t7)보다 클 수 있다. 그러나 본 발명이 이에 반드시 한정되는 것은 아니며, 표시 장치(2)의 제1보호층(437)의 두께(t7)가 표시 장치(2)의 제2보호층(435)의 두께(t5)보다 클 수도 있다.
한편, 도 12에 도시된 것과 같이, 제2보호층(435)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되지 않을 수 있다. 이러한 경우, 제2보호층(435)의 측면은 제1경사각(θ1)과 동일하거나 유사한 경사각을 가질 수 있다. 메인금속층(433)의 측면은 약 30°내지 약 80°의 제1경사각(θ1)을 가지며, 제2보호층(435)의 측면, 제1보호층(437)의 측면 및 산화금속층(439)의 측면은 제1경사각(θ1)과 동일하거나 유사한 경사각을 가질 수 있다. 이에 따라, 표시 장치(2)의 제1연결전극(430)은 표시 장치(1)의 제1연결전극(430)과 마찬가지로, 전체적으로 순방향 테이퍼진 경사면을 가질 수 있다.
도 14 내지 도 16은 도 11의 표시 장치(2)의 일부를 제조하는 과정을 개략적으로 도시하는 단면도들이다. 구체적으로 도 14 내지 도 16은 도 11의 표시 장치(2)의 제1연결전극(430), 제2연결전극(440) 및 제2전극(420)의 제조 과정을 개략적으로 도시하는 단면도들이다. 본 실시예에 따른 표시 장치(2)를 제조하는 과정은 도 4 내지 도 6을 참조하여 전술한 표시 장치(1)를 제조하는 과정과 유사하므로, 이하에서는 도 4 내지 도 6을 참조하여 전술한 표시 장치(1)를 제조하는 과정과의 차이점을 중심으로 설명하도록 한다. 도 14 내지 16에 있어서, 도 4 내지 도 6과 동일한 참조부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.
먼저 도 14에 도시된 것과 같이, 기판(100) 상부에 보조층 형성층(460)을 형성하고, 보조층 형성층(460) 상에 메인금속층 형성층(470)을 형성할 수 있다. 그 후, 메인금속층 형성층(470) 상에 제2보호층 형성층(480)을 형성하고, 제2보호층 형성층(480) 상에 예비 제1보호층 형성층(490P)을 형성할 수 있다. 본 명세서에서 "제2보호층 형성층"은 제2보호층 형성 물질을 증착한 후 제2보호층(435)의 형상을 패터닝하지 않은 층을 의미한다.
구체적으로, 보조층 형성 물질, 메인금속층 형성 물질, 제2보호층 형성 물질 및 제1보호층 형성 물질을 연속적으로 증착할 수 있다. 예컨대, 일 챔버 내에서 스퍼터링법 등을 이용하여 기판(100)의 전면(全面)에 보조층 형성 물질을 증착함으로써, 기판(100) 상부에 보조층 형성층(460)을 형성할 수 있다. 그 후, 동일한 챔버 내에서 스퍼터링법 등을 이용하여 기판(100)의 전면(全面)에 메인금속층 형성 물질을 증착함으로써, 보조층 형성층(460) 상에 메인금속층 형성층(470)을 형성할 수 있다. 그 후, 동일한 챔버 내에서 기판(100)의 전면(全面)에 제2보호층 형성 물질을 증착함으로써, 메인금속층 형성층(470) 상에 제2보호층 형성층(480)을 형성할 수 있다. 그 후, 동일한 챔버 내에서 기판(100)의 전면(全面)에 제1보호층 형성 물질을 증착함으로써, 제2보호층 형성층(480) 상에 예비 제1보호층 형성층(490P)을 형성할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 보조층(431), 메인금속층(433), 제2보호층(435) 및 제1보호층(437)은 각각 상이한 챔버 내에서 형성될 수 있다.
제2보호층 형성 물질은 제1금속원소와 상이한 제2금속원소를 포함할 수 있다. 전술한 바와 같이 제2금속원소는 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나일 수 있다. 한편, 제2보호층 형성 물질은 제1금속원소를 포함하지 않을 수 있다. 이하에서는 설명의 편의를 위하여, 제2보호층 형성 물질이 제2금속원소로서 티타늄(Ti)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
이어 도 15에 도시된 것과 같이, 예비 제1보호층 형성층(490P)의 일부가 산화 됨으로써 산화금속층 형성층(495)이 형성될 수 있다. 전술한 바와 같이 예비 제1보호층 형성층(490P)은 외부로 노출되기에, 예비 제1보호층 형성층(490P)에 포함된 티타늄(Ti) 및 구리(Cu)가 대기 중의 산소 등에 의해 쉽게 산화될 수 있다. 따라서, 예비 제1보호층 형성층(490P) 중 일부가 산화되어 형성된 산화금속층 형성층(495)이 제1보호층 형성층(490) 상에 형성될 수 있다. 이어 도 16에 도시된 것과 같이, 보조층 형성층(460), 메인금속층 형성층(470), 제2보호층 형성층(480), 제1보호층 형성층(490) 및 산화금속층 형성층(495)을 패터닝함으로써, 보조층(431), 메인금속층(433), 제2보호층(435), 제1보호층(437) 및 산화금속층(438)을 포함하는 제1연결전극(430)을 형성할 수 있다.
전술한 바와 같이, 일 금속원소를 포함하는 금속층과 타 금속원소를 포함하는 금속층의 에치되는 속도는 상이할 수 있다. 따라서, 구리(Cu)를 포함하는 메인금속층 형성층(470)이 티타늄(Ti)을 포함하는 보조층 형성층(460)보다 에치되는 속도가 빠르므로, 보조층(431)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되도록 형성될 수 있다.
한편, 제2보호층 형성층(480)은 티타늄(Ti)을 포함하나, 제2보호층(435)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되도록 형성되지 않을 수 있다. 제2보호층 형성층(480) 상부에 형성되는 제1보호층 형성층(490)은 티타늄(Ti) 및 구리(Cu)를 포함하므로, 제1보호층 형성층(490)은 제2보호층 형성층(480)보다 에치되는 속도가 빠를 수 있다. 또한, 산화금속층 형성층(495)은 티타늄산화물(TiOX)과 구리산화물(CuOX)을 포함할 수 있으며, 이러한 경우 산화금속층 형성층(495)이 티타늄산화물(TiOX)만을 포함하는 경우보다 에치되는 속도가 빠를 수 있다. 더욱이, 산화금속층 형성층(495)은 패터닝시 최상부에 위치하여 에천트와 접촉하는 면적이 크므로 에치되는 속도가 빠를 수 있다. 따라서, 제2보호층 형성층(480) 상부에 형성된 제1보호층 형성층(490) 및 산화금속층 형성층(495)은 제2보호층 형성층(480)보다 에치되는 속도가 빠를 수 있다.
도 17은 패터닝 시 에천트와 접촉하는 제2보호층 형성층(480)의 부분을 설명하기 위한 도면이며, 패터닝 시 포토레지스트(PR)가 산화금속층 형성층(495) 상에 위치할 수 있다. 메인금속층 형성층(470)은 제2보호층 형성층(480)보다 에치되는 속도가 빠를 수 있다. 따라서, 제2보호층 형성층(480) 상부에 형성된 제1보호층 형성층(490) 및 산화금속층 형성층(495)이 제2보호층 형성층(480)보다 에치되는 속도가 빠를 경우, 도 17에 도시된 것과 같이 제2보호층 형성층(480)의 측면 및 이러한 측면과 인접한 상면 및 하면에서 에천트와 접촉할 수 있다. 즉, 제2보호층 형성층(480)은 3면에서 에천트와 접촉할 수 있다. 이러한 경우 제2보호층 형성층(480)은, 제2보호층 형성층(480)이 2면에서 에천트와 접촉하는 경우보다 에치되는 속도가 빠를 수 있다.
한편, 제2보호층 형성층(480) 상부에 형성된 제1보호층 형성층(490) 및 산화금속층 형성층(495)이 제2보호층 형성층(480)보다 에치되는 속도가 느릴 경우, 제2보호층 형성층(480)은 2면에서 에천트와 접촉할 수 있다. 즉, 제2보호층 형성층(480)은 제2보호층 형성층(480)의 측면 및 이러한 측면과 인접한 하면에서만 에천트와 접촉할 수 있다.
하지만, 본 실시예에 따른 표시 장치(2)의 경우, 제2보호층 형성층(480) 상부에 형성된 제1보호층 형성층(490) 및 산화금속층 형성층(495)이 제2보호층 형성층(480)보다 에치되는 속도가 빠를 수 있다. 이에 따라, 제2보호층(435)은 빠르게 에치되므로, 제2보호층(435)은 메인금속층(433)보다 측 방향(예컨대, -x방향 또는 +x방향)을 향해 더 돌출되도록 형성되지 않을 수 있다. 따라서, 제3절연층(IL3)의 단차 피복성(step coverage)이 저하되지 않을 수 있다. 제3절연층(IL3)에 크랙이 발생하지 않으므로, 표시 장치(2)의 전기적 특성 등이 저하되지 않을 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
DA: 표시영역
PA: 주변영역
OLED: 유기발광다이오드
221: 반도체층
222: 게이트전극
TFT: 트랜지스터
430: 제1연결전극
433: 메인금속층
437: 제1보호층

Claims (20)

  1. 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판;
    상기 표시영역에 배치되는 표시소자;
    반도체층 및 게이트전극을 포함하는 트랜지스터; 및
    상기 트랜지스터와 전기적으로 연결되고, 다층 구조를 갖는 연결전극;을 구비하고,
    상기 연결전극은,
    제1금속원소를 포함하는 메인금속층;
    상기 메인금속층 상부에 배치되고, 상기 제1금속원소 및 상기 제1금속원소와 상이한 제2금속원소를 포함하는 보호층;을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1금속원소는 구리(Cu), 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au) 및 니켈(Ni) 중 적어도 하나를 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제2금속원소는 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나를 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 보호층은 구리(Cu)와 티타늄(Ti)의 합금을 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 보호층 상에 배치되고, 상기 제1금속원소 및 상기 제2금속원소를 포함하는, 산화금속층;을 더 구비하는, 표시 장치.
  6. 제1항에 있어서,
    상기 메인금속층의 하부에 배치되는 보조층;을 더 구비하는, 표시 장치.
  7. 제6항에 있어서,
    상기 보조층은 상기 제2금속원소를 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 보조층은 상기 메인금속층보다 측 방향으로 더 돌출된 보조층 팁을 포함하는, 표시 장치.
  9. 제7항에 있어서,
    상기 보조층은 상기 제1금속원소를 더 포함하는, 표시 장치.
  10. 제1항에 있어서,
    상기 반도체층은 상기 기판의 상부에 배치되고,
    상기 게이트전극은 상기 반도체를 덮는 게이트절연층 상에 배치되고,
    상기 연결전극은 상기 반도체층과 전기적으로 연결되는, 표시 장치.
  11. 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판;
    상기 표시영역에 배치되는 표시소자;
    반도체층 및 게이트전극을 포함하는 트랜지스터; 및
    상기 트랜지스터와 전기적으로 연결되고, 다층 구조를 갖는 연결전극;을 구비하고,
    상기 연결전극은,
    제1금속원소를 포함하는 메인금속층;
    상기 메인금속층 상부에 배치되고, 상기 제1금속원소 및 상기 제1금속원소와 상이한 제2금속원소을 포함하는 제1보호층; 및
    상기 메인금속층과 상기 제1보호층 사이에 개재되고, 상기 제2금속원소를 포함하는 제2보호층;을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 제1금속원소는 구리(Cu), 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au) 및 니켈(Ni) 중 적어도 하나를 포함하는, 표시 장치.
  13. 제12항에 있어서,
    상기 제2금속은 티타늄(Ti), 몰리브데넘(Mo) 및 텅스텐(W) 중 적어도 하나를 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 제1보호층은 구리(Cu)와 티타늄(Ti)의 합금을 포함하는, 표시 장치.
  15. 제11항에 있어서,
    상기 제1보호층 상에 배치되고, 상기 제1금속원소 및 상기 제2금속원소를 포함하는, 산화금속층;을 더 구비하는, 표시 장치.
  16. 제11항에 있어서,
    상기 메인금속층의 하부에 배치되는 보조층;을 더 구비하는, 표시 장치.
  17. 제16항에 있어서,
    상기 보조층은 상기 제2금속원소를 포함하는, 표시 장치.
  18. 제17항에 있어서,
    상기 보조층은 상기 메인금속층보다 측 방향으로 더 돌출된 보조층 팁을 포함하는, 표시 장치.
  19. 제17항에 있어서,
    상기 보조층은 상기 제1금속원소를 더 포함하는, 표시 장치.
  20. 제11항에 있어서,
    상기 반도체층은 상기 기판의 상부에 배치되고,
    상기 게이트전극은 상기 반도체를 덮는 게이트절연층 상에 배치되고,
    상기 연결전극은 상기 반도체층과 전기적으로 연결되는, 표시 장치.
KR1020220085274A 2022-05-16 2022-07-11 표시 장치 KR20230160672A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/142,208 US20230371317A1 (en) 2022-05-16 2023-05-02 Display apparatus
EP23172951.8A EP4280846A1 (en) 2022-05-16 2023-05-11 Display apparatus
CN202310541721.2A CN117082919A (zh) 2022-05-16 2023-05-15 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220059848 2022-05-16
KR20220059848 2022-05-16

Publications (1)

Publication Number Publication Date
KR20230160672A true KR20230160672A (ko) 2023-11-24

Family

ID=88972339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220085274A KR20230160672A (ko) 2022-05-16 2022-07-11 표시 장치

Country Status (1)

Country Link
KR (1) KR20230160672A (ko)

Similar Documents

Publication Publication Date Title
KR102586038B1 (ko) 디스플레이 장치
KR102648401B1 (ko) 디스플레이 장치
TWI731952B (zh) 具有受保護發光層之有機發光顯示設備
US8203264B2 (en) Flat panel display and method of fabricating the same
US20210234125A1 (en) Display device
KR20170126556A (ko) 디스플레이 장치
US11785833B2 (en) Display apparatus including an anti-crack projection
US20200403047A1 (en) Display device and manufacturing method thereof
CN112018153A (zh) 显示设备
TW201503329A (zh) 有機發光顯示設備
KR20210072198A (ko) 표시 장치
KR20190140123A (ko) 디스플레이 장치
US20210257433A1 (en) Display device
US20210066661A1 (en) Display apparatus
KR20230160672A (ko) 표시 장치
EP4280846A1 (en) Display apparatus
US20230209926A1 (en) Display apparatus and method of manufacturing the same
KR20210097883A (ko) 디스플레이 장치
CN117082919A (zh) 显示装置
US20230172005A1 (en) Organic light-emitting display device
US20230240095A1 (en) Display apparatus and method of manufacturing the same
US20240128423A1 (en) Display apparatus having a substrate hole
US20240040835A1 (en) Display panel and display device including the same
US20220158128A1 (en) Display apparatus
KR20210153808A (ko) 디스플레이 장치 및 그 제조방법