CN112018153A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112018153A
CN112018153A CN202010467910.6A CN202010467910A CN112018153A CN 112018153 A CN112018153 A CN 112018153A CN 202010467910 A CN202010467910 A CN 202010467910A CN 112018153 A CN112018153 A CN 112018153A
Authority
CN
China
Prior art keywords
layer
conductive layer
disposed
display device
baffle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010467910.6A
Other languages
English (en)
Inventor
方琪皓
金恩惠
朴永祐
安新春
全相炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112018153A publication Critical patent/CN112018153A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示设备包括：基板；显示区，所述显示区设置在基板上并且包括多个像素；非显示区，所述非显示区设置在显示区外侧；第一电源电压线，所述第一电源电压线包括设置在非显示区中的第一导电层和设置在第一导电层上的第二导电层；第二电源电压线，所述第二电源电压线设置在非显示区中，并且包括与第一导电层隔开的第三导电层和设置在第三导电层上的第四导电层；第一挡板部分，所述第一挡板部分围绕显示区并且与第二电源电压线重叠；第二挡板部分，所述第二挡板部分邻近第一挡板部分设置；以及包覆层，所述包覆层覆盖第四导电层的第一末端部分，所述第四导电层的第一末端部分形成在与第一挡板部分和第二挡板部分延伸的方向相交的方向上。

Description

显示设备
相关申请的交叉引用
本申请要求于2019年5月28日在韩国知识产权局提交的韩国专利申请号10-2019-0062586的优先权和权益，其全部内容通过引用并入本文。
技术领域
本公开的实施方式涉及显示设备，并且涉及下述显示设备，所述显示设备可减小显示设备的狭窄的死空间的面积并且可防止由于差的布线单元的台阶覆盖而出现裂纹。
背景技术
显示设备是用于视觉上表示或显示数据的设备。显示设备当前用于各种目的并且应用于各种应用。而且，因为已经减少了显示设备的厚度和重量，所以已经增加了显示设备的应用范围。
显示设备可包括基板，所述基板可分成显示区和在显示区外侧的非显示区。可放置或设置非显示元件，比如焊盘单元、布线和驱动电路单元的非显示区可为不显示图像的死空间。最近，已经增加了对进一步减小显示设备的死空间的需求。
应理解，该背景技术章节部分旨在提供用于理解技术的有用背景。但是，该背景技术章节也可包括在本文公开的主题的相应的有效提交日期之前，不是相关领域的技术人员已知或了解的一部分的思想、概念或认识。
发明内容
本公开的实施方式可通过将双层结构应用至第二电源电压线，而不是由于死空间的减少而减小第二电源电压线的宽度，来防止在第二电源电压线的上导电层中形成底切。但是，上面的问题仅仅是示例，并且因此不限制本公开的范围。
另外的方面将部分在随后的描述中陈述，并且部分将从描述中是显而易见的，或可通过呈现的本公开的实施方式的实践而获知。
根据一个或多个实施方式，显示设备可包括基板；显示区，所述显示区设置在基板上并且包括多个像素；非显示区，所述非显示区设置在显示区外侧；第一电源电压线，所述第一电源电压线包括设置在非显示区中的第一导电层和设置在第一导电层上的第二导电层；第二电源电压线，所述第二电源电压线设置在非显示区中，并且包括与第一导电层隔开的第三导电层和设置在第三导电层上的第四导电层；第一挡板部分，所述第一挡板部分围绕显示区并且与第二电源电压线重叠；第二挡板部分，所述第二挡板部分邻近第一挡板部分设置；以及包覆层，所述包覆层覆盖第四导电层的第一末端部分，所述第四导电层的第一末端部分形成在与第一挡板部分和第二挡板部分延伸的方向相交的方向上。
显示设备可进一步包括第一平坦化膜，所述第一平坦化膜设置在显示区和非显示区中；第二平坦化膜，所述第二平坦化膜设置在第一平坦化膜上；以及像素限定膜，所述像素限定膜设置在第二平坦化膜上。第一挡板部分可包括第一层，所述第一层包括第二平坦化膜的一部分；和第二层，所述第二层包括像素限定膜的一部分，并且第二挡板部分可包括第一层，所述第一层包括第二平坦化膜的一部分；和第二层，所述第二层包括像素限定膜的一部分。
包覆层可包括与第二平坦化膜的材料相同的材料。
第一平坦化膜可设置在第一导电层和第二导电层之间，其中通过形成在第一平坦化膜中的第一接触孔，第一导电层和第二导电层彼此电连接。
第一平坦化膜可设置在第三导电层和第四导电层之间，其中通过形成在第一平坦化膜中的第二接触孔，第三导电层和第四导电层彼此电连接。
显示设备可进一步包括第三挡板部分，所述第三挡板部分设置在显示区和第一挡板部分之间，并且所述第三挡板部分包括第一层，所述第一层包括第二平坦化膜的一部分；和第二层，所述第二层包括像素限定膜的一部分。
多个像素中的每个可包括第一电极；发射层，所述发射层设置在第一电极上；和第二电极，所述第二电极设置在发射层上，其中第二电极共同设置在多个像素之上，其中第二电极延伸至非显示区并且覆盖第三挡板部分的一部分。
像素限定膜可设置在第二平坦化膜上并且覆盖第一电极的末端部分，其中显示设备进一步包括间隔件，所述间隔件设置在像素限定膜上，其中第二挡板部分进一步包括第三层，所述第三层包括与间隔件的材料相同的材料并且形成在包括像素限定膜的一部分的第二层上。
第二挡板部分的高度可大于第一挡板部分和第三挡板部分中的每个的高度。
第三挡板部分、第一挡板部分和第二挡板部分可与第二电源电压线重叠。
第三挡板部分可与第一电源电压线重叠，并且第一挡板部分和第二挡板部分可与第二电源电压线重叠。
第三挡板部分可包括第一部分，所述第一部分邻近显示区设置；和第二部分，所述第二部分邻近第一挡板部分设置。
第一电源电压线的宽度可大于第二电源电压线的宽度。
第二平坦化膜可覆盖第四导电层的第三末端部分，所述第四导电层的第三末端部分形成在与第一挡板部分和第二挡板部分延伸的方向平行的方向上。
第一导电层可包括与第三导电层的材料相同的材料，并且第二导电层可包括与第四导电层的材料相同的材料。
第四导电层可进一步包括第二末端部分，所述第二末端部分面向第二挡板部分外侧的第一末端部分，并且包覆层可覆盖第二挡板部分外侧的第四导电层的顶表面以及第一末端部分和第二末端部分。
在第一挡板部分和第二挡板部分之间，包覆层可覆盖第一末端部分而不覆盖第四导电层的顶表面的至少一部分。
第四导电层可进一步包括第二末端部分，所述第二末端部分面向第二挡板部分外侧的第一末端部分，并且，包覆层可覆盖第二挡板部分外侧的第一末端部分和第二末端部分而不覆盖第四导电层的顶表面的至少一部分。
显示设备可进一步包括在基板和第一导电层以及第三导电层之间的多个星形布线，所述多个星形布线在与第一导电层和第三导电层延伸的方向相交的方向上彼此隔开。
在多个星形布线和第一导电层以及第三导电层之间，至少两个绝缘层可延伸至显示区。
显示设备可进一步包括薄膜封装层，所述薄膜封装层包括第一无机封装层，所述第一无机封装层覆盖显示区；有机封装层，所述有机封装层设置在第一无机封装层上；以及第二无机封装层，所述第二无机封装层设置在有机封装层上；其中薄膜封装层覆盖第三挡板部分和第一挡板部分。
第一无机封装层和第二无机封装层可在第二挡板部分外侧彼此接触。
第一无机封装层和第二无机封装层可在第二挡板部分外侧彼此直接接触。
根据一个或多个实施方式，显示设备包括：显示区，所述显示区包括多个像素；非显示区，所述非显示区设置在显示区外侧；第一电源电压线，所述第一电源电压线设置在非显示区外侧；第二电源电压线，所述第二电源电压线与第一电源电压线隔开；第一挡板部分，所述第一挡板部分围绕显示区并且与第二电源电压线重叠；第二挡板部分，所述第二挡板部分邻近第一挡板部分设置；第三挡板部分，所述第三挡板部分设置在显示区和第一挡板部分之间；以及绝缘层，所述绝缘层形成第一挡板部分和第二挡板部分的一部分；其中绝缘层覆盖第二电源电压线的第一末端部分和第二电源电压线的第三末端部分，所述第二电源电压线的第一末端部分形成在与第一挡板部分至第三挡板部分延伸的方向相交的方向上，所述第二电源电压线的第三末端部分形成在与第一挡板部分至第三挡板部分延伸的方向平行的方向上。
在第一末端部分和第三末端部分之间，绝缘层可进一步覆盖第二电源电压线的顶表面。
附图说明
结合附图，从以下的描述中，本公开的实施方式的上面的和其他方面、特征和优点将更显而易见，其中：
图1为根据实施方式的显示设备的平面图；
图2A和图2B为阐释根据实施方式的显示设备中包括的像素的等效电路图；
图3为阐释图1的部分III的平面图；
图4为沿着图3的线IVA-IVB截取的阐释图1中的显示设备包括的像素的示意性截面图；
图5为沿着图3的线IVA-IVB和图1的线VA-VB截取的根据实施方式的显示设备的示意性截面图；
图6为阐释图1的部分AR1的放大平面图；
图7A为沿着图6的线VIIA-VIIB截取的示意性截面图；
图7B是沿着图6的线VIIA’-VIIB’截取的示意性截面图；
图8为阐释根据比较例的部分AR2的放大平面图；
图9为沿着图8的线IXA-IXB截取的示意性截面图；
图10为根据实施方式的显示设备的示意性截面图；
图11为阐释部分AR3的放大平面图；
图12A为沿着图11的线XIIA-XIIB截取的示意性截面图；
图12B为沿着图11的线XIIA’-XIIB’截取的示意性截面图；
图13为根据实施方式的显示设备的示意性截面图；
图14为根据实施方式的显示设备的平面图；
图15为沿着图3的线IVA-IVB和图14的线XVA-XVB截取的根据实施方式的显示设备的示意性截面图；并且
图16为根据实施方式的显示设备的示意性截面图。
具体实施方式
现将详细地参考实施方式，其示例阐释在附图中，其中遍及全文相同的参考数值指相同的元件。就此而言，实施方式可具有不同的形式，并且不应解释为限于本文陈述的描述。因此，下面仅通过参考图描述实施方式，以解释描述的方面。
下文，将通过参考附图解释本公开的实施方式来详细描述本公开，并且图中相同的参考数值表示相同的元件，并且因此将不给出重复的解释。
为了描述本公开的实施方式，可不提供与描述不相关的一些部分，并且遍及说明书，相同的参考数值指相同的元件。
将理解，尽管术语“第一”、“第二”、“第三”例如可在本文中用于描述各种元件，但是这些元件不应受这些术语限制，并且这些元件仅用于区分一个元件与另一元件。
如在本文中使用的，单数形式“一个(a)”、“一种(an)”和“所述”也旨在包括复数形式，除非上下文另外清晰指出。
将进一步理解，本文中使用的术语“包括(comprises)”和/或“包括(comprising)”指出叙述的特征或组件的存在，但不排除一个或多个其他特征或组件的存在或增加。
将理解，当层、区域或组件称为“形成在”另一层、区域或组件“上”时，其可直接形成在另一层、区域或组件上，或可间接形成在另一层、区域或组件上，中间层、区域或组件介于所述层、区域或组件和所述另一层、区域或组件之间。
为了便于解释，图中的组件的尺寸可被放大。换句话说，因为为了便于解释而任意阐释图中的组件的尺寸和厚度，所以以下的实施方式不限于此。
进一步，在说明书中，短语“在平面图中”意思是当从上面观察物体部分时，并且短语“在示意性截面图中”意思是当从侧面观察通过垂直切割物体部分而截取的示意性截面时。
另外，术语“重叠”或“重叠的”意思是第一物体可在第二物体上面或下面或侧面，并且反之亦然。另外，术语“重叠”可包括层叠、堆叠、面向(face)或面向(facing)、在……之上延伸、覆盖或部分覆盖，或本领域普通技术人员将了解和理解的任何其他合适的术语。术语“面向(face)”和“面向(facing)”意思是第一元件可直接或间接与第二元件相对。在第三元件介于第一元件和第二元件之间的情况下，第一元件和第二元件可理解为彼此间接相对，但是仍然面向彼此。当元件描述为与另一个元件“不重叠”或“将不重叠”时，这可包括元件彼此隔开、彼此偏移或在彼此旁边，或本领域普通技术人员将了解和理解的任何其他合适的术语。
为了易于描述，本文中可使用空间相对术语“下面”、“之下”、“下”、“上面”、“上”等，以描述如图中阐释的一个元件或组件和另一元件或组件之间的关系。将理解，除了图中描绘的定向之外，空间相对术语还旨在涵盖在使用或操作时装置的不同定向。例如，在将图中阐释的装置翻转的情况下，位于另一装置“下面”或“之下”的装置可安放在另一装置“上面”。因此，阐释性术语“下面”可包括下部位置和上部位置二者。装置也可在其他方向上定向，并且因此可取决于定向而不同地解释空间相对术语。
考虑所讨论的测量和与特定数量的测量相关的误差(即测量系统的限制)，如本文使用的“约”或“大约”包括叙述的值和如本领域普通技术人员确定的对于特定值的可接受的偏差范围内的平均值。例如，“约”可意思是在一个或多个标准偏差以内，或在叙述的值的±30％、±20％、±5％以内。
在说明书和权利要求书中，为了其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可理解为意思是“A、B或A和B”。术语“和”和“或”可以以连接词或反义连接词的意义使用，并且可理解为等价于“和/或”。在说明书和权利要求书中，为了其含义和解释的目的，短语“……中的至少一个”旨在包括“选自由……组成的组中的至少一个”的含义。例如，“A和B中的至少一个”可理解为意思是“A、B或A和B”。
除非以其他方式限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的相同含义。将进一步理解，术语，比如在常用的词典中限定的那些，应解释为具有的含义与它们在相关领域的上下文中的含义一致，并且将不以理想化或过于正式的意义解释，除非在说明书中清晰限定。
当可不同地实施实施方式时，具体的工艺顺序可与描述的顺序不同。例如，两个连续描述的工艺可基本上同时进行或以与描述的顺序相反的顺序进行。
将理解，当层、区域或元件称为被“连接至”另一层、区域或元件时，层、区域或元件可被直接连接至另一层、区域或元件或可被间接连接至另一层、区域或元件，中间层、区域或元件在层、区域或元件和另一层、区域或元件之间。例如，当将层、区域或元件被电连接至另一层、区域或元件时，层、区域或元件可被直接电连接至另一层、区域或元件或可被间接电连接至另一层、区域或元件，中间层、区域或元件在层、区域或元件和另一层、区域或元件之间。
在以下的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽的意义解释。例如，x轴、y轴和z轴可彼此垂直，或可表示彼此不垂直的不同方向。
用于显示图像的显示设备的示例可包括液晶显示器、电泳显示器、有机发光显示器、无机电致发光(EL)显示器、场发射显示器、表面传导电子发射器显示器、等离子体显示器和阴极射线管显示器。
尽管有机发光显示器可描述为根据实施方式的显示设备，但是本公开不限于此，并且在本公开的精神和范围内各种显示设备可为适用的。
图1为根据实施方式的显示设备1的平面图，图2A和图2B为阐释根据实施方式的显示设备1中包括的像素的等效电路图，图3为阐释图1的部分III的平面图，图4为沿着图3的线IVA-IVB截取的阐释图1的显示设备1中包括的像素的截面图，并且图5为沿着图3的线IVA-IVB和图1的线VA-VB截取的显示设备1的截面图。
参考图1，显示设备1可包括基板100，所述基板100包括显示区DA。显示区DA可包括像素P，所述像素P各自连接至在第一方向上延伸的数据线DL和在第二方向上延伸的扫描线SL。第二方向可与第一方向相交。每个像素P可连接至在第一方向上延伸的驱动电压线PL。
一个像素P可发射例如红色光、绿色光、蓝色光或白色光，并且可包括，例如，有机发光二极管。每个像素P可包括装置，比如薄膜晶体管(TFT)和电容器。
显示区DA可通过像素P发射的光提供一个预定的图像或多个预定的图像，并且非显示区NDA可放置或设置在显示区DA外侧。例如，非显示区NDA可围绕显示区DA或在显示区DA周围。非显示区NDA可在显示区DA的外周或周边上。
可不放置或设置像素P的非显示区NDA可不提供图像。第一电源电压线10和第二电源电压线20可放置或设置在非显示区NDA中，第二电源电压线20可提供与第一电源电压线10的电压不同的电压。
第一电源电压线10可包括放置或设置在显示区DA的侧面的第一主电压线11和第一连接线12。例如，当显示区DA具有矩形形状时，第一主电压线11可放置或设置为对应于显示区DA的一个侧面。第一连接线12可从第一主电压线11起在第一方向上延伸。在实施方式中，第一方向可为从显示区DA至靠近基板100的末端部分(或距基板100的末端部分预定的距离)的端子单元30的方向。第一连接线12可连接至端子单元30的第一端子32。
第二电源电压线20可包括第二主电压线21和第二连接线22，所述第二主电压线21部分围绕第一主电压线11的两个末端部分和显示区DA，所述第二连接线22从第二主电压线21起在第一方向上延伸。例如，当显示区DA具有矩形形状时，第二主电压线21可沿着第一主电压线11的末端部分(或两个末端部分)以及显示区DA的除了可邻近第一主电压线11的侧面之外的侧面延伸。第二连接线22可在第一方向上延伸，以与第一连接线12平行，并且可连接至端子单元30的第二端子33。第二电源电压线20可弯曲，以围绕第一电源电压线10的末端部分。
端子单元30可放置或设置在基板100的末端部分上，并且可包括端子(例如，第三端子31、第一端子32和第二端子33)。端子单元30可被暴露，即，不被绝缘层覆盖。端子单元30可电连接至控制器(未显示)，比如柔性印刷电路板或驱动驱动器集成电路(IC)芯片。
控制器可将外部图像信号转换成图像数据信号，并且通过第三端子31将图像数据信号传递至显示区DA。控制器可接收垂直同步信号、水平同步信号和时钟信号，可产生控制第一栅驱动器(未显示)和第二栅驱动器(未显示)的操作的控制信号，并且可将控制信号传递至端子(未显示)。
控制器可通过第一端子32和第二端子33分别将不同的电压施加至第一电源电压线10和第二电源电压线20。
第一电源电压线10可将第一电源电压ELVDD(见图2A和图2B)供应至每个像素P，并且第二电源电压线20可将第二电源电压ELVSS(见图2A和图2B)供应至每个像素P。
例如，第一电源电压ELVDD可通过可连接至第一电源电压线10的驱动电压线PL施加至每个像素P。第二电源电压ELVSS可施加至在每个像素P中提供的有机发光装置OLED(见图2A和图2B)的阴极。在这种情况下，第二电源电压线20的第二主电压线21可连接至非显示区NDA中的有机发光装置OLED的阴极。
尽管图1至图5中未显示，但是可将扫描信号施加至每个像素P的扫描线SL的扫描驱动器以及可将数据信号施加至数据线DL的数据驱动器可放置或设置在非显示区NDA中。
可围绕显示区DA的第一挡板部分110、第二挡板部分120和第三挡板部分130可放置或设置在非显示区NDA中。第一挡板部分110、第二挡板部分120和第三挡板部分130可彼此隔开。
当可通过使用喷墨工艺形成包括有机材料，比如单体的有机封装层420(见图4)时，第一挡板部分110和第二挡板部分120可起到可防止有机材料流动至基板100的边缘的挡板的作用。因此，由于在基板100的边缘处的有机封装层420，所以可防止形成边缘尾部。第一挡板部分110和第二挡板部分120可彼此邻近设置并且在彼此的外侧设置。
即使有或虽然有第一挡板部分110和第二挡板部分120，有机封装层420的有机材料仍可流动越过第一挡板部分110和第二挡板部分120至基板100的边缘。例如，当第二挡板部分120可放置或设置为从基板100的边缘更靠近第一挡板部分110以减小从外侧观看时的死空间的面积时，或第一挡板部分110可放置或设置为更靠近第二挡板部分120以增加显示区DA时，可减小第一挡板部分110和第二挡板部分120之间的间隔，并且有机封装层420的有机材料可流动越过第二挡板部分120。当有机材料溢出时，可形成边缘尾部。边缘尾部可变成可引入外部杂质的路径，并且可造成有机发光装置OLED的缺陷。因此，随着死空间减小，减小有机材料的溢出并且控制溢出的有机材料的量可变得更加重要。放置或设置在显示区DA和第一挡板部分110之间的第三挡板部分130可减小有机材料的回流速度，并且可减小流动至第一挡板部分110的有机材料的量。应理解，针对挡板部分的第一、第二和第三的指示是任意的并且是为了易于描述。在不背离本公开的精神和范围的情况下，挡板部分可为第一挡板部分、第二挡板部分和第三挡板部分中的任一个。挡板部分110、120和130可用作用于减小或防止有机材料溢出的屏障、容器或储器。
参考图2A，每个像素P可包括连接至扫描线SL和数据线DL的像素电路PC，以及连接至像素电路PC的有机发光装置OLED。
像素电路PC可包括驱动TFT T1、开关TFT T2和存储电容器Cst。开关TFT T2可根据通过扫描线SL输入的第一扫描信号Sn将通过数据线DL输入的数据信号Dm传递至驱动TFTT1。
存储电容器Cst可连接至开关TFT T2和驱动电压线PL，并且可存储对应于从开关TFT T2接收的电压和施加至驱动电压线PL的第一电源电压ELVDD(或驱动电压)之间的差的电压。
驱动TFT T1可连接至驱动电压线PL和存储电容器Cst，并且可响应于存储在存储电容器Cst中的电压的值来控制从驱动电压线PL流动至有机发光装置OLED的驱动电流。由于驱动电流，有机发光装置OLED可发射具有预定亮度的光。
尽管在图2A中像素电路PC包括两个TFT和一个存储电容器，但是本公开不限于此。
参考图2B，像素电路PC可分别包括驱动TFT T1和开关TFT T2、补偿TFT T3、第一初始化TFT T4、第一发射控制TFT T5、第二发射控制TFT T6和第二初始化TFT T7。
尽管在图2B中可为每个像素P提供信号线(例如，第一扫描线SLn、第二扫描线SLn-1、发射控制线EL和数据线DL)、初始化电压线VL和驱动电压线PL，但是本公开不限于此。在实施方式中，信号线和初始化电压线VL中的至少一条可被邻近的像素共享。
驱动TFT T1的漏电极可通过第二发射控制TFT T6电连接至有机发光装置OLED。驱动TFT T1可根据开关TFT T2的开关操作接收数据信号Dm，并且将驱动电流施加至有机发光装置OLED。
开关TFT T2的栅电极可连接至第一扫描线SLn，并且开关TFT T2的源电极可连接至数据线DL。开关TFT T2的漏电极可连接至驱动TFT T1的源电极，并且可通过第一发射控制TFT T5连接至驱动电压线PL。
开关TFT T2可根据通过第一扫描线SLn接收的第一扫描信号Sn而打开，并且可进行将传递至数据线DL的数据信号Dm传递至驱动TFT T1的源电极的开关操作。
补偿TFT T3的栅电极可连接至第一扫描线SLn。补偿TFT T3的源电极可连接至驱动TFT T1的漏电极，并且可通过第二发射控制TFT T6连接至有机发光装置OLED的像素电极。补偿TFT T3的漏电极可连接至存储电容器Cst的一个电极、第一初始化TFT T4的源电极和驱动TFT T1的栅电极。补偿TFT T3可根据通过第一扫描线SLn接收的第一扫描信号Sn而打开，并且可通过连接驱动TFT T1的栅电极和漏电极来二极管连接驱动TFT T1。
第一初始化TFT T4的栅电极可连接至第二扫描线SLn-1(例如，先前的扫描线)。第一初始化TFT T4的漏电极可连接至初始化电压线VL。第一初始化TFT T4的源电极可连接至存储电容器Cst的一个电极、补偿TFT T3的漏电极和驱动TFT T1的栅电极。第一初始化TFTT4可根据通过第二扫描线SLn-1接收的第二扫描信号Sn-1而打开，并且可通过将初始化电压VINT供应至驱动TFT T1的栅电极来进行将驱动TFT T1的栅电极的电压初始化的初始化操作。
第一发射控制TFT T5的栅电极可连接至发射控制线EL。第一发射控制TFT T5的源电极可连接至驱动电压线PL。第一发射控制TFT T5的漏电极可连接至驱动TFT T1的源电极和开关TFT T2的漏电极。
第二发射控制TFT T6的栅电极可连接至发射控制线EL。第二发射控制TFT T6的源电极可连接至驱动TFT T1的漏电极和补偿TFT T3的源电极。第二发射控制TFT T6的漏电极可电连接至有机发光装置OLED的像素电极。第一发射控制TFT T5和第二发射控制TFT T6可根据通过发射控制线EL接收的发射控制信号En而打开。第一电源电压ELVDD可施加至有机发光装置OLED，并且驱动电流可流动通过有机发光装置OLED。
第二初始化TFT T7的栅电极可连接至第二扫描线SLn-1。第二初始化TFT T7的源电极可连接至有机发光装置OLED的像素电极。第二初始化TFT T7的漏电极可连接至初始化电压线VL。第二初始化TFT T7可根据通过第二扫描线SLn-1接收的第二扫描信号Sn-1而打开，并且可初始化有机发光装置OLED的像素电极。
尽管在图2B中第一初始化TFT T4和第二初始化TFT T7可连接至第二扫描线SLn-1，但是本公开不限于此。在实施方式中，第一初始化TFT T4可连接至第二扫描线SLn-1，即，先前的扫描线，并且可根据第二扫描信号Sn-1被驱动。第二初始化TFT T7可连接至单独的信号线(例如，下一条扫描线)，并且可根据传递至下一条扫描线的信号被驱动。
存储电容器Cst的一个电极可连接至驱动电压线PL。存储电容器Cst的另一个电极可连接至驱动TFT T1的栅电极、补偿TFT T3的漏电极和第一初始化TFT T4的源电极。
有机发光装置OLED的对电极(例如，阴极)可接收第二电源电压ELVSS(或公共电源电压)。有机发光装置OLED可从驱动TFT T1接收驱动电流并且发射光。
TFT和存储电容器的数量以及像素电路PC的电路设计不限于图2A和图2B中阐释的那些，并且可在本公开的精神和范围内以各种方式修改。
参考图3和图4，将更详细地描述图1的部分III以及图2A和图2B的每个像素P的像素电路PC的驱动TFT T1和开关TFT T2以及存储电容器Cst。
参考图3，像素P可放置或设置在图1的部分III中。像素P可被像素限定膜113围绕，并且一个间隔件115或多个间隔件115可放置或设置在像素限定膜113上。
尽管在图3中将像素P阐释为具有相同或相似尺寸的四边形形状，但是这仅是示例。像素P可具有不同的尺寸并且可具有不同的形状。
间隔件115(或多个间隔件115)可放置或设置在多个像素P(或预定数量的像素P)的一些像素P之间。在通过使用掩模沉积中间层320的工艺中，间隔件115可通过在掩模和基板100之间保持间隙来防止中间层320被掩模损坏或划伤。
间隔件115可包括与像素限定膜113的材料相同或相似的材料。间隔件115和像素限定膜113可包括相同或相似的材料。当可通过使用半色调掩模形成像素限定膜113时，间隔件115可形成为具有与像素限定膜113的高度不同的高度。
参考图4，缓冲层101可放置或设置在基板100上，并且驱动TFT T1、开关TFT T2和存储电容器Cst可放置或设置在缓冲层101上。
基板100可由各种材料，比如玻璃、金属或塑料中的任何一种形成。例如，基板100可为包括聚合物树脂，比如聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳族酯、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)的柔性基板。
缓冲层101可由氧化硅(SiOx)和/或氮化硅(SiNx)形成，以防止可提供或引入在基板100上的杂质的渗透。
驱动TFT T1可包括驱动半导体层A1和驱动栅电极G1，并且开关TFT T2可包括开关半导体层A2和开关栅电极G2。第一栅绝缘层103可放置或设置在驱动半导体层A1和驱动栅电极G1之间以及在开关半导体层A2和开关栅电极G2之间。第一栅绝缘层103可包括无机绝缘材料，比如SiOx、SiNx或氮氧化硅(SiON)。
驱动半导体层A1和开关半导体层A2中的每个可包括非晶硅或多晶硅。在实施方式中，驱动半导体层A1和开关半导体层A2中的每个可包括至少一种氧化物，所述至少一种氧化物包括选自由铟(In)、镓(Ga)、锡(stannum)/锡(tin)(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)组成的组中的至少一种元素。
驱动半导体层A1可与驱动栅电极G1重叠，并且可包括不掺杂有杂质的驱动沟道区域，以及放置或设置在驱动沟道区域的两个侧面(或相对侧面)并且掺杂有杂质的驱动源区域和驱动漏区域。驱动源电极S1和驱动漏电极D1可分别连接至驱动源区域和驱动漏区域。
开关半导体层A2可与开关栅电极G2重叠，并且可包括不掺杂有杂质的开关沟道区域，以及放置或设置在开关沟道区域的两个侧面(或相对侧面)并且掺杂有杂质的开关源区域和开关漏区域。开关源电极S2和开关漏电极D2可分别连接至开关源区域和开关漏区域。
驱动栅电极G1和开关栅电极G2中的每个可包括钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)，并且可具有单层结构或多层结构。
在实施方式中，存储电容器Cst可与驱动TFT T1重叠。在这种情况下，可增加存储电容器Cst和驱动TFT T1中的每个的面积，并且可提供或实现高质量的图像。例如，驱动栅电极G1可为存储电容器Cst的第一存储电容器板CE1。第二存储电容器板CE2可与第一存储电容器板CE1重叠，第二栅绝缘层105在第二存储电容器板CE2和第一存储电容器板CE1之间。第二栅绝缘层105可包括无机绝缘材料，比如SiOx、SiNx或SiON。
驱动TFT T1、开关TFT T2和存储电容器Cst的一部分可被层间绝缘层107覆盖。
层间绝缘层107可为由SiON、SiOx和/或SiNx形成的无机层。
数据线DL可放置或设置在层间绝缘层107上，并且可通过形成在层间绝缘层107中的接触孔连接至开关TFT T2的开关半导体层A2。数据线DL可起到开关源电极S2的作用。
驱动源电极S1、驱动漏电极D1、开关源电极S2和开关漏电极D2可放置或设置在层间绝缘层107上，并且可通过形成在层间绝缘层107中的接触孔连接至驱动半导体层A1或开关半导体层A2。
尽管未阐释，但是数据线DL、驱动源电极S1、驱动漏电极D1、开关源电极S2和开关漏电极D2可被无机保护层覆盖。
无机保护层可具有包括SiNx和SiOx的单层结构或多层结构。无机保护层可防止在非显示区NDA中的一些暴露的布线(例如，在与数据线DL的工艺相同的工艺中形成的布线)，被在像素电极310的图案化期间使用的蚀刻剂损坏。
驱动电压线PL和数据线DL可放置或设置在不同的层上。当“A和B放置或设置在不同的层上”时，意思是至少一个绝缘层可放置或设置在A和B之间，从而A和B中的一个可放置或设置在至少一个绝缘层下方或下面，并且另一个可放置或设置在至少一个绝缘层之上或上面。第一平坦化膜109可放置或设置在驱动电压线PL和数据线DL之间，并且驱动电压线PL可被第二平坦化膜111覆盖。
驱动电压线PL可具有包括Al、Cu、Ti或其合金中的至少一种的单层结构或多层结构。在实施方式中，驱动电压线PL可具有包括Ti/Al/Ti的三层结构。
尽管在图4中，驱动电压线PL可放置或设置在第一平坦化膜109上，但是本公开不限于此。在实施方式中，驱动电压线PL可通过形成在第一平坦化膜109中的通孔(未显示)连接至在与数据线DL所形成的层相同的层上形成的下部附加电压线(未显示)，以减小电阻。
第一平坦化膜109和第二平坦化膜111中的每个可具有单层结构或多层结构。
第一平坦化膜109和第二平坦化膜111中的每个可包括有机绝缘材料。例如，有机绝缘材料可包括比如通用聚合物(例如，聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、芳基醚类聚合物、酰胺类聚合物、氟化的聚合物、对二甲苯类聚合物或乙烯基醇类聚合物的有机绝缘材料。
而且，第一平坦化膜109和第二平坦化膜111中的每个可包括无机绝缘材料。例如，无机绝缘材料可包括SiON、SiOx或SiNx。
包括像素电极310、对电极330以及放置或设置在像素电极310和对电极330之间的中间层320，并且包括发射层的有机发光装置OLED可放置或设置在第二平坦化膜111上。
像素电极310可连接至形成在第一平坦化膜109上的连接布线CL，并且连接布线CL可连接至驱动TFT T1的驱动漏电极D1。
像素电极310可为透明电极或反射电极。
当像素电极310为透明电极时，像素电极310可包括透明导电层。透明导电层可包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。除了透明导电层之外，像素电极310也可包括用于提高光效率的半透射层，并且半透射层可包括选自由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和镱(Yb)组成的组中的至少一种，并且可形成为厚度在约几微米至几十微米(μm)的范围内的膜。
当像素电极310为反射电极时，像素电极310可包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物形成的反射膜，以及可放置或设置在反射膜之上或上面和/或下方或下面的透明导电层。透明导电层可包括选自由ITO、IZO、ZnO、In2O3、IGO和AZO组成的组中的至少一种。
本公开不限于此，并且可进行各种修改。例如，像素电极310可由各种材料中的任何一种形成并且可具有单层结构或多层结构。
像素限定膜113可放置或设置在像素电极310上。
像素限定膜113可具有开口，通过所述开口可暴露像素电极310，并且像素限定膜113可限定像素P。像素限定膜113可通过增加像素电极310的边缘和对电极330之间的距离而防止在像素电极310的边缘部分上发生电弧。像素限定膜113可由有机材料比如，例如PI或六甲基二硅氧烷(HMDSO)形成。
中间层320可包括低分子量材料或高分子量材料。
当中间层320包括低分子量材料时，中间层320可具有包括空穴注入层、空穴传输层、发射层、电子传输层和电子注入层的单个结构或堆叠结构。中间层320可包括各种有机材料，比如酞菁铜(CuPc)、N,N’-二(萘-1-基)-N,N’-二苯基联苯胺(NPB)或三-8-羟基喹啉铝(Alq3)中的任何一种。举例来说，可通过使用各种方法中的任何一种，比如气相沉积来形成中间层320。
当中间层320包括高分子量材料时，中间层320可具有包括空穴传输层和发射层的结构。例如，空穴传输层可包括聚(3,4-乙撑二氧噻吩)(PEDOT)，并且发射层可包括高分子量材料，比如聚对苯乙炔(PPV)类材料或聚芴类材料。例如，可通过使用各种方法，比如丝网印刷、喷墨印刷或激光诱导的热成像中的任何一种来形成中间层320。
中间层320可一体地形成在像素电极310之上，或可形成为被图案化为对应于像素电极310中的每个的层。
对电极330可放置或设置在显示区DA之上以覆盖显示区DA。例如，对电极330可一体地形成在有机发光装置OLED之上，并且可对应于像素电极310。对电极330可电连接至第二电源电压线20。
对电极330可为透明电极或反射电极。当对电极330为透明电极时，对电极330可包括选自Ag、Al、Mg、Li、Ca、Cu、LiF/Ca、LiF/Al、MgAg和CaAg中的至少一种材料，并且可形成为厚度在约几微米至几十微米(μm)的范围内的薄膜。
当对电极330为反射电极时，对电极330可由选自由Ag、Al、Mg、Li、Ca、Cu、LiF/Ca、LiF/Al、MgAg和CaAg组成的组中的至少一种形成。但是，对电极330的构造或结构和材料不限于此，并且在本公开的精神和范围内可进行各种修改。
间隔件115可放置或设置在像素限定膜113上。间隔件115可从像素限定膜113突出至薄膜封装层400，并且在通过使用掩模沉积包括发射层的中间层320的工艺中，可通过在掩模和基板100之间保持间隙来防止中间层320被掩模损坏或划伤。
间隔件115可由有机材料，比如PI或HMDSO形成。间隔件115可放置或设置在第一挡板部分至第三挡板部分110、120和130中的至少一个上，并且可用于防止湿气的渗透并且可用于形成挡板部分的台阶部分。
因为有机发光装置OLED可容易被外部湿气或氧气损坏，所以有机发光装置OLED可被薄膜封装层400覆盖和保护。
薄膜封装层400可覆盖显示区DA，并且可延伸至显示区DA的外侧。薄膜封装层400可包括至少一个有机封装层和至少一个无机封装层。在实施方式中，薄膜封装层400可包括第一无机封装层410、有机封装层420和第二无机封装层430。
第一无机封装层410可覆盖(或可完全覆盖)对电极330，并且可包括SiOx、SiNx和/或SiON。
举例来说，其他层，比如封端层(未显示)可放置或设置在第一无机封装层410和对电极330之间。例如，为了提高光效率，封端层可包括SiO2、SiNx、氧化锌(ZnO2)、氧化钛(TiO2)、氧化锆(ZrO2)、ITO、IZO、Alq3、CuPc、4,4’-双(N-咔唑基)-1,1’-联苯(CBP)和NPB中的至少一种有机材料或无机材料。在实施方式中，封端层可造成针对有机发光装置OLED产生的光的等离子体共振。例如，封端层可包括纳米颗粒。封端层可防止由于在用于形成薄膜封装层400的溅射工艺或化学气相沉积工艺中产生的热或等离子体而损坏有机发光装置OLED。例如，封端层可包括环氧树脂类材料，所述环氧树脂类材料包括双酚型环氧树脂、环氧化丁二烯树脂、氟型环氧树脂和酚醛环氧树脂中的至少一种。
作为示例，包括LiF的层(未显示)可放置或设置在第一无机封装层410和封端层之间。
因为第一无机封装层410可沿着可具有各种层或不平坦的下部结构形成，例如，如图4和图5中阐释的，所以第一无机封装层410的顶表面可为不平坦的。有机封装层420可覆盖第一无机封装层410。有机封装层420可具有平坦的顶表面。有机封装层420可形成为使得对应于显示区DA的部分可具有顶表面。
有机封装层420可包括PET、PEN、PC、PI、聚乙烯磺酸酯、聚甲醛、聚芳族酯、HMDSO、丙烯酸树脂(例如，PMMA或聚丙烯酸)或其组合。
第二无机封装层430可覆盖有机封装层420，并且可包括SiOx、SiNx和/或SiON。第二无机封装层430可沉积在显示设备1的边缘部分上，以接触(或直接接触)第一无机封装层410，从而防止有机封装层420暴露于显示设备1的外侧。
参考图5，左视图阐释了像素P的结构，并且右视图为沿着图1的线VA-VB截取的示意性截面图。
在图5的右视图中，在显示区DA中延伸的缓冲层101、第一栅绝缘层103、第二栅绝缘层105、层间绝缘层107和第一平坦化膜109可放置或设置在基板100上。星形布线SPL可放置或设置在第二栅绝缘层105和层间绝缘层107之间。第一导电层10a和第三导电层20a可放置或设置在层间绝缘层107上，并且第二导电层10b和第四导电层20b可放置或设置在第一平坦化膜109上。
第一导电层10a和第二导电层10b可通过形成在第一平坦化膜109中的第一接触孔CNT1彼此连接，并且可构成将第一电源电压ELVDD(见图2A和图2B)供应至每个像素P的第一电源电压线10。因为第一电源电压线10可形成为具有两层结构，所以可减小第一电源电压线10的宽度并且可减小死空间。尽管在图5中可阐释两个第一接触孔CNT1，但是这仅是示例，并且第一接触孔CNT1的数量可为一个或三个或更多个。
第三导电层20a和第四导电层20b可通过形成在第一平坦化膜109中的第二接触孔CNT2彼此连接，并且可构成将第二电源电压ELVSS(见图2A和图2B)供应至每个像素P的第二电源电压线20。因为第二电源电压线20可形成为具有两层结构，所以可减小第二电源电压线20的宽度并且可减小死空间。尽管在图5中可阐释两个第二接触孔CNT2，但是这仅是示例，并且第二接触孔CNT2的数量可为一个或三个或更多个。
第一导电层10a和第三导电层20a可由与数据线DL的材料相同或相似的材料形成。第一导电层10a、第三导电层20a和数据线DL可包括相同或相似的材料。第二导电层10b和第四导电层20b可由与驱动电压线PL的材料相同或相似的材料形成。第二导电层10b、第四导电层20b和驱动电压线PL可包括相同或相似的材料。
第二平坦化膜111可放置或设置在第二导电层10b上，并且像素限定膜113可放置或设置在第二平坦化膜111上，以与第一电源电压线10重叠。在显示区DA中延伸的对电极330可放置或设置在像素限定膜113上。
可顺序地放置或设置在显示区DA中延伸至基板100的末端部分的第三挡板部分130、第一挡板部分110和第二挡板部分120，以与第二电源电压线20重叠。
第三挡板部分130可包括由与第二平坦化膜111的材料相同或相似的材料形成的第一层111c，以及可由与像素限定膜113的材料相同或相似的材料形成的第二层113c。第一层111c和第二平坦化膜111可包括相同或相似的材料。第二层113c和像素限定膜113可包括相同或相似的材料。第三挡板部分130的第二层113c可包覆第一层111c的顶表面和一个侧表面或多个侧表面，并且可在光刻工艺中在第二层113c的图案化期间，确保工艺裕度，从而稳定地确保第二层113c的高度。
第三挡板部分130的一部分可与在显示区DA中延伸的对电极330的一部分重叠。因为对电极330的末端部分延伸至第二电源电压线20，所以可避免可影响形成在薄膜封装层400上的触摸感测层(未显示)的布线的噪声。
第一挡板部分110可包括由与第二平坦化膜111的材料相同或相似的材料形成的第一层111a，或可包括第二平坦化膜111的一部分的第一层111a，以及可由与像素限定膜113的材料相同或相似的材料形成的第二层113a，或可包括像素限定膜113的一部分的第二层113a。第一层111a和第二平坦化膜111可包括相同或相似的材料。第二层113a和像素限定膜113可包括相同或相似的材料。第一挡板部分110的第二层113a可包覆第一层111a的顶表面和一个侧表面或多个侧表面，并且可在光刻工艺中在第二层113a的图案化期间，确保工艺裕度，从而稳定地确保第二层113a的高度。
第二挡板部分120可包括由与第二平坦化膜111的材料相同或相似的材料形成的第一层111b，可由与像素限定膜113的材料相同或相似的材料形成的第二层113b，以及可由与间隔件115的材料相同或相似的材料形成的第三层115b。第一层111b和第二平坦化膜111可包括相同或相似的材料。第二层113b和像素限定膜113可包括相同或相似的材料。第三层115b和间隔件115可包括相同或相似的材料。第二挡板部分120的第二层113b可包覆第一层111b的顶表面和一个侧表面或多个侧表面，并且可在光刻工艺中在第二层113b的图案化期间，确保工艺裕度，从而稳定地确保第二层113b的高度。
尽管在图5中，第二挡板部分120的第三层115b可包覆第二层113b的顶表面和侧表面或多个侧表面，但是本公开不限于此。因为第二挡板部分120的第二层113b和第三层115b可通过使用利用相同掩模的工艺来形成，所以第二层113b和第三层115b可形成为使得第二层113b的顶表面的宽度和第三层115b的底表面的宽度可基本上相同。
因为第二挡板部分120以及第一挡板部分110和第三挡板部分130可形成为使得第二挡板部分120的高度可大于第一挡板部分110和第三挡板部分130中的每个的高度，所以可防止有机封装层420的有机材料流动越过第二挡板部分120而形成边缘尾部。因为在通过使用掩模沉积中间层320的工艺中可保持掩模和基板100之间的间隙，所以可防止中间层320被掩模损坏或划伤。
在实施方式中，第二电源电压线20的宽度W2可大于第一电源电压线10的宽度W1，以减小电压降，并且第三挡板部分130、第一挡板部分110和第二挡板部分120可稳定地放置或设置为与第二电源电压线20重叠。
第二挡板部分120的第一层111b可包覆第四导电层20b的末端部分或第三末端部分ES0，并且可防止在第二平坦化膜111的湿蚀刻期间对第四导电层20b的损坏。在示意性截面图中，第四导电层20b的末端部分或第三末端部分ES0可在与第一挡板部分110和第二挡板部分120可延伸的方向(第二方向，见图1)基本上平行的方向(第二方向)上延伸。
第三挡板部分130的第一层111c、第一挡板部分110的第一层111a和第二挡板部分120的第一层111b可通过连接层111d彼此连接而彼此不分离。例如，第四导电层20b的顶表面可被连接层111d覆盖(或完全覆盖)。第三挡板部分130的第一层111c、第一挡板部分110的第一层111a、第二挡板部分120的第一层111b和连接层111d中的每个可由与第二平坦化膜111的材料相同或相似的材料形成。连接层111d和第二平坦化膜111可包括相同或相似的材料。
图6为阐释图1的部分AR1的放大平面图，图7A为沿着图6的线VIIA-VIIB截取的示意性截面图，并且图7B为沿着图6的线VIIA’-VIIB’截取的截面图。为了便于说明，在图6的平面图中未显示薄膜封装层400。
参考图6、图7A和图7B，第二电源电压线20的第四导电层20b可放置或设置在第一平坦化膜109上，并且可由与第二平坦化膜111的材料相同或相似的材料形成的连接层111d可放置或设置在第四导电层20b上。
连接层111d可形成为具有小于第二平坦化膜111的高度的高度。当可通过使用半色调掩模形成第二平坦化膜111的图案时，通过蚀刻更多的对应于连接层111d的第二平坦化膜111的部分，连接层111d可形成为具有小于第二平坦化膜111的高度的高度。
参考图6和图7A，在放置或设置在第二挡板部分120外侧的第二电源电压线20的第二连接线22处，顶表面TS以及可为第四导电层20b的两个末端部分的第一末端部分ES1和第二末端部分ES2二者可被连接层111d覆盖，并且连接层111d可被第一无机封装层410和第二无机封装层430覆盖。在第四导电层20b的第一末端部分ES1和第二末端部分ES2外侧，第二平坦化膜111和连接层111d可彼此接触或可彼此直接接触，连接层111d和第一无机封装层410可彼此接触或可彼此直接接触，并且第一无机封装层410和第二无机封装层430可彼此接触或可彼此直接接触。
在平面图中，第四导电层20b的第一末端部分ES1和第二末端部分ES2可在与第一挡板部分110和第二挡板部分120可延伸的方向(第二方向，参见图1)相交的方向(第一方向)上延伸。
第四导电层20b可由与驱动电压线PL的材料相同或相似的材料形成。第四导电层20b和驱动电压线PL可包括相同或相似的材料。在实施方式中，第四导电层20b可具有包括Al、Cu、Ti或其合金中的至少一种的单层结构或多层结构。例如，第四导电层20b可通过堆叠如下来形成：包括Ti的第一层20b1、包括Al的第二层20b2和包括Ti的第三层20b3。
可通过使用干蚀刻来形成第四导电层20b的图案，并且可通过使用湿蚀刻来形成第二平坦化膜111的图案。当第二层20b2包括Al并且第一层20b1和第三层20b3包括Ti时，在可通过使用干蚀刻来形成第四导电层20b的图案的同时，在第四导电层20b的第一末端部分ES1和第二末端部分ES2中可不形成底切。但是，在可通过使用湿蚀刻来形成第二平坦化膜111的图案的同时，由于第二层20b2和第一层20b1以及第三层20b3之间的蚀刻速率差，所以在暴露于蚀刻剂的第四导电层20b的第一末端部分ES1和第二末端部分ES2中可形成底切。但是，在实施方式中，因为第四导电层20b的顶表面TS以及第一末端部分ES1和第二末端部分ES2可被连接层111d以及剩余的第二平坦化膜111的一部分覆盖或可被连接层111d以及剩余的第二平坦化膜111的一部分完全覆盖，所以在第四导电层20b的第一末端部分ES1和第二末端部分ES2中可不形成底切。因为可不形成底切，所以可提高第一无机封装层410和第二无机封装层430的台阶覆盖并且可防止湿气的渗透。
参考图6和图7B，在第二电源电压线20的第二主电压线21处，在第一挡板部分110和第二挡板部分120之间，第四导电层20b的顶表面TS和第二末端部分ES2可被连接层111d覆盖，并且连接层111d可被第一无机封装层410、有机封装层420和第二无机封装层430覆盖。在第四导电层20b的第二末端部分ES2外侧，第二平坦化膜111和连接层111d可彼此接触或可彼此直接接触，连接层111d和第一无机封装层410可彼此接触或可彼此直接接触，第一无机封装层410和有机封装层420可彼此接触或可彼此直接接触，并且有机封装层420和第二无机封装层430可彼此接触或可彼此直接接触。
与图7A相似，因为其中可堆叠包括Ti的第一层20b1、包括Al的第二层20b2和包括Ti的第三层20b3的第四导电层20b的顶表面TS和第二末端部分ES2可被连接层111d以及剩余的第二平坦化膜111的一部分覆盖或可被连接层111d以及剩余的第二平坦化膜111的一部分完全覆盖，所以在可通过使用湿蚀刻形成第二平坦化膜111的图案的同时，在第四导电层20b的第二末端部分ES2中可不形成底切。因为可不形成底切，所以可提高第一无机封装层410和第二无机封装层430的台阶覆盖并且可防止湿气的渗透。
图8为阐释根据比较例的部分AR2的放大平面图，并且图9为沿着图8的线IXA-IXB截取的示意性截面图。为了便于解释，在图8的平面图中未显示薄膜封装层400。
参考图8和图9，连接层111d可由与第二平坦化膜111的材料相同或相似的材料形成。连接层111d和第二平坦化膜111可包括相同或相似的材料。连接层111d可不形成在第四导电层20b上，并且第一无机封装层410可形成在或可直接形成在第四导电层20b上。第二无机封装层430可形成在或可直接形成在第一无机封装层410上。
当形成其中可堆叠包括Ti的第一层20b1、包括Al的第二层20b2和包括Ti的第三层20b3的第四导电层20b时，在可通过使用湿蚀刻来形成第二平坦化膜111的图案的同时，由于第二层20b2和第一层20b1以及第三层20b3之间的蚀刻速率差，所以在暴露于蚀刻剂的可都为第四导电层20b的两个末端部分的第一末端部分ES1和第二末端部分ES2中可形成底切。当在可形成底切的状态下形成第一无机封装层410时，可在第四导电层20b的第一末端部分ES1以及第二末端部分ES2和第一无机封装层410之间形成空腔410a，并且可在第一无机封装层410的两个末端部分和第二无机封装层430之间形成空腔430a。底切以及空腔410a和空腔430a可降低第一无机封装层410和第二无机封装层430的台阶覆盖，而造成裂纹，并且裂纹可充当渗透路径，从而减小显示设备1的可靠性。
但是，根据实施方式，因为图7A的第四导电层20b的顶表面TS以及第一末端部分ES1和第二末端部分ES2或图7B的第四导电层20b的顶表面TS和第二末端部分ES2可被连接层111d以及剩余的第二平坦化膜111的一部分覆盖或可被连接层111d以及剩余的第二平坦化膜111的一部分完全覆盖以防止底切，所以可提高第一无机封装层410和第二无机封装层430的台阶覆盖并且可防止湿气的渗透。覆盖第四导电层20b的顶表面TS以及第一末端部分ES1和/或第二末端部分ES2的连接层111d可为包覆层。
将参考图10至图12B描述实施方式。图10为根据实施方式的显示设备2的示意性截面图，图11为阐释部分AR3的放大平面图，图12A为沿着图11的线XIIA-XIIB截取的示意性截面图，并且图12B为沿着图11的线XIIA’-XIIB’截取的示意性截面图。为了便于解释，在图11的平面图中未显示薄膜封装层400。下述描述将集中于与上面实施方式的区别。
参考图10，左视图阐释了像素P的结构，并且右视图为沿着图1的线VA-VB截取的示意性截面图。
在图10的右视图中，在显示区DA中延伸的缓冲层101、第一栅绝缘层103、第二栅绝缘层105、层间绝缘层107和第一平坦化膜109可放置或设置在基板100上。星形布线SPL可放置或设置在第二栅绝缘层105和层间绝缘层107之间，第一导电层10a和第三导电层20a可放置或设置在层间绝缘层107上，并且第二导电层10b和第四导电层20b可放置或设置在第一平坦化膜109上。
第一导电层10a和第二导电层10b可通过形成在第一平坦化膜109中的第一接触孔CNT1彼此连接，并且可构成可将第一电源电压ELVDD(见图2A和图2B)供应至每个像素P的第一电源电压线10。第三导电层20a和第四导电层20b可通过形成在第一平坦化膜109中的第二接触孔CNT2彼此连接，并且可构成可将第二电源电压ELVSS(见图2A和图2B)供应至每个像素P的第二电源电压线20。
第二平坦化膜111可放置或设置在第二导电层10b上，并且像素限定膜113可放置或设置在第二平坦化膜111上，以与第一电源电压线10重叠。在显示区DA中延伸的对电极330可放置或设置在像素限定膜113上。
可顺序地放置或设置在显示区DA中延伸至基板100的末端部分的第三挡板部分130、第一挡板部分110和第二挡板部分120，以与第二电源电压线20重叠。第三挡板部分130可包括可由与第二平坦化膜111的材料相同或相似的材料形成的第一层111c，以及可由与像素限定膜113的材料相同或相似的材料形成的第二层113c。第一层111c和第二平坦化膜111可包括相同或相似的材料。第一挡板部分110可包括可由与第二平坦化膜111的材料相同或相似的材料形成的第一层111a，以及可由与像素限定膜113的材料相同或相似的材料形成的第二层113a。第二挡板部分120可包括可由与第二平坦化膜111的材料相同或相似的材料形成的第一层111b，可由与像素限定膜113的材料相同或相似的材料形成的第二层113b，以及可由与间隔件115的材料相同或相似的材料形成的第三层115b。第三层115b和间隔件115可包括相同或相似的材料。
与图5中不同，实施方式的第三挡板部分130的第一层111c、第一挡板部分110的第一层111a和第二挡板部分120的第一层111b可彼此分离。即，连接层111d可不形成在可不放置或设置第一挡板部分至第三挡板部分110、120和130中的每个的第四导电层20b的一部分上。但是，参考图11、图12A和图12B，第四导电层20b的第一末端部分ES1和第二末端部分ES2可被连接层111d包覆。
参考图11和图12A，第二电源电压线20的第四导电层20b可放置或设置在第一平坦化膜109上，并且在第二挡板部分120外侧，第四导电层20b的第一末端部分ES1和第二末端部分ES2可被可由与第二平坦化膜111的材料相同或相似的材料形成的连接层111d包覆。因为在可通过使用湿蚀刻来形成第二平坦化膜111的图案的同时可形成底切的第四导电层20b的第一末端部分ES1和第二末端部分ES2可被连接层111d包覆，所以可防止在第四导电层20b的第一末端部分ES1和第二末端部分ES2中形成底切。可提高第一无机封装层410和第二无机封装层430的台阶覆盖。在这种情况下，可不形成底切的第四导电层20b的顶表面TS可不被连接层111d包覆。
参考图11和图12B，第二电源电压线20的第四导电层20b可放置或设置在第一平坦化膜109上，并且在第一挡板部分110和第二挡板部分120之间，第四导电层20b的第二末端部分ES2可被可由与第二平坦化膜111的材料相同或相似的材料形成的连接层111d包覆。因为在可通过使用湿蚀刻来形成第二平坦化膜111的图案的同时可形成底切的第四导电层20b的第二末端部分ES2可被连接层111d包覆，所以可防止在第四导电层20b的第二末端部分ES2中形成底切。因此可提高第一无机封装层410和第二无机封装层430的台阶覆盖。可不形成底切的第四导电层20b的顶表面TS可不被连接层111d包覆。
现将参考图13描述实施方式。图13为根据实施方式的显示设备3的示意性截面图。以下描述将集中于与显示设备1的区别。
参考图13，左视图阐释了图4的像素P的结构，并且右视图为沿着图1的线VA-VB截取的示意性截面图。
在图13的右视图中，与星形布线SPL可放置或设置在第二栅绝缘层105和层间绝缘层107之间的显示设备1不同，实施方式的星形布线SPL可放置或设置在第一栅绝缘层103和第二栅绝缘层105之间。星形布线SPL可从驱动电路单元(未显示)延伸至端子单元30(见图1)，并且可彼此隔开。
根据实施方式，因为可增加设计星形布线SPL的自由度，并且与显示设备1不同，可增加星形布线SPL和第一导电层10a以及第三导电层20a之间的绝缘层的厚度，并且可减小可在星形布线SPL和第一导电层10a以及第三导电层20a之间发生的干扰。
将参考图14和图15描述本公开的实施方式。图14为根据实施方式的显示设备4的平面图，并且图15为沿着图3的线IVA-IVB和图14的线XVA-XVB截取的根据实施方式的显示设备4的示意性截面图。以下描述将集中于与显示设备1的区别。
参考图14和图15，在非显示区NDA中，围绕显示区DA或在显示区DA周围的第一挡板部分110、第二挡板部分120和第三挡板部分130可彼此隔开。
与第三挡板部分130、第一挡板部分110和第二挡板部分120可都与第二电源电压线20重叠的显示设备1不同，在实施方式的显示设备4中，第三挡板部分130可与第一电源电压线10重叠，并且第一挡板部分110和第二挡板部分120可与第二电源电压线20重叠。
与显示设备1相似，实施方式的第一挡板部分110的第一层111a和第二挡板部分120的第一层111b可通过连接层111d彼此连接，而不彼此隔开。例如，第四导电层20b的顶表面可被连接层111d覆盖或可被连接层111d完全覆盖。
尽管图14和图15中未显示，但是与图7A和图7B相似，因为第四导电层20b的顶表面TS以及第一末端部分ES1和第二末端部分ES2或第四导电层20b的顶表面TS和第二末端部分ES2可被连接层111d以及剩余的第二平坦化膜111的一部分覆盖或可被连接层111d以及剩余的第二平坦化膜111的一部分完全覆盖，所以可防止在第四导电层20b的第一末端部分ES1和/或第二末端部分ES2中形成底切，从而提高第一无机封装层410和第二无机封装层430的台阶覆盖并且防止湿气的渗透。
因为在实施方式中第三挡板部分130可与第一电源电压线10重叠，所以可提高设计的自由度。由于第三挡板部分130可放置或设置为更靠近显示区DA，所以当可形成包括有机材料，比如单体的有机封装层420时，可防止有机材料流动至基板100的边缘。
将参考图16描述实施方式。图16为根据实施方式的显示设备5的示意性截面图。以下描述将集中于与图15的显示设备4的区别。
与显示设备4相似，在实施方式的显示设备5中，第三挡板部分130可与第一电源电压线10重叠，并且第一挡板部分110和第二挡板部分120可与第二电源电压线20重叠。但是，在实施方式中，可与第一电源电压线10重叠的第三挡板部分130的数量可为两个。例如，第三挡板部分130包括第三挡板部分130的第一部分131，所述第一部分131可放置或设置为更靠近显示区DA，和第三挡板部分130的第二部分132，所述第二部分132可更靠近第一挡板部分110。第一部分131可包括第一层111c1和第二层113c1。第二部分132可包括第一层111c2和第二层113c2。但是，本公开不限于此，并且可增加第三挡板部分130的数量。当第三挡板部分130的数量增加时，可更有效地防止有机材料流动至基板100的边缘。
在实施方式中，因为第一电源电压线10的宽度W1可大于第二电源电压线20的宽度W2，所以可减小电压降并且第三挡板部分130可稳定地放置或设置为与第一电源电压线10重叠。
根据一个或多个实施方式，因为第二电源电压线可包括两个导电层并且上导电层的末端部分可被包覆层包覆，所以可防止在上导电层中形成底切。可防止由于底切而形成的空腔以及由于台阶覆盖的降低而造成的裂纹。由于具有减小的电压降的电源电压线，所以可提供用于提供高质量的图像的显示设备。
应理解，本文描述的实施方式应仅在描述性意义上考虑，并且不是为了限制的目的。每个实施方式中的特征或方面的描述通常应考虑为可用于其他实施方式中的其他相似的特征或方面。尽管已经参考图描述了一个或多个实施方式，但是本领域普通技术人员将理解，在不背离由所附权利要求限定的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (25)

1.一种显示设备，所述显示设备包括：
基板；
显示区，所述显示区设置在所述基板上并且包括多个像素；
非显示区，所述非显示区设置在所述显示区外侧；
第一电源电压线，所述第一电源电压线包括：
设置在所述非显示区中的第一导电层；和
设置在所述第一导电层上的第二导电层；
第二电源电压线，所述第二电源电压线设置在所述非显示区中，并且包括：
与所述第一导电层隔开的第三导电层；和
设置在所述第三导电层上的第四导电层；
第一挡板部分，所述第一挡板部分围绕所述显示区并且与所述第二电源电压线重叠；
第二挡板部分，所述第二挡板部分邻近所述第一挡板部分设置；以及
包覆层，所述包覆层覆盖所述第四导电层的第一末端部分，所述第四导电层的第一末端部分形成在与所述第一挡板部分和所述第二挡板部分延伸的方向相交的方向上。
2.根据权利要求1所述的显示设备，进一步包括：
第一平坦化膜，所述第一平坦化膜设置在所述显示区和所述非显示区中；
第二平坦化膜，所述第二平坦化膜设置在所述第一平坦化膜上；以及
像素限定膜，所述像素限定膜设置在所述第二平坦化膜上，其中，
所述第一挡板部分包括：
第一层，所述第一层包括所述第二平坦化膜的一部分；和
第二层，所述第二层包括所述像素限定膜的一部分，并且
所述第二挡板部分包括：
第一层，所述第一层包括所述第二平坦化膜的一部分；和
第二层，所述第二层包括所述像素限定膜的一部分。
3.根据权利要求2所述的显示设备，其中，
所述包覆层和所述第二平坦化膜包括相同的材料。
4.根据权利要求2所述的显示设备，其中，
所述第一平坦化膜设置在所述第一导电层和所述第二导电层之间，并且
通过形成在所述第一平坦化膜中的第一接触孔，所述第一导电层和所述第二导电层彼此电连接。
5.根据权利要求2所述的显示设备，其中，
所述第一平坦化膜设置在所述第三导电层和所述第四导电层之间，并且
通过形成在所述第一平坦化膜中的第二接触孔，所述第三导电层和所述第四导电层彼此电连接。
6.根据权利要求2所述的显示设备，进一步包括：
第三挡板部分，所述第三挡板部分设置在所述显示区和所述第一挡板部分之间，所述第三挡板部分包括：
第一层，所述第一层包括所述第二平坦化膜的一部分；和
第二层，所述第二层包括所述像素限定膜的一部分。
7.根据权利要求6所述的显示设备，其中，所述多个像素中的每个包括：
第一电极；
发射层，所述发射层设置在所述第一电极上；和
第二电极，所述第二电极设置在所述发射层上，其中，
所述第二电极共同设置在所述多个像素之上，并且
所述第二电极延伸至所述非显示区并且覆盖所述第三挡板部分的一部分。
8.根据权利要求7所述的显示设备，进一步包括间隔件，所述间隔件设置在所述像素限定膜上，其中，
所述像素限定膜设置在所述第二平坦化膜上并且覆盖所述第一电极的末端部分，
所述第二挡板部分进一步包括第三层，所述第三层形成在包括所述像素限定膜的所述一部分的所述第二层上，并且
所述第二挡板部分的所述第三层和所述间隔件包括相同的材料。
9.根据权利要求8所述的显示设备，其中，
所述第二挡板部分的高度大于所述第一挡板部分和所述第三挡板部分中的每个的高度。
10.根据权利要求6所述的显示设备，其中，
所述第一挡板部分、所述第二挡板部分和所述第三挡板部分与所述第二电源电压线重叠。
11.根据权利要求6所述的显示设备，其中，
所述第三挡板部分与所述第一电源电压线重叠，并且
所述第一挡板部分和所述第二挡板部分与所述第二电源电压线重叠。
12.根据权利要求11所述的显示设备，其中，所述第三挡板部分包括：
第一部分，所述第一部分邻近所述显示区设置；和
第二部分，所述第二部分邻近所述第一挡板部分设置。
13.根据权利要求12所述的显示设备，其中，
所述第一电源电压线的宽度大于所述第二电源电压线的宽度。
14.根据权利要求2所述的显示设备，其中，
所述第二平坦化膜覆盖所述第四导电层的第三末端部分，所述第四导电层的所述第三末端部分形成在与所述第一挡板部分和所述第二挡板部分延伸的方向平行的方向上。
15.根据权利要求1所述的显示设备，其中，
所述第一导电层和所述第三导电层包括相同的材料，并且
所述第二导电层和所述第四导电层包括相同的材料。
16.根据权利要求1所述的显示设备，其中，
在所述第一挡板部分和所述第二挡板部分之间，所述包覆层覆盖所述第四导电层的顶表面和所述第一末端部分。
17.根据权利要求1所述的显示设备，其中，
所述第四导电层进一步包括第二末端部分，所述第二末端部分面向所述第二挡板部分外侧的所述第一末端部分，并且，
所述包覆层覆盖所述第二挡板部分外侧的所述第四导电层的顶表面以及所述第一末端部分和所述第二末端部分。
18.根据权利要求1所述的显示设备，其中，
在所述第一挡板部分和所述第二挡板部分之间，所述包覆层覆盖所述第四导电层的所述第一末端部分，并且
在所述第一挡板部分和所述第二挡板部分之间，所述包覆层不覆盖所述第四导电层的顶表面的至少一部分。
19.根据权利要求1所述的显示设备，其中，
所述第四导电层进一步包括第二末端部分，所述第二末端部分面向所述第二挡板部分外侧的所述第一末端部分，
所述包覆层覆盖所述第二挡板部分外侧的所述第一末端部分和所述第二末端部分，并且
所述包覆层不覆盖所述第二挡板部分外侧的所述第四导电层的顶表面的至少一部分。
20.根据权利要求1所述的显示设备，进一步包括在所述基板和所述第一导电层以及所述第三导电层之间的多个星形布线，所述多个星形布线在与所述第一导电层和所述第三导电层延伸的方向相交的方向上彼此隔开。
21.根据权利要求20所述的显示设备，进一步包括至少两个绝缘层，所述至少两个绝缘层在所述多个星形布线和所述第一导电层以及所述第三导电层之间，延伸至所述显示区。
22.根据权利要求6所述的显示设备，进一步包括薄膜封装层，所述薄膜封装层包括：
第一无机封装层，所述第一无机封装层覆盖所述显示区；
有机封装层，所述有机封装层设置在所述第一无机封装层上；以及
第二无机封装层，所述第二无机封装层设置在所述有机封装层上，
其中所述薄膜封装层覆盖所述第三挡板部分和所述第一挡板部分。
23.根据权利要求22所述的显示设备，其中，
所述第一无机封装层和所述第二无机封装层在所述第二挡板部分外侧彼此接触。
24.一种显示设备，所述显示设备包括：
显示区，所述显示区包括多个像素；
非显示区，所述非显示区设置在所述显示区外侧；
第一电源电压线，所述第一电源电压线设置在所述非显示区外侧；
第二电源电压线，所述第二电源电压线与所述第一电源电压线隔开；
第一挡板部分，所述第一挡板部分围绕所述显示区并且与所述第二电源电压线重叠；
第二挡板部分，所述第二挡板部分邻近所述第一挡板部分设置；
第三挡板部分，所述第三挡板部分设置在所述显示区和所述第一挡板部分之间；以及
绝缘层，所述绝缘层形成所述第一挡板部分和所述第二挡板部分的一部分，
其中所述绝缘层覆盖所述第二电源电压线的第一末端部分和所述第二电源电压线的第三末端部分，所述第二电源电压线的所述第一末端部分形成在与所述第一挡板部分至所述第三挡板部分延伸的方向相交的方向上，所述第二电源电压线的所述第三末端部分形成在与所述第一挡板部分至所述第三挡板部分延伸的方向平行的方向上。
25.根据权利要求24所述的显示设备，其中，
在所述第一末端部分和所述第三末端部分之间，所述绝缘层进一步覆盖所述第二电源电压线的顶表面。
CN202010467910.6A 2019-05-28 2020-05-28 显示设备 Pending CN112018153A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0062586 2019-05-28
KR1020190062586A KR20200137071A (ko) 2019-05-28 2019-05-28 표시 장치

Publications (1)

Publication Number Publication Date
CN112018153A true CN112018153A (zh) 2020-12-01

Family

ID=70058258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010467910.6A Pending CN112018153A (zh) 2019-05-28 2020-05-28 显示设备

Country Status (4)

Country Link
US (1) US11476442B2 (zh)
EP (1) EP3745460A3 (zh)
KR (1) KR20200137071A (zh)
CN (1) CN112018153A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210018572A (ko) * 2019-08-05 2021-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN115668499A (zh) * 2019-10-14 2023-01-31 京东方科技集团股份有限公司 阵列基板及显示装置
CN110690365A (zh) * 2019-11-08 2020-01-14 京东方科技集团股份有限公司 显示基板及其显示装置
KR20210107218A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 가요성 표시 장치
WO2021189304A1 (zh) * 2020-03-25 2021-09-30 京东方科技集团股份有限公司 显示基板和显示装置
CN114824120A (zh) * 2021-01-28 2022-07-29 绵阳京东方光电科技有限公司 一种显示基板及显示装置
KR20230134028A (ko) * 2022-03-10 2023-09-20 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US20230380245A1 (en) * 2022-05-17 2023-11-23 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102477299B1 (ko) 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102562898B1 (ko) 2016-03-31 2023-08-04 삼성디스플레이 주식회사 표시 장치
KR102615113B1 (ko) * 2016-05-10 2023-12-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102404573B1 (ko) * 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102610024B1 (ko) * 2016-06-16 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
KR102632616B1 (ko) * 2016-06-27 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
KR102640114B1 (ko) 2016-06-30 2024-02-22 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
EP3745460A3 (en) 2021-01-06
EP3745460A2 (en) 2020-12-02
US20200381653A1 (en) 2020-12-03
KR20200137071A (ko) 2020-12-09
US11476442B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US11088232B2 (en) Display device
US10777771B2 (en) Display apparatus
US11476442B2 (en) Display apparatus
US11444140B2 (en) Display apparatus and method of manufacturing the same
US11462605B2 (en) Display apparatus
US11424422B2 (en) Display device with opening pattern
US20230031679A1 (en) Display apparatus
KR20210072198A (ko) 표시 장치
CN112086483A (zh) 显示装置和制造显示装置的方法
CN112086465A (zh) 显示装置
KR20210032600A (ko) 디스플레이 장치
US20210257433A1 (en) Display device
US11758772B2 (en) Display apparatus including dams and monitoring bank
US20230371317A1 (en) Display apparatus
US20240065081A1 (en) Display apparatus and method of providing the same
US20220285647A1 (en) Display apparatus
CN117082919A (zh) 显示装置
KR20230160672A (ko) 표시 장치
CN117529167A (zh) 显示装置和制造该显示装置的方法
CN114068588A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination