CN114824120A - 一种显示基板及显示装置 - Google Patents

一种显示基板及显示装置 Download PDF

Info

Publication number
CN114824120A
CN114824120A CN202110121161.6A CN202110121161A CN114824120A CN 114824120 A CN114824120 A CN 114824120A CN 202110121161 A CN202110121161 A CN 202110121161A CN 114824120 A CN114824120 A CN 114824120A
Authority
CN
China
Prior art keywords
substrate
layer
retaining wall
display
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110121161.6A
Other languages
English (en)
Inventor
王利娜
王子峰
樊浩原
李仁佑
胡勇
张则瑞
李大利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Mianyang BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110121161.6A priority Critical patent/CN114824120A/zh
Priority to GB2216331.5A priority patent/GB2610497A/en
Priority to US17/789,543 priority patent/US11930665B2/en
Priority to CN202180002053.5A priority patent/CN115152029A/zh
Priority to PCT/CN2021/109730 priority patent/WO2022160635A1/zh
Priority to US17/459,319 priority patent/US11903253B2/en
Publication of CN114824120A publication Critical patent/CN114824120A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，尤其涉及一种显示基板及显示装置，用于提高显示基板的封装效果及应用有显示基板的显示装置的良率。显示基板，包括：衬底；第一子像素和第二子像素；封装层；第一挡墙和第二挡墙。第二子像素包括像素驱动电路及发光器件；发光器件位于辅助显示区，像素驱动电路位于边框区；第二挡墙相对于第一挡墙远离显示区，第一挡墙相对于像素驱动电路远离显示区。第一挡墙包括多层第一阻挡层，第二挡墙包括多层第二阻挡层；多层第一阻挡层中的至少一层与多层第二阻挡层中的至少一层分别相连通，且第一挡墙和第二挡墙之间的间隙在衬底上的正投影，与相连通的部分在衬底上的正投影相重叠。所述显示基板及显示装置用于图像显示。

Description

一种显示基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及显示装置。
背景技术
随着科学技术的不断发展，用户对显示装置的屏占比(显示屏的面积与显示装置的前面板的面积的比例)有着越来越高的追求。
相关技术领域中，出现了全面屏的概念，也即，将显示装置中的图像采集器等光学器件设置在显示屏的下方，以增大显示屏的面积与显示装置的前面板的面积之间的比例，并使得该比例趋近于100％。
发明内容
本发明实施例的目的在于提供一种显示基板及显示装置，用于提高显示基板的封装效果，避免应用有该显示基板的显示装置中，信号传输线因导电材料的残留而出现短路情况，提高显示装置的良率。
为达到上述目的，本发明实施例提供了如下技术方案：
本发明实施例提供了一种显示基板，所述显示基板具有显示区和边框区；所述显示区包括主显示区和辅助显示区。所述显示基板包括：衬底；设置在所述衬底一侧的多个第一子像素和多个第二子像素；设置在所述多个第一子像素和所述多个第二子像素远离所述衬底一侧的封装层；以及，位于所述边框区的第一挡墙和第二挡墙。所述多个第一子像素位于所述主显示区；每个第二子像素包括像素驱动电路及位于所述像素驱动电路远离所述衬底一侧、且与所述像素驱动电路电连接的发光器件；所述发光器件位于所述辅助显示区，至少一个像素驱动电路位于所述边框区。所述第二挡墙相对于所述第一挡墙远离所述显示区，所述第一挡墙相对于所述至少一个像素驱动电路远离所述显示区；所述第二挡墙与所述衬底之间的垂直距离大于所述第一挡墙与所述衬底之间的垂直距离；所述第一挡墙和所述第二挡墙用于对所述封装层的一部分进行阻挡。其中，所述第一挡墙包括依次层叠的多层第一阻挡层，所述第二挡墙包括依次层叠的多层第二阻挡层；所述多层第一阻挡层中的至少一层与所述多层第二阻挡层中的至少一层分别相连通，且所述第一挡墙和所述第二挡墙之间的间隙在所述衬底上的正投影，与相连通的部分在所述衬底上的正投影相重叠。
本发明的一些实施例所提供的显示基板，在将上述多个第二子像素中的至少一个像素驱动电路设置在边框区后，可以在边框区设置由多层第一阻挡层构成的第一挡墙以及由多层第二阻挡层构成的第二挡墙，以实现对封装层的一部分的阻挡效果，确保封装层的封装效果。
而且，通过多层第一阻挡层中的至少一层与多层第二阻挡层中的至少一层分别相连通，且使得第一挡墙和第二挡墙之间的间隙在衬底上的正投影，与相连通的部分在衬底上的正投影相重叠，可以有效减小第一挡墙和该间隙之间的段差，减小第二挡墙和该间隙之间的段差。这样在将显示基板应用至显示装置中的情况下，可以有效避免信号传输线的导电材料残留，进而避免信号传输线出现短路的情况，提高显示装置的良率。
在一些实施例中，所述显示基板还包括：设置在所述像素驱动电路和所述发光器件之间、且依次层叠的多层平坦层；以及，设置在所述多层平坦层远离所述衬底一侧的像素界定层。其中，所述多层第一阻挡层中除最远离所述衬底的一层第一阻挡层之外的第一阻挡层，与所述多层平坦层中的一部分平坦层分别同层设置；所述多层第一阻挡层中最远离所述衬底的一层第一阻挡层与所述像素界定层同层设置。所述多层第二阻挡层中除最远离所述衬底的一层第二阻挡层之外的第二阻挡层，与所述多层平坦层分别同层设置；所述多层第二阻挡层中最远离所述衬底的一层第二阻挡层与所述像素界定层同层设置。
在一些实施例中，所述多层第一阻挡层中与所述多层第二阻挡层相连通的至少一层第一阻挡层，与相应的平坦层同层设置。所述多层第一阻挡层中最远离所述衬底的一层第一阻挡层，搭接在所述多层第一阻挡层中第二远离所述衬底的一层第一阻挡层上。所述多层第二阻挡层中最远离所述衬底的一层第二阻挡层，搭接在所述多层第二阻挡层中第二远离所述衬底的一层第二阻挡层上，并覆盖所述多层第二阻挡层中未与所述多层第一阻挡层相连通的第二阻挡层的至少一部分。
在一些实施例中，所述显示基板还包括：多条透光导线。位于所述边框区的所述像素驱动电路通过一条透光导线与相应的所述发光器件电连接。所述多条透光导线和所述像素驱动电路之间设置有至少一层平坦层；所述多条透光导线和所述发光器件之间设置有至少一层平坦层。
在一些实施例中，所述多条透光导线位于多层，每层透光导线包括至少一条透光导线。相邻两层透光导线之间设置有平坦层。
在一些实施例中，所述显示基板还包括：阻隔层。所述阻隔层的一端延伸至所述多层第一阻挡层中相邻两层第一阻挡层之间，所述阻隔层的另一端延伸至所述多层平坦层中相邻的两层平坦层之间。所述阻隔层的一端所搭接的第一阻挡层与所述阻隔层的另一端所搭接的平坦层同层设置。
在一些实施例中，所述多层第一阻挡层中最远离所述衬底的一层第一阻挡层在所述衬底上的正投影，位于所述多层第一阻挡层中第二远离所述衬底的一层第一阻挡层在所述衬底上的正投影范围内。所述阻隔层的另一端远离所述衬底一侧的平坦层在所述衬底上的正投影，与所述阻隔层的一端所搭接的第一阻挡层在所述衬底上的正投影，相切或相交叠。
在一些实施例中，所述阻隔层与所述多条透光导线之间的至少一条同层设置。
在一些实施例中，所述封装层包括：第一无机层；设置在所述第一无机层远离所述衬底一侧的有机层；以及，设置在所述有机层远离所述衬底一侧的第二无机层。其中，所述第一挡墙和所述第二挡墙用于对所述有机层进行阻挡。所述第一无机层覆盖所述第一挡墙和所述第二挡墙，所述第二无机层覆盖所述第一挡墙和所述第二挡墙。
本发明的一些实施例还提供了一种显示装置，包括：如上任一实施例中所述的显示基板；设置在所述显示基板的出光侧的触控结构；设置在所述绑定区的触控驱动芯片；与所述触控结构和所述触控驱动芯片电连接的多条信号传输线；以及，设置在所述显示基板远离所述触控结构一侧的光学器件。所述显示基板的边框区包括绑定区；所述触控结构位于所述显示基板的显示区；所述多条信号传输线在所述显示基板的衬底上的正投影，与所述显示基板的第一挡墙和第二挡墙之间的间隙在所述衬底上的正投影，有交叠；所述光学器件位于所述显示基板的辅助显示区。
本发明的一些实施例所提供的显示装置所能实现的有益效果，与上述一些实施例中提供的显示基板所能实现的有益效果相同，此处不再赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸等的限制。
图1为根据本发明一些实施例中的一种显示基板的结构图；
图2为根据本发明一些实施例中的一种显示基板的局部结构图；
图3为根据本发明一些实施例中的另一种显示基板的局部结构图；
图4为根据本发明一些实施例中的又另一种显示基板的局部结构图；
图5为根据本发明一些实施例中的又一种显示基板的局部结构图；
图6为根据本发明一些实施例中的一种显示装置的结构图；
图7为根据本发明一些实施例中的另一种显示装置的结构图；
图8为根据本发明一些实施例中的一种显示装置的局部结构图；
图9为根据本发明一些实施例中的一种显示装置的局部结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
显示装置一般包括LCD(Liquid Crystal Display，液晶显示器)、OLED(OrganicLight Emitting Diode，有机发光二极管)显示装置和QLED(Quantum Dot Light EmittingDiodes，量子点发光二极管)显示装置。考虑到LCD的结构及显示原理，由于外界光线难以透过背光模组，这样也就难以将图像采集器等光学器件设置在显示屏的下方，而外界光线可以透过OLED显示装置(或QLED显示装置)中相邻两个子像素之间的间隙，从OLED显示装置(或QLED显示装置)的出光侧射向OLED显示装置(或QLED显示装置)的非出光侧，因此，目前主要采用OLED显示装置(或QLED显示装置)实现全面屏的设计。
本发明的一些实施例提供了一种显示装置1000。如图6～图8所示，该显示装置1000包括显示基板100、触控结构200、触控驱动芯片300、多条信号传输线400及光学器件500。
上述光学器件500的类型包括多种，可以根据实际需要选择设置。
在一些示例中，上述光学器件500例如可以为摄像头、红外接收器或红外发射器等。
在一些示例中，如图1所示，上述显示基板100具有显示区A和边框区B。其中，显示基板100的位于显示区A的部分能够进行图像显示。
需要说明的是，本发明对边框区B的设置位置不作限制，边框区B可以位于显示区A的一侧、两侧或三侧等，当然，边框区B也可以位于显示区A的周边。
在一些示例中，如图1所示，显示区A包括主显示区A1和辅助显示区A2。其中，主显示区A1的面积例如可以大于辅助显示区A2的面积。
此处，辅助显示区A2的数量可以为一个，也可以为多个，具体可以根据实际需要选择设置。
上述主显示区A1和辅助显示区A2之间的位置关系包括多种，可以根据实际需要选择设置。
示例性的，主显示区A1可以位于辅助显示区A2的周边，也即，主显示区A1对辅助显示区A2形成了包围。此时，辅助显示区A2的形状例如可以为圆形、椭圆形或矩形等。
示例性的，如图1所示，辅助显示区A2位于主显示区A1的旁边，也即，辅助显示区A2的边界的一部分与主显示区A1的边界的一部分重叠。此时，辅助显示区A2的形状例如可以为矩形、圆角矩形、水滴形或半圆形等。
在一些示例中，如图1所示，边框区B包括至少一个绑定区B1。其中，显示区A和绑定区B1之间可以具有间隙。
下面，以光学器件500为摄像头、辅助显示区A2的数量为一个、绑定区B1的数量为一个、且辅助显示区A2位于主显示区A1的旁边为例，对显示装置1000的结构进行示意性说明。
在一些示例中，如图8所示，上述光学器件500设置在显示基板100的非出光侧，且位于显示基板100的辅助显示区A2。外界光线能够透过显示基板100，入射至光学器件500，使得光学器件500能够进行工作。
在一些示例中，如图8所示，上述触控结构200可以设置在显示基板100的出光侧、且位于显示基板100的显示区A。也即，光学器件500和触控结构200位于显示基板100的相对两侧。
这样用户便可以利用该触控结构200实现对显示基板100所要显示的图像的控制，使得显示装置1000同时具有显示功能和触控功能。
在一些示例中，如图7所示，上述触控驱动芯片300可以设置在绑定区B1内，且与触控结构200位于显示基板100的同一侧。触控驱动芯片300可以向触控结构200传输触控驱动信号，也可以接收触控结构200所传输的触控感测信号，使得用户能够通过触控结构200实现对显示基板100所要显示的图像的控制。
在一些示例中，如图7所示，上述多条信号传输线400与触控结构200、触控驱动芯片300位于显示基板100的同一侧。每条信号传输线400的一端伸入显示区A、并与触控结构200电连接，另一端伸入绑定区B1、并与触控驱动芯片300电连接。这样触控驱动芯片300和触控结构200便可以通过信号传输线400实现触控驱动信号及触控感测信号的传输。
此处，由于触控结构200位于显示区A，触控驱动芯片300位于绑定区B1，这也就意味着，信号传输线400需要穿过边框区B，实现触控结构200与触控驱动芯片300之间的电连接。
下面结合附图对本发明的一些实施例提供的显示基板100的结构进行示意性说明。
在一些示例中，如图1所示，显示基板100可以包括：衬底1。
上述衬底1的类型包括多种，可以根据实际需要选择设置。
示例性的，上述衬底1可以为刚性衬底。其中，该刚性衬底可以为玻璃衬底或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底等。
示例性的，上述衬底1可以为柔性衬底。其中，该柔性衬底可以为PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底、PEN(Polyethylenenaphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底或PI(Polyimide，聚酰亚胺)衬底等。
在一些示例中，如图1所示，显示基板100还可以包括：设置在衬底1一侧的多个第一子像素P1和多个第二子像素P2。
示例性的，每个第一子像素P1包括像素驱动电路和发光器件。其中，发光器件可以位于像素驱动电路远离衬底1的一侧，且与像素驱动电路电连接，像素驱动电路能够提供驱动电压至发光器件，以控制该发光器件的发光状态。如图1和图2所示，每个第二子像素P2包括像素驱动电路21和发光器件22。其中，发光器件22可以位于像素驱动电路21远离衬底1的一侧，且与像素驱动电路21电连接。像素驱动电路21能够提供驱动电压至发光器件22，以控制该发光器件22的发光状态。多个第一子像素P1和多个第二子像素P2可以相互配合，使得显示基板100能够进行图像显示。
此处，第一子像素P1所包括的像素驱动电路的结构，可以和第二子像素P2所包括的像素驱动电路21的结构相同。第一子像素P1所包括的发光器件的结构，可以和第二子像素P2所包括的发光器件22的结构相同。
需要说明的是，像素驱动电路21的结构可以包括多种，本发明对此不作限制。例如像素驱动电路21的结构可以为“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。此处，“T”表示为薄膜晶体管，位于“T”前面的数字表示为薄膜晶体管的个数，“C”表示为存储电容器，“C”前面的数字表示为存储电容器的个数。
例如，像素驱动电路21所包括的薄膜晶体管可以为底栅结构的薄膜晶体管。又如，像素驱动电路21所包括的薄膜晶体管可以为顶栅结构的薄膜晶体管。
上述发光器件22例如可以为OLED(OrganicLight Emitting Diode，有机发光二极管)器件，也可以为QLED(Quantum Dot Light Emitting Diodes，量子点发光二极管)器件。发光器件22的出光方式例如可以为顶出光，也可以为底出光。
本发明以像素驱动电路21所包括的薄膜晶体管为顶栅结构的薄膜晶体管、发光器件22为OLED发光器件、且发光器件22的出光方式为顶出光为例进行示意性说明。
示例性的，如图2所示，第一子像素P1中的像素驱动电路可以通过连接部与相应的发光器件电连接，第二子像素P2中的像素驱动电路21可以通过连接部与相应的发光器件22电连接。这样有利于降低布线难度。
示例性的，如图1所示，显示基板100所包括的多个第一子像素P1位于主显示区A1。显示基板100所包括的多个第二子像素P2中，各发光器件22位于辅助显示区A2，至少一个像素驱动电路21位于边框区B。
例如，仅一个像素驱动电路21位于边框区B，或者每个第二子像素P2中的像素驱动电路21位于边框区B。在将多个第二子像素P2中的像素驱动电路21设置在边框区B的情况下，该多个像素驱动电路21可以设置在边框区B中靠近辅助显示区A2的一侧，且依次排列或呈阵列状排列。
由于像素驱动电路21主要由金属线路构成，该金属线路能够对光线形成较强的阻挡效果。通过将至少一个像素驱动电路21设置在边框区B，可以减小设置在辅助显示区A2的像素驱动电路21的数量。这样在外界光线透过显示基板100位于辅助显示区A2的部分，入射至光学器件500以使得光学器件500进行工作的过程中，可以减少对外界光线的遮挡，增加透过显示基板100的光线透过率，提高光学器件500的工作性能。
在此基础上，本发明可以提高辅助显示区A2中发光器件22的密度(例如可以与主显示区A1中第一子像素P1的密度相同)，也即，提高显示基板100位于辅助显示区A2的部分的像素密度(Pixels Per Inch，简称PPI)，进而有利于提高显示基板100的整体显示效果。
值得一提的是，例如，在光学器件500未工作的过程中，显示基板100位于显示区A的部分能够进行图像显示；在光学器件500工作(例如用户自拍)的过程中，显示基板100位于辅助显示区A2的部分可以呈现黑色画面，显示基板100位于主显示区A1的部分可以呈现用户自拍的画面，较为明确的显示出光学器件500所在位置。
在一些示例中，如图1～图3所示，显示基板100还可以包括：设置在上述多个第一子像素P1和多个第二子像素P2远离衬底1一侧的封装层3。
示例性的，上述多个第一子像素P1和多个第二子像素P2在衬底1上的正投影位于封装层3在衬底1上的正投影范围内，这样可以利用封装层3对第一子像素P1所包括的发光器件和第二子像素P2所包括的发光器件22形成良好的封装效果，避免外界水蒸气和/或氧气等对第一子像素P1所包括的发光器件和第二子像素P2所包括的发光器件22造成侵蚀，影响发光效率及使用寿命。
示例性的，如图1、图4和图5所示，上述封装层3可以包括：第一无机层31、设置在第一无机层31远离衬底1一侧的有机层32、以及设置在有机层32远离衬底1一侧的第二无机层33。
例如，第一无机层31可以采用无机绝缘材料、并采用沉积工艺制备形成。第二无机材料33可以采用无机绝缘材料、并采用沉积工艺制备形成。有机层32可以采用有机绝缘材料、并采用喷墨打印工艺制备形成。
在一些示例中，如图1、图4和图5所示，显示基板100还可以包括：位于边框区B的第一挡墙4和第二挡墙5。第一挡墙4和第二挡墙5用于对封装层3的一部分进行阻挡。
示例性的，第二挡墙5相对于第一挡墙4远离显示区A，第一挡墙4相对于设置在边框区B的至少一个像素驱动电路21远离显示区A。也即，在显示基板100中，设置在边框区B的像素驱动电路21、第一挡墙4、第二挡墙5依次远离显示区A。
示例性的，如图1所示，第一挡墙4和第二挡墙5可以设置于显示基板100的边缘，并呈环状设置。其中，第一挡墙4对上述多个第一子像素P1和多个第二子像素P2形成包围，第二挡墙5对第一挡墙4形成包围。
上述第一无机层31例如可以在覆盖上述多个第一子像素P1和多个第二子像素P2的同时，覆盖第一挡墙4和第二挡墙5，以形成较好的封装效果。
上述有机层32例如可以位于第一挡墙4所限定的范围内，也即，有机层32在衬底1上的正投影，位于第一挡墙4在衬底1上的正投影范围内。这也就意味着，第一挡墙4能够对封装层3中的有机层32进行阻挡，以确保良好的封装效果。
示例性的，第二挡墙5与衬底1之间的垂直距离大于第一挡墙4与衬底1之间的垂直距离。
此处，由于制备形成有机层32的工艺，不可避免的会具有一定的误差，这样可能会使得第一挡墙4未对有机层32形成良好的阻挡。本发明一些实施例通过将第二挡墙5与衬底1之间的垂直距离，设置为大于第一挡墙4与衬底1之间的垂直距离，可以利用第二挡墙5对有机层32形成进一步地阻挡，提高对有机层32的阻挡效果，进而提高封装层3的封装效果。
上述第二无机层33例如可以覆盖有机层32和第一无机层31，且在覆盖第一无机层31的同时，覆盖第一挡墙4和第二挡墙5，以形成较好的封装效果。
由于有机层32在衬底1上的正投影，位于第一挡墙4在衬底1上的正投影范围内，且第一无机层31和第二无机层33对第一挡墙4和第二挡墙5形成了覆盖，因此，第一无机层31和第二无机层33中超出有机层32的部分可以形成接触。
在相关技术中，显示基板的边框区会设置有两个挡墙(该两个挡墙之间具有间隙)，且该挡墙一般与显示区中的一层绝缘层(例如像素界定层)同层设置。但是，在将显示基板应用至屏下摄像显示装置中、且与辅助显示区中的发光器件电连接的像素驱动电路设置在边框区的情况下，发光器件和像素驱动电路便需要通过导线实现电连接，且发光器件和导线之间及导电和像素驱动电路之间需设置绝缘层，这样会导致显示基板位于显示区的部分的厚度增大，位于边框区的挡墙难以对封装层中的有机层形成良好的阻挡，进而对封装层的封装效果产生不良影响。
基于此，在一些示例中，如图4和图5所示，本发明中的第一挡墙4包括依次层叠的多层第一阻挡层41，第二挡墙5包括依次层叠的多层第二阻挡层51。
通过设置多层第一阻挡层41构成第一挡墙4，设置多层第二阻挡层51构成第二挡墙5，可以有效增加第一挡墙4和第二挡墙5的厚度，增大第一挡墙4与衬底1之间的垂直距离，增大第二挡墙5与衬底1之间的垂直距离，进而有利于确保对封装层3中的有机层32的阻挡、流平效果，确保封装层3的良好封装效果。
在一些示例中，如图4和图5所示，上述多层第一阻挡层41中的至少一层与多层第二阻挡层51中的至少一层分别相连通，且第一挡墙4和第二挡墙5之间的间隙在衬底1上的正投影，与相连通的部分在衬底1上的正投影相重叠。
示例性的，多层第一阻挡层41中的至少一层与多层第二阻挡层51中的至少一层分别相连通指的是，相同数量的第一阻挡层41和第二阻挡层51中，位于相同位置第一阻挡层41和第二阻挡层51分别相互连通，呈一体结构，相互连通的第一阻挡层41和第二阻挡层51可以同层设置。将多层第一阻挡层41中的至少一层与多层第二阻挡层51中的至少一层分别相连通后，也就意味着，第一挡墙4的一部分和第二挡墙5的一部分共用，第一挡墙4和第二挡墙5在宏观上呈一体，而非独立的。
例如，如图5所示，第一挡墙4包括依次层叠的三层第一阻挡层41，第二挡墙5包括依次层叠的四层第二阻挡层51。其中，沿垂直于衬底1且远离衬底1的方向，第一层第一阻挡层41和第一层第二阻挡层51相连通，呈一体结构；第二层第一阻挡层41和第二层第二阻挡层51相连通，呈一体结构。第一挡墙4和第二挡墙5之间的间隙由第一挡墙4中的第三层第一阻挡层41和第二挡墙5中的第三层第二阻挡层51、第四层第二阻挡层51构成。第一层第一阻挡层41和第一层第二阻挡层51相连通的部分在衬底1上的正投影、第二层第一阻挡层41和第二层第二阻挡层51相连通的部分在衬底1上的正投影及第一挡墙4和第二挡墙5之间的间隙在衬底1上的正投影，相重叠。第一挡墙4和该间隙之间的段差为第三层第一阻挡层41的厚度，第二挡墙5和该间隙之间的段差为第三层第二阻挡层51、第四层第二阻挡层51的厚度之和。
又如，如图4所示，第一挡墙4包括依次层叠的五层第一阻挡层41，第二挡墙5包括依次层叠的六层第二阻挡层51。其中，沿垂直于衬底1且远离衬底1的方向，第一层第一阻挡层41和第一层第二阻挡层51相连通，呈一体结构；第二层第一阻挡层41和第二层第二阻挡层51相连通，呈一体结构；第三层第一阻挡层41和第三层第二阻挡层51相连通，呈一体结构；第四层第一阻挡层41和第四层第二阻挡层51相连通，呈一体结构。第一挡墙4和第二挡墙5之间的间隙由第一挡墙4中的第五层第一阻挡层41和第二挡墙5中的第五层第二阻挡层51、第六层第二阻挡层51构成。第一层第一阻挡层41和第一层第二阻挡层51相连通的部分在衬底1上的正投影、第二层第一阻挡层41和第二层第二阻挡层51相连通的部分在衬底1上的正投影、第三层第一阻挡层41和第三层第二阻挡层51相连通的部分在衬底1上的正投影、第四层第一阻挡层41和第四层第二阻挡层51相连通的部分在衬底1上的正投影及第一挡墙4和第二挡墙5之间的间隙在衬底1上的正投影，相重叠。第一挡墙4和该间隙之间的段差为第五层第一阻挡层41的厚度，第二挡墙5和该间隙之间的段差为第五层第二阻挡层51、第六层第二阻挡层51的厚度之和。
在增大第一挡墙4与衬底1之间的垂直距离以及第二挡墙5与衬底1之间的垂直距离后，第一挡墙4和第二挡墙5之间的间隙在垂直于衬底1的方向上的尺寸也会增大。通过将多层第一阻挡层41中的至少一层与多层第二阻挡层51中的至少一层分别相连通，可以减小第一挡墙4和该间隙之间的段差，减小第二挡墙5和该间隙之间的段差。
在一些示例中，显示装置1000中的信号传输线400采用光刻工艺制备形成。在显示基板100的出光侧(也即封装层3远离衬底1的一侧)形成信号传输线400的过程中，可以采用沉积工艺形成导电材料薄膜，然后在该导电材料薄膜远离衬底1的一侧涂覆光刻胶，之后对该光刻胶进行曝光、显影，并对导电材料薄膜进行图案化，得到信号传输线400。由于信号传输线400需要穿过边框区B，实现触控结构200与触控驱动芯片300之间的电连接，因此，信号传输线400在衬底1上的正投影会与第一挡墙4和第二挡墙5之间的间隙在衬底1上的正投影有交叠，且信号传输线400中相交叠的部分位于该间隙内(如图9所示)。
本发明通过减小第一挡墙4和该间隙之间的段差以及第二挡墙5和该间隙之间的段差，在采用光刻工艺制备形成信号传输线400的过程中，可以减小光刻胶在上述间隙内的厚度，这样在对光刻胶进行曝光、显影的过程中，可以避免在该间隙内残留光刻胶，进而在对导电材料薄膜进行图案化的过程中，可以避免形成导电材料残留，避免信号传输线400出现短路的情况，提高显示装置1000的良率。
由此，本发明的一些实施例所提供的显示基板100，在将上述多个第二子像素P2中的至少一个像素驱动电路21设置在边框区B后，可以在边框区B设置由多层第一阻挡层41构成的第一挡墙4以及由多层第二阻挡层51构成的第二挡墙5，以实现对封装层3的一部分的阻挡效果，确保封装层3的封装效果。
而且，通过多层第一阻挡层41中的至少一层与多层第二阻挡层51中的至少一层分别相连通，且使得第一挡墙4和第二挡墙5之间的间隙在衬底1上的正投影，与相连通的部分在衬底1上的正投影相重叠，可以有效减小第一挡墙4和该间隙之间的段差，减小第二挡墙5和该间隙之间的段差。这样在将显示基板100应用至显示装置中1000的情况下，可以有效避免信号传输线400的导电材料残留，进而避免信号传输线400出现短路的情况，提高显示装置1000的良率。
在一些实施例中，如图2和图3所示，显示基板100还包括：多条透光导线6。位于边框区B的像素驱动电路21通过透光导线6与相应的发光器件22电连接。也即，透光导线6的一端可以伸入边框区B，与像素驱动电路21电连接(例如通过连接部与像素驱动电路21电连接)，另一端可以伸入辅助显示区A2，与相应的发光器件22电连接。位于边框区B的像素驱动电路21通过透光导线6向相应的发光器件22提供驱动电压，控制相应的发光器件22的发光状态。
示例性的，透光导线6的数量可以与位于边框区B的像素驱动电路21的数量相等。
在一些示例中，如图2和图3所示，显示基板100还包括：设置在第二子像素P2中位于边框区B的像素驱动电路21和位于辅助显示区A2的发光器件22之间、且依次层叠的多层平坦层7。
由于上述像素驱动电路21与相应的发光器件22通过透光导线6电连接，因此，像素驱动电路21和透光导线6之间需要设置绝缘层，透光导线6和发光器件22之间需要设置绝缘层。
在一些示例中，如图2和图3所示，上述多条透光导线6和像素驱动电路21之间设置有至少一层平坦层7(也即上面提及的绝缘层)。上述多条透光导线6和发光器件22之间设置有至少一层平坦层7(也即上面提及的绝缘层)。这样可以确保透光导线6的平整性及连续性。
上述透光导线6例如可以采用具有较高光线透过率的导电材料形成。示例性的，透光导线6的材料可以包括氧化铟锡(Indium Tin Oxide，简称ITO)、氧化铟锌(Indium ZincOxide，简称IZO)或氧化铟镓锌(Indium Gallium Zinc Oxide，简称IGZO)等。
通过采用透光导线6连接相应的像素驱动电路21和发光器件22，有利于进一步提高显示基板100位于辅助显示区A2的部分的光线透过率，提高光学器件500的工作性能。
需要说明的是，上述平坦层7的数量，与透光导线6的设置方式相关。
在一些示例中，如图2所示，上述多条透光导线6可以同层设置。该多条透光导线6分别与位于边框区B的像素驱动电路21及位于辅助显示区A2的发光器件22电连接。
此处，本文中提及的“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。这样一来，可以在一次构图工艺中，同时制备形成上述多条透光导线6，有利于简化显示基板100的制备工艺。
在此情况下，上述多条透光导线6和像素驱动电路21之间例如可以仅设置一层平坦层7。上述多条透光导线6和发光器件22之间例如可以仅设置有一层平坦层7。此时，显示基板100可以包括依次层叠的三层平坦层7。
在另一些示例中，如图3所示，上述多条透光导线6可以位于多层，每层透光导线6包括至少一条透光导线6。相邻两层透光导线6之间设置有平坦层7。
此处，以上述多条透光导线6可以位于三层为例。
在此情况下，上述三层透光导线6中，每相邻的两层透光导线6之间例如可以设置有一层平坦层7。最靠近像素驱动电路21的一层透光导线6和像素驱动电路21之间例如可以仅设置一层平坦层7。最靠近发光器件22的一层透光导线6和发光器件22之间例如可以仅设置有一层平坦层7。此时，显示基板100可以包括依次层叠的五层平坦层7。
需要说明的是，在将上述多条透光导线6设置为三层的情况下，其中一层的透光导线6可以均与能够发红色光的发光器件22电连接，另外一层的透光导线6可以均与能够发绿色光的发光器件22电连接，最后一层的透光导线6可以均与能够发蓝色光的发光器件22电连接。
在一些实施例中，如图2和图3所示，显示基板100还包括：设置在上述多层平坦层7远离衬底1一侧的像素界定层8。
在一些示例中，像素界定层8具有多个开口。每个开口内设置有一个发光器件22的至少一部分。通过设置像素界定层8，可以对各第一子像素P1和第二子像素P2的发光区域进行界定。
值得一提的是，上述第一挡墙4所包括的多个第一阻挡层41和第二挡墙5所包括的多个第二阻挡层51的设置方式包括多种，可以根据实际需要选择设置。
在一些示例中，如图4和图5所示，上述多层第一阻挡层41中最远离衬底1的一层第一阻挡层41可以与像素界定层8同层设置。该多层第一阻挡层41中除最远离衬底1的一层第一阻挡层41之外的第一阻挡层41，可以与上述多层平坦层7中的一部分平坦层7分别同层设置。
此处，多层平坦层7中的一部分平坦层7指的是，多层平坦层7中的某几层平坦层7。
在一些示例中，如图4和图5所示，上述多层第二阻挡层51中最远离衬底1的一层第二阻挡层51可以与像素界定层8同层设置。该多层第二阻挡层51中除最远离衬底1的一层第二阻挡层51之外的第二阻挡层51，可以与上述多层平坦层7分别同层设置。
示例性的，如图4所示，在上述多层平坦层7包括依次层叠的五层平坦层7的情况下，第一挡墙4例如可以包括五层阻挡层41，第二挡墙5例如可以包括六层阻挡层51。
例如，沿垂直于衬底1且远离衬底1的方向，前四层第一阻挡层41可以和前四层平坦层7依次分别同层设置，而未与第五层平坦层7同层设置；前五层第二阻挡层51可以和五层平坦层7依次分别同层设置。
进一步地，如图4和图5所示，上述多层第一阻挡层41中与多层第二阻挡层51相连通的至少一层第一阻挡层41，与相应的平坦层7同层设置。此时，相应的第二阻挡层51也与该相应的平坦层7同层设置。
示例性的，如图3和图4，在上述多层平坦层7包括依次层叠的五层平坦层7的情况下，第一挡墙4例如可以包括五层阻挡层41，第二挡墙5例如可以包括六层阻挡层51。
例如，沿垂直于衬底1且远离衬底1的方向，前四层第一阻挡层41可以和前四层平坦层7依次分别同层设置，而未与第五层平坦层7同层设置；前五层第二阻挡层51可以和五层平坦层7依次分别同层设置。前四层第一阻挡层41和前四层第二阻挡层51分别相互连通。
在一些示例中，如图4所示，上述多层第一阻挡层41中最远离衬底1的一层第一阻挡层41，搭接在多层第一阻挡层41中第二远离衬底1的一层第一阻挡层41上。
示例性的，如图4所示，与像素界定层8同层设置的第五层第一阻挡层41，搭接在与第四层平坦层7同层设置的第四层第一阻挡层41上。
在一些示例中，如图4所示，上述多层第二阻挡层51中最远离衬底1的一层第二阻挡层51，搭接在多层第二阻挡层51中第二远离衬底1的一层第二阻挡层51上，并覆盖多层第二阻挡层51中未与多层第一阻挡层41相连通的第二阻挡层51的至少一部分。
示例性的，如图4所示，与像素界定层8同层设置的第六层第二阻挡层51，及与像素界定层8同层设置的第五层第一阻挡层41未相连通。第六层第二阻挡层51搭接在第五层第二阻挡层51上，并且覆盖第五层第二阻挡层51的一部分或全部。
第五层第二阻挡层51例如包裹第四层第二阻挡层5μm左右。在第六层第二阻挡层51覆盖第五层第二阻挡层51的全部的情况下，第六层第二阻挡层51例如超出第五层第二阻挡层5μm左右。这样有利于降低坡度角。
在一些实施例中，如图5所示，显示基板100还包括：阻隔层9。
在一些示例中，如图5所示，阻隔层9的一端延伸至多层第一阻挡层41中相邻两层第一阻挡层41间，阻隔层9的另一端延伸至多层平坦层7中相邻的两层平坦层7之间，且阻隔层9的一端所搭接的第一阻挡层41与阻隔层9的另一端所搭接的平坦层7同层设置。
在制备形成显示基板100的过程中，各薄膜按照先后顺序依次形成。其中，在先形成的薄膜靠近衬底1，在后形成的薄膜远离衬底1。也即，阻隔层9相比其所搭接的第一阻挡层41和平坦层7在后形成。
通过设置阻隔层9，不仅可以利用阻隔层9减小第一挡墙4和多层平坦层7之间的段差，减小段差变化率，还可以利用阻隔层9阻隔第一层第一阻挡层41与第一层平坦层7，避免两者之间相互接触进而形成水氧通道，进而避免水汽进入显示区A内，有利于提升阻隔水汽能力，避免由于水汽进入显示区A而造成封装失效。
在一些示例中，阻隔层9与上述多条透光导线6之间的至少一条同层设置。
也即，在该多条透光导线6位于同一层的情况下，阻隔层9可以与该多条透光导线6同层设置。在该多条透光导线6位于多层的情况下，阻隔层9可以与其中一层透光导线6同层设置。这样有利于简化显示基板100的制备方法。
在一些示例中，如图5所示，上述多层第一阻挡层41中最远离衬底1的一层第一阻挡层41在衬底1上的正投影，位于多层第一阻挡层41中第二远离衬底1的一层第一阻挡层41在衬底1上的正投影范围内。此时，最远离衬底1的一层第一阻挡层41在衬底1上的正投影面积小于第二远离衬底1的一层第一阻挡层41在衬底1上的正投影面积，最远离衬底1的一层第一阻挡层41仅对第二远离衬底1的一层第一阻挡层41的一部分进行了覆盖。
在一些示例中，阻隔层9的另一端远离衬底1一侧的平坦层7在衬底1上的正投影，与阻隔层9的一端所搭接的第一阻挡层41在衬底1上的正投影，相切或相交叠。
这样可以使得显示基板100所包括的薄膜由边框区B向显示区A的过渡段差较小，确保后续形成的信号传输线400的良率。
本发明的一些实施例提供的一种显示装置1000，包括如上述任一实施例所述的显示基板100。
上述显示装置1000所能实现的有益效果与显示基板100所能实现的有益效果相同，此处不再赘述。
显示装置1000所包括的触控结构200的结构包括多种，可以根据实际需要选择设置。
在一些示例中，如图7所示，触控结构200可以包括：呈阵列状设置的多个导电搭桥，以及多行第一触控子电极。每行第一触控子电极包括沿第一方向X间隔设置的多个第一触控子电极。如图8所示，每行第一触控子电极中，每相邻的两个第一触控子电极与一个导电搭桥通过过孔电连接，以使上述多行第一触控子电极和上述多个导电搭桥构成多个第一触控电极。
触控结构200还可以包括：沿第二方向Y延伸的多个第二触控电极。每个第二触控电极包括多个串接的第二触控子电极。示例性的，每个第二触控电极为一体结构。
每个第一触控电极通过一条信号传输线400与触控驱动芯片500电连接，每个第二触控电极通过一条信号传输线400与触控驱动芯片500电连接。
示例性的，显示装置1000所包括的信号传输线400可以和上述导电搭桥同层设置。这样有利于简化显示装置1000的制备工艺。
在一些实施例中，上述显示装置1000可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示基板，其特征在于，所述显示基板具有显示区和边框区；所述显示区包括主显示区和辅助显示区；所述显示基板包括：
衬底；
设置在所述衬底一侧的多个第一子像素和多个第二子像素；所述多个第一子像素位于所述主显示区；每个第二子像素包括像素驱动电路及位于所述像素驱动电路远离所述衬底一侧、且与所述像素驱动电路电连接的发光器件；所述发光器件位于所述辅助显示区，至少一个像素驱动电路位于所述边框区；
设置在所述多个第一子像素和所述多个第二子像素远离所述衬底一侧的封装层；以及，
位于所述边框区的第一挡墙和第二挡墙；所述第二挡墙相对于所述第一挡墙远离所述显示区，所述第一挡墙相对于所述至少一个像素驱动电路远离所述显示区；所述第二挡墙与所述衬底之间的垂直距离大于所述第一挡墙与所述衬底之间的垂直距离；所述第一挡墙和所述第二挡墙用于对所述封装层的一部分进行阻挡；
其中，所述第一挡墙包括依次层叠的多层第一阻挡层，所述第二挡墙包括依次层叠的多层第二阻挡层；所述多层第一阻挡层中的至少一层与所述多层第二阻挡层中的至少一层分别相连通，且所述第一挡墙和所述第二挡墙之间的间隙在所述衬底上的正投影，与相连通的部分在所述衬底上的正投影相重叠。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：设置在所述像素驱动电路和所述发光器件之间、且依次层叠的多层平坦层；以及，
设置在所述多层平坦层远离所述衬底一侧的像素界定层；
其中，所述多层第一阻挡层中除最远离所述衬底的一层第一阻挡层之外的第一阻挡层，与所述多层平坦层中的一部分平坦层分别同层设置；所述多层第一阻挡层中最远离所述衬底的一层第一阻挡层与所述像素界定层同层设置；
所述多层第二阻挡层中除最远离所述衬底的一层第二阻挡层之外的第二阻挡层，与所述多层平坦层分别同层设置；所述多层第二阻挡层中最远离所述衬底的一层第二阻挡层与所述像素界定层同层设置。
3.根据权利要求2所述的显示基板，其特征在于，所述多层第一阻挡层中与所述多层第二阻挡层相连通的至少一层第一阻挡层，与相应的平坦层同层设置；
所述多层第一阻挡层中最远离所述衬底的一层第一阻挡层，搭接在所述多层第一阻挡层中第二远离所述衬底的一层第一阻挡层上；
所述多层第二阻挡层中最远离所述衬底的一层第二阻挡层，搭接在所述多层第二阻挡层中第二远离所述衬底的一层第二阻挡层上，并覆盖所述多层第二阻挡层中未与所述多层第一阻挡层相连通的第二阻挡层的至少一部分。
4.根据权利要求2所述的显示基板，其特征在于，所述显示基板还包括：多条透光导线；
位于所述边框区的所述像素驱动电路通过一条透光导线与相应的所述发光器件电连接；
所述多条透光导线和所述像素驱动电路之间设置有至少一层平坦层；所述多条透光导线和所述发光器件之间设置有至少一层平坦层。
5.根据权利要求4所述的显示基板，其特征在于，所述多条透光导线位于多层，每层透光导线包括至少一条透光导线；
相邻两层透光导线之间设置有平坦层。
6.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括：阻隔层；
所述阻隔层的一端延伸至所述多层第一阻挡层中相邻两层第一阻挡层之间，所述阻隔层的另一端延伸至所述多层平坦层中相邻的两层平坦层之间；
所述阻隔层的一端所搭接的第一阻挡层与所述阻隔层的另一端所搭接的平坦层同层设置。
7.根据权利要求6所述的显示基板，其特征在于，所述多层第一阻挡层中最远离所述衬底的一层第一阻挡层在所述衬底上的正投影，位于所述多层第一阻挡层中第二远离所述衬底的一层第一阻挡层在所述衬底上的正投影范围内；
所述阻隔层的另一端远离所述衬底一侧的平坦层在所述衬底上的正投影，与所述阻隔层的一端所搭接的第一阻挡层在所述衬底上的正投影，相切或相交叠。
8.根据权利要求6所述的显示基板，其特征在于，所述阻隔层与所述多条透光导线之间的至少一条同层设置。
9.根据权利要求1所述的显示基板，其特征在于，所述封装层包括：
第一无机层；
设置在所述第一无机层远离所述衬底一侧的有机层；以及，
设置在所述有机层远离所述衬底一侧的第二无机层；
其中，所述第一挡墙和所述第二挡墙用于对所述有机层进行阻挡；
所述第一无机层覆盖所述第一挡墙和所述第二挡墙，所述第二无机层覆盖所述第一挡墙和所述第二挡墙。
10.一种显示装置，其特征在于，包括：
如权利要求1～9中任一项所述的显示基板；所述显示基板的边框区包括绑定区；
设置在所述显示基板的出光侧的触控结构；所述触控结构位于所述显示基板的显示区；
设置在所述绑定区的触控驱动芯片；
与所述触控结构和所述触控驱动芯片电连接的多条信号传输线；所述多条信号传输线在所述显示基板的衬底上的正投影，与所述显示基板的第一挡墙和第二挡墙之间的间隙在所述衬底上的正投影，有交叠；以及，
设置在所述显示基板远离所述触控结构一侧的光学器件；所述光学器件位于所述显示基板的辅助显示区。
CN202110121161.6A 2021-01-28 2021-01-28 一种显示基板及显示装置 Pending CN114824120A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110121161.6A CN114824120A (zh) 2021-01-28 2021-01-28 一种显示基板及显示装置
GB2216331.5A GB2610497A (en) 2021-01-28 2021-07-30 Display panel and manufacturing method therefor, and display apparatus
US17/789,543 US11930665B2 (en) 2021-01-28 2021-07-30 Display substrate and manufacturing method thereof, and display apparatus
CN202180002053.5A CN115152029A (zh) 2021-01-28 2021-07-30 显示面板及其制作方法、显示装置
PCT/CN2021/109730 WO2022160635A1 (zh) 2021-01-28 2021-07-30 显示面板及其制作方法、显示装置
US17/459,319 US11903253B2 (en) 2021-01-28 2021-08-27 Display substrate including a retaining wall in a frame area and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110121161.6A CN114824120A (zh) 2021-01-28 2021-01-28 一种显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN114824120A true CN114824120A (zh) 2022-07-29

Family

ID=82496078

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110121161.6A Pending CN114824120A (zh) 2021-01-28 2021-01-28 一种显示基板及显示装置
CN202180002053.5A Pending CN115152029A (zh) 2021-01-28 2021-07-30 显示面板及其制作方法、显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202180002053.5A Pending CN115152029A (zh) 2021-01-28 2021-07-30 显示面板及其制作方法、显示装置

Country Status (4)

Country Link
US (2) US11930665B2 (zh)
CN (2) CN114824120A (zh)
GB (1) GB2610497A (zh)
WO (1) WO2022160635A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110197844B (zh) * 2019-06-20 2021-01-12 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102277705B1 (ko) * 2017-06-30 2021-07-14 엘지디스플레이 주식회사 표시 장치
KR20200137071A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 표시 장치
CN211350693U (zh) * 2019-11-26 2020-08-25 昆山国显光电有限公司 显示面板及显示装置
CN111192911B (zh) 2020-02-19 2022-06-17 成都京东方光电科技有限公司 一种显示面板及显示装置
CN111798759B (zh) * 2020-07-17 2021-12-28 京东方科技集团股份有限公司 柔性显示装置及电子设备
CN112018159B (zh) 2020-08-27 2023-06-02 京东方科技集团股份有限公司 触控显示面板
CN112018161B (zh) 2020-09-08 2022-07-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN112349867B (zh) * 2020-10-27 2024-04-23 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN112233559B (zh) * 2020-10-30 2022-05-31 云谷（固安）科技有限公司 显示面板及显示面板制造方法

Also Published As

Publication number Publication date
US11930665B2 (en) 2024-03-12
CN115152029A (zh) 2022-10-04
US20220238618A1 (en) 2022-07-28
GB2610497A (en) 2023-03-08
US11903253B2 (en) 2024-02-13
US20230345793A1 (en) 2023-10-26
GB202216331D0 (en) 2022-12-21
WO2022160635A1 (zh) 2022-08-04

Similar Documents

Publication Publication Date Title
EP3651002B1 (en) Display device
US11980071B2 (en) Display substrate and display device
TWI651877B (zh) 顯示裝置
US11700759B2 (en) Display device
CN112186019B (zh) 显示面板及显示装置
US12004387B2 (en) Display substrate and manufacturing method thereof, and display device
WO2023004647A1 (zh) 显示基板、显示装置
EP4050658B1 (en) Display substrate, preparation method therefor, and display device
CN113206139B (zh) 显示面板及其制作方法、显示装置
KR20190090111A (ko) 표시 장치
CN218447107U (zh) 显示基板及显示装置
US20230393698A1 (en) Touch panel, preparation method therefor, and display device
CN114824120A (zh) 一种显示基板及显示装置
US20240256094A1 (en) Touch structure, touch display panel, and display device
CN117080220A (zh) 显示面板及其制备方法和显示装置
US20230168757A1 (en) Touch Panel and Preparation Method thereof, and Display Touch Apparatus
JP2008058792A (ja) 電気光学装置
KR20220145987A (ko) 디스플레이 장치
US20240284726A1 (en) Display panel and display device
CN218831219U (zh) 显示装置
US20240274767A1 (en) Display substrate
WO2023184244A1 (zh) 显示基板及显示装置
CN115915857A (zh) 显示装置
CN116918490A (zh) 显示基板和显示装置
CN117044427A (zh) 显示面板、显示母板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination