KR20240046393A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20240046393A
KR20240046393A KR1020220125796A KR20220125796A KR20240046393A KR 20240046393 A KR20240046393 A KR 20240046393A KR 1020220125796 A KR1020220125796 A KR 1020220125796A KR 20220125796 A KR20220125796 A KR 20220125796A KR 20240046393 A KR20240046393 A KR 20240046393A
Authority
KR
South Korea
Prior art keywords
layer
hole
supply line
common voltage
voltage supply
Prior art date
Application number
KR1020220125796A
Other languages
English (en)
Inventor
강장미
유병창
이동훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220125796A priority Critical patent/KR20240046393A/ko
Priority to US18/195,082 priority patent/US20240113267A1/en
Priority to CN202311260468.XA priority patent/CN117812948A/zh
Publication of KR20240046393A publication Critical patent/KR20240046393A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치에 관한 것으로, 본 발명의 일 실시예는 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판, 상기 표시영역 상에 배치되는 화소전극, 상기 비표시영역 상에 배치되고 제1홀을 갖는 제1공통전압공급선 및 상기 화소전극 및 상기 제1공통전압공급선 상에 위치하고, 상기 화소전극과 중첩하는 화소개구 및 상기 제1홀과 중첩하는 제1뱅크홀을 갖는 금속뱅크층을 포함하는 표시장치를 제공한다.

Description

표시장치{Display apparatus}
본 발명은 표시장치에 관한 것이다.
근래에 표시장치는 그 용도가 다양해지고 있다. 또한, 표시장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
일반적으로 표시장치는 발광다이오드의 휘도 등을 제어하기 위한 박막트랜지스터들이 표시영역에 배치된다. 박막트랜지스터들은 전달된 데이터신호, 구동전압, 및 공통전압을 이용하여 대응하는 발광다이오드에서 소정의 색을 갖는 빛을 방출하도록 제어한다.
데이터신호, 구동전압, 및 공통전압 등을 제공하기 위해, 표시영역 외측의 비표시영역에는 데이터 구동회로, 구동전압공급선, 공통전압공급선 등이 위치한다.
그러나 이러한 종래의 표시장치에는 제조 공정 중 유기층에서 발생한 가스로 인하여 비표시영역과 인접한 화소가 변형되는 문제가 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 공정 중 유기층에서 발생한 가스를 배출할 수 있는 구조를 포함하는 표시장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판, 상기 표시영역 상에 배치되는 화소전극, 상기 비표시영역 상에 배치되고 제1홀을 갖는 제1공통전압공급선 및 상기 화소전극 및 상기 제1공통전압공급선 상에 위치하고, 상기 화소전극과 중첩하는 화소개구 및 상기 제1홀과 중첩하는 제1뱅크홀을 갖는 금속뱅크층을 포함하는 표시장치가 제공된다.
일 실시예에서, 상기 금속뱅크층은 상기 화소전극의 가장자리를 덮을 수 있다.
일 실시예에서, 표시장치는 상기 금속뱅크층과 상기 제1공통전압공급선 사이에 위치하고, 상기 제1홀의 가장자리를 덮는 제1무기패턴을 더 포함할 수 있다.
일 실시예에서, 표시장치는 상기 제1무기패턴과 상기 제1공통전압공급선 사이에 위치하고, 상기 제1홀의 가장자리를 덮는 희생패턴을 더 포함할 수 있다.
일 실시예에서, 표시장치는 상기 금속뱅크층과 상기 화소전극 사이에 위치하고, 상기 화소전극의 가장자리를 덮는 무기뱅크층을 더 포함하고, 상기 제1무기패턴은 상기 무기뱅크층과 동일 물질을 포함할 수 있다.
일 실시예에서, 표시장치는 상기 무기뱅크층과 상기 화소전극 사이에 위치하는 잔여희생층을 더 포함하고, 상기 희생패턴은 상기 잔여희생층과 동일 물질을 포함할 수 있다.
일 실시예에서, 평면 상에서 상기 제1홀의 경계는 상기 제1뱅크홀의 경계 외측에 위치할 수 있다.
일 실시예에서, 평면 상에서 상기 제1홀의 경계는 상기 제1뱅크홀의 경계와 일치할 수 있다.
일 실시예에서, 표시장치는 상기 제1홀과 중첩하되 상기 제1공통전압공급선과 이격된 더미뱅크를 더 포함하고, 평면 상에서 상기 제1홀의 경계는 상기 제1뱅크홀의 경계 내측에 위치할 수 있다.
일 실시예에서, 표시장치는 상기 금속뱅크층과 상기 제1공통전압공급선 사이에 위치하고, 상기 제1홀의 가장자리를 덮는 희생패턴을 더 포함하는 표시장치.
일 실시예에서, 상기 금속뱅크층은 제1금속층 및 상기 제1금속층 상에 위치하는 제2금속층을 포함하고, 상기 제2금속층은 상기 제1금속층의 상면으로부터 상기 화소개구의 중심을 향하여 연장된 팁을 가질 수 있다.
일 실시예에서, 표시장치는 상기 금속뱅크층의 상기 화소개구를 통해 상기 화소전극 상에 배치되는 중간층 및 상기 금속뱅크층의 상기 화소개구를 통해 상기 중간층 상에 배치되는 대향전극을 더 포함하고, 상기 대향전극은 상기 화소개구를 갖는 상기 금속뱅크층의 측벽과 직접 접촉할 수 있다.
일 실시예에서, 표시장치는 상기 제1공통전압공급선의 하부에 위치하며 제2홀을 갖는 제2공통전압공급선을 더 포함하고, 상기 제2홀은 상기 제1홀과 이격되어 배치될 수 있다.
본 발명의 다른 일 관점에 따르면, 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판, 상기 표시영역 상에 배치되는 화소전극, 상기 비표시영역 상에 배치되고, 제1홀을 갖는 제1공통전압공급선, 상기 기판과 상기 제1공통전압공급선 사이에 배치되고, 제2홀을 갖는 제2공통전압공급선 및 상기 화소전극 및 상기 제1공통전압공급선 상에 위치하고, 상기 화소전극과 중첩하는 화소개구, 상기 제1홀과 중첩하는 제1뱅크홀 및 상기 제2홀과 중첩하는 제2뱅크홀을 갖는 금속뱅크층을 포함하는 표시장치가 제공된다.
일 실시예에서, 상기 기판은 상기 제1공통전압공급선과 중첩하는 제1영역 및 상기 제1영역의 외측에 위치하는 제2영역을 포함하고, 상기 제1뱅크홀은 상기 제1영역에 위치하고, 상기 제2뱅크홀은 상기 제2영역에 위치할 수 있다.
일 실시예에서, 표시장치는 상기 제1공통전압공급선과 상기 제2공통전압공급선 사이에 개재되고, 상기 표시영역으로부터 상기 제2영역까지 연장된 유기절연층을 더 포함할 수 있다.
일 실시예에서, 상기 유기절연층은 상기 제2홀의 가장자리를 덮을 수 있다.
일 실시예에서, 상기 유기절연층은 상기 제2홀과 중첩하는 제3홀을 갖고, 상기 제3홀의 경계는 상기 제2뱅크홀의 경계와 일치할 수 있다.
일 실시예에서, 표시장치는 상기 금속뱅크층과 상기 유기절연층 사이에 위치하고, 상기 제2홀의 가장자리를 덮는 제2무기패턴을 더 포함할 수 있다.
일 실시예에서, 상기 기판은 상기 제2영역의 외측에 위치하는 제3영역을 포함하고, 상기 제2공통전압공급선과 상기 금속뱅크층은 상기 제3영역에서 직접 접촉할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 공정 중 유기층에서 발생한 가스를 배출하기 위한 구조를 포함하여 화소의 불량률을 감소시킨 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치가 포함하는 표시패널을 개략적으로 도시하는 평면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치가 포함하는 일 화소를 개략적으로 나타내는 등가회로도들이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시장치가 포함하는 발광다이오드를 개략적으로 도시하는 단면도이다.
도 7a 내지 도 7d는 도 4에 도시된 표시장치의 Ⅲ 부분을 확대하여 나타낸 평면도들이다.
도 8a 내지 도 8c는 도 7a에 도시된 표시장치의 Ⅳ-Ⅳ' 선을 따른 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다.
도 12는 도 11에 도시된 표시장치의 Ⅴ 부분을 확대하여 나타낸 평면도이다.
도 13은 도 12에 도시된 표시장치의 Ⅵ-Ⅵ' 선을 따른 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시장치(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)은 표시영역(DA)에 배치된 화소(P)들을 통해 이미지를 표시할 수 있다. 비표시영역(NDA)은 표시영역(DA)의 외측에 배치되며 이미지를 디스플레이하지 않는 비표시영역으로, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 표시영역(DA)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
일 실시예로서 도 1은 표시영역(DA)의 x방향의 길이가 y방향의 길이 보다 작은 다각형(예컨대, 사각형)인 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 표시영역(DA)은 N각형(N은 3이상의 자연수)이거나 원형 또는 타원형 등과 같이 다양한 형상을 가질 수 있다. 도 1은 표시영역(DA)의 코너부가 직선과 직선이 만나는 꼭지점을 포함하는 형상인 것을 도시하나, 다른 실시예로서 표시영역(DA)은 코너부가 라운드진 다각형일 수 있다.
이하에서는 설명의 편의를 위해 표시장치(1)가 스마트 폰인 전자 기기인 경우에 대해 설명하지만, 본 발명의 표시장치(1)는 이에 제한되지 않는다. 표시장치(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품에 적용될 수 있다. 또한, 일 실시예에 따른 표시장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또한, 일 실시예에 따른 표시장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 표시 화면에 적용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시장치가 포함하는 표시패널을 개략적으로 도시하는 평면도이다.
도 2를 참조하면, 표시패널(DP)은 표시영역(DA)과 표시영역(DA) 외측의 비표시영역(NDA)을 포함한다. 표시영역(DA)은 이미지를 표시하는 부분으로, 복수의 화소(P)들이 표시영역(DA)에 배치될 수 있다. 도 2는 표시영역(DA)이 모서리가 둥근 대략 직사각형의 형상을 갖는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 상술한 바와 같이, 표시영역(DA)은 예컨대, N각형(N은 3이상의 자연수)이거나 원형 또는 타원형 등과 같이 다양한 형상을 가질 수 있다.
화소(P)들 각각은 부화소(sub-pixel)를 의미하며, 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
비표시영역(NDA)은 표시영역(DA)의 외측에 배치될 수 있다. 비표시영역(NDA)에는 화소(P)를 구동하기 위한 외곽회로들이 배치될 수 있다. 예컨대, 비표시영역(NDA)에는 제1스캔 구동회로(11), 제2스캔 구동회로(12), 발광제어 구동회로(13), 단자(14), 구동전원공급배선(15) 및 공통전원공급배선(16)이 배치될 수 있다.
제1스캔 구동회로(11)는 스캔라인(SL)을 통해 화소(P)에 스캔 신호를 제공할 수 있다. 제2스캔 구동회로(12)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(11)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P) 중 일부는 제1스캔 구동회로(11)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(12)에 연결될 수 있다. 필요에 따라 제2스캔 구동회로(12)는 생략되고, 표시영역(DA)에 배치된 화소(P)들은 모두 제1스캔 구동회로(11)에 전기적으로 연결될 수도 있다.
발광제어 구동회로(13)는 제1스캔 구동회로(11) 측에 배치되며, 발광제어라인(EL)을 통해 화소(P)에 발광 제어 신호를 제공할 수 있다. 도 1에서는 발광제어 구동회로(13)가 표시영역(DA)의 일측에만 배치된 것을 도시하나, 발광제어 구동회로(13)는 제1스캔 구동회로(11) 및 제2스캔 구동회로(12)와 마찬가지로 표시영역(DA)의 양측에 배치될 수도 있다.
구동칩(20)은 비표시영역(NDA)에 배치될 수 있다. 구동칩(20)은 표시패널(DP)을 구동하는 집적회로를 포함할 수 있다. 이러한 집적회로는 데이터신호를 생성하는 데이터 구동 집적회로일 수 있지만, 본 발명이 이에 한정되는 것은 아니다.
단자(14)는 비표시영역(NDA)에 배치될 수 있다. 단자(14)는 절연층에 의하여 덮이지 않고 노출되어 인쇄회로기판(30)과 전기적으로 연결될 수 있다. 인쇄회로기판(30)의 단자(34)는 표시패널(DP)의 단자(14)와 전기적으로 연결될 수 있다.
인쇄회로기판(30)은 제어부(미도시)의 신호 또는 전원을 표시패널(DP)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(30)을 통해 구동회로들에 각각 전달될 수 있다. 또한, 제어부는 구동전원공급배선(15)에 구동전압(ELVDD)를 전달하고 공통전원공급배선(16)에 공통전압(ELVSS)을 제공할 수 있다. 구동전압(ELVDD)은 구동전원공급배선(15)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 전달되고, 공통전압(ELVSS)은 공통전원공급배선(16)과 연결된 금속뱅크층(320, 도 5 참조)을 통해 화소(P)의 대향전극에 전달될 수 있다. 구동전원공급배선(15)은 표시영역(DA)의 하측에서 일 방향(예, x방향)으로 연장된 형상을 가질 수 있다. 공통전원공급배선(16)은 일측이 개방된 루프 형상을 가져, 표시영역(DA)을 부분적으로 둘러싸는 형상을 가질 수 있다.
한편, 제어부는 데이터신호를 생성하며, 생성된 데이터신호는 구동칩(20)을 통해 입력라인(IL)에 전달되고, 입력라인(IL)과 연결된 데이터선(DL)을 통해 화소(P)에 전달될 수 있다. 참고로 "라인"이라 함은 "배선"이라는 의미일 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서 마찬가지이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치가 포함하는 일 화소를 개략적으로 나타내는 등가회로도들이다.
도 3a를 참조하면, 발광다이오드(ED)는 화소회로(PC)에 전기적으로 연결되며, 화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2트랜지스터(T2)는 스캔선(GW)을 통해 입력되는 스캔신호(Sgw)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 제1트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 제2트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광다이오드(ED)를 흐르는 구동 전류(Id)를 제어할 수 있다. 발광다이오드(ED)의 대향전극(예, 캐소드)은 공통전압(ELVSSS)을 공급받을 수 있다. 발광다이오드(ED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3a는 화소회로(PC)가 2개의 트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 3b를 참조하면, 화소회로(PC)는 7개의 트랜지스터 및 2의 커패시터를 포함할 수 있다.
화소회로(PC)는 제1내지 제7트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 및 부스트 커패시터(boost capacitor, Cbt)를 포함할 수 있다. 다른 실시예로서, 화소회로(PC)는 부스트 커패시터(Cbt)를 포함하지 않을 수 있다.
제1내지 제7트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 다른 실시예로, 제3, 제4, 및 제7트랜지스터(T3, T4, T7)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다.
제1 내지 제7트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 부스트 커패시터(Cbt)는 신호선에 연결될 수 있다. 신호선은 스캔선(GW), 발광 제어선(EM), 보상 게이트선(GC), 제1초기화 게이트선(GI1), 제2초기화 게이트선(GI2), 및 데이터선(DL)을 포함할 수 있다. 화소회로(PC)는 전압선, 예컨대 구동전압선(PL), 제1초기화전압선(VL1), 및 제2초기화전압선(VL2)에 전기적으로 연결될 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터일 수 있다. 제1트랜지스터(T1)의 제1게이트전극은 스토리지 커패시터(Cst)와 연결되어 있고, 제1트랜지스터(T1)의 제1전극은 제5트랜지스터(T5)를 경유하여 구동전압선(PL)에 전기적으로 연결되며, 제1트랜지스터(T1)의 제2전극은 제6트랜지스터(T6)를 경유하여 발광다이오드(ED)의 화소전극(예, 애노드)과 전기적으로 연결될 수 있다. 제1트랜지스터(T1)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제1트랜지스터(T1)는 제2트랜지스터(T2)의 스위칭 동작에 따라 발광다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 제2트랜지스터(T2)의 제2게이트전극은 스캔선(GW)에 연결되어 있고, 제2트랜지스터(T2)의 제1전극은 데이터선(DL)에 연결되어 있으며, 제2트랜지스터(T2)의 제2전극은 제1트랜지스터(T1)의 제1전극에 연결되어 있으면서 제5트랜지스터(T5)를 경유하여 구동전압선(PL)에 전기적으로 연결되어 있다. 제2트랜지스터(T2)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제2트랜지스터(T2)는 스캔선(GW)을 통해 전달받은 스캔신호(Sgw)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1트랜지스터(T1)의 제1전극으로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)는 제1트랜지스터(T1)의 문턱 전압을 보상하는 보상 트랜지스터일 수 있다. 제3트랜지스터(T3)의 제3게이트전극은 보상 게이트선(GC)에 연결되어 있다. 제3트랜지스터(T3)의 제1전극은 노드연결선(166)을 통하여 스토리지 커패시터(Cst)의 하부전극(CE1) 및 제1트랜지스터(T1)의 제1게이트전극에 연결되어 있다. 제3트랜지스터(T3)의 제1전극은 제4트랜지스터(T4)에 연결될 수 있다. 제3트랜지스터(T3)의 제2전극은 제1트랜지스터(T1)의 제2전극에 연결되어 있으면서 제6트랜지스터(T6)를 경유하여 발광다이오드(ED)의 화소전극(예, 애노드)과 전기적으로 연결되어 있다. 제3트랜지스터(T3)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제3트랜지스터(T3)는 보상 게이트선(GC)을 통해 전달받은 보상신호(Sgc)에 따라 턴-온되어 제1트랜지스터(T1)의 제1게이트전극과 제2전극(예, 드레인 전극)을 전기적으로 연결하여 제1트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터(T4)는 제1트랜지스터(T1)의 제1게이트전극을 초기화하는 제1초기화 트랜지스터일 수 있다. 제4트랜지스터(T4)의 제4 게이트전극은 제1초기화 게이트선(GI1)에 연결되어 있다. 제4트랜지스터(T4)의 제1전극은 제1초기화전압선(VL1)에 연결되어 있다. 제4트랜지스터(T4)의 제2전극은 스토리지 커패시터(Cst)의 하부전극(CE1), 제3트랜지스터(T3)의 제1전극 및 제1트랜지스터(T1)의 제1게이트전극에 연결될 수 있다. 제4트랜지스터(T4)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제4트랜지스터(T4)는 제1초기화 게이트선(GI1)을 통해 전달받은 제1초기화신호(Sgi1)에 따라 턴-온되어 제1초기화전압(Vint)을 제1트랜지스터(T1)의 제1게이트전극에 전달하여 제1트랜지스터(T1)의 제1게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
제5트랜지스터(T5)는 동작제어 트랜지스터일 수 있다. 제5트랜지스터(T5)의 제5게이트전극은 발광 제어선(EM)에 연결되어 있으며, 제5트랜지스터(T5)의 제1전극은 구동전압선(PL)과 연결되어 있고, 제5트랜지스터(T5)의 제2전극은 제1트랜지스터(T1)의 제1전극 및 제2트랜지스터(T2)의 제2전극과 연결되어 있다. 제5트랜지스터(T5)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제6트랜지스터(T6)는 발광제어 트랜지스터일 수 있다. 제6트랜지스터(T6)의 제6 게이트전극은 발광 제어선(EM)에 연결되어 있고, 제6트랜지스터(T6)의 제1전극은 제1트랜지스터(T1)의 제2전극 및 제3트랜지스터(T3)의 제2전극에 연결되어 있으며, 제6트랜지스터(T6)의 제2전극은 제7트랜지스터(T7)의 제2전극 및 발광다이오드(ED)의 화소전극(예, 애노드)에 전기적으로 연결되어 있다. 제6트랜지스터(T6)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광 제어선(EM)을 통해 전달받은 발광제어신호(Sem)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 발광다이오드(ED)에 전달되어 발광다이오드(ED)에 구동 전류(Id)가 흐르도록 할 수 있다.
제7트랜지스터(T7)는 발광다이오드(ED)의 화소전극(예, 애노드)을 초기화하는 제2초기화 트랜지스터일 수 있다. 제7트랜지스터(T7)의 제7 게이트전극은 제2초기화 게이트선(GI2)에 연결되어 있다. 제7트랜지스터(T7)의 제1전극은 제2초기화전압선(VL2)에 연결되어 있다. 제7트랜지스터(T7)의 제2전극은 제6트랜지스터(T6)의 제2전극 및 발광다이오드(ED)의 화소전극(예, 애노드)에 연결되어 있다. 제7트랜지스터(T7)는 제2초기화 게이트선(GI2)을 통해 전달받은 제2초기화신호(Sgi2)에 따라 턴-온되어 제2초기화전압(Vaint)을 발광다이오드(ED)의 화소전극(예, 애노드)에 전달하여 발광다이오드(ED)의 화소전극을 초기화시킬 수 있다.
일부 실시예로, 제2초기화 게이트선(GI2)은 이후 스캔선일 수 있다. 예컨대, i번째(i는 자연수) 행에 배치된 화소회로(PC)의 제7트랜지스터(T7)에 연결된 제2초기화 게이트선(GI2)은 (i+1)번째 행에 배치된 화소회로(PC)의 스캔선에 해당할 수 있다. 또 다른 실시예로, 제2초기화 게이트선(GI2)은 발광 제어선(EM)일 수 있다. 예컨대, 발광 제어선(EM)은 제5 내지 제7트랜지스터(T5, T6, T7)에 전기적으로 연결될 수 있다.
스토리지 커패시터(Cst)는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1트랜지스터(T1)의 제1게이트전극과 연결되며, 스토리지 커패시터(Cst)의 상부전극(CE2)은 구동전압선(PL)과 연결된다. 스토리지 커패시터(Cst)는 제1트랜지스터(T1)의 제1게이트전극의 전압과 구동전압(ELVDD) 차에 대응하는 전하를 저장할 수 있다.
부스트 커패시터(Cbt)는 제3전극(CE3) 및 제4전극(CE4)을 포함한다. 제3전극(CE3)은 제2트랜지스터(T2)의 제2게이트전극 및 스캔선(GW)에 연결되며, 제4전극(CE4)은 제3트랜지스터(T3)의 제1전극 및 노드연결선(166)에 연결될 수 있다. 부스트 커패시터(Cbt)는 스캔선(GW)으로 공급되는 스캔신호(Sgw)가 턴-오프될 때, 제1노드(N1)의 전압을 상승시킬 수 있으며, 제1노드(N1)의 전압이 상승되면 블랙 계조를 선명하게 표현할 수 있다.
제1노드(N1)는 제1트랜지스터(T1)의 제1게이트전극, 제3트랜지스터(T3)의 제1전극, 제4트랜지스터(T4)의 제2전극, 및 부스트 커패시터(Cbt)의 제4전극(CE4)이 연결되는 영역일 수 있다.
일 실시 형태로, 도 3b는 제3 및 제4트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 제1, 제2, 제5 내지 제7트랜지스터(T1, T2, T5, T6, T7)은 PMOS(p-channel MOSFET)인 것을 설명하고 있다. 이미지를 표시하는 표시장치의 밝기에 직접적으로 영향을 미치는 제1트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시장치를 구현할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이고, 도 5는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이고, 도 6은 본 발명의 일 실시예에 따른 표시장치가 포함하는 발광다이오드를 개략적으로 도시하는 단면도이다.
도 4는 도 2에 도시된 표시패널의 Ⅰ 부분을 확대하여 도시한 평면도이고, 도 5는 도 4의 Ⅱ-Ⅱ' 선을 따른 단면도이다. 도 4는 설명의 편의상 앞서 도 2를 참조하여 설명한 제1스캔 구동회로(11, 도 2 참조) 및 발광제어 구동회로(13, 도 2 참조)를 생략하고 도시한다.
도 4를 참조하면, 기판(100)은 표시영역(DA) 및 표시영역(DA)의 외측에 위치하는 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 복수의 화소들, 예컨대 제1화소(P1), 제2화소(P2) 및 제3화소(P3)가 배치될 수 있다. 제1화소(P1), 제2화소(P2) 및 제3화소(P3)는 서로 다른 파장의 빛을 방출할 수 있다. 예컨대, 제1화소(P1), 제2화소(P2) 및 제3화소(P3)는 각각 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
표시영역(DA)의 외측에 위치하는 비표시영역(NDA)에 제1공통전압공급선(610)이 위치할 수 있다. 제1공통전압공급선(610)은 기판(100)의 끝단(100E)과 나란하게 배치되어, 표시영역(DA)의 적어도 일부를 둘러쌀 수 있다. 제1공통전압공급선(610)은 표시영역(DA)에 인접한 제1경계(610E1)와, 기판(100)의 끝단(100E)에 인접한 제2경계(610E2)를 가질 수 있다.
제1공통전압공급선(610)은 공통전원공급배선(16, 도 2 참조)의 일 부분일 수 있다. 제1공통전압공급선(610)은 후술하는 화소전극(210, 도 5 참조)들과 동일한 층, 예컨대, 제2유기절연층(111, 도 5 참조)상에 배치될 수 있다. 제1공통전압공급선(610)은 화소전극(210, 도 5 참조)들과 동일한 물질을 포함할 수 있다.
도 4에는 도시의 편의를 위하여 생략되었으나, 제1공통전압공급선(610)은 이차원적으로 배열된 제1홀(610h, 도 7a 참조)들을 가질 수 있다. 제1홀(610h, 도 7a 참조)들은 제1공통전압공급선(610) 하부에 배치된 제1유기절연층(109) 및 제2유기절연층(111)에 포함된 기체를 배출할 수 있는 경로를 제공할 수 있다. 예컨대, 표시장치의 제조 공정 중 제1유기절연층(109) 및/또는 제2유기절연층(111)에 열이 가해지는 경우, 제1유기절연층(109) 및/또는 제2유기절연층(111)에 포함되어 있던 물질이 기화되어 제1홀(610h, 도 7a 참조)들을 통하여 외부로 배출될 수 있다. 제1홀(610h, 도 7a 참조)들이 없는 경우, 제1유기절연층(109) 및/또는 제2유기절연층(111)에서 방출된 가스가 표시영역(DA)을 향하여 이동하여, 비표시영역(NDA)에 인접한 화소들에서 불량이 발생하는 문제를 방지할 수 있다.
제1공통전압공급선(610)과 중첩하여 제1유기절연층(109) 및 제2유기절연층(111)의 일부를 제거하여 형성된 밸리부(VA)가 위치할 수 있다. 밸리부(VA)는 표시영역(DA)의 적어도 일부분을 연속하여 둘러싸도록 배치되어, 기판(100)의 외측으로부터 표시영역(DA)으로 수분 등의 불순물이 유기층을 통하여 침투하는 것을 차단하거나 감소시킬 수 있다.
금속뱅크층(320)은 표시영역(DA)으로부터 비표시영역(NDA)으로 연장될 수 있다. 금속뱅크층(320)은 표시영역(DA)에서 제1화소(P1)의 발광영역에 대응하는 제1화소개구(OP1, 도 5 참조), 제2화소(P2)의 발광영역에 대응하는 제2화소개구(OP2, 도 5 참조) 및 제3화소(P3)의 발광영역에 대응하는 제3화소개구(OP3, 도 5 참조)를 가질 수 있다. 금속뱅크층(320)은 제1공통전압공급선(610)과 중첩하는 영역에서, 제1공통전압공급선(610)을 관통하는 제1홀(610h, 도 7a 참조)과 중첩하는 제1뱅크홀(320h1)을 가질 수 있다. 제1뱅크홀(320h1)은 제1공통전압공급선(610)을 관통하는 제1홀(610h)과 중첩하여, 제1공통전압공급선(610)의 하부에 배치된 제1유기절연층(109) 및 제2유기절연층(111)에 포함된 기체를 배출할 수 있는 경로를 제공할 수 있다.
금속뱅크층(320)의 끝단(320E)은 제1공통전압공급선(610)의 제2경계(610E2)보다 기판(100)의 끝단(100E)에 가까울 수 있다. 즉. 금속뱅크층(320)은 제1공통전압공급선(610)을 덮도록 배치될 수 있다. 금속뱅크층(320)은 제1공통전압공급선(610)과 직접 접촉하여, 공통전압(ELVSS)을 발광다이오드의 대향전극으로 전달할 수 있다.
금속뱅크층(320)을 덮도록 봉지층(500)이 위치할 수 있다. 봉지층(500)은 무기봉지층(510, 도 5 참조), 평탄화층(520, 도 5 참조) 및 보호층(530, 도 5 참조)을 포함할 수 있다. 봉지층(500)은 화소(P1, P2, P3)들을 밀봉하고, 금속뱅크층(320)의 끝단(320E)을 커버하도록 표시영역(DA)으로부터 비표시영역(NDA)으로 연장될 수 있다. 예컨대, 봉지층(500)의 끝단(500E)은 금속뱅크층(320)의 끝단(320E)보다 기판(100)의 끝단(100E)에 가까울 수 있다.
후술하는 바와 같이, 금속뱅크층(320)은 언더컷(undercut) 구조를 가져, 발광다이오드를 구성하는 중간층은 파인메탈마스크(fine metal mask, FMM)와 같은 별도의 마스크가 없이도 화소전극에 대응하여 형성될 수 있다. 따라서, 비표시영역(NDA)에는 마스크 등을 지지하기 위하여 복수의 유기층들을 적층하여 형성하는 댐 구조가 생략되거나 그 수가 감소되어, 데드스페이스(dead space)의 면적이 감소한 표시장치를 구현할 수 있다.
도 5를 참조하면, 표시영역(DA)은 제1화소(P1)가 위치하는 제1화소영역(PA1), 제2화소(P2)가 위치하는 제2화소영역(PA2), 제3화소(P3)가 위치하는 제3화소영역(PA3) 및 비화소영역(NPA)를 포함할 수 있다.
제1화소영역(PA1)에는 제1화소회로(PC1) 및 제1화소회로(PC1)과 전기적으로 연결되는 제1발광다이오드(ED1)이 위치하고, 제2화소영역(PA2)에는 제2화소회로(PC2) 및 제2화소회로(PC2)와 전기적으로 연결되는 제2발광다이오드(ED2)가 위치하고, 제3화소영역(PA3)에는 제3화소회로(PC3) 및 제3화소회로(PC3)와 전기적으로 연결되는 제3발광다이오드(ED3)가 위치할 수 있다.
각각의 발광다이오드들은 화소전극(210), 중간층(220) 및 대향전극(230)을 포함할 수 있다. 예컨대, 제1발광다이오드(ED1)은 제1화소전극(211), 제1중간층(2201) 및 제1대향전극(231)을 포함하고, 제2발광다이오드(ED2)는 제2화소전극(212), 제2중간층(2202) 및 제2대향전극(232)을 포함하고, 제3발광다이오드(ED3)는 제3화소전극(213), 제3중간층(2203) 및 제3대향전극(233)을 포함할 수 있다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 기판(100)은 고분자 수지를 포함하는 베이스층과 무기배리어층이 적층된 구조를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트, 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)일 수 있다.
버퍼층(101)은 기판(100)의 상면 상에 배치될 수 있다. 버퍼층(101)은 불순물이 트랜지스터의 반도체층으로 침투하는 것을 방지할 수 있다. 버퍼층(101)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)는 버퍼층(101) 상에 배치될 수 있다. 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3) 각각은 앞서 도 3a 또는 도 3b와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 일 실시예로서, 도 5는 도 3b에 도시된 화소회로(PC)의 제1트랜지스터(T1), 제6트랜지스터(T6), 및 스토리지 커패시터(Cst)를 도시한다.
제1트랜지스터(T1)는 버퍼층(101) 상의 제1반도체층(A1) 및 제1반도체층(A1)의 채널영역과 중첩하는 제1게이트전극(G1)을 포함할 수 있다. 제1반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제1반도체층(A1)은 채널영역과 채널영역의 양측에 배치된 제1영역 및 제2영역을 포함할 수 있다. 제1영역 및 제2영역은 채널영역 보다 고농도의 불순물을 포함하는 영역으로, 제1영역 및 제2영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제6트랜지스터(T6)는 버퍼층(101) 상의 제6반도체층(A6) 및 제6반도체층(A6)의 채널영역과 중첩하는 제6게이트전극(G6)을 포함할 수 있다. 제6반도체층(A6)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제6반도체층(A6)은 채널영역과 채널영역의 양측에 배치된 제1영역 및 제2영역을 포함할 수 있다. 제1영역 및 제2영역은 채널영역 보다 고농도의 불순물을 포함하는 영역으로, 제1영역 및 제2영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제1게이트전극(G1) 및 제6게이트전극(G6)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 제1게이트전극(G1) 및 제6게이트전극(G6)의 아래에는 제1반도체층(A1) 및 제6반도체층(A6)과의 전기적 절연을 위한 제1게이트절연층(103)이 배치될 수 있다. 제1게이트절연층(103)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1게이트전극(G1)을 포함할 수 있다. 바꾸어 말하면, 제1게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 예컨대, 제1게이트전극(G1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체(一體)일 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(105)이 배치될 수 있다. 제1층간절연층(105)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(107)이 배치될 수 있다. 제2층간절연층(107)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1트랜지스터(T1)의 제1반도체층(A1)에 전기적으로 연결된 소스전극(S1) 및/또는 드레인전극(D1)은 제2층간절연층(107) 상에 배치될 수 있다. 제6트랜지스터(T6)의 제6반도체층(A6)에 전기적으로 연결된 소스전극(S6) 및/또는 드레인전극(D6)은 제2층간절연층(107) 상에 배치될 수 있다. 소스전극(S1, S6) 및/또는 드레인전극(D1, D6)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제2화소회로(PC2) 및 제3화소회로(PC3)는 제1화소회로(PC1)과 동일하거나 유사한 구조를 가질 수 있다.
제1유기절연층(109)은 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3) 상에 배치될 수 있다. 제1유기절연층(109)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기절연물을 포함할 수 있다.
접속메탈(CM)은 제1유기절연층(109) 상에 배치될 수 있다. 접속메탈(CM)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제2유기절연층(111)은 접속메탈(CM)과 제1화소전극(211), 제2화소전극(212) 및 제3화소전극(213)사이에 배치될 수 있다. 제2유기절연층(111)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기절연물을 포함할 수 있다. 5를 참조하여 설명한 실시예에 따르면, 제1화소회로(PC1)와 제1화소전극(211), 제2화소회로(PC2)와 제2화소전극(212) 및 제3화소회로(PC3)와 제3화소전극(213)이 각각 접속메탈(CM)을 통해 전기적으로 연결된 것을 도시하고 있으나, 다른 실시예에 따르면 접속메탈(CM)은 생략될 수 있으며, 화소회로들(PC1, PC2, PC3)와 화소전극들(211, 212, 213) 사이에 하나의 유기절연층이 위치할 수 있다. 또는, 화소회로들(PC1, PC2, PC3)과 화소전극들(211, 212, 213) 사이에 세 개 이상의 유기절연층이 위치할 수 있으며 복수의 접속메탈들을 통해 화소회로들(PC1, PC2, PC3)과 대응하는 화소전극들(211, 212, 213)이 전기적으로 연결될 수 있다.
제1화소전극(211), 제2화소전극(212) 및 제3화소전극(213)은 제2유기절연층(111) 상에 형성될 수 있다. 제1화소전극(211)은 제2유기절연층(111)의 콘택홀을 통해 접속메탈(CM)에 전기적으로 연결될 수 있다. 제2화소전극(212) 및 제3화소전극(213)은 제1화소전극(211)과 동일하거나 유사한 구조를 가질 수 있다.
제1화소전극(211), 제2화소전극(212) 및 제3화소전극(213)의 가장자리를 덮도록 제2유기절연층(111) 상에 무기뱅크층(310)이 위치할 수 있다. 다시 말해, 무기뱅크층(310)은 제1화소전극(211), 제2화소전극(212) 및 제3화소전극(213)을 덮도록 제2유기절연층(111) 상에 전체적으로 형성되되, 제1화소전극(211), 제2화소전극(212) 및 제3화소전극(213) 각각의 중심부를 노출하는 개구를 가질 수 있다.
무기뱅크층(310)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1화소전극(211)과 무기뱅크층(310) 사이에는 제1화소전극(211)의 가장자리를 덮도록 제1잔여희생층(1131)이 위치할 수 있다. 제1잔여희생층(1131)은 표시장치의 제조공정에 포함된 에칭 공정 또는 애슁 공정 등에서 사용되는 기체 또는 액체 물질 등에 의하여 제1화소전극(211)이 손상되는 것을 방지하기 위한 전극보호층의 일부분일 수 있다. 예컨대, 전극보호층은 후술하는 제1화소개구(OP1)를 형성하기 위한 건식 식각(dry etching) 공정에서 제1화소전극(211)의 상면을 보호하기 위한 구성일 수 있다. 제1화소개구(OP1)이 형성된 이후에 습식 식각(wet etching)을 이용하여 전극보호층을 제거할 때, 제1화소전극(211)의 가장자리를 덮도록 제1잔여희생층(1131)이 남을 수 있다. 마찬가지로, 제2화소전극(212)과 무기뱅크층(310) 사이에는 제2화소전극(212)의 가장자리를 덮도록 제2잔여희생층(1132)가 위치하고, 제3화소전극(213)과 무기뱅크층(310) 사이에는 제3화소전극(213)의 가장자리를 덮도록 제3잔여희생층(1133)이 위치할 수 있다. 일부 실시예에서, 전극보호층은 완전히 제거되어, 제1잔여희생층(1131), 제2잔여희생층(1132) 및 제3잔여희생층(1133)은 생략될 수 있다.
제1잔여희생층(1131), 제2잔여희생층(1132) 및 제3잔여희생층(1133)은 화소전극(210)의 손상 없이 선택적으로 식각 가능한 물질을 포함할 수 있다. 예컨대, 제1잔여희생층(1131), 제2잔여희생층(1132) 및 제3잔여희생층(1133)은 IZO(Indium Zinc Oxide) 및/또는 IGZO (indium gallium zinc oxide)과 같은 도전성 산화물을 포함할 수 있다.
제1잔여희생층(1131) 및 무기뱅크층(310)은 제1화소전극(211)의 가장자리와 중첩하여, 제1화소전극(211)과 제1대향전극(231) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크(arc) 등이 발생하는 것을 방지할 수 있다. 마찬가지로, 제2잔여희생층(1132) 및 무기뱅크층(310)은 제2화소전극(212)의 가장자리와 중첩하며, 제3잔여희생층(1133) 및 무기뱅크층(310)은 제3화소전극(213)의 가장자리와 중첩할 수 있다.
금속뱅크층(320)은 무기뱅크층(310) 상에 위치하며, 제1화소전극(211)과 중첩하는 제1화소개구(OP1), 제2화소전극(212)과 중첩하는 제2화소개구(OP2) 및 제3화소전극(213)과 중첩하는 제3화소개구(OP3)를 가질 수 있다. 금속뱅크층(320)은 무기뱅크층(310) 상에 전체적으로 형성된 것일 수 있다.
금속뱅크층(320)은 서로 다른 금속을 포함하는 제1금속층(321) 및 제2금속층(323)을 포함할 수 있다. 제1금속층(321)과 제2금속층(323)은 식각선택비가 서로 다른 금속을 포함할 수 있다. 예컨대, 제1금속층(321)은 알루미늄(Al)을 포함하고, 제2금속층(323)은 티타늄(Ti)을 포함할 수 있다. 제2금속층(323)은 제1금속층(321)의 상면으로부터 제1화소개구(OP1)의 중심부를 향하여 연장되는 제1팁(PT1), 제2화소개구(OP2)의 중심부를 향하여 연장되는 제2팁(PT2) 및 제3화소개구(OP3)의 중심부를 향하여 연장되는 제3팁(PT3)을 가질 수 있다. 다시 말하면, 제1화소개구(OP1), 제2화소개구(OP2) 및 제3화소개구(OP3)에서 금속뱅크층(320)은 제2금속층(323) 하부에 위치하는 제1금속층(321)의 일부가 제거된 언더컷(undercut) 구조를 가질 수 있다.
제1화소개구(OP1)를 통하여 제1화소전극(211) 상에 제1중간층(2201)이 위치할 수 있다. 제1중간층(2201)은 제1색으로 발광하는 발광층을 포함할 수 있다. 마찬가지로, 제2화소개구(OP2)를 통하여 제2화소전극(212) 상에 제2색으로 발광하는 발광층을 포함하는 제2중간층(2202)가 위치하고, 제3화소개구(OP3)를 통하여 제3화소전극(213) 상에 제3색으로 발광하는 발광층을 포함하는 제3중간층(2203)이 위치할 수 있다.
일 실시예에서, 제1중간층(2201)은 별도의 마스크 없이 증착되어, 제1중간층(2201)을 형성하기 위한 증착 물질은 제2금속층(323)의 상면으로부터 제1팁(PT1)의 측면까지 연속되는 제1더미중간층을 형성할 수 있다. 제1중간층(2201)과 제1더미중간층은 제1팁(PT1)에 의하여 서로 분리 및 이격될 수 있다.
일 실시예에서, 제2중간층(2202)은 별도의 마스크 없이 증착되어, 제2중간층(2202)을 형성하기 위한 증착 물질은 제2금속층(323)의 상면으로부터 제2팁(PT2)의 측면까지 연속되는 제2더미중간층을 형성할 수 있다. 제2중간층(2202)과 제2더미중간층은 제2팁(PT2)에 의하여 서로 분리 및 이격될 수 있다.
일 실시예에서, 제3중간층(2203)은 별도의 마스크 없이 증착되어, 제3중간층(2203)을 형성하기 위한 증착 물질은 제2금속층(323)의 상면으로부터 제3팁(PT3)의 측면까지 연속되는 제3더미중간층을 형성할 수 있다. 제3중간층(2203)과 제3더미중간층은 제3팁(PT3)에 의하여 서로 분리 및 이격될 수 있다.
제1화소개구(OP1)을 통하여 제1중간층(2201) 상에 제1대향전극(231)이 위치할 수 있다. 마찬가지로, 제2화소개구(OP2)를 통하여 제2중간층(2202) 상에 제2대향전극(232)이 위치하고, 제3화소개구(OP3)를 통하여 제3중간층(2203)상에 제3대향전극(233)이 위치할 수 있다.
일 실시예에서, 제1대향전극(231)은 별도의 마스크 없이 증착되어, 제1대향전극(231)을 형성하기 위한 증착 물질은 제1더미중간층의 상면으로부터 제1팁(PT1)의 측면까지 연속되는 제1더미대향전극층을 형성할 수 있다. 제1대향전극(231)과 제1더미대향전극층은 제1팁(PT1)에 의하여 서로 분리 및 이격될 수 있다.
일 실시예에서, 제2대향전극(232)은 별도의 마스크 없이 증착되어, 제2대향전극(232)을 형성하기 위한 증착 물질은 제2더미중간층의 상면으로부터 제2팁(PT2)의 측면까지 연속되는 제2더미대향전극층을 형성할 수 있다. 제2대향전극(232)과 제2더미대향전극층은 제2팁(PT2)에 의하여 서로 분리 및 이격될 수 있다.
일 실시예에서, 제3대향전극(233)은 별도의 마스크 없이 증착되어, 제3대향전극(233)을 형성하기 위한 증착 물질은 제3더미중간층의 상면으로부터 제3팁(PT3)의 측면까지 연속되는 제3더미대향전극층을 형성할 수 있다. 제3대향전극(233)과 제3더미대향전극층은 제3팁(PT3)에 의하여 서로 분리 및 이격될 수 있다.
일부 실시예에서, 제1중간층(2201), 제2중간층(2202) 및 제3중간층(2203)은 열증착 공정을 이용하여 형성되고, 제1대향전극(231), 제2대향전극(232) 및 제3대향전극(233)은 스퍼터링 공정을 이용하여 형성될 수 있다. 따라서, 제1대향전극(231), 제2대향전극(232) 및 제3대향전극(233) 각각을 형성하기 위한 증착 물질은 기판(100)에 수직인 방향(z 방향)을 기준으로 제1중간층(2201), 제2중간층(2202) 및 제3중간층(2203) 각각을 형성하기 위한 증착 물질보다 비스듬한 방향으로 입사할 수 있다.
제1팁(PT1)에 가려져 제1중간층(2201)이 형성되지 않은 제1금속층(321)의 측면에 제1대향전극(231)이 직접 접촉할 수 있다. 마찬가지로, 제2팁(PT2)에 가려져 제2중간층(2202)이 형성되지 않은 제1금속층(321)의 측면에 제2대향전극(232)이 직접 접촉할 수 있으며, 제3팁(PT3)에 가려져 제3중간층(2203)이 형성되지 않은 제1금속층(321)의 측면에 제3대향전극(233)이 직접 접촉할 수 있다. 따라서, 제1대향전극(231), 제2대향전극(232) 및 제3대향전극(233)은 금속뱅크층(320)과 전기적으로 연결될 수 있다.
상술한 바와 같이, 금속뱅크층(320)은 공통전원공급배선(16, 도 2 참조)과 전기적으로 연결되어 공통전압(ELVSS)을 제1대향전극(231), 제2대향전극(232) 및 제3대향전극(233)에 전달할 수 있다.
제1발광다이오드(ED1)을 밀봉하도록, 제1대향전극(231) 상에 제1무기봉지층(511)을 형성할 수 있다. 제1무기봉지층(511)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1무기봉지층(511)은 상대적으로 우수한 스텝 커버리지를 가져, 제1팁(PT1)의 하면 및 제1금속층(321)의 측면과 직접 접촉하여, 제1발광다이오드(ED1)을 완전히 둘러싸는 무기접촉영역을 형성할 수 있다. 따라서, 제1무기봉지층(511)은 제1발광다이오드(ED1)으로 수분 및/또는 공기와 같은 불순물이 침투하는 경로를 감소시키거나 차단할 수 있다.
마찬가지로, 제2무기봉지층(512)은 제2팁(PT2)의 하면 및 제1금속층(321)의 측면과 직접 접촉하여, 제2발광다이오드(ED2)을 완전히 둘러싸는 무기접촉영역을 형성할 수 있다. 제3무기봉지층(513)은 제3팁(PT3)의 하면 및 제1금속층(321)의 측면과 직접 접촉하여 제3발광다이오드(ED3)을 완전히 둘러싸는 무기접촉영역을 형성할 수 있다.
제1무기봉지층(511), 제2무기봉지층(512) 및 제3무기봉지층(513)을 포함하는 무기봉지층(510) 상에 평탄화층(520)이 위치할 수 있다. 평탄화층(520)은 금속뱅크층(320)의 제1화소개구(OP1), 제2화소개구(OP2) 및 제3화소개구(OP3)를 매립하여 평탄화층(520) 상부에 배치되는 구성요소들에 평탄한 베이스면을 제공할 수 있다. 평탄화층(520)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
평탄화층(520) 상에는 보호층(530)이 위치할 수 있다. 보호층(530)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 보호층(530)은 이후의 공정에서 평탄화층(520)의 손상을 방지할 수 있다.
도 6을 참조하면, 제1발광다이오드(ED1), 제2발광다이오드(ED2) 및 제3발광다이오드(ED3) 각각에 대응하는 발광다이오드는 화소전극(210), 중간층(220) 및 대향전극(230)을 포함할 수 있다. 중간층(220)은 발광층(222)을 포함할 수 있다.
화소전극(210)은 (반)투명전극이 되도록 형성할 수도 있고 반사전극이 되도록 형성할 수도 있다. 화소전극(210)이 (반)투명전극으로 형성할 경우, 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 화소전극(210)을 반사전극으로 형성할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성하고, 이 반사막 상에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 형성할 수 있다. 일 실시예로, 화소전극(210)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다.
중간층(220)은 화소전극(210)과 발광층(222) 사이, 및/또는 발광층(222)과 대향전극(230) 사이에 개재되는 기능층을 포함할 수 있다. 이하, 화소전극(210)과 발광층(222) 사이의 기능층을 제1기능층(221)이라 하고 발광층(222)과 대향전극(230) 사이에 개재되는 기능층을 제2기능층(223)이라 한다.
발광층(222)은 소정의 색상(적색, 녹색, 또는 청색)의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 다른 실시예로서, 발광층(222)은 무기물 또는 양자점을 포함할 수 있다.
제1기능층(221)은 홀 수송층(HTL: Hole Transport Layer) 및/또는 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(221) 및 제2기능층(223)은 유기물을 포함할 수 있다.
중간층(220)은 단일의 발광층을 포함하는 단일 스택 구조이거나, 복수의 발광층들을 포함하는 멀티 스택 구조인 탠덤 구조를 가질 수 있다. 탠덤 구조를 갖는 경우, 복수의 스택들 사이에는 전하생성층(CGL, Charge Generation Layer)이 배치될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
대향전극(230) 상에는 캡핑층(CPL)이 위치할 수 있다. 캡핑층(CPL)은 대향전극(230)을 보호하는 동시에 광추출 효율을 높이기 위하여 마련된 층일 수 있다. 캡핑층(CPL)의 굴절률은 대향전극(230)의 굴절률보다 높을 수 있다. 또는 캡핑층(CPL)은 굴절률이 서로 다른 층들이 적층되어 구비될 수 있다. 예컨대, 캡핑층(CPL)의 굴절률은 약 1.7 내지 약 1.9 일 수 있다. 캡핑층(CPL)은 유기물질을 포함할 수 있으며, 추가적으로 LiF와 같은 무기절연물을 포함할 수 있다.
도 7a 내지 도 7d는 도 4에 도시된 표시장치의 Ⅲ 부분을 확대하여 나타낸 평면도들이고, 도 8a 내지 도 8c는 도 7a에 도시된 표시장치의 Ⅳ-Ⅳ' 선을 따른 단면도들이다.
도 7a 내지 도 7d, 및 도 8a를 참조하면, 기판(100)의 비표시영역(NDA) 상에 버퍼층(101), 제1게이트절연층(103), 제1층간절연층(105), 제2층간절연층(107), 제1유기절연층(109) 및 제2유기절연층(111)이 순차적으로 적층되어 위치할 수 있다. 일부 실시예에서, 버퍼층(101), 제1게이트절연층(103), 제1층간절연층(105), 제2층간절연층(107), 제1유기절연층(109) 및 제2유기절연층(111) 중 어느 하나 이상은 생략될 수 있다.
제1공통전압공급선(610)은 화소전극(210, 도 5 참조)들과 동일한 층, 예컨대, 제1공통전압공급선(610)은 제2유기절연층(111) 상에 위치할 수 있다. 제1공통전압공급선(610)은 상술한 바와 같이, 이차원적으로 배열된 제1홀(610h)들을 가질 수 있다. 제1홀(610h)들은 제1공통전압공급선(610) 하부에 배치된 제1유기절연층(109)및 제2유기절연층(111)에 포함된 기체를 배출하기 위한 경로를 제공할 수 있다.
제1공통전압공급선(610)은 화소전극(210, 도 5 참조)들과 동일한 물질을 포함할 수 있다. 일 실시예로, 제1공통전압공급선(610)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다.
제1공통전압공급선(610)의 제1홀(610h)들의 가장자리를 덮도록 희생패턴(1135)들이 위치할 수 있다. 희생패턴(1135)은 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제1서브홀(1135h)을 가질 수 있다. 제1서브홀(1135h)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)보다 작거나 같을 수 있다. 예컨대, 도 7b, 도 8a 및 도 8b에 에 도시된 바와 같이, 평면 상에서 제1서브홀(1135h)을 가지는 희생패턴(1135)의 제1경계(1135b1)은 제1공통전압공급선(610)의 제1홀(610h) 내측에 위치할 수 있다. 희생패턴(1135)의 제2경계(1135b2)는 제1홀(610h)의 외측에 위치하여, 희생패턴(1135)가 제1홀(610h)의 가장자리를 덮을 수 있다.
희생패턴(1135)은 제1잔여희생층(1131), 제2잔여희생층(1132) 및 제3잔여희생층(1133)과 동일한 층에 위치할 수 있다. 희생패턴(1135)은 제1잔여희생층(1131), 제2잔여희생층(1132) 및 제3잔여희생층(1133)과 동일한 물질을 포함할 수 있다. 예컨대, 희생패턴(1135)은 IZO(Indium Zinc Oxide) 및/또는 IGZO (indium gallium zinc oxide)과 같은 도전성 산화물을 포함할 수 있다.
희생패턴(1135) 상에 제1무기패턴(315)이 위치할 수 있다. 제1무기패턴(315)은 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제2서브홀(315h)을 가질 수 있다. 제2서브홀(315h)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)보다 작거나 같을 수 있다. 예컨대, 도 7c, 도 8a 및 도 8b에 에 도시된 바와 같이, 평면 상에서 제2서브홀(315h)을 가지는 제1무기패턴(315)의 제1경계(315b1)는 제1공통전압공급선(610)의 제1홀(610h) 내측에 위치할 수 있다. 제1무기패턴(315)의 제2경계(315b2)는 제1홀(610h)의 외측에 위치하여, 제1무기패턴(315)가 제1홀(610h)의 가장자리를 덮을 수 있다.
도 7c 및 도 8a는 제1무기패턴(315)의 제2경계(315b2)가 희생패턴(1135)의 제2경계(1135b2)의 외측에 위치하는 경우를 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 도 8b에 도시된 바와 같이, 제1무기패턴(315)의 제2경계(315b2)와 희생패턴(1135)의 제2경계(1135b2)는 일치하거나, 또 다른 실시예로, 제1무기패턴(315)의 제2경계(315b2)가 희생패턴(1135)의 제2경계(1135b2)의 내측에 위치할 수도 있다.
일 실시예에서, 희생패턴(1135)은 금속뱅크층(320) 및 제1무기패턴(315)의 일부를 제거하는 공정에서 제1홀(610h)을 통하여 노출되는 제2유기절연층(111)의 상면을 보호하기 위한 보호패턴이 제거된 후 남은 일부분일 수 있다.
제1무기패턴(315)은 무기뱅크층(310)과 동일한 층에 위치할 수 있다. 제1무기패턴(315)은 무기뱅크층(310)과 동일한 물질을 포함할 수 있다. 예컨대, 제1무기패턴(315)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1무기패턴(315) 상에 금속뱅크층(320)이 위치할 수 있다. 금속뱅크층(320)은 표시영역(DA)으로부터 비표시영역(NDA)로 연장될 수 있다. 금속뱅크층(320)은 제1홀(610h)과 중첩하는 제1뱅크홀(320h1)을 가질 수 있다. 제1뱅크홀(320h1)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)보다 작거나 대략 같을 수 있다. 예컨대,도 7d, 도 8a 및 도 8b에 도시된 바와 같이, 평면 상에서 제1뱅크홀(320h1)의 경계는 제1홀(610h)의 경계 내측에 위치할 수 있다.
도 5를 참조하여 설명한 바와 같이, 금속뱅크층(320)은 제1금속층(321) 및 제2금속층(323)을 포함할 수 있다. 비표시영역(NDA)에서 제1금속층(321)은 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제3서브홀(321h)을 가지고, 제2금속층(323)은 제1홀(610h)과 중첩하는 제4서브홀(323h)을 가질 수 있다. 도 8a에 도시된 바와 같이, 제1서브홀(1135h), 제2서브홀(315h), 제3서브홀(321h) 및 제4서브홀(323h)은 연속된 측벽을 가질 수 있다. 다시 말해, 제1서브홀(1135h)의 폭(또는 면적), 제2서브홀(315h)의 폭(또는 면적), 제3서브홀(321h)의 폭(또는 면적) 및 제4서브홀(323h)의 폭(또는 면적)은 대략 동일하거나 유사할 수 있다.
일부 실시예에서, 제1공통전압공급선(610)은 은(Ag)을 포함할 수 있다. 이러한 경우, 희생패턴(1135), 제1무기패턴(315) 및 금속뱅크층(320)이 제1홀(610h)들의 경계를 클래딩하여, 제1공통전압공급선(610)의 은 성분이 석출되는 것을 방지하거나 감소시킬 수 있다.
도 8a 및 도 8b는 제1서브홀(1135h)의 폭(또는 면적), 제2서브홀(315h)의 폭(또는 면적), 제3서브홀(321h)의 폭(또는 면적) 및 제4서브홀(323h)의 폭(또는 면적)이 제1공통전압공급선(610)의 폭(또는 면적)보다 작은 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 도 8c에 도시된 바와 같이, 제1서브홀(1135h)의 폭(또는 면적), 제2서브홀(315h)의 폭(또는 면적), 제3서브홀(321h)의 폭(또는 면적) 및 제4서브홀(323h)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)과 대략 동일하거나 유사할 수 있다. 이러한 경우, 제1서브홀(1135h), 제2서브홀(315h), 제3서브홀(321h), 제4서브홀(323h) 및 제1홀(610h)은 동일하거나 연속적인 공정을 통하여 패터닝될 수 있다.
제1금속층(321)은 희생패턴(1135) 및 제1무기패턴(315)의 외측의 컨택영역(CA)에서 제1공통전압공급선(610)과 직접 접촉할 수 있다. 따라서, 금속뱅크층(320)은 제1공통전압공급선(610)과 전기적으로 연결될 수 있다.
제1유기절연층(109)과 제2유기절연층(111) 사이에 제2공통전압공급선(620)이 위치할 수 있다. 제2공통전압공급선(620)은 제1공통전압공급선(610)과 전기적으로 연결되며, 공통전원공급배선(16, 도 2 참조)를 구성할 수 있다. 제2공통전압공급선(620)은 제1공통전압공급선(610)과 중첩하여 배치되되, 제1홀(610h)들과 이격되도록 이차원적으로 배열되는 제2홀(620h)들을 포함할 수 있다. 제2공통전압공급선(620)은 접속메탈(CM, 도 5 참조)와 동일한 층에 위치할 수 있다. 제2공통전압공급선(620)은 접속메탈(CM, 도 5 참조)와 동일한 물질을 포함할 수 있다. 예컨대, 제2공통전압공급선(620)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이다. 도 9는 도 8a와 유사하나, 희생패턴(1135, 도 8a 참조) 및 제1무기패턴(315, 도 8a 참조)가 생략된 점에서 차이가 존재한다.
도 9를 참조하면, 제1홀(610h)들을 갖는 제1공통전압공급선(610) 상에 금속뱅크층(320)이 위치할 수 있다. 금속뱅크층(320)은 제1금속층(321) 및 제2금속층(323)을 포함하며, 금속뱅크층(320)을 관통하는 제1뱅크홀(320h1)을 가질 수 있다. 제1뱅크홀(320h1)들은 각각 제1홀(610h)들과 중첩하여 배치되되, 제1뱅크홀(320h1)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)보다 작을 수 있다. 따라서, 금속뱅크층(320)은 제1홀(610h)의 가장자리를 덮을 수 있다. 다시 말해, 평면 상에서 제1뱅크홀(320h1)의 경계는 제1홀(610h)의 경계 내측에 위치할 수 있다.
제1공통전압공급선(610)과 금속뱅크층(320)사이에는 절연층이 존재하지 않으므로, 제1공통전압공급선(610)은 전면(全面)에서 금속뱅크층(320)과 직접 접촉할 수 있다. 따라서, 금속뱅크층(320)과 제1공통전압공급선(610)의 컨택영역(CA)을 넓혀 저항이 감소할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이다.
도 10을 참조하면, 기판(100)의 비표시영역(NDA) 상에 버퍼층(101), 제1게이트절연층(103), 제1층간절연층(105), 제2층간절연층(107), 제1유기절연층(109) 및 제2유기절연층(111)이 순차적으로 적층되어 위치할 수 있다. 일부 실시예에서, 버퍼층(101), 제1게이트절연층(103), 제1층간절연층(105), 제2층간절연층(107), 제1유기절연층(109) 및 제2유기절연층(111) 중 어느 하나 이상은 생략될 수 있다.
제1공통전압공급선(610)은 화소전극(210, 도 5 참조)들과 동일한 층, 예컨대, 제1공통전압공급선(610)은 제2유기절연층(111) 상에 위치할 수 있다. 제1공통전압공급선(610)은 상술한 바와 같이, 이차원적으로 배열된 제1홀(610h)들을 가질 수 있다. 제1홀(610h)들은 제1공통전압공급선(610) 하부에 배치된 제1유기절연층(109)및 제2유기절연층(111)에 포함된 기체를 배출하기 위한 경로를 제공할 수 있다.
제2공통전압공급선(620)은 접속메탈(CM, 도 5 참조)들과 동일한 층, 예컨대, 제1유기절연층(109)상에 위치할 수 있다. 제2공통전압공급선(620)은 제1홀(610h)들과 비중첩하도록 이차원적으로 배열된 제2홀(620h)들을 가질 수 있다.
제1공통전압공급선(610)의 제1홀(610h)들의 가장자리를 덮도록 희생패턴(1135)들이 위치할 수 있다. 희생패턴(1135)은 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제1서브홀(1135h)을 가질 수 있다. 제1서브홀(1135h)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)보다 작을 수 있다.
희생패턴(1135)은 제1잔여희생층(1131, 도 5 참조), 제2잔여희생층(1132, 도 5 참조) 및 제3잔여희생층(1133, 도 5 참조)과 동일한 층에 위치할 수 있다. 희생패턴(1135)은 제1잔여희생층(1131, 도 5 참조), 제2잔여희생층(1132, 도 5 참조) 및 제3잔여희생층(1133, 도 5 참조)과 동일한 물질을 포함할 수 있다.
희생패턴(1135) 상에 제1무기패턴(315)이 위치할 수 있다. 제1무기패턴(315)은 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제2서브홀(315h)을 가질 수 있다. 제2서브홀(315h)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)보다 클 수 있다. 예컨대, 평면 상에서 제2서브홀(315h)의 경계는 제1홀(610h)의 경계 외측에 위치할 수 있다.
제1무기패턴(315) 상에 금속뱅크층(320)이 위치할 수 있다. 금속뱅크층(320)은 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제1뱅크홀(320h1)을 가질 수 있다. 제1뱅크홀(320h1)의 폭(또는 면적)은 제1홀(610h)의 폭(또는 면적)보다 클 수 있다. 예컨대, 평면 상에서 제1뱅크홀(320h1)의 경계는 제1홀(610h)의 경계 외측에 위치할 수 있다.
금속뱅크층(320)은 제1금속층(321) 및 제2금속층(323)을 포함할 수 있다. 제1금속층(321)은 희생패턴(1135) 및 제1무기패턴(315)의 외측의 컨택영역(CA)에서 제1공통전압공급선(610)과 직접 접촉할 수 있다. 따라서, 금속뱅크층(320)은 제1공통전압공급선(610)과 전기적으로 연결될 수 있다.
비표시영역(NDA)에서 제1금속층(321)은 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제3서브홀(321h)을 가지고, 제2금속층(323)은 제1홀(610h)과 중첩하는 제4서브홀(323h)을 가질 수 있다. 제3서브홀(321h)와 제4서브홀(323h)는 연속된 측벽을 가지며, 제1뱅크홀(320h1)을 구성할 수 있다.
제1뱅크홀(320h1)과 중첩하여, 더미금속뱅크층(320d)이 위치할 수 있다. 도 10에 도시된 바와 같이, 더미금속뱅크층(320d)은 금속뱅크층(320), 제1무기패턴(315) 및 희생패턴(1135)과 이격되어, 제1유기절연층(109) 및 제2유기절연층(111)에서 생성되는 가스의 배출 경로를 확보할 수 있다.
다른 일부 실시예들에서, 더미금속뱅크층(320d)은 제1공통전압공급선(610)의 제1홀(610h)의 가장자리를 덮을 수도 있다. 이러한 경우, 더미금속뱅크층(320d)이 제1공통전압공급선(610)의 제1홀(610h)의 경계를 클래딩하여, 제1공통전압공급선(610)의 은 성분이 석출되는 것을 방지하거나 감소시킬 수 있다.
금속뱅크층(320)은 제1더미금속층(321d) 및 제2더미금속층(323d)을 포함할 수 있으며, 제1더미금속층(321d)은 제1금속층(321)과 동일한 물질을 포함하고, 제2더미금속층(323d)은 제2금속층(323)과 동일한 물질을 포함할 수 있다.
도 10에서는 희생패턴(1135)가 제1홀(610h)의 가장자리를 덮는 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 일부 실시예들에서, 희생패턴(1135)이 생략되거나, 또는, 희생패턴(1135) 및 제1무기패턴(315)이 생략될 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이고, 도 12는 도 11에 도시된 표시장치의 Ⅴ 부분을 확대하여 나타낸 평면도이며, 도 13은 도 12에 도시된 표시장치의 Ⅵ-Ⅵ' 선을 따른 단면도이다. 도 11은 도 4와 유사하나, 제1공통전압공급선(610)의 제2경계(610E2)가 밸리부(VA)와 인접하여 위치하는 점에서 차이가 존재한다.
도 11 내지 도 13을 참조하면, 기판(100)은 표시영역(DA) 및 표시영역(DA)의 외측에 위치하는 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 복수의 화소들, 예컨대 제1화소(P1), 제2화소(P2) 및 제3화소(P3)가 배치될 수 있다.
표시영역(DA)의 외측에 위치하는 비표시영역(NDA)에 제1공통전압공급선(610)이 위치할 수 있다. 제1공통전압공급선(610)과 중첩하는 영역을 제1영역(1A)으로 정의할 수 있다. 다시 말해, 제1공통전압공급선(610)의 제1경계(610E1) 및 제2경계(610E2)에 의해 제1영역(1A)이 정의될 수 있다. 제1공통전압공급선(610)은 기판(100)의 끝단(100E)과 나란하게 배치되어, 표시영역(DA)의 적어도 일부를 둘러쌀 수 있다.
제1공통전압공급선(610)은 공통전원공급배선(16, 도 2 참조)의 일 부분일 수 있다. 제1공통전압공급선(610)은 화소전극(210, 도 5 참조)들과 동일한 층, 예컨대, 제2유기절연층(111)상에 배치될 수 있다.
제1공통전압공급선(610)은 이차원적으로 배열된 제1홀(610h)들을 가질 수 있다. 제1홀(610h)들은 제1공통전압공급선(610) 하부에 배치된 제1유기절연층(109) 및 제2유기절연층(111)에 포함된 기체를 배출할 수 있는 경로를 제공할 수 있다.
제1공통전압공급선(610)과 중첩하여 제1유기절연층(109) 및 제2유기절연층(111)의 일부를 제거하여 형성된 밸리부(VA)가 위치할 수 있다. 밸리부(VA)는 표시영역(DA)의 적어도 일부분을 연속하여 둘러싸도록 배치되어, 기판(100)의 외측으로부터 표시영역(DA)으로 수분 등의 불순물이 유기층을 통하여 침투하는 것을 차단하거나 감소시킬 수 있다.
제1영역(1A)의 외측에 제2영역(2A)이 위치할 수 있다. 제2영역(2A)은 제2유기절연층(111)의 끝단으로부터 제1공통전압공급선(610)의 제2경계(610E2)까지의 영역으로 정의될 수 있다. 즉, 제2유기절연층(111)은 표시영역(DA)으로부터 제2영역(2A)까지 연장되며, 제2영역(2A) 외측의 제3영역(3A)과 비중첩할 수 있다.
제2공통전압공급선(620)은 제1영역(1A) 및 제2영역(2A)에 위치할 수 있다. 제2공통전압공급선(620)은 제1영역(1A)에서 제1공통전압공급선(610)과 중첩하며, 제1공통전압공급선(610) 및 제2공통전압공급선(620)은 전기적으로 연결되어 공통전원공급배선(16, 도 2 참조)를 형성할 수 있다. 제2공통전압공급선(620)은 접속메탈(CM, 도 5 참조)과 동일한 층에 위치할 수 있다. 제2공통전압공급선(620)은 접속메탈(CM, 도 5 참조)와 동일한 물질을 포함할 수 있다.
제2공통전압공급선(620)은 제1영역(1A) 및 제2영역(2A)에 이차원적으로 배열되는 제2홀(620h)들을 포함할 수 있다. 제1영역(1A)에서 제2공통전압공급선(620)의 제2홀(620h)은 제1공통전압공급선(610)의 제1홀(610h)과 이격되어 배치될 수 있다.
제2영역(2A)의 외측에 제3영역(3A)가 위치할 수 있다. 제3영역(3A)은 제2유기절연층(111)의 일부가 제거되어 제2공통전압공급선(620)의 상면이 노출되는 영역으로 정의될 수 있다.
제1공통전압공급선(610) 상에 금속뱅크층(320)이 위치할 수 있다. 금속뱅크층(320)은 제1금속층(321) 및 제2금속층(323)을 포함할 수 있다. 금속뱅크층(320)은 표시영역(DA)으로부터 제3영역(3A)을 향하여 연장될 수 있다. 금속뱅크층(320)은 제1영역(1A)에서 제1공통전압공급선(610)의 제1홀(610h)과 중첩하는 제1뱅크홀(320h1) 및 제2영역(2A)에서 제2공통전압공급선(620)의 제2홀(620h)과 중첩하는 제2뱅크홀(320h2)를 가질 수 있다.
제2영역(2A)에서 제2유기절연층(111)은 제2공통전압공급선(620)의 제2홀(620h) 및 금속뱅크층(320)의 제2뱅크홀(320h2)과 중첩하는 제3홀(111h)을 가질 수 있다. 제2유기절연층(111)의 제3홀(111h)의 폭(또는 면적)은 제2공통전압공급선(620)의 제2홀(620h)의 폭(또는 면적)보다 작을 수 있다. 제2유기절연층(111)은 제2공통전압공급선(620)의 제2홀(620h)의 가장자리를 덮을 수 있다. 도 13은 제3홀(111h)이 제2유기절연층(111)을 관통하는 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제2유기절연층(111)은 금속뱅크층(320)의 제2뱅크홀(320h2) 및 제2공통전압공급선(620)의 제2홀(620h)과 중첩하는 리세스부 또는 그루브를 가질 수도 있다.
제2유기절연층(111)의 제3홀(111h)과 인접하여, 제2유기절연층(111) 상에 제2무기패턴(317)이 위치할 수 있다. 제2무기패턴(317)은 제2공통전압공급선(620)의 제2홀(620h) 및 금속뱅크층(320)의 제2뱅크홀(320h2)과 중첩하는 관통홀을 가질 수 있다.
제2무기패턴(317)은 무기뱅크층(310)과 동일한 층에 위치할 수 있다. 제2무기패턴(317)은 무기뱅크층(310)과 동일한 물질을 포함할 수 있다. 예컨대, 제2무기패턴(317)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제2유기절연층(111)은 제3영역(3A)과 비중첩하므로, 제3영역(3A)에서 금속뱅크층(320)의 제1금속층(321)과 제2공통전압공급선(620)은 직접 접촉할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시장치
100: 기판
16: 공통전원공급배선
101: 버퍼층
103: 제1게이트절연층
105: 제1층간절연층
107: 제2층간절연층
109: 제1유기절연층
111: 제2유기절연층
1135: 희생패턴
310: 무기뱅크층
315: 제1무기패턴
317: 제2무기패턴
320: 금속뱅크층
610: 제1공통전압공급선
610h: 제1홀
620: 제2공통전압공급선
620h: 제2홀

Claims (20)

  1. 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치되는 화소전극;
    상기 비표시영역 상에 배치되고 제1홀을 갖는 제1공통전압공급선; 및
    상기 화소전극 및 상기 제1공통전압공급선 상에 위치하고, 상기 화소전극과 중첩하는 화소개구 및 상기 제1홀과 중첩하는 제1뱅크홀을 갖는 금속뱅크층;을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 금속뱅크층은 상기 화소전극의 가장자리를 덮는 표시장치.
  3. 제1항에 있어서,
    상기 금속뱅크층과 상기 제1공통전압공급선 사이에 위치하고, 상기 제1홀의 가장자리를 덮는 제1무기패턴;을 더 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 제1무기패턴과 상기 제1공통전압공급선 사이에 위치하고, 상기 제1홀의 가장자리를 덮는 희생패턴;을 더 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 금속뱅크층과 상기 화소전극 사이에 위치하고, 상기 화소전극의 가장자리를 덮는 무기뱅크층;을 더 포함하고,
    상기 제1무기패턴은 상기 무기뱅크층과 동일 물질을 포함하는 표시장치.
  6. 제 5항에 있어서,
    상기 무기뱅크층과 상기 화소전극 사이에 위치하는 잔여희생층;을 더 포함하고,
    상기 희생패턴은 상기 잔여희생층과 동일 물질을 포함하는 표시장치.
  7. 제1항에 있어서,
    평면 상에서 상기 제1홀의 경계는 상기 제1뱅크홀의 경계 외측에 위치하는 표시장치.
  8. 제1항에 있어서,
    평면 상에서 상기 제1홀의 경계는 상기 제1뱅크홀의 경계와 일치하는 표시장치.
  9. 제1항에 있어서,
    상기 제1홀과 중첩하되 상기 제1공통전압공급선과 이격된 더미뱅크;를 더 포함하고,
    상기 제1홀의 경계는 상기 제1뱅크홀의 경계 내측에 위치하는, 표시장치.
  10. 제7항에 있어서,
    상기 금속뱅크층과 상기 제1공통전압공급선 사이에 위치하고, 상기 제1홀의 가장자리를 덮는 희생패턴;을 더 포함하는 표시장치.
  11. 제1항에 있어서,
    상기 금속뱅크층은 제1금속층 및 상기 제1금속층 상에 위치하는 제2금속층을 포함하고,
    상기 제2금속층은 상기 제1금속층의 상면으로부터 상기 화소개구의 중심을 향하여 연장된 팁을 갖는 표시장치.
  12. 제1항에 있어서,
    상기 금속뱅크층의 상기 화소개구를 통해 상기 화소전극 상에 배치되는 중간층; 및
    상기 금속뱅크층의 상기 화소개구를 통해 상기 중간층 상에 배치되는 대향전극;을 더 포함하고,
    상기 대향전극은 상기 화소개구를 갖는 상기 금속뱅크층의 측벽과 직접 접촉하는 표시장치.
  13. 제1항에 있어서,
    상기 제1공통전압공급선의 하부에 위치하며 제2홀을 갖는 제2공통전압공급선;을 더 포함하고,
    상기 제2홀은 상기 제1홀과 이격되어 배치되는 표시장치.
  14. 표시영역 및 상기 표시영역의 외측에 위치하는 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치되는 화소전극;
    상기 비표시영역 상에 배치되고, 제1홀을 갖는 제1공통전압공급선;
    상기 기판과 상기 제1공통전압공급선 사이에 배치되고, 제2홀을 갖는 제2공통전압공급선; 및
    상기 화소전극 및 상기 제1공통전압공급선 상에 위치하고, 상기 화소전극과 중첩하는 화소개구, 상기 제1홀과 중첩하는 제1뱅크홀 및 상기 제2홀과 중첩하는 제2뱅크홀을 갖는 금속뱅크층;을 포함하는 표시장치.
  15. 제14항에 있어서,
    상기 기판은 상기 제1공통전압공급선과 중첩하는 제1영역 및 상기 제1영역의 외측에 위치하는 제2영역을 포함하고,
    상기 제1뱅크홀은 상기 제1영역에 위치하고, 상기 제2뱅크홀은 상기 제2영역에 위치하는 표시장치.
  16. 제15항에 있어서,
    상기 제1공통전압공급선과 상기 제2공통전압공급선 사이에 개재되고, 상기 표시영역으로부터 상기 제2영역까지 연장된 유기절연층;을 더 포함하는 표시장치.
  17. 제16항에 있어서,
    상기 유기절연층은 상기 제2홀의 가장자리를 덮는 표시장치.
  18. 제16항에 있어서,
    상기 유기절연층은 상기 제2홀과 중첩하는 제3홀을 갖고,
    상기 제3홀의 경계는 상기 제2뱅크홀의 경계와 일치하는 표시장치.
  19. 제16항에 있어서,
    상기 금속뱅크층과 상기 유기절연층 사이에 위치하고, 상기 제2홀의 가장자리를 덮는 제2무기패턴;을 더 포함하는 표시장치.
  20. 제15항에 있어서,
    상기 기판은 상기 제2영역의 외측에 위치하는 제3영역을 포함하고,
    상기 제2공통전압공급선과 상기 금속뱅크층은 상기 제3영역에서 직접 접촉하는 표시장치.
KR1020220125796A 2022-09-30 2022-09-30 표시장치 KR20240046393A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220125796A KR20240046393A (ko) 2022-09-30 2022-09-30 표시장치
US18/195,082 US20240113267A1 (en) 2022-09-30 2023-05-09 Display apparatus
CN202311260468.XA CN117812948A (zh) 2022-09-30 2023-09-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220125796A KR20240046393A (ko) 2022-09-30 2022-09-30 표시장치

Publications (1)

Publication Number Publication Date
KR20240046393A true KR20240046393A (ko) 2024-04-09

Family

ID=90427630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220125796A KR20240046393A (ko) 2022-09-30 2022-09-30 표시장치

Country Status (3)

Country Link
US (1) US20240113267A1 (ko)
KR (1) KR20240046393A (ko)
CN (1) CN117812948A (ko)

Also Published As

Publication number Publication date
CN117812948A (zh) 2024-04-02
US20240113267A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
EP4340572A1 (en) Display apparatus and method of manufacturing the same
KR20240046393A (ko) 표시장치
US20240147778A1 (en) Display apparatus and method of manufacturing the same
KR20240079322A (ko) 디스플레이 장치
US20240324280A1 (en) Method of manufacturing display apparatus
EP4326034A1 (en) Display apparatus and method of manufacturing the same
KR20240033772A (ko) 표시 장치
US20240188343A1 (en) Display apparatus and method of manufacturing the same
KR20240043892A (ko) 표시 장치 및 그 제조 방법
US20240237459A1 (en) Display apparatus
US20240324361A1 (en) Display apparatus
US20240324317A1 (en) Display apparatus and method of manufacturing the same
US20240196659A1 (en) Display apparatus and method of manufacturing the same
US12082458B2 (en) Display device having a conductive layer of a same material as the pixel electrode covering one side surface of a power supply line formed under a sealing portion between two substrates
US20240099075A1 (en) Display device
US20240250074A1 (en) Display apparatus and method of manufacturing the same
US20230200197A1 (en) Method of manufacturing display panel
KR20240054480A (ko) 표시 장치 및 그 제조 방법
US20220285647A1 (en) Display apparatus
KR20240114857A (ko) 디스플레이 장치
KR20240068884A (ko) 표시 장치
KR20240118237A (ko) 표시 장치 및 그 제조 방법
KR20240084571A (ko) 표시 장치 및 그 제조방법
KR20240081715A (ko) 표시 장치 및 그 제조 방법
KR20240077581A (ko) 디스플레이 패널