KR20240081715A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240081715A
KR20240081715A KR1020220165101A KR20220165101A KR20240081715A KR 20240081715 A KR20240081715 A KR 20240081715A KR 1020220165101 A KR1020220165101 A KR 1020220165101A KR 20220165101 A KR20220165101 A KR 20220165101A KR 20240081715 A KR20240081715 A KR 20240081715A
Authority
KR
South Korea
Prior art keywords
layer
conductive
conductive layer
counter electrode
opening
Prior art date
Application number
KR1020220165101A
Other languages
English (en)
Inventor
손세완
김성호
이지선
정석우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220165101A priority Critical patent/KR20240081715A/ko
Priority to CN202311534630.2A priority patent/CN118119213A/zh
Priority to US18/519,128 priority patent/US20240179958A1/en
Publication of KR20240081715A publication Critical patent/KR20240081715A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 일 실시예는, 제1 부화소전극; 상기 제1 부화소전극과 중첩하는 제1 개구를 포함하되, 상기 제1 부화소전극의 주변부분과의 사이에 절연층을 개재한 채 상기 제1 부화소전극 상에 배치되는 도전성 뱅크층; 상기 도전성 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층; 상기 도전성 뱅크층의 상 기 제1 개구를 통해 상기 제1 중간층과 중첩하는 제1 대향전극;을 포함하고, 상기 도전성 뱅크층은 제1 도전층, 상기 제1 도전층 상의 제2 도전층, 상기 제2 도전층 상의 제3 도전층을 포함하고, 상기 제1 대향전극은 상기 도전성 뱅크층과 직접 접촉하도록 상기 제1 중간층의 폭 보다 큰 폭을 갖는, 표시 장치를 개시한다.

Description

표시 장치 및 그 제조 방법 {DISPLAY APPARATUS AND MANUFACTURING METHODE THEREOF}
본 발명의 실시예들은, 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 발광다이오드들을 이용하여 이미지를 제공할 수 있다. 표시 장치는 그 용도가 다양해지고 있다. 이에 따라, 표시 장치의 품질을 향상시키는 설계가 다양하게 시도되고 있다.
본 발명의 실시예들은, 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 실시예에 따르면, 제1 부화소전극; 상기 제1 부화소전극과 중첩하는 제1 개구를 포함하되, 상기 제1 부화소전극의 주변부분과의 사이에 절연층을 개재한 채 상기 제1 부화소전극 상에 배치되는 도전성 뱅크층; 상기 도전성 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층; 상기 도전성 뱅크층의 상 기 제1 개구를 통해 상기 제1 중간층과 중첩하는 제1 대향전극;을 포함하고, 상기 도전성 뱅크층은 제1 도전층, 상기 제1 도전층 상의 제2 도전층, 상기 제2 도전층 상의 제3 도전층을 포함하고, 상기 제1 대향전극은 상기 도전성 뱅크층과 직접 접촉하도록 상기 제1 중간층의 폭 보다 큰 폭을 갖는, 표시 장치를 개시한다.
상기 제1 중간층의 에지는 상기 도전성 뱅크층의 상기 제1 도전층으로부터 이격될 수 있다.
상기 제3 도전층은 상기 제2 도전층의 측면과 상기 제3 도전층의 바닥면이 만나는 지점으로부터 상기 제1 개구를 향해 돌출된 팁을 포함할 수 있다.
상기 제1 대향전극과 동일한 물질을 포함하며, 상기 팁에 의해 상기 제1 대향전극과 분리된 더미대향전극을 더 포함할 수 있다.
상기 더미대향전극은 상기 도전성 뱅크층의 상면과 직접 접촉할 수 있다.
상기 제1 대향전극은 상기 제1 도전층의 상면과 상기 제2 도전층의 측면이 만나는 제2 지점으로부터 상기 제1 도전층의 에지까지의 상면 전체와 직접 접촉할 수 있다.
상기 제2 도전층은 상기 제1 도전층 및 상기 제2 도전층과 다른 물질 포함할 수 있다.
상기 제2 도전층의 물질은 금속 및 도전성 세라믹 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 제2 도전층은, 알루미늄, 마그네슘, 몰리브덴, 텅스텐, 니켈, 산화마그네슘, 및 질화티타늄 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 제2 도전층은 금속을 포함하는 서브도전층 및 도전성 세라믹을 포함하는 서브도전층의 적층 구조를 포함할 수 있다.
본 발명의 다른 실시예는, 제1 부화소전극을 형성하는 공정; 상기 제1 부화소전극과 중첩하는 제1 개구를 포함하되, 상기 제1 부화소전극의 주변부분과의 사이에 절연층을 개재한 채 상기 제1 부화소전극 상에 배치되는 도전성 뱅크층을 형성하는 공정; 상기 제1 개구를 통해 제1 부화소전극 상에 제1 중간층을 형성하는 공정;
상기 도전성 뱅크층의 온도를 증가시키는 공정; 상기 제1 개구를 통해 제1 중간층 상에 제1 대향전극을 형성하는 공정;을 포함하고, 상기 도전성 뱅크층은 제1 도전층, 상기 제1 도전층 상의 제2 도전층, 상기 제2 도전층 상의 제3 도전층을 포함하고, 상기 제1 대향전극은 상기 도전성 뱅크층과 직접 접촉하도록 상기 제1 중간층의 폭 보다 큰 폭을 갖는, 표시 장치의 제조 방법을 개시한다.
상기 제1 중간층의 에지는 상기 도전성 뱅크층의 상기 제1 도전층으로부터 이격될 수 있다.
상기 도전성 뱅크층을 형성하는 공정은, 상기 제3 도전층은 상기 제2 도전층의 측면과 상기 제3 도전층의 바닥면이 만나는 지점으로부터 상기 제1 개구를 향해 돌출된 팁을 포함하도록 상기 제1 개구를 형성하는 공정을 포함할 수 있다.
상기 제1 대향전극을 형성하는 공정은, 상기 제1 대향전극과 동일한 물질을 포함하며, 상기 팁에 의해 상기 제1 대향전극과 분리된 채 상기 도전성 뱅크층 상에 위치하는 더미대향전극을 형성하는 공정을 더 포함할 수 있다.
상기 더미대향전극은 상기 도전성 뱅크층의 상면과 직접 접촉할 수 있다.
상기 제1 대향전극은 상기 제1 도전층의 상면과 상기 제2 도전층의 측면이 만나는 제2 지점으로부터 상기 제1 도전층의 에지까지의 상면 전체와 직접 접촉할 수 있다.
상기 절연층은 무기절연물을 포함할 수 있다.
상기 제2 도전층의 물질은 금속 및 도전성 세라믹 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 제2 도전층은, 알루미늄, 마그네슘, 몰리브덴, 텅스텐, 니켈, 산화마그네슘, 및 질화티타늄 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 제2 도전층은 금속을 포함하는 서브도전층 및 도전성 세라믹을 포함하는 서브도전층의 적층 구조를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 대향전극과 도전성 뱅크층 간의 접촉 면적을증가시킬 수 있으므로 대향전극의 저항에 따른 표시 품질 저하를 방지할 수 있다. 이러한 효과는 예시적인 것으로, 전술한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 제1 부화소, 제2 부화소, 및 제3 부화소 각각에 해당하는 발광다이오드 및 해당 발광다이오드에 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 표시 장치(1)의 제조 공정을 개략적으로 나타낸 단면도이다.
도 4a는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층을 개략적으로 나타낸 평면도이다.
도 4b는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층의 제1 도전층을 개략적으로 나타낸 평면도이다.
도 4c는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층의 제2 도전층을 개략적으로 나타낸 평면도이다.
도 4d는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층의 제3 도전층을 개략적으로 나타낸 평면도이다.
도 5a 내지 도 5k는 본 발명의 다른 실시예에 따른 표시 장치의 제조 공정을 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 도전성 뱅크층을 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 또는 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)은 표시영역(DA)에 배치된 제1 부화소(P1), 제2 부화소(P2), 제3 부화소(P3)를 통해 이미지를 표시할 수 있다. 비표시영역(NDA)은 표시영역(DA)의 외측에 배치되며 이미지를 디스플레이하지 않는 비표시영역으로, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 표시영역(DA)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
일 실시예로서 도 1은 표시영역(DA)의 x방향의 길이가 y방향의 길이 보다 작은 다각형(예컨대, 사각형)인 것을 도시하고 있으나, 다른 실시예로 표시 장치(1)는 표시영역(DA)의 y방향의 길이가 x방향의 길이 보다 작은 다각형(예컨대, 사각형)일 수 있다. 도 1은 표시영역(DA)이 대략 사각형인 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 표시영역(DA)은 N각형(N은 3이상의 자연수)이거나 원형 또는 타원형 등과 같이 다양한 형상을 가질 수 있다. 도 1은 표시영역(DA)의 코너부가 직선과 직선이 만나는 꼭지점을 포함하는 형상인 것을 도시하나, 다른 실시예로서 표시영역(DA)은 코너부가 라운드진 다각형일 수 있다.
표시 장치(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품에 적용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 표시 화면에 적용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 제1 부화소, 제2 부화소, 및 제3 부화소 각각에 해당하는 발광다이오드 및 해당 발광다이오드에 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 2를 참조하면, 발광다이오드(ED)는 부화소회로(PC)에 전기적으로 연결되며, 부화소회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 발광다이오드(ED)의 부화소전극(예컨대, 애노드)는 제1 트랜지스터(T1)에 전기적으로 연결될 수 있고, 대향전극(예컨대, 캐소드)은 공통전압공급선(10)에 전기적으로 연결되며, 공통전압(ELVSS)에 해당하는 전압을 전달받을 수 있다.
제2 트랜지스터(T2)는 스캔선(GW)을 통해 입력되는 스캔 신호(Sgw)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 제1 트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 제2 트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 제2 트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1 트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광다이오드(ED)를 흐르는 구동 전류(Id)를 제어할 수 있다. 발광다이오드(ED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2는 부화소회로(PC)가 2개의 트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에 따른 표시 장치의 부화소회로(PC)는 3개이거나 그 보다 많은 개수의 트랜지스터를 포함할 수 있으며 2개 이상의 커패시터를 포함할 수 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 표시 장치(1)의 제조 공정을 개략적으로 나타낸 단면도이다.
도 3a을 참조하면, 기판(100) 상에 부화소전극, 예컨대 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)을 형성한다. 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)은 (반)투명전극이 되도록 형성할 수도 있고 반사전극이 되도록 형성할 수도 있다. 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)이 (반)투명전극인 경우, 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)은 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)이 반사전극으로 형성할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성하고, 이 반사막 상에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 형성할 수 있다. 일 실시예로, 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 기판(100)은 고분자 수지를 포함하는 베이스층과 무기배리어층이 적층된 구조를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트, 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)일 수 있다.
제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)을 형성하기 전에, 기판(100) 상에는 제1 부화소회로(PC1), 제2 부화소회로(PC2), 및 제3 부화소회로(PC3)가 형성될 수 있다.
일 실시예로, 제1 부화소회로(PC1), 제2 부화소회로(PC2), 및 제3 부화소회로(PC3) 각각은 앞서 도 2를 참조하여 설명한 부화소회로(PC, 도 2)와 같이 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 도 3a는 제1 부화소회로(PC1), 제2 부화소회로(PC2), 및 제3 부화소회로(PC3) 각각의 제1 트랜지스터(T1) 및 스토리지 커패시터(Cst)를 개시한다.
버퍼층(110)은 기판(100)의 상면 상에 배치될 수 있다. 버퍼층(110)은 불순물이 트랜지스터의 반도체층으로 침투하는 것을 방지할 수 있다. 버퍼층(110)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1 트랜지스터(T1)는 버퍼층(110) 상의 반도체층(120) 및 반도체층(120)의 채널영역과 중첩하는 제1 게이트전극(140)을 포함할 수 있다. 반도체층(120)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 반도체층(120)은 채널영역과 채널영역의 양측에 배치된 제1 영역 및 제2 영역을 포함할 수 있다. 제1 영역 및 제2 영역은 채널영역 보다 고농도의 불순물을 포함하는 영역으로, 제1 영역 및 제2 영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
반도체층(120)과 게이트전극(140) 사이에는 게이트 절연층(130)이 배치될 수 있다. 게이트 절연층(130)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1 층간절연층(150)은 게이트전극(140) 상에 배치될 수 있다. 제1 층간절연층(150)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
소스전극(160) 및 드레인전극(162)은 각각 반도체층(120)의 소스영역 및 드레인영역에 전기적으로 연결될 수 있다. 제1 유기절연층(170)은 소스전극(160) 및 드레인전극(162) 상에 배치될 수 있다. 제1 유기절연층(170)은 유기절연물을 포함할 수 있다. 스토리지 커패시터(Cst)는 서로 중첩하는 제1 커패시터전극 및 제2 커패시터전극을 포함할 수 있다.
제2 유기절연층(190)은 제1 유기절연층(170) 상에 배치될 수 있으며, 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)은 제2 유기절연층(190) 상에 배치될 수 있다. 제1 내지 제3 부화소전극(1210, 2210, 3210) 각각은 제1 유기절연층(170) 상의 연결금속층(CM)을 통해 해당하는 부화소회로의 트랜지스터(TFT)와 전기적으로 연결될 수 있다.
다음으로, 부화소전극 상에 부화소전극과 중첩하는 개구를 갖는 도전성 뱅크층(300)을 형성한다. 예컨대, 제1 내지 제3 부화소전극(1210, 2210, 3210) 각각에 대응하는 제1 내지 제3 개구(OP1, OP2, OP3)를 포함하는 도전성 뱅크층(300)을 형성한다. 도전성 뱅크층(300)은 부화소전극, 예컨대 제1 내지 제3 부화소전극(1210, 2210, 3210)과의 사이에 절연층(115)을 사이에 두고 제1 내지 제3 부화소전극(1210, 2210, 3210) 상에 형성될 수 있다. 도전성 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3)는 건식 및/또는 습식식각 공정을 이용하여 형성될 수 있다.
절연층(115)은 무기절연층, 예컨대 질화규소, 산화규소, 산질화규소와 같은 무기절연물을 포함할 수 있으며, 제1 내지 제3 부화소전극(1210, 2210, 3210)의 에지와 중첩할 수 있다. 절연층(115)은 제1 내지 제3 부화소전극(1210, 2210, 3210)각각의 주변부분(또는 외측부분) 사이에 개재될 수 있다. 다르게 말하면, 절연층(115)은 표시영역(DA) 상에 형성되되, 제1 내지 제3 개구(OP1, OP2, OP3)에 각각 대응하며 식각 공정을 통해 형성되는 개구들을 포함할 수 있다. 절연층(115)과 제1 내지 제3 부화소전극(1210, 2210, 3210) 각각의 주변부분(또는 외측부분) 사이에는 보호층(113)이 개재될 수 있다.
보호층(113)은 도전성 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3)를 형성하는 공정에서 제1 내지 제3 부화소전극(1210, 2210, 3210)을 보호할 수 있다. 보호층(113)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO (indium gallium zinc oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum doped Zinc Oxide), GZO(Gallium doped Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 및 FTO(Fluorine doped Tin Oxide) 등과 같은 도전성 산화물을 포함할 수 있다.
도전성 뱅크층(300)은 복수의 도전층들을 포함할 수 있다. 예컨대, 도전성 뱅크층(300)은 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330)을 포함할 수 있다. 제1 도전층(310)은 티타늄과 같은 금속을 포함할 수 있다. 제2 도전층(320)은 금속 및/또는 도전성 세라믹을 포함할 수 있다. 예컨대, 금속은 알루미늄, 마그네슘, 몰리브덴, 텅스텐, 및/또는 니켈과 같은 금속원소를 포함할 수 있으며, 도전성 세라믹은 산화마그네슘, 질화티타늄과 같은 물질을 포함할 수 있다. 제3 도전층(330)은 제1 도전층(310)과 같은 물질, 예컨대 티타늄과 같은 금속을 포함할 수 있다. 다른 실시예로, 제3 도전층(330)은 제1 도전층(310)과 다른 물질을 포함할 수 있다.
제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330) 각각은 도전성 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3) 각각에 해당하는 개구를 포함할 수 있다. 예컨대, 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330) 각각은, 제1 부화소전극(1210)과 중첩하는 개구(310OP1, 320OP1, 330OP1)을 포함할 수 있다. 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330)의 개구(310OP1, 320OP1, 330OP1)들은 서로 중첩하면서 도전성 뱅크층(300)의 제1 개구(OP1)를 형성할 수 있다.
제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330) 각각은, 제2 부화소전극(2210)과 중첩하는 개구(310OP2, 320OP2, 330OP2)을 포함할 수 있다. 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330)의 개구(310OP2, 320OP2, 330OP2)들은 서로 중첩하면서 도전성 뱅크층(300)의 제2 개구(OP2)를 형성할 수 있다. 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330) 각각은, 제3 부화소전극(3210)과 중첩하는 개구(310OP3, 320OP3, 330OP3)을 포함할 수 있다. 제1 도전층(310), 제2 도전층(320) 및 제3 도전층(330)의 개구(310OP3, 320OP3, 330OP3)들은 서로 중첩하면서 도전성 뱅크층(300)의 제3 개구(OP3)를 형성할 수 있다.
도전성 뱅크층(300)은 오버행 구조를 포함할 수 있다. 제2 도전층(320)은 제1 도전층(310) 및 제3 도전층(330)과 다른 식각 선택비를 갖는 물질을 포함할 수 있으며, 제2 도전층(320)에 해당하는 물질이 더 식각 되면서, 도전성 뱅크층(300)의 제3 도전층(330)은 도전성 뱅크층(300)의 제1 개구(OP1)를 향해 돌출된 팁을 포함할 수 있다. 다르게 말하면, 제1 개구(OP1)를 향하는 제3 도전층(330)의 일부분은, 제1 개구(OP1)를 향하는 제2 도전층(320)의 측면과 제3 도전층(330)의 바닥면이 만나는 지점(CP)으로부터 제1 개구(OP1)를 향해 측방향으로 돌출되어 팁(T)을 형성할 수 있다.
다음으로, 도전성 뱅크층(300)의 제1 개구(OP1)를 통해 제1 중간층(1220)을 형성한다. 일부 실시예로서, 제1 중간층(1220)은 도전성 뱅크층(300)의 제1 개구(OP1)와 중첩하는 개구영역을 포함하는 제1 마스크를 통해 제1 중간층(1220)을 이루는 물질을 증착하여 형성할 수 있다.
제1 중간층(1220)은 제1 색의 빛을 방출하는 발광층, 그리고 발광층의 아래와 위에 각각 배치되며 유기물을 포함하는 제1 기능층 및 제2 기능층을 포함할 수 있다. 제1 기능층은 홀 수송층(HTL: Hole Transport Layer) 및/또는 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2 기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
마찬가지로, 도전성 뱅크층(300)의 제2 개구(OP2)를 통해 제2 중간층(2220)을 형성하고, 도전성 뱅크층(300)의 제3 개구(OP3)를 통해 제3 중간층(3220)을 형성할 수 있다. 제2 중간층(2220)은 도전성 뱅크층(300)의 제2 개구(OP2)와 중첩하는 개구영역을 포함하는 제2 마스크를 통해 증착하여 형성할 수 있다. 제3 중간층(3220)은 도전성 뱅크층(300)의 제3 개구(OP3)와 중첩하는 개구영역을 포함하는 제3 마스크를 통해 증착하여 형성할 수 있다.
제2 중간층(2220)은 제2 색의 빛을 방출하는 발광층, 그리고 발광층의 아래와 위에 각각 배치되며 유기물을 포함하는 제1 기능층 및 제2 기능층을 포함할 수 있다. 제3 중간층(3220)은 제3 색의 빛을 방출하는 발광층, 그리고 발광층의 아래와 위에 각각 배치되며 유기물을 포함하는 제1 기능층 및 제2 기능층을 포함할 수 있다.
증착 물질의 입사각에 의하여 제1 내지 제3 중간층(1220, 2220, 3220) 각각에 해당하는 물질은 도전성 뱅크층(300)과 중첩 또는 직접 접촉할 수 있다. 예컨대, 도 3a에 도시된 바와 같이 제1 중간층(1220)의 주변부분은 제1 개구(OP1)에 해당하는 도전성 뱅크층(300)의 일부(예컨대, 개구(310OP1)를 정의하는 제1 도전층(310)의 일 부분의 상면 및 제2 도전층(320)의 측면의 일 부분)와 중첩 및 직접 접촉할 수 있다. 유사하게, 제2 중간층(2220)의 주변부분은 제2 개구(OP2)에 해당하는 도전성 뱅크층(300)의 일부(예컨대, 개구(310OP2)를 정의하는 제1 도전층(310)의 일 부분의 상면 및 제2 도전층(320)의 측면의 일부분)와 중첩 및 직접 접촉할 수 있다. 제3 중간층(3220)의 주변부분은 제3 개구(OP3)에 해당하는 도전성 뱅크층(300)의 일부(예컨대, 개구(310OP3)를 정의하는 제1 도전층(310)의 일 부분의 상면 및 제2 도전층(320)의 측면의 일부분)와 중첩 및 직접 접촉할 수 있다.
제1 중간층(1220)을 형성한 이 후 도전성 뱅크층(300)의 온도를 증가시키는 공정을 수행할 수 있다. 예컨대, 도전성 뱅크층(300)에 전류를 흘려 도전성 뱅크층(300)에 열을 발생(joule heating)시킴으로써 도전성 뱅크층(300)의 온도를 증가시킬 수 있다. 예컨대, 도전성 뱅크층(300)에 직접 전류를 인가하거나, 유도 기전력을 이용하여 전류를 흘림으로써 도전성 뱅크층(300)의 온도를 증가시킬 수 있다.
일부 실시예로서, 도전성 뱅크층(300)의 온도는 약 100 ℃ 내지 약 200℃일 수 있다. 도전성 뱅크층(300)의 온도 증가에 의해 도전성 뱅크층(300)과 접촉 및/또는 중첩되던 증착물질이 기화되면서 제거될 수 있다. 예컨대, 도 3a에 도시된 제1 중간층(1220)의 일부(예컨대, 제1 도전층(310)의 상면 상에 증착된 제1 중간층(1220)의 일 부분)이 제거되면서, 도 3b에 도시된 바와 같이 제1 중간층(1220)은 제1 도전층(310)의 상면 상에 존재하지 않는다. 일부 실시예로서 제1 중간층(1220)의 에지는 제1 개구(OP1)에 해당하는 제1 도전층(310)의 에지로부터 갭을 가지고 이격될 수 있다.
유사하게, 도전성 뱅크층(300)의 온도 증가에 의하여, 도전성 뱅크층(300)과 접촉 및/또는 중첩되던 제2 중간층(2220)의 일 부분 및 제3 중간층(3220)의 일 부분이 기화되면서 제거될 수 있다. 따라서, 도 3b에 도시된 바와 같이, 제2 중간층(2220)의 에지가 제2 개구(OP2)에 해당하는 제1 도전층(310)의 에지로부터 이격되며, 제3 중간층(3220)의 에지가 제3 개구(OP3)에 해당하는 제1 도전층(310)의 에지로부터 이격될 수 있다. 도 3a 및 도 3b는 중간층(예컨대 제1 내지 제3 중간층(1220, 2220, 3220))을 형성한 이후 도전성 뱅크층(300)의 온도를 증가시키는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 중간층을 형성하는 동안 도전성 뱅크층(300)의 온도를 증가시켜 도전성 뱅크층(300) 상에 중간층에 해당하는 물질이 증착되는 것을 방지할 수 있다.
도 3c를 참조하면, 중간층 상에 대향전극을 형성할 수 있다. 예컨대, 제1 내지 제3 중간층(1220, 2220, 3220) 상에 각각 제1 내지 제3 대향전극(1230, 2230, 3230)이 형성될 수 있다. 제1 내지 제3 대향전극(1230, 2230, 3230)은, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제1 내지 제3 대향전극(1230, 2230, 3230)은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제1 내지 제3 대향전극(1230, 2230, 3230)은, 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
제1 대향전극(1230)은 도전성 뱅크층(300)의 제1 개구(OP1)를 통해 제1 중간층(1220)과 중첩 및 직접 접촉할 수 있다. 제1 대향전극(1230)은 증착 방식으로 형성될 수 있는데, 제1 대향전극(1230)을 이루는 물질은 기판(100)에 수직한 방향 및 비스듬한 방향으로 진행할 수 있으며, 따라서 제1 대향전극(1230)은 제1 중간층(1220)의 에지를 지나 도전성 뱅크층(300)과 직접 접촉할 수 있다. 다르게 말하면, 제1 대향전극(1230)의 폭(W1)은 제1 중간층(1220)의 폭(W2) 보다 더 크게 형성될 수 있으며, 도전성 뱅크층(300)과 직접 접촉할 수 있다. 이와 관련하여, 도 3c는 제1 대향전극(1230)이 제1 도전층(310)의 상면 및 제2 도전층(320)의 측면의 일부와 직접 접촉하는 것을 도시한다. 예컨대, 제1 도전층(310)의 상면과 제2 도전층(320)의 측면이 만나는 지점(이하, 제2 지점이라 함, CP2)으로부터 제1 도전층(310)의 에지까지의 상면은 전체적으로 제1 대향전극(1230)과 접촉할 수 있으며, 제2 도전층(320)의 측면의 하부도 제1 대향전극(1230)과 접촉할 수 있다.
제1 대향전극(1230)을 형성하는 증착 공정은 도전성 뱅크층(300)의 가열이 멈춰진 상태, 예컨대 줄 발열을 위한 전류 인가가 중단된 상태에서 이뤄질 수 있다. 제1 대향전극(1230)을 형성하는 증착 공정은 도전성 뱅크층의 가열 온도(예컨대 약 100 ℃ 내지 약 200℃) 보다 높은 온도에서 일어날 수 있으므로, 도전성 뱅크층(300)을 식히는 공정은 진행되지 않을 수 있으나 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 대향전극(1230)을 이루는 물질의 증착 공정에 따라 도전성 뱅크층(300)을 식히는 공정이 진행될 수도 있다.
마찬가지로, 제2 대향전극(2230) 및 제3 대향전극(3230)은 각각 도전성 뱅크층(300)의 제2 개구(OP2) 및 제3 개구(OP3)를 통해 제2 중간층(2220) 및 제3 중간층(3220)에 중첩 및/또는 직접 접촉할 수 있다. 제2 대향전극(2230)은 제2 중간층(2220)의 에지를 지나 도전성 뱅크층(300)과 직접 접촉할 수 있고, 제3 대향전극(3230)은 제3 중간층(3220)의 에지를 지나 도전성 뱅크층(300)과 직접 접촉할 수 있다. 제2 대향전극(2230)의 폭은 제2 중간층(2220)의 폭 보다 클 수 있고, 제3 대향전극(3230)의 폭은 제3 중간층(3220)의 폭 보다 클 수 있다.
앞서 도전성 뱅크층(300)의 온도를 증가시키는 공정을 통해 도전성 뱅크층(300)과 중첩 및/또는 접촉하는 제1 중간층(1220)에 해당하는 물질을 제거하였기에, 제1 대향전극(1230)과 도전성 뱅크층(300) 간의 접촉 면적을 향상시킬 수 있다. 마찬가지로, 제2 대향전극(2230) 및 제3 대향전극(3230) 각각과 도전성 뱅크층(300) 간의 접촉 면적을 향상시킬 수 있다.
대향전극, 예컨대 제1 내지 제3 대향전극(1230, 2230, 3230)은, 표시영역(DA)에 해당하는 개구영역을 갖는 오픈 마스크를 이용하여 형성될 수 있다. 앞서 설명한 바와 같이 도전성 뱅크층(300)의 온도를 증가시킨 공정에 의해 도전성 뱅크층(300) 상에는 중간층에 해당하는 물질이 존재하지 않는다. 그러나, 제1 내지 제3 대향전극(1230, 2230, 3230)은 중간층과 달리 도전성 뱅크층(300) 상에 존재할 수 있다. 제1 내지 제3 대향전극(1230, 2230, 3230)에 해당하는 증착 물질은 도전성 뱅크층(300)의 상면, 예컨대 제3 도전층(330)의 상면 상에도 존재할 수 있다. 도전성 뱅크층(300)은 팁(T)에 의한 오버행 구조를 갖기에, 제3 도전층(330)의 상면 상에 존재하는 더미대향전극(230D)은 제1 내지 제3 대향전극(1230, 2230, 3230)과 공간적으로 분리될 수 있다.
도전성 뱅크층(300)의 제1 개구(OP1)를 통해 중첩하는 제1 부화소전극(1210), 제1 중간층(1220), 및 제1 대향전극(1230)은 제1 발광다이오드(ED1)를 형성할 수 있으며, 제1 색의 빛을 방출할 수 있다. 도전성 뱅크층(300)의 제2 개구(OP2)를 통해 중첩하는 제2 부화소전극(2210), 제2 중간층(2220), 및 제2 대향전극(2230)은 제2 발광다이오드(ED2)를 형성할 수 있으며, 제2 색의 빛을 방출할 수 있다. 도전성 뱅크층(300)의 제3 개구(OP3)를 통해 중첩하는 제3 부화소전극(3210), 제3 중간층(3220), 및 제3 대향전극(3230)은 제3 발광다이오드(ED3)를 형성할 수 있으며, 제3 색의 빛을 방출할 수 있다.
분리 및 이격된 제1 내지 제3 대향전극(1230, 2230, 3230)은 각각 도전성 뱅크층(300)에 직접 접촉함으로써 전기적으로 상호 연결될 수 있다. 도 3c에는 도전성 뱅크층(300)이 제1 내지 제3 개구(OP1, OP2, OP3)에 의해 분리된 것처럼 도시되어 있으나, 실제 도전성 뱅크층(300)은 후술할 도 4a에 도시된 바와 같이 제1 내지 제3 개구(OP1, OP2, OP3)를 포함하는 그물 구조를 갖기에, 제1 내지 제3 대향전극(1230, 2230, 3230)은 도전성 뱅크층(300)을 통해 전기적으로 연결될 수 있다.
도 3d를 참조하면, 제1 내지 제3 발광다이오드(ED1, ED2, ED3) 상에 봉지층(500)을 형성할 수 있다. 봉지층(500)은 무기봉지층 및 유기봉지층을 포함할 수 있다. 일 실시예로서, 도 3d는 제1 무기봉지층(510), 제2 무기봉지층(530), 및 제1 무기봉지층(510)과 제2 무기봉지층(530) 사이의 유기봉지층(520)을 도시한다.
제1 무기봉지층(510) 및 제2 무기봉지층(530)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 또는 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며, 화학기상증착법과 같은 방식으로 증착될 수 있다. 제1 무기봉지층(510) 및 제2 무기봉지층(530)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(520)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(520)은 아크릴레이트(acrylate)를 포함할 수 있다.
제1 무기봉지층(510), 제2 무기봉지층(530), 및 유기봉지층(520)은 각각 표시영역(DA)을 전체적으로 커버할 수 있다. 제1 무기봉지층(510) 및 제2 무기봉지층(530)은 화학기상증착법으로 형성될 수 있다. 제1 무기봉지층(510) 및 제2 무기봉지층(530)은 제1 내지 제3 대향전극(1230, 2230, 3230)과 달리 상대적으로 스텝 커버리지가 우수하기에 분리되지 않고 표시영역(DA)을 전체적으로 커버할 수 있다. 예컨대, 제1 무기봉지층(510)은 더미대향전극(230D) 상에 위치하되 제3 도전층(330)의 상면과 측면, 제2 도전층(320)의 측면, 제1 도전층(310)의 상면 및 제1 내지 제3 발광다이오드(ED1, ED2, ED3)와 중첩하도록 연속적으로 형성될 수 있다.
유기봉지층(520)의 일부는 도전성 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3) 각각의 일부를 채울 수 있으며, 유기봉지층(520)의 상면은 실질적으로 평탄할 수 있다. 제2 무기봉지층(530)은 유기봉지층(520) 상에 위치할 수 있다.
도 4a는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층을 개략적으로 나타낸 평면도이고, 도 4b는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층의 제1 도전층을 개략적으로 나타낸 평면도이며, 도 4c는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층의 제2 도전층을 개략적으로 나타낸 평면도이고, 도 4d는 본 발명의 일 실시에에 따른 표시 장치에 포함된 도전성 뱅크층의 제3 도전층을 개략적으로 나타낸 평면도이다.
도 4a를 참조하면, 도전성 뱅크층(300)은 표시영역(DA)에 위치하는 제1 개구(OP1), 제2 개구(OP2), 및 제3 개구(OP3)를 포함하며, 앞서 도 3d에 도시된 바와 같이 제1 개구(OP1), 제2 개구(OP2), 및 제3 개구(OP3) 각각은 제1 발광다이오드(ED1), 제2 발광다이오드(ED2), 및 제3 발광다이오드(ED3)의 위치와 실질적으로 동일할 수 있다.
도전성 뱅크층(300)은 비표시영역(NDA)에 위치하는 아웃개싱홀(OGH)을 포함할 수 있다. 도전성 뱅크층(300) 아래에 배치된 절연층(예컨대 제2 유기절연층, 190, 도 3d)은 비표시영역(NDA)으로 연장될 수 있다. 절연층(예컨대 제2 유기절연층, 190, 도 3d)에 있던 가스가 외부로 방출될 수 있도록 도전성 뱅크층(300)은 아웃개싱홀(OGH)들을 포함할 수 있다.
도전성 뱅크층(300)은 각각 비표시영역(NDA)의 일측으로 연장된 제1 돌출부(310EP) 및 제2 돌출부(330EP)를 포함할 수 있다. 도 3a에 도시된 바와 같이 제1 도전층(310)은 제1 돌출부(310EP)를 포함하고, 도 3c에 도시된 바와 같이 제3 도전층(330)은 제2 돌출부(330EP)를 포함할 수 있다.
도 3a 내지 도 3c에 도시된 바와 같이 제1 내지 제3 도전층(310, 320, 330) 각각은 도전성 뱅크층의 제1 개구(OP1)에 해당하는 개구(310OP1, 320OP1, 330OP1)을 포함할 수 있으며, 전술한 제1 내지 제3 도전층(310, 320, 330)의 개구(310OP1, 320OP1, 330OP1)는 서로 중첩할 수 있다.
유사하게, 제1 내지 제3 도전층(310, 320, 330) 각각은 도전성 뱅크층의 제2 개구(OP2)에 해당하는 개구(310OP2, 320OP2, 330OP2)포함할 수 있으며, 전술한 제1 내지 제3 도전층(310, 320, 330)의 개구(310OP2, 320OP2, 330OP2)는 서로 중첩할 수 있다. 제1 내지 제3 도전층(310, 320, 330) 각각은 도전성 뱅크층의 제3 개구(OP3)에 해당하는 개구(310OP3, 320OP3, 330OP3)을 포함할 수 있으며, 전술한 제1 내지 제3 도전층(310, 320, 330)의 개구(310OP3, 320OP3, 330OP3)는 서로 중첩할 수 있다.
제1 내지 제3 도전층(310, 320, 330) 각각은 도전성 뱅크층의 아웃개싱홀(OGH)에 해당하는 아웃개싱홀(310OGH, 320OGH, 330OGH)을 포함할 수 있으며, 전술한 제1 내지 제3 도전층(310, 320, 330)의 아웃개싱홀(310OGH, 320OGH, 330OGH)은 서로 중첩할 수 있다.
도 5a 내지 도 5k는 본 발명의 다른 실시예에 따른 표시 장치(1)의 제조 공정을 개략적으로 나타낸 단면도이다.
도 5a를 참조하면, 기판(100) 상에 부화소전극, 예컨대 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)을 형성한다. 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)을 형성하는 공정에서, 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210) 각각의 상면 상에는 보호층(113)이 형성될 수 있다.
제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210)을 형성하기 전에, 기판(100) 상에는 제1 부화소회로(PC1), 제2 부화소회로(PC2), 및 제3 부화소회로(PC3)가 형성될 수 있으며, 그 구체적 구조는 앞서 도 3a를 참조하여 설명한 바와 동일하므로, 앞서 설명한 내용으로 갈음한다.
다음으로, 제1 내지 제3 부화소전극(1210, 2210, 3210) 상에 제1 내지 제3 도전층(310, 320, 330)을 포함하는 도전성 뱅크층(300)을 형성한다. 도전성 뱅크층(300)을 형성하기 전에 제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210) 상에는 절연층(115)이 형성될 수 있다. 예컨대, 제1 부화소전극(1210) 상의 보호층(113), 제2 부화소전극(2210) 상의 보호층(113), 및 제3 부화소전극(3210) 상의 보호층(113)의 상면과 직접 접촉하며, 제2 유기절연층(190) 상면과 접촉하도록 절연층(115)은 표시영역(DA) 상에 전체적으로 형성될 수 있다.
이후, 제1 부화소전극(1210)과 중첩하는 도전성 뱅크층(300)의 제1 개구(OP1)를 형성한다. 제1 개구(OP1)를 형성하는 공정에서 또는 제1 개구(OP1)를 형성하는 공정 이후에, 절연층(115)의 개구(115OP1) 및 보호층(113)의 개구(113OP1)가 형성될 수 있다. 도전성 뱅크층(300)의 제1 개구(OP1), 절연층(115)의 개구(115OP1), 및 보호층(113)의 개구(113OP1)는 건식 및/또는 습식식각 공정을 이용하여 형성될 수 있다.
제1 개구(OP1)를 형성하는 공정에서, 도전성 뱅크층(300)은 오버행 구조를 포함할 수 있다. 예컨대, 도전성 뱅크층(300)의 제3 도전층(330)은 도전성 뱅크층(300)의 제1 개구(OP1)를 향해 돌출된 팁(T)을 포함할 수 있다. 다르게 말하면, 제1 개구(OP1)를 향하는 제3 도전층(330)의 일부분은, 제1 개구(OP1)를 향하는 제2 도전층(320)의 측면과 제3 도전층(330)의 바닥면이 만나는 지점(CP)으로부터 제1 개구(OP1)를 향해 측방향으로 돌출되어 팁(T)을 형성할 수 있다.
다음으로, 도전성 뱅크층(300)의 제1 개구(OP1)를 통해 제1 중간층(1220)을 형성한다. 제1 중간층(1220)을 이루는 물질은 제1 개구(OP1)를 통해 제1 부화소전극(1210) 상에 증착되어 제1 중간층(1220)을 형성할 수 있다. 제1 중간층(1220)을 이루는 물질은 도전성 뱅크층(300)의 상면, 예컨대 제3 도전층(330)의 상면 상에도 증착되어 제1 더미중간층(1220D)을 형성할 수 있다. 팁(T)을 갖는 도전성 뱅크층(300)의 오버행 구조에 의하여 제1 중간층(1220)은 제1 더미중간층(1220D)과 분리될 수 있다.
이 후, 도전성 뱅크층(300)의 온도를 증가시킨다. 예컨대, 도전성 뱅크층(300)에 전류를 흘려 도전성 뱅크층(300)에 열을 발생(joule heating)시킴으로써 도전성 뱅크층(300)의 온도를 증가시킬 수 있다. 예컨대, 도전성 뱅크층(300)에 직접 전류를 인가할 수 있다. 또는, 유도 기전력을 이용하여 전류를 흘림으로써 도전성 뱅크층(300)의 온도를 증가시킬 수 있다.
도전성 뱅크층(300)의 온도 증가에 의해 도전성 뱅크층(300)과 접촉 및/또는 중첩되던 제1 중간층(1220)의 일 부분 그리고 제1 더미중간층(1220D)의 전부가 기화되면서 제거될 수 있다. 따라서, 도 5c에 도시된 바와 같이 제1 중간층(1220)은 도전성 뱅크층(300)의 제1 도전층(310)의 상면 상에 존재하지 않는다. 일부 실시예로서, 제1 중간층(1220)의 에지는 제1 도전층(310)의 에지로부터 갭을 가지고 이격될 수 있다. 그리고, 도전성 뱅크층(300) 상에는 제1 더미중간층(1220D)이 존재하지 않는다. 이와 관련하여, 도 5c는 제1 중간층(1220)의 에지가 제1 개구(OP1)에 해당하는 제1 도전층(310)의 에지로부터 이격된 것을 도시한다.
이 후, 제1 대향전극(1230)을 형성한다. 제1 대향전극(1230)은 도전성 뱅크층(300)의 제1 개구(OP1)를 통해 제1 중간층(1220)과 중첩 및 직접 접촉할 수 있다. 제1 대향전극(1230)은 증착 방식으로 형성될 수 있는데, 제1 대향전극(1230)을 이루는 물질은 기판(100)에 수직한 방향 및 비스듬한 방향으로 진행할 수 있다. 제1 대향전극(1230)은 제1 중간층(1220)의 에지를 지나 도전성 뱅크층(300)과 직접 접촉할 수 있으며, 도전성 뱅크층(300)의 상면, 예컨대 제3 도전층(330)의 상면 상에는 제1 더미대향전극(1230D)이 형성될 수 있다. 제1 대향전극(1230)의 폭(W1)은 제1 중간층(1220)의 폭(W2) 보다 더 크게 형성될 수 있으며, 도전성 뱅크층(300)과 직접 접촉할 수 있다. 예컨대, 제1 도전층(310)의 상면과 제2 도전층(320)의 측면이 만나는 제2 지점(CP2)으로부터 제1 도전층(310)의 에지까지의 제1 도전층(310)의 상면은 전체적으로 제1 대향전극(1230)과 접촉할 수 있으며, 제2 도전층(320)의 측면의 하부도 제1 대향전극(1230)과 접촉할 수 있다. 제1 더미대향전극(1230D)은 도전성 뱅크층(300)의 상면, 예컨대 제3 도전층(330)의 상면과 직접 접촉할 수 있다. 제1 부화소전극(1210), 제1 중간층(1220), 및 제1 대향전극(1230)은 제1 색을 방출하는 제1 발광다이오드(ED1)를 형성할 수 있다.
따라서 제1 대향전극(1230)은 제1 중간층(1220)의 에지를 지나 도전성 뱅크층(300)과 직접 접촉할 수 있다. 다르게 말하면, 제1 대향전극(1230)의 폭(W1)은 제1 중간층(1220)의 폭(W2) 보다 더 크게 형성될 수 있으며, 도전성 뱅크층(300)과 직접 접촉할 수 있다. 이와 관련하여, 도 3c는 제1 대향전극(1230)이 제1 도전층(310)의 상면 및 제2 도전층(320)의 측면의 일부와 직접 접촉하는 것을 도시한다. 예컨대, 제1 도전층(310)의 상면과 제2 도전층(320)의 측면이 만나는 지점(이하, 제2 지점이라 함, CP2)으로부터 제1 도전층(310)의 에지까지의 상면은 전체적으로 제1 대향전극(1230)과 접촉할 수 있으며, 제2 도전층(320)의 측면의 하부도 제1 대향전극(1230)과 접촉할 수 있다.
다음으로, 도 5d에 도시된 바와 같이 제1 무기배리어층(1510)을 형성한 후, 제1 개구(OP1)와 대응하도록(또는 중첩하도록) 제1 포토레지스트(PR1)를 형성한다. 제1 무기배리어층(1510)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 또는 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며 화학기상증착법에 의해 형성될 수 있다. 제1 무기배리어층(1510)은 상대적으로 스텝 커버리지가 우수하기에 오버행 구조에 의해 단절 또는 분리되지 않고 연속적으로 형성될 수 있다. 일 실시예로, 제1 무기배리어층(1510)은 제1 더미대향전극(1230D)의 상면과 측면, 제3 도전층(330)의 측면과 바닥면, 제2 도전층(320)의 측면, 제1 대향전극(1230)의 상면과 중첩(또는 커버)하도록 연속적으로 형성될 수 있다.
제1 포토레지스트(PR1)를 마스크로 제1 포토레지스트(PR1)에 중첩되지 않은 제1 무기배리어층(1510)의 일부 및 제1 더미대향전극(1230D)의 일부를 제거하면, 도 5e에 도시된 바와 같이 제1 무기배리어층(1510) 및 제1 더미대향전극(1230D)이 남을 수 있다. 제1 부화소전극(1210), 제1 중간층(1220), 제1 대향전극(1230)과 유사하게, 제1 무기배리어층(1510) 및 제1 더미대향전극(1230D)은 평면 상에서 고립된 형상을 가질 수 있다.
도 5f를 참조하면, 제1 부화소전극(1210)과 중첩하는 도전성 뱅크층(300)의 제2 개구(OP2)를 형성한다. 제2 개구(OP2)를 형성하는 공정에서 또는 제2 개구(OP2)를 형성하는 공정 이후에, 절연층(115)의 개구(115OP2) 및 보호층(113)의 개구(113OP2)가 형성될 수 있다. 도전성 뱅크층(300)의 제2 개구(OP2), 절연층(115)의 개구(115OP2), 및 보호층(113)의 개구(113OP2)는 건식 및/또는 습식식각 공정을 이용하여 형성될 수 있다.
제2 개구(OP2)를 형성하는 공정에서, 도전성 뱅크층(300)은 오버행 구조를 포함할 수 있다. 예컨대, 도전성 뱅크층(300)의 제3 도전층(330)은 도전성 뱅크층(300)의 제2 개구(OP2)를 향해 돌출된 팁(T)을 포함할 수 있다.
이 후, 도전성 뱅크층(300)의 제2 개구(OP2)를 통해 제2 중간층(2220)을 형성한다. 제2 중간층(2220)을 형성하는 공정에서 제2 중간층(2220)은 도전성 뱅크층(300)과 접촉할 수 있으며 도전성 뱅크층(300) 상에는 제2 더미중간층이 형성될 수 있으나, 도전성 뱅크층(300)의 온도를 증가하는 공정을 통해 도전성 뱅크층(300)에 접촉한 제2 중간층(2220)의 일부 및 제2 더미중간층은 제거될 수 있다. 제2 중간층(2220)은 도전성 뱅크층(300)으로부터 갭을 가지고 이격될 수 있으며, 도전성 뱅크층(300) 상에는 제2 중간층(2220)과 동일한 물질을 포함하는 제2 더미중간층이 존재하지 않는다.
다음으로, 도 5g에 도시된 바와 같이, 제2 대향전극(2230)을 형성한다. 제2 대향전극(2230)은 도전성 뱅크층(300)의 제2 개구(OP2)를 통해 제2 중간층(2220)과 중첩 및 직접 접촉할 수 있다. 제2 대향전극(2230)은 증착 방식으로 형성될 수 있는데, 제2 대향전극(2230)을 이루는 물질은 기판(100)에 수직한 방향 및 비스듬한 방향으로 진행할 수 있다. 제2 대향전극(2230)은 제2 중간층(2220)의 에지를 지나 도전성 뱅크층(300)과 직접 접촉할 수 있으며, 도전성 뱅크층(300)의 상면, 예컨대 제3 도전층(330)의 상면 상에는 제2 더미대향전극(2230D)이 형성될 수 있다. 제2 대향전극(2230)의 폭은 제2 중간층(2220)의 폭 보다 더 크게 형성될 수 있으며, 도전성 뱅크층(300)과 직접 접촉할 수 있다. 제2 더미대향전극(2230D)은 제2 개구(OP2) 주변에 위치한 도전성 뱅크층(300)의 상면의 일부, 예컨대 제3 도전층(330)의 상면의 일부와 직접 접촉할 수 있다. 제2 부화소전극(2210), 제2 중간층(2220), 및 제2 대향전극(2230)은 제2 색을 방출하는 제2 발광다이오드(ED2)를 형성할 수 있다.
이 후, 제2 무기배리어층(2510)을 형성한다. 제1 무기배리어층(1510, 도 5d)과 같이 스텝 커버리지가 우수한 제2 무기배리어층(2510)은 연속적으로 형성될 수 있다. 제2 무기배리어층(2510)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 또는 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며 화학기상증착법에 의해 형성될 수 있다. 제2 무기배리어층(2510)은 제2 더미대향전극(2230D)의 상면과 측면, 제3 도전층(330)의 측면과 바닥면, 제2 도전층(320)의 측면, 및 제2 대향전극(2230)의 상면과 중첩(또는 커버)하도록 연속적으로 형성될 수 있다.
도 5h에 도시된 바와 같이 제2 개구(OP2)와 대응하도록 제2 포토레지스트(PR2)를 형성한다. 제2 포토레지스트(PR2)를 마스크로 제2 포토레지스트(PR2)에 중첩되지 않은 제2 무기배리어층(2510)의 일부 및 제2 더미대향전극(2230D)의 일부를 제거하면, 도 5i에 도시된 바와 같이 제2 무기배리어층(2510) 및 제2 더미대향전극(2230D)이 남을 수 있다. 제2 부화소전극(2210), 제2 중간층(2220), 제2 대향전극(2230)과 유사하게, 제2 무기배리어층(2510) 및 제2 더미대향전극(2230D)은 평면 상에서 고립된 형상을 가질 수 있다.
제1 발광다이오드(ED1)와 제1 무기배리어층(1510), 그리고 제2 발광다이오드(ED2)와 제2 무기배리어층(2510)을 형성한 공정과 동일하게, 제3 발광다이오드(ED3) 및 제3 발광다이오드(ED3) 상의 제3 무기배리어층(3510)을 형성할 수 있다.
예컨대, 도전성 뱅크층(300)의 제3 개구(OP3)를 형성한 후, 제3 중간층(3220)을 형성한다. 제3 중간층(3220)을 형성하는 공정 또는 형성한 이 후 도전성 뱅크층(300)의 온도를 증가시킴으로써 제3 중간층(3220)에 해당하는 물질이 도전성 뱅크층(300)과 접촉하는 것을 방지할 수 있다. 다음으로, 제3 대향전극(3230)을 형성할 수 있다. 제3 대향전극(3230)을 증착하는 공정에서 도전성 뱅크층(300)의 상면 상에는 제3 더미대향전극(3230D)이 형성될 수 있다. 이 후, 제3 무기배리어층(3510)을 형성한 후, 제3 개구(OP3)와 중첩하도록 형성된 제3 포토레지스트를 마스크로 제3 무기배리어층(3510)의 일부 및 제3 더미대향전극(3230D)의 일부를 제거한다. 이와 관련하여, 도 5j는 제3 부화소전극(3210), 제3 중간층(3220), 및 제3 대향전극(3230)은 제3 색을 방출하는 제3 발광다이오드(ED3)를 형성할 수 있으며, 제3 발광다이오드(ED3) 상에는 제3 무기배리어층(3510)이 형성될 수 있다.
도 5k를 참조하면, 봉지층(500)이 형성될 수 있다. 예컨대, 도 5k에 도시된 바와 같이 유기봉지층(520) 및 제2 무기봉지층(530)이 형성될 수 있다. 도 5k를 참조하면, 유기봉지층(520)은 제1 내지 제3 무기배리어층(1510, 2510, 3510) 상면과 직접 접촉할 수 있다. 다른 실시예로서, 유기봉지층(520)이 형성되기 전에, 추가로 제1 무기봉지층이 형성될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치(1)의 도전성 뱅크층을 개략적으로 도시한 단면도이다.
도 6을 참조하면, 도전성 뱅크층(300)은 절연층(115) 상에 위치하며, 제1 내지 제3 도전층(310, 320, 330)을 포함할 수 있다.
제1 도전층(310)은 티타늄과 같은 금속을 포함할 수 있다. 제2 도전층(320)은 서로 다른 물질을 포함하는 복수의 서브도전층들을 포함할 수 있다. 제2 도전층(320)은 금속을 포함하는 서브도전층 및 도전성 세라믹을 포함하는 서브도전층의 적층 구조를 포함할 수 있다. 예컨대, 제2 도전층(320)은 제1 내지 제3 서브도전층(321, 322, 323)을 포함할 수 있다. 일부 실시예로, 제1 서브도전층(321)은 금속을 포함하고, 제2 서브도전층(322)은 도전성 세라믹을 포함하며, 제3 서브도전층(323)은 금속을 포함할 수 있다. 예컨대, 제1 및 제3 서브도전층(321, 323)은 알루미늄, 마그네슘, 몰리브덴, 텅스텐, 및/또는 니켈과 같은 금속원소를 포함할 수 있다. 제2 서브도전층(323)은 산화마그네슘, 질화티타늄과 같은 도전성 세라믹을포함할 수 있다. 제3 도전층(330)은 제1 도전층(310)과 같은 물질, 예컨대 티타늄과 같은 금속을 포함할 수 있다. 다른 실시예로, 제3 도전층(330)은 제1 도전층(310)과 다른 물질을 포함할 수 있다.
도 6은 제2 도전층(320)이 세 개의 서브도전층을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 제2 도전층(320)은 제1 및 제2 서브도전층(321, 322)를 포함하는 2개의 적층 구조이거나, 4개 이상의 서브도전층들을 포함할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 장치
1210, 2210, 3210: 제1 내지 제3 부화소전극
1220, 2220, 3220: 제1 내지 제3 중간층
1230, 2230, 3230: 제1 내지 제3 대향전극
300: 도전성 뱅크층
115: 절연층

Claims (20)

  1. 제1 부화소전극;
    상기 제1 부화소전극과 중첩하는 제1 개구를 포함하되, 상기 제1 부화소전극의 주변부분과의 사이에 절연층을 개재한 채 상기 제1 부화소전극 상에 배치되는 도전성 뱅크층;
    상기 도전성 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층;
    상기 도전성 뱅크층의 상 기 제1 개구를 통해 상기 제1 중간층과 중첩하는 제1 대향전극;을 포함하고,
    상기 도전성 뱅크층은 제1 도전층, 상기 제1 도전층 상의 제2 도전층, 상기 제2 도전층 상의 제3 도전층을 포함하고,
    상기 제1 대향전극은 상기 도전성 뱅크층과 직접 접촉하도록 상기 제1 중간층의 폭 보다 큰 폭을 갖는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 중간층의 에지는 상기 도전성 뱅크층의 상기 제1 도전층으로부터 이격되어 있는, 표시 장치.
  3. 제1 항에 있어서,
    상기 제3 도전층은 상기 제2 도전층의 측면과 상기 제3 도전층의 바닥면이 만나는 지점으로부터 상기 제1 개구를 향해 돌출된 팁을 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 대향전극과 동일한 물질을 포함하며, 상기 팁에 의해 상기 제1 대향전극과 분리된 더미대향전극을 더 포함하는, 표시 장치.
  5. 제4 항에 있어서,
    상기 더미대향전극은 상기 도전성 뱅크층의 상면과 직접 접촉하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 대향전극은 상기 제1 도전층의 상면과 상기 제2 도전층의 측면이 만나는 제2 지점으로부터 상기 제1 도전층의 에지까지의 상면 전체와 직접 접촉하는, 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 도전층은 상기 제1 도전층 및 상기 제2 도전층과 다른 물질 포함하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 도전층의 물질은 금속 및 도전성 세라믹 중에서 선택된 적어도 어느 하나를 포함하는, 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 도전층은, 알루미늄, 마그네슘, 몰리브덴, 텅스텐, 니켈, 산화마그네슘, 및 질화티타늄 중에서 선택된 적어도 어느 하나를 포함하는, 표시 장치.
  10. 제7 항에 있어서,
    상기 제2 도전층은 금속을 포함하는 서브도전층 및 도전성 세라믹을 포함하는 서브도전층의 적층 구조를 포함하는, 표시 장치.
  11. 제1 부화소전극을 형성하는 공정;
    상기 제1 부화소전극과 중첩하는 제1 개구를 포함하되, 상기 제1 부화소전극의 주변부분과의 사이에 절연층을 개재한 채 상기 제1 부화소전극 상에 배치되는 도전성 뱅크층을 형성하는 공정;
    상기 제1 개구를 통해 제1 부화소전극 상에 제1 중간층을 형성하는 공정;
    상기 도전성 뱅크층의 온도를 증가시키는 공정;
    상기 제1 개구를 통해 제1 중간층 상에 제1 대향전극을 형성하는 공정;을 포함하고
    상기 도전성 뱅크층은 제1 도전층, 상기 제1 도전층 상의 제2 도전층, 상기 제2 도전층 상의 제3 도전층을 포함하고,
    상기 제1 대향전극은 상기 도전성 뱅크층과 직접 접촉하도록 상기 제1 중간층의 폭 보다 큰 폭을 갖는, 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 제1 중간층의 에지는 상기 도전성 뱅크층의 상기 제1 도전층으로부터 이격되어 있는, 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 도전성 뱅크층을 형성하는 공정은,
    상기 제3 도전층은 상기 제2 도전층의 측면과 상기 제3 도전층의 바닥면이 만나는 지점으로부터 상기 제1 개구를 향해 돌출된 팁을 포함하도록 상기 제1 개구를 형성하는 공정을 포함하는, 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 대향전극을 형성하는 공정은,
    상기 제1 대향전극과 동일한 물질을 포함하며, 상기 팁에 의해 상기 제1 대향전극과 분리된 채 상기 도전성 뱅크층 상에 위치하는 더미대향전극을 형성하는 공정을 더 포함하는, 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 더미대향전극은 상기 도전성 뱅크층의 상면과 직접 접촉하는, 표시 장치의 제조 방법.
  16. 제11 항에 있어서,
    상기 제1 대향전극은 상기 제1 도전층의 상면과 상기 제2 도전층의 측면이 만나는 제2 지점으로부터 상기 제1 도전층의 에지까지의 상면 전체와 직접 접촉하는, 표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 절연층은 무기절연물을 포함하는, 표시 장치의 제조 방법.
  18. 제11 항에 있어서,
    상기 제2 도전층의 물질은 금속 및 도전성 세라믹 중에서 선택된 적어도 어느 하나를 포함하는, 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 도전층은, 알루미늄, 마그네슘, 몰리브덴, 텅스텐, 니켈, 산화마그네슘, 및 질화티타늄 중에서 선택된 적어도 어느 하나를 포함하는, 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 제2 도전층은 금속을 포함하는 서브도전층 및 도전성 세라믹을 포함하는 서브도전층의 적층 구조를 포함하는, 표시 장치의 제조 방법.
KR1020220165101A 2022-11-30 2022-11-30 표시 장치 및 그 제조 방법 KR20240081715A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220165101A KR20240081715A (ko) 2022-11-30 2022-11-30 표시 장치 및 그 제조 방법
CN202311534630.2A CN118119213A (zh) 2022-11-30 2023-11-17 显示设备及其制造方法
US18/519,128 US20240179958A1 (en) 2022-11-30 2023-11-27 Display apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220165101A KR20240081715A (ko) 2022-11-30 2022-11-30 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240081715A true KR20240081715A (ko) 2024-06-10

Family

ID=91191435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220165101A KR20240081715A (ko) 2022-11-30 2022-11-30 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20240179958A1 (ko)
KR (1) KR20240081715A (ko)
CN (1) CN118119213A (ko)

Also Published As

Publication number Publication date
CN118119213A (zh) 2024-05-31
US20240179958A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US10672853B2 (en) Flexible display apparatus
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US9871089B2 (en) Display device
US10522780B2 (en) Organic light emitting display device
US20240179942A1 (en) Display apparatus
KR20210126187A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220263046A1 (en) Display apparatus
KR20240081715A (ko) 표시 장치 및 그 제조 방법
US20240196659A1 (en) Display apparatus and method of manufacturing the same
KR20240085365A (ko) 표시 장치 및 그 제조 방법
EP4340572A1 (en) Display apparatus and method of manufacturing the same
KR20240065491A (ko) 표시 장치 및 그 제조 방법
KR20240043892A (ko) 표시 장치 및 그 제조 방법
KR20240054480A (ko) 표시 장치 및 그 제조 방법
KR20240033772A (ko) 표시 장치
KR20240026332A (ko) 표시 장치 및 그 제조방법
KR20240079322A (ko) 디스플레이 장치
US20240237459A1 (en) Display apparatus
US20220392966A1 (en) Display device
EP3965163A1 (en) Display apparatus and method of manufacturing the same
KR20240046393A (ko) 표시장치
KR20240084572A (ko) 표시 장치 및 표시 장치의 제조방법
KR20240068884A (ko) 표시 장치
CN118301980A (en) Display device
KR20240084571A (ko) 표시 장치 및 그 제조방법