KR20220031836A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20220031836A
KR20220031836A KR1020200113214A KR20200113214A KR20220031836A KR 20220031836 A KR20220031836 A KR 20220031836A KR 1020200113214 A KR1020200113214 A KR 1020200113214A KR 20200113214 A KR20200113214 A KR 20200113214A KR 20220031836 A KR20220031836 A KR 20220031836A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
opening
electrode
display area
Prior art date
Application number
KR1020200113214A
Other languages
English (en)
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200113214A priority Critical patent/KR20220031836A/ko
Priority to US17/363,752 priority patent/US11943969B2/en
Priority to CN202110749661.4A priority patent/CN114141964A/zh
Publication of KR20220031836A publication Critical patent/KR20220031836A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3248—
    • H01L27/3258—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 개구영역, 상기 개구영역을 둘러싸는 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 비표시영역을 포함하는 기판; 상기 비표시영역과 중첩하는 제1리세스 또는 제1개구부를 구비하며 상기 기판 상에 배치된 제1절연층; 상기 제1리세스 또는 제1개구부와 상기 개구영역 사이에 배치된 제1절연층의 제1상면을 노출시키는 제2개구부를 구비하며, 상기 제1절연층 상에 배치된 제2절연층; 상기 제1절연층 및 상기 제2절연층 사이에 배치되며, 제1층 및 제2층을 포함하는 도전패턴; 및 상기 제2절연층 상에서 상기 표시영역과 중첩하게 배치되며, 제1전극, 상기 제1전극 상의 발광층, 상기 발광층 상의 제2전극을 구비하는 표시요소;를 포함하는, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{Display device and Method of manufacturing of the display device}
본 발명의 실시예들은 개구 주변에 유기물을 레이저 리프트 오프 공법으로 제거한 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로 표시영역에 개구가 형성된 표시 장치의 연구가 계속되고 있다.
개구를 구비하는 표시 장치의 경우, 개구의 측면으로 수분 등의 이물이 침투할 수 있으며, 표시요소들을 손상시킬 수 있다. 본 발명은 상기와 같은 문제점 및 다른 여러 문제점들을 해결하기 위한 것으로, 개구를 통한 투습을 방지할 수 있는 구조의 표시 장치 및 표시 장치의 제조방법을 제공한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 개구영역, 상기 개구영역을 둘러싸는 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 비표시영역을 포함하는 기판; 상기 비표시영역과 중첩하는 제1리세스 또는 제1개구부를 구비하며 상기 기판 상에 배치된 제1절연층; 상기 제1리세스 또는 제1개구부와 상기 개구영역 사이에 배치된 제1절연층의 제1상면을 노출시키는 제2개구부를 구비하며, 상기 제1절연층 상에 배치된 제2절연층; 상기 제1절연층 및 상기 제2절연층 사이에 배치되며, 제1층 및 제2층을 포함하는 도전패턴; 및 상기 제2절연층 상에서 상기 표시영역과 중첩하게 배치되며, 제1전극, 상기 제1전극 상의 발광층, 및 상기 발광층 상의 제2전극을 구비하는 표시요소;를 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제1절연층 및 상기 제2절연층 사이에 중간절연층; 및 상기 제1절연층 및 상기 중간절연층 사이에 게이트전극;을 더 포함하고, 상기 도전패턴은 상기 중간절연층 및 상기 제2절연층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 중간절연층은 상기 제1리세스 또는 제1개구부와 연결되는 중간개구부를 구비하며, 상기 제1상면 상에 배치된 상기 중간절연층의 제2상면은 상기 제2개구부에 의해 노출될 수 있다.
일 실시예에 있어서, 상기 제1절연층은 버퍼층 및 게이트절연층을 포함하고, 상기 버퍼층 및 상기 게이트절연층 사이에 반도체층; 및 상기 제1절연층 및 상기 제2절연층 사이에 중간절연층;을 더 포함하며, 상기 도전패턴은 상기 게이트절연층 및 상기 중간절연층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 중간절연층은 상기 제1리세스 또는 제1개구부와 연결되는 중간개구부를 구비하며, 상기 중간개구부는 상기 제1상면을 노출시킬 수 있다.
일 실시예에 있어서, 상기 제1층은 티타늄 또는 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함할 수 있다.
일 실시예에 있어서, 상기 제1상면 상에 배치된 하부패턴층;을 더 포함하고, 상기 하부패턴층은 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함할 수 있다.
일 실시예에 있어서, 상기 제1리세스 또는 제1개구부는 상기 복수개로 구비되며, 상기 복수의 제1리세스들 또는 상기 복수의 제1개구부들 사이에 배치된 중간도전패턴;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시요소는, 상기 제1전극 및 상기 발광층 사이의 제1기능층, 및 상기 발광층 및 상기 제2전극 사이의 제2기능층 중 적어도 어느 하나를 더 포함하고, 상기 제1기능층 및 상기 제2기능층 중 적어도 어느 하나와 상기 제2전극은 상기 표시영역으로부터 상기 제1리세스 또는 제1개구부로 연장되어 상기 제1리세스 또는 제1개구부와 중첩되고, 각각 상기 제1상면을 노출시키는 제1투과홀 및 제2투과홀을 구비할 수 있다.
일 실시예에 있어서, 상기 표시요소를 덮으며, 제1무기봉지층, 유기봉지층, 및 제2무기봉지층을 포함하는 봉지층;을 더 포함하고, 상기 제1무기봉지층 및 상기 제2무기봉지층은 상기 표시영역으로부터 상기 제1상면으로 연장되어 상기 제1투과홀 및 상기 제2투과홀과 중첩할 수 있다.
본 발명의 다른 실시예는, 비표시영역 및 표시영역을 포함하는 기판 및 상기 기판 상에 배치된 제1절연층을 포함하는 디스플레이 기판을 준비하는 단계; 상기 제1절연층 상에 제1층 및 제2층을 포함하는 도전패턴을 형성하는 단계; 상기 비표시영역에 하부패턴층 및 상부패턴층을 포함하는 패턴층을 형성하는 단계; 상기 패턴층 및 상기 표시영역 상에 도전층을 형성하는 단계; 상기 도전층을 패터닝하여 제1전극을 형성하는 단계; 및 상기 상부패턴층을 제거하는 단계;를 포함하고, 상기 하부패턴층은 상기 제1층과 동일한 물질을 포함하고, 상기 상부패턴층은 상기 제2층과 동일한 물질을 포함하는, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 하부패턴층 및 상기 제1전극 상에 제1기능층 및 제2기능층 중 적어도 하나와 제2전극을 형성하는 단계; 및 상기 하부패턴층 상에 배치된 상기 제1기능층 및 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1기능층 및 상기 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계는, 상기 제1절연층의 상면 중 일부를 노출시키는 제1투과홀을 상기 제1기능층 및 상기 제2기능층 중 적어도 하나에 형성하는 단계 및 상기 제1절연층의 상면 중 일부를 노출시키는 제2투과홀을 상기 제2전극에 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1기능층 및 상기 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계는, 상기 하부패턴층에 레이저광을 조사하는 단계 및 상기 하부패턴층을 제거하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1기능층 및 상기 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계는, 상기 하부패턴층에 레이저광을 조사하는 단계 및 상기 하부패턴층의 상면을 노출시키는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1절연층 상에서 상기 비표시영역과 중첩되는 중간도전패턴을 형성하는 단계; 상기 중간도전패턴 상에 제1기능층 및 제2기능층 중 적어도 하나와 제2전극을 형성하는 단계; 및 상기 중간도전패턴 상에 배치된 상기 제2전극을 제거하여 상기 제1기능층 및 제2기능층 중 적어도 하나의 상면을 노출시키는 단계;를 더 포함하고, 상기 중간도전패턴은 상기 하부패턴층과 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 도전패턴 및 상기 패턴층을 덮는 제2절연층을 형성하는 단계; 상기 제2절연층에 상기 패턴층을 노출시키는 제2개구부를 형성하는 단계; 및 상기 제1절연층에 상기 제2개구부와 연결되는 제1리세스 또는 제1개구부를 형성하는 단계;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1절연층 상에 중간절연층을 형성하는 단계;를 더 포함하고, 상기 패턴층 및 상기 도전패턴은 상기 중간절연층 상에 형성되며, 상기 제2개구부를 형성하는 단계는, 상기 중간절연층에 중간개구부를 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1절연층 상에 중간절연층을 형성하는 단계;를 더 포함하고, 상기 제2개구부를 형성하는 단계는, 상기 중간절연층에 중간개구부를 형성하는 단계 및 상기 중간개구부가 상기 패턴층을 노출시키는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 기판은 벤딩영역을 더 포함하고, 상기 벤딩영역을 노출시키는 포토레지스트개구부를 구비하며, 상기 제2개구부를 덮는 포토레지스트층을 형성하는 단계; 및 상기 포토레지스트개구부에 중첩되는 상기 제1절연층 및 상기 제2절연층을 식각하는 단계;를 더 포함할 수 있다.
상기한 바와 같이 본 발명의 일 실시예는, 개구 주변에 배치된 유기물층을 레이저 리프트 공법으로 제거하여, 표시요소들이 외부의 수분 또는 이물질에 의해 손상되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 표시 패널의 어느 한 화소를 개략적으로 나타낸 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 7a 및 도 7b는 도 6의 VII-VII'선에 따른 일 실시예의 표시 패널을 개략적으로 나타낸 단면도이다.
도 8은 도 6의 VIII-VIII'선에 따른 표시 패널의 개략적인 단면도이다.
도 9a 내지 도 9k는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 10은 도 6의 VII-VII'선에 따른 다른 실시예의 표시 패널을 개략적으로 나타낸 단면도이다.
도 11a 및 도 11b는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
도 12는 또 다른 실시예의 표시 패널을 개략적으로 나타낸 단면도이다.
도 13a 내지 도 13c는 본 발명의 또 다른 실시예에 다른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
도 14는 도 6의 VII-VII'선에 따른 또 다른 실시예의 표시 패널을 개략적으로 나타낸 단면도이다.
도 15a 내지 도 15c는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
도 16은 도 6의 VII-VII'선에 따른 또 다른 실시예의 표시 패널을 개략적으로 나타낸 단면도이다.
도 17a 내지 도 17e는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
표시 장치는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 전자 기기에 포함될 수 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 양자점 표시 장치(Quantum dot display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 표시 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시한 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시영역(DA), 비표시영역(NDA), 및 개구영역(OA)을 포함할 수 있다. 표시영역(DA)은 빛을 방출할 수 있다. 표시영역(DA)에는 복수의 화소들이 배치될 수 있으며, 표시 장치(1)는 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 비표시영역(NDA)은 빛을 방출하지 않는다. 비표시영역(NDA)은 표시영역(DA)과 인접하게 배치될 수 있다.
개구영역(OA)은 표시영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있다. 일 실시예에서, 개구영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다.
표시 장치(1)는 표시 패널(10), 윈도우(20), 표시 구동부(30), 표시 회로 보드(40), 터치 센서 구동부(50), 및 컴포넌트(60)를 포함할 수 있다. 표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 포함할 수 있다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 무기발광다이오드, 또는 퀀텀 닷 발광다이오드 등을 포함할 수 있다. 이하에서는, 표시요소가 유기발광다이오드를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
표시 패널(10)은 기판(100) 및 기판(100) 상에 배치된 다층막을 포함할 수 있다. 이 때, 기판(100) 및/또는 다층막에 표시영역(DA), 비표시영역(NDA), 및 개구영역(OA)을 정의할 수 있다. 예를 들어, 기판(100)은 표시영역(DA), 비표시영역(NDA), 및 개구영역(OA)을 포함할 수 있다. 이하에서는, 기판(100)에 표시영역(DA), 비표시영역(NDA), 및 개구영역(OA)이 정의되는 경우를 중심으로 상세히 설명하기로 한다.
비표시영역(NDA)은 제1비표시영역(NDA1), 제2비표시영역(NDA2), 제3비표시영역(NDA3), 및 제4비표시영역(NDA4)을 포함할 수 있다. 제1비표시영역(NDA1)은 개구영역(OA)을 둘러쌀 수 있다. 제2비표시영역(NDA2)은 표시영역(DA)을 적어도 부분적으로 둘러쌀 수 있다. 일 실시예에서, 제1비표시영역(NDA1)은 개구영역(OA)을 전체적으로 둘러쌀 수 있다. 표시영역(DA)은 제1비표시영역(NDA1)을 전체적으로 둘러쌀 수 있다. 제2비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 제3비표시영역(NDA3)은 제2비표시영역(NDA2) 및 제4비표시영역(NDA4)과 연결될 수 있다. 제3비표시영역(NDA3)은 벤딩영역일 수 있으며, 기판(100)은 제3비표시영역(NDA3)에서 벤딩될 수 있다. 이러한 경우, 기판(100)의 하부면 중 적어도 일부는 서로 마주볼 수 있다. 제4비표시영역(NDA4)은 표시 구동부(30) 및/또는 표시 회로 보드(40)가 배치되는 패드영역일 수 있다.
일 실시예에서, 표시 패널(10)은 기판(100), 표시층(DSL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL)을 포함할 수 있다. 기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다.
표시층(DSL)은 기판(100) 상에 배치될 수 있다. 표시층(DSL)은 복수의 화소회로들을 포함하는 화소회로층 및 복수의 표시요소들을 포함하는 표시요소층을 포함할 수 있다. 이 때, 복수의 화소회로들은 각각 복수의 표시요소들과 연결될 수 있다. 화소회로는 박막트랜지스터 및 스토리지 커패시터를 포함할 수 있다. 또한, 표시층(DSL)은 절연층들을 더 포함할 수 있다.
봉지층(ENL)은 표시층(DSL) 상에 배치될 수 있다. 봉지층(ENL)은 표시요소 상에 배치될 수 있으며, 표시요소를 덮을 수 있다. 일 실시예에서, 봉지층(ENL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 적어도 하나의 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnO), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 적어도 하나의 유기봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
터치센서층(TSL)은 봉지층(ENL) 상에 배치될 수 있다. 터치센서층(TSL)은 외부의 입력, 예를 들어, 터치 이벤트에 따른 좌표정보를 센싱할 수 있다. 터치센서층(TSL)은 센서전극 및 센서전극과 연결된 터치배선들을 포함할 수 있다. 터치센서층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치센서층(TSL)은 봉지층(ENL) 상에 형성될 수 있다. 또는, 터치센서층(TSL)은 터치기판 상에 별도로 형성된 후, 광학 투명 접착제와 같은 점착층을 통해 봉지층(ENL) 상에 결합될 수 있다. 일 실시예에서, 터치센서층(TSL)은 봉지층(ENL) 바로 위에 직접 형성될 수 있으며, 이 경우, 점착층은 터치센서층(TSL)과 봉지층(ENL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 터치센서층(TSL) 상에 배치될 수 있다. 광학기능층(OFL)은 외부로부터 표시 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있고, 및/또는 표시 장치(1)에서 방출되는 빛의 색 순도를 향상시킬 수 있다. 일 실시예로, 광학기능층(OFL)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
다른 실시예로, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 장치(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 광학기능층(OFL)은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
표시 패널(10)은 개구(10H)를 구비할 수 있다. 일 실시예에서, 기판(100)은 개구영역(OA)을 포함하고, 표시층(DSL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL)은 각각 제1개구 내지 제4개구를 포함할 수 있다. 개구영역(OA), 및 제1개구 내지 제4개구는 서로 중첩되어 표시 패널(10)의 개구(10H)를 형성할 수 있다. 다른 실시예에서, 기판(100), 표시층(DSL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예를 들어, 기판(100), 표시층(DSL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL) 중 선택된 어느 하나 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다.
커버 윈도우(20)는 표시 패널(10) 상에 배치될 수 있다. 커버 윈도우(20)는 표시 패널(10)을 보호할 수 있다. 커버 윈도우(20)는 유리, 사파이어, 및 플라스틱 중 적어도 하나를 포함할 수 있다. 커버 윈도우(20)는 예를 들어, 초박형 강화 유리(Ultra Thin Glass, UTG), 투명폴리이미드(Colorless Polyimide, CPI)일 수 있다.
표시 구동부(30)는 제4비표시영역(NDA4)에 배치될 수 있다. 표시 구동부(30)는 제어 신호들과 전원전압들을 인가 받고, 표시 패널(10)을 구동하기 위한 신호들과 전압들을 생성하여 출력할 수 있다. 표시 구동부(30)는 집적회로(integrated circuit, IC)를 포함할 수 있다.
표시 회로 보드(40)는 표시 패널(10)에 전기적으로 연결될 수 있다. 예를 들어, 표시 회로 보드(40)는 기판(100)의 제4비표시영역(NDA4)과 이방성 도전필름(anisotropic conductive film)에 의해 전기적으로 연결될 수 있다. 표시 회로 보드(40)는 구부러질 수 있는 연성 인쇄 회로 보드(flexible printed circuit board, FPCB) 또는 단단하여 잘 구부러지지 않는 강성 인쇄 회로 보드(rigid printed circuit board, PCB)일 수 있다. 또는, 경우에 따라 강성 인쇄 회로 보드와 연성 인쇄 회로 보드를 모두 포함하는 복합 인쇄 회로 보드일 수 있다.
표시 회로 보드(40) 상에는 터치 센서 구동부(50)가 배치될 수 있다. 터치 센서 구동부(50)는 집적회로를 포함할 수 있다. 터치 센서 구동부(50)는 표시 회로 보드(40) 상에 부착될 수 있다. 터치 센서 구동부(50)는 표시 회로 보드(40)를 통해 표시 패널(10)의 터치센서층(TSL)의 센서전극들에 전기적으로 연결될 수 있다.
컴포넌트(60)는 개구영역(OA)에 중첩할 수 있다. 컴포넌트(60)는 도 2에 실선으로 도시된 바와 같이, 표시 패널(10)의 개구(10H)에 위치하거나, 점선으로 도시된 바와 같이, 표시 패널(10)의 아래에 배치될 수 있다.
컴포넌트(60)는 전자요소를 포함할 수 있다. 컴포넌트(60)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 표시 패널(10)의 개구(10H)는 컴포넌트(60)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과부로 이해될 수 있다.
다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(60)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(60)가 윈도우(20)를 관통하여 외부로 노출될 수 있으며, 윈도우(20)는 표시 패널(10)의 개구(10H)에 중첩하는 개구를 포함할 수 있다.
컴포넌트(60)는 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 평면도이고, 도 4는 표시 패널의 어느 한 화소(P)를 개략적으로 나타낸 등가회로도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA), 비표시영역(NDA), 및 개구영역(OA)을 포함할 수 있다. 이 때, 표시 패널(10)의 기판(100)에 표시영역(DA), 비표시영역(NDA), 및 개구영역(OA)을 정의할 수 있다. 즉, 기판(100)은 표시영역(DA), 비표시영역(NDA), 및 개구영역(OA)을 포함할 수 있다. 비표시영역(NDA)은 제1비표시영역(NDA1), 제2비표시영역(NDA2), 제3비표시영역(NDA3), 및 제4비표시영역(NDA4)을 포함할 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함할 수 있다. 각 화소(P)는 도 4에 도시된 바와 같이, 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로, 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압 또는 스위칭 신호에 따라 데이터선(DL)으로부터 입력된 데이터 전압 또는 데이터 신호를 구동 박막트랜지스터(T1)에 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다.
유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 제2전극은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.
다시 도 3을 참조하면, 제1비표시영역(NDA1)은 개구영역(OA)을 둘러쌀 수 있다. 제1비표시영역(NDA1)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않는 영역으로, 제1비표시영역(NDA1)에는 개구영역(OA) 주변에 구비된 화소(P)들에 신호를 제공하는 신호선들이 지나갈 수 있다.
제2비표시영역(NDA2)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 제2비표시영역(NDA2)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(미도시), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(미도시), 제1전원전압 및/또는 제2전원전압을 제공하기 위한 메인 전원배선(미도시) 등이 배치될 수 있다.
제3비표시영역(NDA3)은 벤딩영역으로, 도 3은 표시 패널(10)이 펴진(unbend) 형상을 도시하고 있다. 제3비표시영역(NDA3)은 제2비표시영역(NDA2)에 연결될 수 있다. 일 실시예에서, 제2비표시영역(NDA2) 및 제4비표시영역(NDA4) 사이에 배치될 수 있다.
제4비표시영역(NDA4)은 패드영역으로 제3비표시영역(NDA3)과 연결될 수 있다. 제4비표시영역(NDA4)에는 표시 구동부(30, 도 2 참조) 및/또는 표시 회로 보드(40, 도 2 참조)가 배치될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다. 도 5는 제1비표시영역(NDA1)에 배치된 신호선들을 개략적으로 나타낸다.
도 5를 참조하면, 화소(P)는 표시영역(DA)에 배치될 수 있다. 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결될 수 있다. 제1비표시영역(NDA1)은 개구영역(OA) 및 표시영역(DA) 사이에 배치될 수 있다.
화소(P)들은 개구영역(OA)을 중심으로 상호 이격될 수 있다. 화소(P)들은 개구영역(OA)을 중심으로 상하 이격될 수 있다. 화소(P)들은 개구영역(OA)을 중심으로 좌우로 이격될 수 있다.
화소(P)들에 신호를 공급하는 신호선들 중 개구영역(OA)과 인접한 신호선들은 개구영역(OA)을 우회할 수 있다. 표시영역(DA)을 지나는 데이터선들 중 일부 데이터선(DL)은, 개구영역(OA)을 사이에 두고 위와 아래에 배치된 화소(P)들에 데이터신호를 제공하도록 y 방향으로 연장되되, 제1비표시영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔선들 중 일부 스캔선(SL)은, 개구영역(OA)을 사이에 두고 좌우에 배치된 화소(P)들에 스캔신호를 제공하도록 x 방향으로 연장되되, 제1비표시영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다. 도 6은 제1비표시영역(NDA1)에 배치된 투과홀(TAH)과 댐부(DP)를 나타낸다. 또한, 도 6은 제1비표시영역(NDA1) 및 표시영역(DA)에 배치된 제2전극(213)을 나타낸다.
도 6을 참조하면, 기판 상에서, 개구영역(OA) 및 표시영역(DA) 사이에는 적어도 하나의 댐부(DP)가 배치될 수 있다. 본 명세서에서 댐부(DP)는 기준면에 대해서 돌출된 구성을 의미한다. 또한, 리세스가 정의될 수 있는데, 리세스는 기준면에 대해 오목하게 파인 구성을 의미한다. 기준면은 기판 상에 배치된 절연층들 중 하나의 절연층의 상면이 될 수 있다.
개구영역(OA) 및 댐부(DP) 사이는 제2전극(213)과 유기물로 구비된 제1기능층 및 제2기능층이 제거될 수 있다. 따라서, 개구영역(OA)을 통한 수분 등 외기의 침투를 방지할 수 있다. 즉, 제1기능층, 제2기능층, 및 제2전극(213)은 개구영역(OA) 및 개구영역(OA) 주변에 배치된 제1비표시영역(NDA1)의 일부를 노출시키는 투과홀(TAH)을 구비할 수 있다. 투과홀(TAH)은 댐부(DP) 및 개구영역(OA) 사이의 제1비표시영역(NDA1)을 노출시킬 수 있다. 예를 들어, 투과홀(TAH)은 개구영역(OA)과 인접한 제1절연층의 제1상면(ILUS1)을 노출시킬 수 있다.
일 실시예에서, 투과홀(TAH) 및 댐부(DP) 사이에는 상기 제1절연층에 구비된 제1리세스 또는 제1개구부가 구비될 수 있다. 투과홀(TAH)은 레이저 리프트 공법에 의해 제1기능층, 제2기능층, 및 제2전극(213)의 일부가 제거되어 형성된 것일 수 있는데, 상기 제1리세스 또는 제1개구부는 투과홀(TAH)을 레이저 리프트 공법으로 형성하기 위해 도입된 것일 수 있다.
일 실시예에서, 댐부(DP)는 제1비표시영역(NDA1)에서 개구영역(OA)을 전체적으로 둘러싸는 고리 형상일 수 있다. 댐부(DP)의 직경은 개구영역(OA)의 직경보다 클 수 있다.
도 7a 및 도 7b는 도 6의 VII-VII'선에 따른 일 실시예의 표시 패널(10)을 개략적으로 나타낸 단면도이다.
도 7a 및 도 7b를 참조하면, 표시 패널(10)은 기판(100), 표시층(DSL), 및 봉지층(ENL)을 포함할 수 있다. 표시층(DSL)은 화소회로층(PCL) 및 표시요소층(DEL)을 포함할 수 있다. 화소회로층(PCL)은 제1절연층(IL1), 중간절연층(MIL), 제2절연층(IL2), 제1유기절연층(115), 제2유기절연층(116), 화소회로(PC), 및 데이터선(DL)을 포함할 수 있다. 표시요소층(DEL)은 유기발광다이오드(OLED), 화소정의막(118), 스페이서(119), 및 캡핑층(215)을 포함할 수 있다.
기판(100)은 표시영역(DA), 제1비표시영역(NDA1), 및 개구영역(OA)을 포함할 수 있다. 제1비표시영역(NDA1)은 표시영역(DA) 및 개구영역(OA) 사이에 배치될 수 있다.
기판(100)은 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)은 차례로 적층될 수 있다. 일 실시예에서, 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)은 연속적으로 배치될 수 있다. 예를 들어, 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)은 표시영역(DA)으로부터 개구영역(OA)으로의 방향으로 연속적으로 배치될 수 있다.
제1베이스층(100a) 및 제2베이스층(100c) 중 적어도 하나는 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다.
제1배리어층(100b) 및 제2배리어층(100d)은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNX), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON)과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
기판(100) 상에는 화소회로층(PCL) 및 표시요소층(DEL)을 포함하는 표시층(DSL)이 배치될 수 있다. 화소회로층(PCL)의 제1절연층(IL1)은 버퍼층(111) 및 게이트절연층(112)을 포함할 수 있다. 제1절연층(IL1)은 표시영역(DA) 및 제1비표시영역(NDA1)에 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNX), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT)는 반도체층(Act)을 포함할 수 있으며, 반도체층(Act)은 버퍼층(111) 상에 배치될 수 있다. 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(Act)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다. 게이트전극(GE)은 채널영역과 중첩할 수 있다.
게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다.
중간절연층(MIL)은 제1절연층(IL1) 및 제2절연층(IL2) 사이에 배치될 수 있다. 일 실시예에서, 중간절연층(MIL)은 게이트전극(GE)을 덮도록 구비될 수 있다. 중간절연층(MIL)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다.
제2절연층(IL2)은 제1절연층(IL1) 상에 배치될 수 있다. 일 실시예에서, 제2절연층(IL2)은 중간절연층(MIL) 상에 배치될 수 있다. 제2절연층(IL2)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 제2절연층(IL2)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
도전패턴(CP)은 제1절연층(IL1) 및 제2절연층(IL2) 사이에 배치될 수 있다. 일 실시예에서, 도전패턴(CP)은 중간절연층(MIL) 및 제2절연층(IL2) 사이에 배치될 수 있다. 도전패턴(CP)은 제1층(L1) 및 제1층(L1) 상에 제2층(L2)을 포함할 수 있다. 본 실시예에서, 도전패턴(CP)이 제1층(L1) 및 제2층(L2)을 포함하는 것은 제1비표시영역(NDA1)에 레이저 리프트 공법으로 투과홀(TAH)을 형성하기 위함일 수 있다.
일 실시예에서, 제1층(L1)은 티타늄(Ti)을 포함할 수 있다. 다른 실시예에서, 제1층(L1)은 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함할 수 있다. 비정질 실리콘(a-Si)에 첨가되는 도펀트는 보론(B), 인(P), 질소(N), 니켈(Ni), 코발트(Co), 및 플루오르(F) 중 어느 하나일 수 있다.
제2층(L2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다.
일 실시예에서, 도전패턴(CP)은 스토리지 커패시터(Cst)의 상부 전극(CE2)으로 기능할 수 있다. 예를 들어, 도전패턴(CP)은 그 아래의 게이트전극(GE)과 중첩할 수 있다. 이 때, 중간절연층(MIL)을 사이에 두고 중첩하는 게이트전극(GE) 및 도전패턴(CP)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 게이트전극(GE)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로 기능할 수 있다.
일 실시예에서, 스토리지 커패시터(Cst)와 박막트랜지스터(TFT)가 중첩되어 형성될 수 있다. 다른 실시예에서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩되지 않도록 형성될 수 있다.
드레인전극(DE) 및 소스전극(SE)은 각각 제2절연층(IL2) 상에 위치할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 각각 게이트절연층(112), 중간절연층(MIL), 및 제2절연층(IL2)에 구비된 컨택홀을 통해 반도체층(Act)과 연결될 수 있다. 드레인전극(DE) 및 소스전극(SE)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(DE) 및 소스전극(SE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제1유기절연층(115)은 드레인전극(DE) 및 소스전극(SE)을 덮으며 배치될 수 있다. 제1유기절연층(115)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
연결전극(CM)은 제1유기절연층(115) 상에 배치될 수 있다. 이 때, 연결전극(CM)은 제1유기절연층(115)의 컨택홀을 통해 드레인전극(DE) 또는 소스전극(SE)과 연결될 수 있다. 연결전극(CM)은 전도성이 좋은 재료를 포함할 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 연결전극(CM)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2유기절연층(116)은 연결전극(CM)을 덮으며 배치될 수 있다. 제2유기절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
유기발광다이오드(OLED)는 제2유기절연층(116) 상에 배치될 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색 빛을 방출하거나, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 유기발광다이오드(OLED)는 제1전극(211), 중간층(212), 및 제2전극(213)을 포함할 수 있다. 제1전극(211)은 유기발광다이오드(OLED)의 화소전극일 수 있고, 제2전극(213)은 유기발광다이오드(OLED)의 대향전극일 수 있다.
제1전극(211)은 제2유기절연층(116) 상에 배치될 수 있다. 제1전극(211)은 제2유기절연층(116)의 컨택홀을 통해 연결전극(CM)과 전기적으로 연결될 수 있다. 제1전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 제1전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 예를 들어, 제1전극(211)은 ITO/Ag/ITO의 다층 구조를 가질 수 있다.
제1전극(211) 상에는 제1전극(211)의 중앙부를 노출하는 개구(118OP)를 구비한 화소정의막(118)이 배치될 수 있다. 화소정의막(118)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 화소정의막(118)의 개구(118OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 예를 들어, 개구(118OP)의 폭이 발광영역의 폭에 해당할 수 있다.
화소정의막(118) 상에는 스페이서(119)가 배치될 수 있다. 스페이서(119)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(119)는 실리콘질화물(SiNX)나 실리콘산화물(SiO2)과 같은 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
일 실시예에서, 스페이서(119)는 화소정의막(118)과 다른 물질을 포함할 수 있다. 또는 다른 실시예에서, 스페이서(119)는 화소정의막(118)과 동일한 물질을 포함할 수 있으며, 이 경우 화소정의막(118)과 스페이서(119)는 하프톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다.
화소정의막(118) 상에는 중간층(212)이 배치될 수 있다. 중간층(212)은 화소정의막(118)의 개구(118OP)에 배치된 발광층(212b)을 포함할 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
중간층(212)은 제1전극(211) 및 발광층(212b) 사이의 제1기능층(212a), 및 발광층(212b) 및 제2전극(213) 사이의 제2기능층(212c) 중 적어도 어느 하나를 더 포함할 수 있다. 예를 들어, 제1전극(211) 및 발광층(212b) 사이에는 제1기능층(212a)이 배치될 수 있으며, 발광층(212b) 및 제2전극(213) 사이에는 제2기능층(212c)이 생략될 수 있다. 다른 예로, 제1전극(211) 및 발광층(212b) 사이의 제1기능층(212a)은 생략되고, 발광층(212b) 및 제2전극(213) 사이에는 제2기능층(212c)이 배치될 수 있다. 또 다른 예로, 제1전극(211) 및 발광층(212b) 사이에는 제1기능층(212a)이 배치되고, 발광층(212b) 및 제2전극(213) 사이에는 제2기능층(212c)이 배치될 수 있다. 이하에서는, 제1기능층(212a) 및 제2기능층(212c)이 각각 배치되는 경우를 중심으로 상세히 설명하기로 한다.
제1기능층(212a)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(212c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(212a) 및/또는 제2기능층(212c)은 후술할 제2전극(213)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
제2전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일 실시예에서, 제2전극(213) 상에 캡핑층(215)이 더 배치될 수 있다. 캡핑층(215)은 LiF, 무기물, 또는/및 유기물을 포함할 수 있다.
제1비표시영역(NDA1)은 제1서브비표시영역(SNDA1) 및 제2서브비표시영역(SNDA2)을 포함할 수 있다. 제1서브비표시영역(SNDA1)은 제2서브비표시영역(SNDA2)보다 개구영역(OA)으로부터 멀리 배치될 수 있다. 즉, 제2서브비표시영역(SNDA2)은 제1서브비표시영역(SNDA1) 및 개구영역(OA) 사이에 배치될 수 있다.
일 실시예에서, 제2유기절연층(116)은 제1유기절연층(115)의 측면을 덮을 수 있다. 다른 실시예에서, 제2유기절연층(116)은 제1유기절연층(115)의 측면을 노출시킬 수 있다. 이하에서는 도 7a 및 도 7b에 도시된 바와 같이 제2유기절연층(116)이 제1유기절연층(115)의 측면을 덮는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 화소정의막(118)은 제2유기절연층(116)의 측면을 덮을 수 있다. 다른 실시예에서, 화소정의막(118)은 제2유기절연층(116)의 측면을 노출시킬 수 있다. 이하에서는 도 7a 및 도 7b에 도시된 바와 같이 화소정의막(118)이 제2유기절연층(116)의 측면을 덮는 경우를 중심으로 상세히 설명하기로 한다.
제1서브비표시영역(SNDA1) 상에는 신호선들, 예를 들어, 도 5를 참조하여 설명한 데이터선(DL)이 배치될 수 있다. 일 실시예에서, 데이터선(DL)은 제2절연층(IL2) 및 제1유기절연층(115) 사이 및/또는 제1유기절연층(115) 및 제2유기절연층(116) 사이에 배치될 수 있다. 이와 같이 데이터선(DL)들이 서로 다른 층에 배치되는 경우, 제1비표시영역(NDA1)의 폭을 줄일 수 있다. 도 7a 및 도 7b는 제1서브비표시영역(SNDA1)에 데이터선(DL)이 배치된 것을 나타내고 있으나, 앞서 도 5를 참조하여 설명한 개구영역(OA)을 우회하는 스캔선도 제1서브비표시영역(SNDA1)에 배치될 수 있다.
댐부(DP)는 복수의 층이 적층되어 구비될 수 있다. 일 실시예에서, 댐부(DP)는 제2절연층(IL2)의 상면으로부터 돌출되어 구비될 수 있다. 일 실시예에서, 댐부(DP)는 유기패턴층(116A), 제1상부유기패턴층(118A), 및 제2상부유기패턴층(119A)을 포함할 수 있다. 유기패턴층(116A)은 제1유기절연층(115) 및 제2유기절연층(116)과 분리되어 배치될 수 있다. 일 실시예에서, 유기패턴층(116A)은 제2유기절연층(116)과 동일한 물질을 포함할 수 있다. 다른 실시예에서, 유기패턴층(116A)은 제1유기절연층(115)과 동일한 물질을 포함할 수 있다. 다른 실시예에서, 유기패턴층(116A)은 제1유기패턴층 및 제1유기패턴층 상에 배치된 제2유기패턴층을 포함할 수 있다. 이러한 경우, 상기 제1유기패턴층은 제1유기절연층(115)과 동일한 물질을 포함할 수 있다. 상기 제2유기패턴층은 제2유기절연층(116)과 동일한 물질을 포함할 수 있다.
제1상부유기패턴층(118A)은 유기패턴층(116A) 상에 배치될 수 있다. 일 실시예에서, 제1상부유기패턴층(118A)은 유기패턴층(116A)의 상면에 배치될 수 있다. 제1상부유기패턴층(118A)은 화소정의막(118)과 분리되어 배치될 수 있다. 제1상부유기패턴층(118A)은 화소정의막(118)과 동일한 물질을 포함할 수 있다.
제2상부유기패턴층(119A)은 제1상부유기패턴층(118A) 상에 배치될 수 있다. 제2상부유기패턴층(119A)은 스페이서(119)와 분리되어 배치될 수 있다. 제2상부유기패턴층(119A)은 스페이서(119)와 동일한 물질을 포함할 수 있다.
제1절연층(IL1)은 제1비표시영역(NDA1)과 중첩하는 제1리세스 또는 제1개구부를 구비할 수 있다. 도 7a를 참조하면, 제1개구부(OP1)는 제1절연층(IL1)의 상면 및 제1절연층(IL1)의 하면을 관통할 수 있다. 일 실시예에서, 제1개구부(OP1)는 버퍼층(111)의 개구 및 게이트절연층(112)의 개구가 중첩되어 형성될 수 있다. 도 7b를 참조하면, 제1리세스(R1)는 제1절연층(IL1)에서 깊이 방향으로 파여진 것으로 정의될 수 있다. 일 실시예에서, 제1리세스(R1)는 버퍼층(111)의 상면 및 게이트절연층(112)의 개구로 정의될 수 있다. 다른 실시예에서, 제1리세스(R1)는 게이트절연층(112)이 깊이 방향으로 파여진 것으로 정의될 수 있다. 또 다른 실시예에서, 제1리세스(R1)는 버퍼층(111)이 깊이 방향으로 파여진 것과 게이트절연층(112)의 개구로 정의될 수 있다. 이하에서는, 제1절연층(IL1)이 제1개구부(OP1)를 구비하는 경우를 중심으로 상세히 설명하기로 한다.
제1개구부(OP1)는 댐부(DP)보다 개구영역(OA)에 가깝게 배치될 수 있다. 즉, 제1개구부(OP1)는 개구영역(OA) 및 댐부(DP) 사이에 배치될 수 있다. 일 실시예에서, 제1절연층(IL1)은 적어도 하나의 제1개구부(OP1)를 구비할 수 있다. 예를 들어, 제1절연층(IL1)은 하나의 제1개구부(OP1)를 구비할 수 있다. 다른 예로, 제1절연층(IL1)은 복수의 제1개구부(OP1)를 구비할 수 있다.
중간절연층(MIL)은 제1리세스(R1) 또는 제1개구부(OP1)와 연결되는 중간개구부(MILOP)를 구비할 수 있다. 중간개구부(MILOP)는 중간절연층(MIL)의 상면 및 하면을 관통할 수 있다. 중간개구부(MILOP)는 제1리세스(R1) 또는 제1개구부(OP1)와 연결될 수 있다.
일 실시예에서, 중간절연층(MIL)은 제1절연층(IL1)의 제1상면(ILUS1)에 배치될 수 있다. 예를 들어, 제1절연층(IL1)은 제1리세스(R1) 또는 제1개구부(OP1)와 개구영역(OA) 사이에 배치될 수 있으며, 제1리세스(R1) 또는 제1개구부(OP1)와 개구영역(OA)에 배치된 제1절연층(IL1)의 상면을 제1절연층(IL1)의 제1상면(ILUS1)으로 정의할 수 있다. 이 때, 중간절연층(MIL)은 제1절연층(IL1)의 제1상면(US1)에 배치될 수 있다. 중간절연층(MIL) 중 일부는 중간개구부(MILOP) 및 개구영역(OA) 사이에 배치될 수 있다.
제2절연층(IL2)은 제2개구부(OP2)를 구비할 수 있다. 제2개구부(OP2)는 제2절연층(IL2)의 상면과 하면을 관통할 수 있다. 제2개구부(OP2)는 중간개구부(MILOP)와 연결될 수 있다.
제2개구부(OP2)는 제1절연층(IL1)의 제1상면(ILUS1)을 노출시킬 수 있다. 일 실시예에서, 제2개구부(OP2)는 중간절연층(MIL)의 제2상면(MILUS)을 노출시킬 수 있다. 중간절연층(MIL)은 중간개구부(MILOP)와 개구영역(OA) 사이에 배치될 수 있으며, 중간개구부(MILOP)와 개구영역(OA)에 배치된 중간절연층(MIL)의 상면을 중간절연층(MIL)의 제2상면(MILUS)으로 정의할 수 있다. 또는 제1절연층(IL1)의 제1상면(ILUS1) 상에 배치된 중간절연층(MIL)의 상면을 중간절연층(MIL)의 제2상면(MILUS)으로 정의할 수 있다.
일 실시예에서, 제2절연층(IL2)은 유기패턴층(116A) 및 제1유기절연층(115) 사이에서 그루브를 구비할 수 있다. 상기 그루브는 제2절연층(IL2)이 오버 에칭되어 형성된 것일 수 있다. 일부 실시예에서, 상기 그루브를 구비하지 않을 수도 있다.
제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 표시영역(DA)으로부터 제1비표시영역(NDA1)으로 연장될 수 있다. 일 실시예에서, 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 댐부(DP)를 덮을 수 있으며, 제1개구부(OP1) 또는 제1리세스(R1)로 연장될 수 있다. 따라서, 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 제1개구부(OP1) 또는 제1리세스(R1) 내부에 배치될 수 있으며, 제1리세스(R1) 또는 제1개구부(OP1)와 중첩될 수 있다.
제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 제1비표시영역(NDA1)에서 단절될 수 있다. 일 실시예에서, 제1기능층(212a) 및 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 투과홀(TAH)을 구비할 수 있다. 구체적으로, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나는 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 제1투과홀(TAH1)을 구비할 수 있다. 제2전극(213)은 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 제2투과홀(TAH2)을 구비할 수 있다. 캡핑층(215)은 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 제3투과홀(TAH3)을 구비할 수 있다. 또한, 일 실시예에서, 제1투과홀(TAH1), 제2투과홀(TAH2), 및 제3투과홀(TAH3)은 각각 중간절연층(MIL)의 제2상면(MILUS)을 노출시킬 수 있다.
투과홀(TAH)의 면적은 개구영역(OA)의 면적보다 클 수 있다. 만일, 유기물을 포함하는 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나가 제1비표시영역(NDA1)에 전체적으로 형성되어 개구영역(OA)까지 연장된다면, 유기물층의 특성상 제1기능층(212a) 및 제2기능층(212c)을 통해 수분이 표시영역(DA)에 배치된 유기발광다이오드(OLED)를 향해 침투할 수 있다. 본 발명의 실시예는, 제1기능층(212a) 및 제2기능층(212c)이 제1리세스(R1) 또는 제1개구부(OP1)에 배치되며, 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 제1투과홀(TAH1)을 형성할 수 있다. 따라서, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나에 의해 유기발광다이오드(OLED)로 수분이나 이물질이 침투하는 것을 방지 또는 감소시킬 수 있다.
봉지층(ENL)은 유기발광다이오드(OLED)를 덮을 수 있다. 봉지층(ENL)은 제2전극(213) 및/또는 캡핑층(215) 상에 배치될 수 있다. 일 실시예에서, 봉지층(ENL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 도 7a 및 도 7b는 봉지층(ENL)이 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함하는 것을 도시한다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 표시영역(DA)으로부터 제1비표시영역(NDA1)으로 연장될 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전체적으로 그리고 연속적으로 제1비표시영역(NDA1)에 배치될 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 댐부(DP)로 연장될 수 있으며, 댐부(DP)의 상면에서 서로 컨택될 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 제1리세스(R1) 또는 제1개구부(OP1)를 덮을 수 있으며, 개구영역(OA)으로 연장될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 투과홀(TAH)과 중첩할 수 있다. 구체적으로, 제1무기봉지층(310) 및 제2무기봉지층(330)은 제1투과홀(TAH1), 제2투과홀(TAH2), 및 제3투과홀(TAH3)과 중첩할 수 있다. 이러한 경우, 제1무기봉지층(310)은 제1리세스(R1) 또는 제1개구부(OP1)에 중첩되며, 개구영역(OA)과 인접한 중간절연층(MIL)의 제2상면(MILUS)과 컨택될 수 있다. 따라서, 중간절연층(MIL)의 제2상면(MILUS)에는 유기물층이 배치되지 않아 수분이 표시영역(DA)에 배치된 유기발광다이오드(OLED)를 향해 침투하는 것을 방지 또는 감소시킬 수 있다.
유기봉지층(320)은 모노머를 도포한 후 이를 경화하여 형성할 수 있다. 모노머의 흐름은 댐부(DP)에 의해 제어될 수 있다. 즉, 유기봉지층(320)의 단부는 댐부(DP)의 일측에 위치할 수 있다.
도 8은 도 6의 VIII-VIII'선에 따른 표시 패널(10)의 개략적인 단면도이다. 도 8에 있어서, 도 7a와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 8을 참조하면, 표시 패널(10)은 기판(100), 제1절연층(IL1), 중간절연층(MIL), 제2절연층(IL2), 연결배선(CL), 및 벤딩유기층들(115B, 116B, 118B, 119B)을 포함할 수 있다.
기판(100)은 제2비표시영역(NDA2), 제3비표시영역(NDA3), 및 제4비표시영역(NDA4)을 포함할 수 있다. 제3비표시영역(NDA3)은 벤딩영역일 수 있으며, 제4비표시영역(NDA4)은 패드영역일 수 있다.
제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)은 제2비표시영역(NDA2) 및 제4비표시영역(NDA4)에 배치될 수 있다. 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)은 기판(100)의 제3비표시영역(NDA3)을 노출시키는 벤딩개구부(BOP)를 구비할 수 있다. 즉, 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)은 제3비표시영역(NDA3)을 기준으로 분리될 수 있다. 따라서, 표시 패널(10)은 벤딩영역인 제3비표시영역(NDA3)에서 과도한 인장 응력이 작용하는 것을 방지하면서 벤딩될 수 있다.
벤딩개구부(BOP)는 제3비표시영역(NDA3)과 중첩하는 제1절연층(IL1)의 개구, 중간절연층(MIL)의 개구, 및 제2절연층(IL2)의 개구가 중첩되어 형성될 수 있다. 이러한 경우, 도 8은 제1절연층(IL1)의 개구의 내측면, 중간절연층(MIL)의 개구의 내측면, 및 제2절연층(IL2)의 개구의 내측면이 일치하는 것을 도시하고 있으나, 다른 실시예에서, 제1절연층(IL1)의 개구의 내측면, 중간절연층(MIL)의 개구의 내측면, 및 제2절연층(IL2)의 개구의 내측면은 일치하지 않을 수 있다. 이러한 경우, 벤딩개구부(BOP)는 단차를 구비할 수 있다.
일 실시예에서, 벤딩개구부(BOP)의 폭은 제3비표시영역(NDA3)의 폭보다 클 수 있다. 이 때, 일 실시예에서, 벤딩개구부(BOP)의 폭은 벤딩개구부(BOP)에서 버퍼층(111) 사이의 최단거리로 정의할 수 있다.
제1벤딩유기층(115B)은 벤딩개구부(BOP)에 배치될 수 있다. 이 때, 제1벤딩유기층(115B)은 벤딩개구부(BOP)를 채울 수 있다. 따라서, 제1벤딩유기층(115B)은 벤딩개구부(BOP)와 중첩할 수 있다. 일 실시예에서, 제1벤딩유기층(115B)은 제1유기절연층(115, 도 7a 참조)와 동일한 물질을 포함할 수 있다.
연결배선(CL)은 제3비표시영역(NDA3)과 중첩할 수 있으며, 연결배선(CL)은 제2비표시영역(NDA2)으로부터 제4비표시영역(NDA4)으로 연장될 수 있다. 일 실시예에서, 연결배선(CL)은 제2절연층(IL2)의 상면 및 제1벤딩유기층(115B)의 상면에 배치될 수 있다. 일 실시예에서, 연결배선(CL)은 도 7a의 연결전극(CM)과 동일한 물질을 포함할 수 있다. 연결배선(CL)은 패드영역인 제4비표시영역(NDA4)에 배치된 표시 구동부 또는 표시 회로 보드로부터 전달된 신호를 표시영역에 배치된 화소로 전달할 수 있다.
제2벤딩유기층(116B), 제3벤딩유기층(118B), 및 제4벤딩유기층(119B)은 제3비표시영역(NDA3)에 중첩할 수 있으며, 차례로 적층되어 구비될 수 있다. 일 실시예에서, 제2벤딩유기층(116B)은 제2유기절연층(116, 도 7a 참조)과 동일한 물질을 포함할 수 있다. 제3벤딩유기층(118B)은 화소정의막(118, 도 7a 참조)과 동일한 물질을 포함할 수 있다. 제4벤딩유기층(119B)은 스페이서(119, 도 8a 참조)와 동일한 물질을 포함할 수 있다. 제1벤딩유기층(115B), 제2벤딩유기층(116B), 제3벤딩유기층(118B), 및 제4벤딩유기층(119B)은 표시 패널(10)이 벤딩될 때, 연결배선(CL)이 인장 응력에 의해 손상됨을 방지 또는 감소시킬 수 있다.
도 9a 내지 도 9k는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 9a를 참조하면, 디스플레이 기판(DS)을 준비할 수 있다. 디스플레이 기판(DS)은 기판(100) 및 제1절연층(IL1)을 포함할 수 있다. 제1절연층(IL1)은 기판(100)의 표시영역(DA) 및 제1비표시영역(NDA1) 상에 배치될 수 있다.
디스플레이 기판(DS)은 반도체층(Act) 및 게이트전극(GE)을 포함할 수 있다. 반도체층(Act)은 버퍼층(111) 및 게이트절연층(112) 사이에 배치될 수 있다. 게이트전극(GE)은 게이트절연층(112) 상에 배치될 수 있다.
제1절연층(IL1) 상에 중간절연층(MIL)을 형성할 수 있다. 중간절연층(MIL)은 표시영역(DA) 및 제1비표시영역(NDA1)에 배치될 수 있으며, 게이트전극(GE)을 덮을 수 있다.
도전패턴(CP)은 제1절연층(IL1) 상에 형성될 수 있다. 일 실시예에서, 도전패턴(CP)은 중간절연층(MIL)이 형성된 후, 중간절연층(MIL) 상에 형성될 수 있다. 도전패턴(CP)은 제1층(L1) 및 제1층(L1) 상에 제2층(L2)을 포함할 수 있다. 일 실시예에서, 제1층(L1)의 두께는 제2층(L2)의 두께보다 얇을 수 있다.
일 실시예에서, 제1층(L1)은 티타늄(Ti)을 포함할 수 있다. 다른 실시예에서, 제1층(L1)은 도펀트가 첨가된 비정질 실리콘을 포함할 수 있다. 제2층(L2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다.
패턴층(PTL)은 제1비표시영역(NDA1) 상에 형성될 수 있다. 일 실시예에서, 패턴층(PTL)은 제1절연층(IL1) 상에 형성될 수 있다. 일 실시예에서, 패턴층(PTL)은 제1절연층(IL1) 형성된 후, 중간절연층(MIL) 상에 형성될 수 있다. 일 실시예서, 패턴층(PTL)은 하부패턴층(PTL1) 및 하부패턴층(PTL1) 상에 상부패턴층(PTL2)을 포함할 수 있다. 일 실시예에서, 하부패턴층(PTL1)의 두께는 상부패턴층(PTL2)의 두께보다 얇을 수 있다.
하부패턴층(PTL1)은 도전패턴(CP)의 제1층(L1)과 동일한 물질을 포함할 수 있다. 상부패턴층(PTL2)은 도전패턴(CP)의 제2층(L2)과 동일한 물질을 포함할 수 있다.
패턴층(PTL)은 도전패턴(CP)과 동시에 형성될 수 있다. 구체적으로, 도전층이 중간절연층(MIL) 상에 연속적으로 형성된 후, 패터닝되어 패턴층(PTL) 및 도전패턴(CP)이 형성될 수 있다.
도 9b를 참조하면, 제2절연층(IL2)을 형성할 수 있다. 제2절연층(IL2)은 표시영역(DA) 및 제1비표시영역(NDA1)에 형성될 수 있다. 제2절연층(IL2)은 중간절연층(MIL) 상에 형성될 수 있다. 제2절연층(IL2)은 도전패턴(CP) 및 패턴층(PTL)을 덮을 수 있다.
도 9c를 참조하면, 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)의 일부가 제거될 수 있다. 일 실시예에서, 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)의 일부가 식각될 수 있다.
제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)의 일부가 제거되어 제1컨택홀(CNT1)을 형성할 수 있다. 제1컨택홀(CNT1)은 반도체층(Act)의 일부를 노출시킬 수 있다.
제2절연층(IL2)에는 제2개구부(OP2)를 형성할 수 있다. 제2개구부(OP2)는 패턴층(PTL)을 노출시킬 수 있다. 제2개구부(OP2)는 상부패턴층(PTL2)의 상면(LUS2)을 노출시킬 수 있다. 일 실시예에서, 제2개구부(OP2)의 폭은 패턴층(PTL)의 폭보다 넓게 형성될 수 있다.
중간절연층(MIL)에는 중간개구부(MILOP)를 형성할 수 있다. 중간개구부(MILOP)는 패턴층(PTL) 주위에 형성될 수 있다. 일 실시예에서, 중간개구부(MILOP)는 패턴층(PTL) 주위에 복수개로 형성될 수 있다. 패턴층(PTL)은 패턴층(PTL) 하부에 배치된 중간절연층(MIL)이 식각됨을 방지할 수 있다. 일 실시예에서, 중간개구부(MILOP)는 제2절연층(IL2)의 제2개구부(OP2)가 형성될 때 형성될 수 있다.
제1절연층(IL1)에는 제1리세스(R1-1)가 형성될 수 있다. 제1리세스(R1-1)는 패턴층(PTL) 주위에 형성될 수 있다. 일 실시예에서, 제1리세스(R1-1)는 중간개구부(MILOP) 주위에 복수개로 형성될 수 있다. 패턴층(PTL)은 패턴층(PTL) 하부에 배치된 제1절연층(IL1)이 식각됨을 방지할 수 있다. 제1리세스(R1-1)는 게이트절연층(112)의 개구 및 버퍼층(111)의 리세스로 정의될 수 있다.
제1리세스(R1-1)는 중간절연층(MIL)의 중간개구부(MILOP)와 연결될 수 있다. 일 실시예에서, 제1리세스(R1-1) 및 중간개구부(MILOP)가 각각 복수개로 구비되는 경우, 복수의 제1리세스(R1-1)들 및 복수의 중간개구부(MILOP)들은 각각 연결될 수 있다.
일 실시예에서, 반도체층(Act)을 노출시키는 제1컨택홀(CNT1) 및 패턴층(PTL)을 노출시키는 제2개구부(OP2)는 동일한 공정에서 형성될 수 있다. 따라서, 추가적인 마스크 공정없이 패턴층(PTL)을 노출시킬 수 있다.
도 9d를 참조하면, 소스전극(SE), 드레인전극(DE), 및 데이터선(DL)을 형성할 수 있다. 소스전극(SE), 드레인전극(DE)은 중간절연층(MIL) 상에 형성되며, 각각 제1컨택홀(CNT1)을 통해 반도체층(Act)과 연결될 수 있다. 데이터선(DL)은 중간절연층(MIL) 상에 형성될 수 있다.
그 다음, 포토레지스트개구부(PRLOP)를 구비한 포토레지스트층(PRL)을 형성할 수 있다. 먼저 포토레지스트액을 디스플레이 기판(DS) 상에 도포할 수 있다. 포토레지스트액은 제1리세스(R1-1), 중간개구부(MILOP), 제2개구부(OP2), 패턴층(PTL), 데이터선(DL), 소스전극(SE), 드레인전극(DE), 및 제2절연층(IL2)을 덮을 수 있다. 포토레지스트액은 포지티브(Positive)형 또는 네거티브(Negative)형 중 어느 하나로 선택되어 형성될 수 있다. 포지티브형 포토레지스트액은 노광(Light exposure)된 영역이 이후 현상(Develop) 과정에서 식각되며, 반대로 네거티브형의 포토레지스트액은 노광된 영역을 제외한 나머지 영역이 식각되는 특성이 있다. 이하에서는, 포토레지스트액이 포지티브형인 경우를 중심으로 상세히 설명하기로 한다.
포토레지스트액은 스핀 코팅(Spin-coating), 슬릿 코팅(Slit-coating), 스프레이, 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다.
그 다음, 포토레지스트층(PRL)을 노광할 수 있다. 이 때, 포토레지스트층(PRL)의 적어도 일부가 노광될 수 있다. 예를 들어, 포토 마스크를 사용하는 경우, 포토레지스트층(PRL) 중 포토 마스크의 개구부와 중첩되는 영역이 노광될 수 있다. 일 실시예에서, 상기 포토 마스크의 개구부는 제3비표시영역(NDA3)에 중첩하여 배치될 수 있으며, 제3비표시영역(NDA3)에 배치된 포토레지스트층은 노광될 수 있다.
그 다음, 포토레지스트층(PRL)의 일부는 현상 공정을 통해 제거될 수 있다. 따라서, 제3비표시영역(NDA3)에 중첩하는 포토레지스트개구부(PRLOP)가 형성될 수 있다. 일 실시예에서, 포토레지스트개구부(PRLOP)는 제3비표시영역(NDA3), 제2비표시영역(NDA2)의 일부, 및 제4비표시영역(NDA4)의 일부에 중첩되도록 형성될 수 있다.
도 9e를 참조하면, 포토레지스트개구부(PRLOP)와 중첩되는 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)을 식각할 수 있다. 따라서, 제3비표시영역(NDA3)과 중첩하는 벤딩개구부(BOP)를 형성할 수 있다. 이 때, 포토레지스트층(PRL)이 표시영역(DA) 및 제1비표시영역(NDA1)에 배치되어 있으므로, 포토레지스트층(PRL) 하부에 절연층들이 식각되는 것을 방지할 수 있다.
그 다음, 포토레지스트층(PRL)을 현상 공정을 통해 제거할 수 있다. 따라서, 포토레지스트층(PRL)이 디스플레이 기판(DS)에서 제거될 수 있다.
도 9f를 참조하면, 제1유기절연층(115)을 형성할 수 있다. 제1유기절연층(115)은 디스플레이 기판(DS)에 유기 물질을 전면에 도포하고 광 경화 공정 및 패터닝 공정으로 형성될 수 있다.
그 다음, 연결전극(CM)이 형성될 수 있으며, 제2유기절연층(116) 및 유기패턴층(116A)을 형성할 수 있다. 제2유기절연층(116) 및 유기패턴층(116A)은 유기 물질을 전면에 도포하고 광 경화 공정 및 패터닝 공정으로 형성될 수 있다. 이러한 경우, 제2유기절연층(116) 및 유기패턴층(116A)은 동일한 물질을 포함할 수 있으며, 동시에 형성될 수 있다. 일부 실시예에서, 유기패턴층(116A)은 제1유기절연층(115)이 형성될 때 동시에 형성될 수 있다.
그 다음, 도전층(211L)을 패턴층(PTL) 및 표시영역(DA) 상에 형성할 수 있다. 도전층(211L)은 상부패턴층(PTL2)을 덮으며 형성될 수 있다. 도전층(211L)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 도전층(211L)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 도전층(211L)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 예를 들어, 도전층(211L)은 ITO/Ag/ITO의 다층 구조를 가질 수 있다.
도 9g를 참조하면, 도전층(211L)을 패터닝하여 제1전극(211)을 형성할 수 있다. 또한, 일 실시예에서, 상부패턴층(PTL2)이 제거될 수 있다. 일 실시예에서, 도전층(211L)이 식각된 후, 상부패턴층(PTL2)이 식각될 수 있다. 따라서, 도전층(211L) 및 상부패턴층(PTL2)이 제거되어, 하부패턴층(PTL1)이 노출될 수 있다. 이 때, 하부패턴층(PTL1)의 상면(LUS1)이 외부로 노출될 수 있다. 패턴층(PTL)이 모두 레이저 리프트 오프 공정을 위한 희생층으로 사용하기에는 부적합할 수 있다. 본 실시예는, 상부패턴층(PTL2)을 제거하고, 하부패턴층(PTL1)만 남겨 레이저 리프트 오프 공정을 최적화시킬 수 있다.
일 실시예에서, 도전층(211L) 및 상부패턴층(PTL2)이 제거될 때, 제1개구부(OP1)가 형성될 수 있다. 제1개구부(OP1)는 도전층(211L) 및 상부패턴층(PTL2)이 제거될 때, 제1절연층(IL1)이 오버 에칭되어 형성될 수 있다. 다른 실시예에서, 도전층(211L) 및 상부패턴층(PTL2)이 제거될 때, 버퍼층(111)이 오버 에칭될 수 있다. 이러한 경우, 제1리세스의 깊이가 더 깊어질 수 있다.
일 실시예에서, 도전층(211L) 및 상부패턴층(PTL2)이 제거될 때, 제2절연층(IL2) 중 일부는 오버 에칭될 수 있다. 예를 들어, 도전층(211L) 및 상부패턴층(PTL2)이 제거될 때, 유기패턴층(116A) 및 제1유기절연층(115) 사이에 배치된 제2절연층(IL)은 오버 에칭될 수 있다. 이러한 경우, 유기패턴층(116A) 및 제1유기절연층(115) 사이에 그루브가 형성될 수 있다. 일부 실시예에서, 유기패턴층(116A) 및 제1유기절연층(115) 사이에 그루브가 형성되지 않을 수 있다.
도 9h를 참조하면, 제1전극(211) 상에는 제1전극(211)의 중앙부를 노출시키는 개구(118OP)를 구비한 화소정의막(118)이 형성될 수 있으며, 화소정의막(118) 상에는 스페이서(119)가 형성될 수 있다.
제1상부유기패턴층(118A) 및 제2상부유기패턴층(119A)은 유기패턴층(116A) 상에 형성될 수 있다. 일 실시예에서, 제1상부유기패턴층(118A)은 화소정의막(118)과 동시에 형성될 수 있다. 일 실시예에서, 제1상부유기패턴층(118A) 및 화소정의막(118)이 유기물질을 포함하는 경우, 제1상부유기패턴층(118A) 및 화소정의막(118)은 유기물질을 기판(100) 전면에 도포하고 광 경화 공정 및 패터닝 공정으로 형성될 수 있다. 이러한 경우, 제1상부유기패턴층(118A)은 화소정의막(118)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 제2상부유기패턴층(119A)은 스페이서(119)와 동시에 형성될 수 있다. 제2상부유기패턴층(119A) 및 스페이서(119)가 유기물질을 포함하는 경우, 제2상부유기패턴층(119A) 및 스페이서(119)는 유기물질을 기판(100) 전면에 도포하고 광 경화 공정 및 패터닝 공정으로 형성될 수 있다. 이러한 경우, 제2상부유기패턴층(119A)은 스페이서(119)와 동일한 물질을 포함할 수 있다.
제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나와 제2전극(213)을 형성할 수 있다. 구체적으로, 제1기능층(212a), 발광층(212b), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)을 순차적으로 디스플레이 기판(DS) 전면에 형성할 수 있다. 발광층(212b)은 제1전극(211)에 중첩할 수 있다. 하부패턴층(PTL1) 상에는 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)이 순차 적층될 수 있다.
그 다음, 하부패턴층(PTL1) 상에 배치된 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나와 제2전극(213)을 제거할 수 있다. 일 실시예에서, 하부패턴층(PTL1)에 레이저광을 조사할 수 있다. 구체적으로, 기판(100)의 하면에서 기판(100)의 두께 방향으로 진행하여 하부패턴층(PTL1)의 하면에 조사될 수 있다. 레이저광은 적외선 파장을 가질 수 있다. 레이저광이 적외선인 경우, 기판(100), 제1절연층(IL1), 및 중간절연층(MIL)에 대한 투과율은 80%~90% 이상이므로, 레이저광은 효율적으로 하부패턴층(PTL1)에 도달할 수 있다.
하부패턴층(PTL1)은 불투명의 금속을 포함하므로, 레이저광을 흡수할 수 있다. 일 실시예에서, 하부패턴층(PTL1)의 적어도 일부는 열 팽창되어 중간절연층(MIL)으로부터 박리(lift-off)될 수 있다.
도 9i를 참조하면, 하부패턴층(PTL1)이 티타늄(Ti)을 포함하는 경우, 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 하부패턴층(PTL1)과 함께 박리될 수 있다. 이에 따라, 제1기능층(212a) 및 제2기능층(212c)에 중간절연층(MIL)의 제2상면(MILUS)을 노출시키는 제1투과홀(TAH1)을 형성할 수 있다. 제2전극(213)에 중간절연층(MIL)의 제2상면(MILUS)을 노출시키는 제2투과홀(TAH2)을 형성할 수 있다. 캡핑층(215)에 중간절연층(MIL)의 제2상면(MILUS)을 노출시키는 제3투과홀(TAH3)을 형성할 수 있다. 또한, 제1투과홀(TAH1), 제2투과홀(TAH2), 및 제3투과홀(TAH3)은 제1절연층(IL1)의 제1상면(ILUS1)을 노출시킬 수 있다.
하부패턴층(PTL1)을 형성하는 물질의 녹는점은 제2전극(213)을 형성하는 물질의 녹는점보다 높을 수 있다. 이와 다르게 하부패턴층(PTL1)이 은(Ag)을 포함하는 경우, 하부패턴층(PTL1) 상에 배치된 제2전극(213)이 녹기 전에 하부패턴층(PTL1)이 박리되어 제2전극(213)의 은(Ag)과 결합할 수 있으며, 이물질로 작용할 수 있다. 상기 이물질은 하부패턴층(PTL1) 주위, 예를 들어, 댐부(DP)에 배치될 수 있다. 이러한 경우, 상기 이물질은 봉지층을 손상시킬 수 있으며, 수분 등의 유입경로를 형성할 수 있다. 따라서, 유기발광다이오드(OLED)를 손상시킬 수 있다.
본 실시예에서, 하부패턴층(PTL1)은 제2전극(213)의 녹는점보다 높은 물질을 포함하여, 제2전극(213)을 먼저 녹이고, 하부패턴층(PTL1)이 박리될 수 있다. 따라서, 은(Ag) 파티클과 같은 이물질이 발생하지 않을 수 있다.
또한, 본 실시예는, 하부패턴층(PTL1)이 도전패턴(CP)과 동시에 형성할 수 있어 공정시간을 단축시킬 수 있으며, 마스크 공정이 추가되지 않을 수 있다.
도 9j 및 도 9k를 참조하면, 봉지층(ENL)을 형성할 수 있다. 봉지층(ENL)은 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)을 포함할 수 있으며, 제1무기봉지층(310) 및 제2무기봉지층(330)은 표시영역(DA)으로부터 투과홀(TAH)로 연장되어 투과홀(TAH)과 중첩하게 형성될 수 있다. 따라서, 제1무기봉지층(310)은 중간절연층(MIL)의 제2상면(MILUS)과 컨택될 수 있다.
그 다음, 절단선(CUL)을 따라 기판(100) 및 그 상부의 제1절연층(IL1)을 제거하여 개구영역(OA)을 형성할 수 있다. 본 실시예에서, 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 개구영역(OA) 상에서 외부로 노출되지 않으므로, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나를 통해 수분이 침투되는 것을 방지 또는 감소시킬 수 있다.
도 10은 도 6의 VII-VII'선에 따른 다른 실시예의 표시 패널(10)을 개략적으로 나타낸 단면도이다. 도 10에 있어서, 도 7a와 동일한 참조부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다. 도 10에 도시된 실시예의 표시 패널(10)은 도 7a에 도시된 실시예와 하부패턴층(PTL1-1)을 더 포함하는 차이가 있다.
도 10을 참조하면, 표시 패널(10)은 기판(100), 제1절연층(IL1), 제2절연층(IL2), 도전패턴(CP-1), 표시요소로서 유기발광다이오드(OLED), 및 하부패턴층(PTL1-1)을 포함할 수 있다. 기판(100)은 개구영역(OA), 개구영역(OA)을 둘러싸는 표시영역(DA), 및 개구영역(OA)과 표시영역(DA) 사이의 제1비표시영역(NDA1)을 포함할 수 있다.
제1절연층(IL1)은 제1비표시영역(NDA1)과 중첩하는 제1리세스 또는 제1개구부(OP1)를 구비하며 기판(100) 상에 배치될 수 있다.
제2절연층(IL2)은 제1리세스 또는 제1개구부(OP1)와 개구영역(OA) 사이에 배치된 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 제2개구부(OP2)를 구비하며, 제1절연층(IL1) 상에 배치될 수 있다.
도전패턴(CP-1)은 제1절연층(IL1) 및 제2절연층(IL2) 사이에 배치되며, 제1층(L1-1) 및 제2층(L2)을 포함할 수 있다. 제1층(L1-1)은 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함할 수 있다. 비정질 실리콘(a-Si)에 첨가되는 도펀트는 보론(B), 인(P), 질소(N), 니켈(Ni), 코발트(Co), 및 플루오르(F) 중 어느 하나일 수 있다. 제2층(L2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다.
유기발광다이오드(OLED)는 제2절연층(IL2) 상에서 표시영역(DA)과 중첩하게 배치되며, 제1전극(211), 제1전극(211) 상의 발광층(212b), 및 발광층(212b) 상의 제2전극(213)을 구비할 수 있다.
일 실시예에서, 하부패턴층(PTL1-1)은 제1절연층(IL1)의 제1상면(ILUS1) 상에 배치될 수 있다. 일 실시예에서, 하부패턴층(PTL1-1)은 중간절연층(MIL)의 제2상면(MILUS) 상에 배치될 수 있다. 하부패턴층(PTL1-1)은 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함할 수 있다. 이러한 경우, 하부패턴층(PTL1-1)은 도전패턴(CP-1)의 제1층(L1-1)과 동일한 물질을 포함할 수 있다.
표시 패널(10)을 제조할 때, 하부패턴층(PTL1-1) 상에 형성되는 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)을 제거할 수 있다. 구체적으로, 하부패턴층(PTL1-1)이 배치된 영역에 레이저를 조사하면, 하부패턴층(PTL1-1) 상에 형성된 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)이 제거될 수 있다. 따라서, 하부패턴층(PTL1-1)을 노출시키는 투과홀(TAH)이 형성될 수 있으며, 투과홀(TAH)에 배치된 제1무기봉지층(310) 및 하부패턴층(PTL1-1)은 서로 컨택되어 유기발광다이오드(OLED)로 수분이나 이물질이 침투하는 것을 방지 또는 감소시킬 수 있다.
도 11a 및 도 11b는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다. 도 11a 및 도 11b에 있어서, 도 9h, 도 9i, 및 도 9j와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 11a을 참조하면, 제1비표시영역(NDA1) 및 표시영역(DA)을 포함하는 기판(100) 및 기판(100) 상에 배치된 제1절연층(IL1)을 포함하는 디스플레이 기판(DS)을 준비할 수 있으며, 제1층(L1-1) 및 제2층(L2)을 포함하는 도전패턴(CP-1)을 형성할 수 있다.
패턴층은 하부패턴층(PTL1-1) 및 상부패턴층을 포함할 수 있으며, 제1비표시영역(NDA1) 상에 형성될 수 있다. 일 실시예에서, 패턴층은 중간절연층(MIL)의 제2면(MILUS) 상에 형성될 수 있다. 하부패턴층(PTL1-1)은 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함할 수 있다.
그 다음, 패턴층 및 표시영역(DA) 상에 도전층을 형성할 수 있으며, 도전층을 패터닝하여 제1전극(211)을 형성할 수 있다. 이 때, 상부패턴층이 제거될 수 있다.
그 다음, 하부패턴층(PTL1-1) 및 제1전극(211) 상에 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나, 제2전극(213), 및 캡핑층(215)을 형성할 수 있으며, 하부패턴층(PTL1-1) 상에 배치된 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나, 제2전극(213), 및 캡핑층(215)을 제거할 수 있다.
하부패턴층(PTL1-1)에 레이저광을 조사하여 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나, 제2전극(213), 및 캡핑층(215)을 제거할 수 있다. 이 때, 하부패턴층(PTL1-1)의 상면(LUS1-1)은 투과홀(TAH)에 의해 노출될 수 있다. 즉, 하부패턴층(PTL1-1)으로부터 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)이 박리될 수 있다. 하부패턴층(PTL1-1)이 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함하는 경우에 하부패턴층(PTL1-1)의 녹는점은 티타늄(Ti)을 포함하는 경우에 하부패턴층의 녹는점보다 높을 수 있다. 따라서, 하부패턴층(PTL1-1)이 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함하는 경우, 하부패턴층(PTL1-1)이 중간절연층(MIL) 또는 제1절연층(IL1)으로부터 박리되지 않을 수 있다.
도 11b를 참조하면, 봉지층(ENL)을 형성할 수 있다. 봉지층(ENL)은 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)을 포함할 수 있으며, 제1무기봉지층(310) 및 제2무기봉지층(330)은 표시영역(DA)으로부터 투과홀(TAH)로 연장되어 투과홀(TAH)과 중첩하게 형성될 수 있다. 따라서, 제1무기봉지층(310)은 하부패턴층(PTL1-1)의 상면(LUS1-1)과 컨택될 수 있다.
도 12는 또 다른 실시예의 표시 패널을 개략적으로 나타낸 단면도이다. 도 12에 있어서, 도 7a와 동일한 참조부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.
도 12를 참조하면, 표시 패널은 기판(100), 제1절연층(IL1), 제2절연층(IL2), 도전패턴, 표시요소로서 유기발광다이오드, 및 중간도전패턴(MCP)을 포함할 수 있다. 기판(100)은 개구영역(OA) 및 제1비표시영역(NDA1)을 포함할 수 있다.
제1절연층(IL1)은 제1비표시영역(NDA1)과 중첩하는 제1리세스 또는 제1개구부(OP1)를 구비하며 기판(100) 상에 배치될 수 있다. 이하에서는, 제1절연층(IL1)이 제1개구부(OP1)를 구비하는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 제1개구부(OP1)는 복수개로 구비될 수 있다. 제1개구부(OP1)는 제1비표시영역(NDA1)에서 서로 이격되어 배치될 수 있다.
제2절연층(IL2)은 제1리세스 또는 제1개구부(OP1)와 개구영역(OA) 사이에 배치된 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 제2개구부(OP2)를 구비하며, 제1절연층(IL1) 상에 배치될 수 있다.
중간절연층(MIL)은 제1절연층(IL1) 및 제2절연층(IL2) 사이에 배치될 수 있다. 중간절연층(MIL)은 제1개구부(OP1)와 연결되는 중간개구부(MILOP)를 구비할 수 있다. 중간개구부(MILOP)는 제1비표시영역(NDA1)에 복수개로 구비될 수 있다. 일 실시예에서, 복수의 중간개구부(MILOP)들은 각각 복수의 제1개구부(OP1)들과 연결될 수 있다.
중간도전패턴(MCP)은 복수의 제1개구부(OP1)들 사이에 배치될 수 있다. 제1절연층(IL1)이 복수의 제1리세스들을 구비하는 경우, 중간도전패턴(MCP)은 복수의 제1리세스들 사이에 배치될 수 있다. 중간도전패턴(MCP)은 도전패턴의 제1층과 동일한 물질을 포함할 수 있다. 예를 들어, 중간도전패턴(MCP)은 티타늄(Ti)을 포함할 수 있다. 다른 예로, 중간도전패턴(MCP)은 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함할 수 있다.
유기발광다이오드는 제2절연층(IL2) 상에서 표시영역과 중첩하게 배치되며, 제1전극(211), 제1전극(211) 상의 발광층, 및 발광층 상의 제2전극(213)을 구비할 수 있다. 제2전극(213) 상에는 캡핑층(215)이 더 배치될 수 있다. 유기발광다이오드는 제1전극(211) 및 발광층 사이에 제1기능층(212a) 및/또는 발광층과 제2전극(213) 사이에 제2기능층(212c)을 더 포함할 수 있다. 일 실시예에서, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나, 제2전극(213), 및 캡핑층(215)이 표시영역에서 제1비표시영역(NDA1)으로 연장될 수 있다.
제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나는 제1개구부(OP1)로 연장되어 제1개구부(OP1) 내부에 배치될 수 있다. 또한, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나는 중간도전패턴(MCP)을 덮을 수 있다. 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나는 제1절연층(IL1)의 제1상면(ILUS1) 및/또는 중간절연층(MIL)의 제2상면(MILUS)을 노출시키는 제1투과홀(TAH1)을 구비할 수 있다.
제2전극(213)은 제1절연층(IL1)의 제1상면(ILUS1) 및/또는 중간절연층(MIL)의 제2상면(MILUS)을 노출시키는 제2투과홀(TAH2)을 구비할 수 있다. 캡핑층(215)은 제1절연층(IL1)의 제1상면(ILUS1) 및/또는 중간절연층(MIL)의 제2상면(MILUS)을 노출시키는 제3투과홀(TAH3)을 구비할 수 있다. 일 실시예에서, 제2투과홀(TAH2) 및 제3투과홀(TAH3)은 중간도전패턴(MCP)을 노출시킬 수 있다.
제1투과홀(TAH1)의 면적은 제2투과홀(TAH2)의 면적 및/또는 제3투과홀(TAH3)의 면적보다 작을 수 있다. 즉, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나의 단부는 제2전극(213) 및 캡핑층(215)의 단부보다 개구영역(OA)에 가까울 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 제1개구부(OP1)를 덮을 수 있으며, 제1비표시영역(NDA1)에서 개구영역(OA)으로의 방향으로 연장될 수 있다. 이 때, 제1무기봉지층(310)은 중간절연층(MIL)의 제2상면(MILUS)과 컨택될 수 있다.
이러한 경우, 수분 또는 이물질이 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나를 통해 유기발광다이오드로 침투하는 경로를 길게 형성할 수 있다. 따라서, 유기발광다이오드로 수분 또는 이물질이 침투함을 방지 또는 감소시킬 수 있다.
도 13a 내지 도 13c는 본 발명의 또 다른 실시예에 다른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다. 도 13a 내지 도 13c에 있어서, 도 12와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 13a를 참조하면, 제1절연층(IL1) 상에서 제1비표시영역(NDA1)과 중첩되는 중간도전패턴(MCP)을 형성할 수 있다. 중간도전패턴(MCP)은 도 9a 내지 도 9g를 참조하여 설명한 하부패턴층(PTL1)과 유사하게 형성될 수 있다. 예를 들어, 중간도전패턴(MCP) 및 중간도전패턴(MCP) 상에 상부도전패턴을 형성할 수 있다. 그 다음, 상부도전패턴 상에 도전층이 형성될 수 있으며, 도전층이 제1전극(211)로 패터닝될 때, 상기 상부도전패턴이 제거될 수 있다. 일 실시예에서, 중간도전패턴(MCP)은 하부패턴층(PTL1)과 동일한 물질을 포함할 수 있다. 또한, 중간도전패턴(MCP)은 도전패턴의 제1층과 동일한 물질을 포함할 수 있다.
그 다음, 중간도전패턴(MCP) 상에 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나와 제2전극(213)을 형성할 수 있다. 일 실시예에서, 제2전극(213) 상에 캡핑층(215)을 더 형성할 수 있다. 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나, 제2전극(213), 및 캡핑층(215)은 제1비표시영역(NDA1)에 연속적으로 형성될 수 있다. 따라서, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나, 제2전극(213), 및 캡핑층(215)은 댐부(DP), 제1개구부(OP1), 중간개구부(MILOP), 제2개구부(OP2), 하부패턴층(PTL1), 및 중간도전패턴(MCP)을 덮을 수 있다.
그 다음, 중간도전패턴(MCP) 상에 배치된 제2전극(213) 및 캡핑층(215)을 제거할 수 있다. 일 실시예에서, 제1비표시영역(NDA1)에 제1에너지밀도(J/cm2)로 레이저광을 조사할 수 있다. 제1에너지밀도의 레이저광은 제2전극(213) 및 캡핑층(215)을 박리시킬 수 있지만, 제1기능층(212a), 제2기능층(212c), 및 중간도전패턴(MCP)은 박리시키지 않을 수 있다.
도 13b를 참조하면, 제2전극(213)에 제2기능층(212c)의 일부를 노출시키는 제2투과홀(TAH2)이 형성될 수 있다. 캡핑층(215)에 제2기능층(212c)의 일부를 노출시키는 제3투과홀(TAH3)을 형성할 수 있다. 따라서, 중간도전패턴(MCP) 상에 배치된 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나의 상면(212US)이 노출될 수 있다.
그 다음, 하부패턴층(PTL1) 상에 배치된 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나가 제거될 수 있다. 일 실시예에서, 하부패턴층(PTL1)에 제2에너지밀도(J/cm2)로 레이저광이 조사될 수 있다. 상기 제2에너지밀도는 상기 제1에너지밀도보다 클 수 있다. 따라서, 제2에너지밀도의 레이저광은 하부패턴층(PTL1)을 박리시킬 수 있다. 이러한 경우, 하부패턴층(PTL1) 및 하부패턴층(PTL1) 상에 배치된 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나는 중간절연층(MIL)으로부터 박리될 수 있다.
도 13c를 참조하면, 제1기능층(212a) 및 제2기능층(212c)에 중간절연층(MIL)의 제2상면(MILUS)을 노출시키는 제1투과홀(TAH1)이 형성될 수 있다.
본 발명의 실시예는, 제2투과홀(TAH2) 및/또는 제3투과홀(TAH3)의 면적을 제1투과홀(TAH1)의 면적보다 크게 형성시킬 수 있다. 따라서, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나를 통해 유기발광다이오드로 침투하는 경로를 길게 형성할 수 있다.
도 14는 도 6의 VII-VII'선에 따른 또 다른 실시예의 표시 패널(10)을 개략적으로 나타낸 단면도이다. 도 14에 있어서, 도 7a와 동일한 참조부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다. 도 14에 도시된 실시예의 표시 패널(10)은 도전패턴(CP)이 게이트절연층(112) 및 중간절연층(MIL) 사이에 배치된다는 점에서 도 7a에 도시된 실시예와 차이가 있다.
도 14를 참조하면, 표시 패널(10)은 기판(100), 제1절연층(IL1), 제2절연층(IL2), 도전패턴(CP), 및 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 기판(100)은 개구영역(OA), 개구영역(OA)을 둘러싸는 표시영역(DA), 및 개구영역(OA)과 표시영역(DA) 사이의 제1비표시영역(NDA1)을 포함할 수 있다.
제1절연층(IL1)은 제1비표시영역(NDA1)과 중첩하는 제1리세스 또는 제1개구부(OP1)를 구비하며 기판(100) 상에 배치될 수 있다.
제2절연층(IL2)은 제1리세스 또는 제1개구부(OP1)와 개구영역(OA) 사이에 배치된 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 제2개구부(OP2)를 구비하며, 제1절연층(IL1) 상에 배치될 수 있다.
중간절연층(MIL)은 제1절연층(IL1) 및 제2절연층(IL2) 사이에 배치될 수 있다. 중간절연층(MIL)은 제1리세스 또는 제1개구부(OP1)와 연결되는 중간개구부(MILOP)를 구비할 수 있다. 중간개구부(MILOP)는 중간절연층(MIL)의 상면 및 하면을 관통할 수 있다. 일 실시예에서, 중간개구부(MILOP)는 제1절연층(IL1)의 제1상면(ILUS1)을 노출시킬 수 있다. 즉, 중간절연층(MIL)은 제1절연층(IL1)의 제1상면(ILUS1) 상에 배치되지 않을 수 있다.
도전패턴(CP)은 게이트절연층(112) 및 중간절연층(MIL) 사이에 배치되며, 제1층(L1) 및 제2층(L2)을 포함할 수 있다. 일 실시예에서, 제1층(L1)은 티타늄(Ti)을 포함할 수 있다. 다른 실시예에서, 제1층(L1)은 도펀트가 첨가된 비정질 실리콘을 포함할 수 있다. 비정질 실리콘(a-Si)에 첨가되는 도펀트는 보론(B), 인(P), 질소(N), 니켈(Ni), 코발트(Co), 및 플루오르(F) 중 어느 하나일 수 있다.
도전패턴(CP)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로 기능할 수 있다. 예를 들어, 도전패턴(CP)은 그 상부에 스토리지 커패시터(Cst)의 상부 전극(CE2)과 중첩할 수 있다. 일 실시예에서, 도전패턴(CP)은 게이트전극(GE)으로 기능할 수 있다. 따라서, 도전패턴(CP)은 그 하부에 있는 반도체층(Act)과 중첩할 수 있다.
상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
유기발광다이오드(OLED)는 제2절연층(IL2) 상에서 표시영역(DA)과 중첩하게 배치되며, 제1전극(211), 제1전극(211) 상의 발광층(212b), 발광층(212b) 상의 제2전극(213)을 구비할 수 있다.
제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 제1비표시영역(NDA1)에서 단절될 수 있다. 일 실시예에서, 제1기능층(212a) 및 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 제1절연층(IL1)의 제1상면(ILUS1)을 노출시키는 투과홀(TAH)을 구비할 수 있다.
봉지층(ENL)은 유기발광다이오드(OLED)를 덮을 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 표시영역(DA)으로부터 제1비표시영역(NDA1)으로 연장될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 투과홀(TAH)과 중첩할 수 있다. 구체적으로, 제1무기봉지층(310) 및 제2무기봉지층(330)은 제1투과홀(TAH1), 제2투과홀(TAH2), 및 제3투과홀(TAH3)과 중첩할 수 있다. 이러한 경우, 제1무기봉지층(310)은 제1리세스 또는 제1개구부(OP1)에 중첩되며, 개구영역(OA)과 인접한 제1절연층(IL1)의 제1상면(ILUS1)과 컨택될 수 있다. 따라서, 제1절연층(IL1)의 제1상면(ILUS1)에는 유기물층이 배치되지 않아 수분이 표시영역(DA)에 배치된 유기발광다이오드(OLED)를 향해 침투하는 것을 방지 또는 감소시킬 수 있다.
도 15a 내지 도 15c는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다. 도 15a 내지 도 15c에 있어서, 도 14와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다. 도 15a 내지 도 15c에 도시한 실시예는 도 9a 내지 도 9k에 도시한 실시예와 도전패턴(CP) 및 패턴층(PTL)을 형성한 후, 중간절연층(MIL)을 형성한다는 점에서 차이가 있다.
도 15a를 참조하면, 디스플레이 기판(DS)을 준비할 수 있다. 디스플레이 기판(DS)은 기판(100) 및 제1절연층(IL1)을 포함할 수 있다. 제1절연층(IL1)은 기판(100)의 표시영역(DA) 및 제1비표시영역(NDA1) 상에 배치될 수 있다.
도전패턴(CP)은 제1절연층(IL1) 상에 형성될 수 있다. 도전패턴(CP)은 제1층(L1) 및 제1층(L1) 상에 제2층(L2)을 포함할 수 있다. 일 실시예에서, 도전패턴(CP)은 게이트전극(GE)으로 기능할 수 있다. 이러한 경우, 도전패턴(CP)은 반도체층(Act)과 중첩할 수 있다.
패턴층(PTL)은 제1비표시영역(NDA1) 상에 형성될 수 있다. 일 실시예에서, 패턴층(PTL)은 제1절연층(IL1) 상에 형성될 수 있다. 패턴층(PTL)은 하부패턴층(PTL1) 및 하부패턴층(PTL1) 상에 상부패턴층(PTL2)을 포함할 수 있다. 패턴층(PTL)은 도전패턴(CP)과 동시에 형성될 수 있다.
도 15b를 참조하면, 제1절연층(IL1) 상에 중간절연층(MIL)을 형성할 수 있다. 중간절연층(MIL)은 패턴층(PTL) 및 도전패턴(CP)을 덮을 수 있다. 따라서, 도전패턴(CP) 및 패턴층(PTL)은 제1절연층(IL1) 및 중간절연층(MIL) 사이에 배치될 수 있다.
그 다음, 스토리지 커패시터(Cst)의 상부 전극(CE2)이 형성될 수 있으며, 제2절연층(IL2)이 형성될 수 있다.
도 15c를 참조하면, 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)의 일부가 제거될 수 있다. 일 실시예에서, 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)의 일부가 식각될 수 있다.
제2절연층(IL2)에는 제2개구부(OP2)를 형성할 수 있다. 제2개구부(OP2)는 패턴층(PTL)을 노출시킬 수 있다. 제2개구부(OP2)는 상부패턴층(PTL2)의 상면(LUS2)을 노출시킬 수 있다. 일 실시예에서, 제2개구부(OP2)의 폭은 패턴층(PTL)의 폭보다 넓게 형성될 수 있다.
중간절연층(MIL)에는 중간개구부(MILOP)를 형성할 수 있다. 중간개구부(MILOP)는 제2개구부(OP2)와 연결될 수 있다. 또한, 중간개구부(MILOP)는 패턴층(PTL)을 노출시킬 수 있다. 즉, 중간개구부(MILOP)는 상부패턴층(PTL2)의 상면(LUS2)을 노출시킬 수 있다. 일 실시예에서, 중간개구부(MILOP)의 폭은 패턴층(PTL)의 폭보다 넓게 형성될 수 있다.
도 16은 도 6의 VII-VII'선에 따른 또 다른 실시예의 표시 패널(10)을 개략적으로 나타낸 단면도이다. 도 16에 있어서, 도 7a와 동일한 참조부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.
도 16을 참조하면, 표시 패널(10)은 기판(100), 제1절연층(IL1), 제2절연층(IL2), 및 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 기판(100)은 개구영역(OA), 개구영역(OA)을 둘러싸는 표시영역(DA), 및 개구영역(OA)과 표시영역(DA) 사이의 제1비표시영역(NDA1)을 포함할 수 있다.
상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제2절연층(IL2)은 제2절연층(IL2)의 깊이 방향으로 파여진 리세스(R)를 제2서브비표시영역(SNDA2) 상에서 구비할 수 있다. 리세스(R)는 서로 연결된 바닥면, 제1측벽(RW1), 및 제2측벽(RW2)으로 정의될 수 있다. 상기 바닥면은 제2절연층(IL2)의 상면보다 하부에 배치된 면이다. 제1측벽(RW1) 및 제2측벽(RW2)은 각각 제2절연층(IL2)의 상면 및 상기 바닥면을 연결시킬 수 있다. 제1측벽(RW1) 및 제2측벽(RW2)은 제2절연층(IL2)의 서로 마주보는 면일 수 있다. 제1측벽(RW1)은 제2측벽(RW2)보다 표시영역(DA)에 가깝게 배치될 수 있다.
일 실시예에서, 리세스(R)는 제1유기절연층(115) 및 개구영역(OA) 사이에 배치될 수 있다. 일 실시예에서, 리세스(R)의 제1측벽(RW1)은 제1유기절연층(115)의 측면(115AS)과 만날 수 있다. 예를 들어, 리세스(R)의 제1측벽(RW1) 및 제1유기절연층(115)의 측면(115AS)은 연속적으로 배치될 수 있다. 일 실시예에서, 리세스(R)의 제1측벽(RW1) 및 제1유기절연층(115)의 측면(115AS)은 서로 교차하거나, 동일 평면 상에 배치될 수 있다.
일 실시예에서, 제2절연층(IL2)은 적어도 하나의 리세스(R)를 구비할 수 있다. 예를 들어, 제2절연층(IL2)은 하나의 리세스(R)를 구비할 수 있다. 다른 예로, 제2절연층(IL2)은 복수의 리세스(R)들을 구비할 수 있다.
댐부(DP)는 리세스(R) 내부에 배치될 수 있다. 댐부(DP)는 리세스(R)의 바닥면 상에 배치될 수 있으며, 댐부(DP)는 유기패턴층(116A)을 포함할 수 있다. 유기패턴층(116A)의 측벽(116AW)은 리세스(R)의 제2측벽(RW2)과 마주볼 수 있다.
일 실시예에서, 리세스(R)의 제2측벽(RW2), 리세스(R)의 바닥면 중 적어도 일부, 및 유기패턴층(116A)의 측벽(116AW)은 오목부(CVP)를 정의할 수 있다. 오목부(CVP)는 개구영역(OA) 및 댐부(DP) 사이에서 정의될 수 있다.
제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 표시영역(DA)으로부터 제1비표시영역(NDA1)으로 연장될 수 있다. 일 실시예에서, 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 댐부(DP)를 덮을 수 있으며, 오목부(CVP)로 연장될 수 있다.
제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 리세스(R)의 제2측벽(RW2)에서 단절될 수 있다. 일 실시예에서, 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 제2절연층(IL2)의 제2상면(ILUS2)을 노출시키는 투과홀(TAH)을 구비할 수 있다. 여기서, 제2절연층(IL2)의 제2상면(ILUS2)은 개구영역(OA) 및 오목부(CVP) 사이에 배치된 제2절연층(IL2)의 상면일 수 있다.
제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나는 제2절연층(IL2)의 제2상면(ILUS2)을 노출시키는 제1투과홀(TAH1)을 구비할 수 있다. 제2전극(213)은 제2절연층(IL2)의 제2상면(ILUS2)을 노출시키는 제2투과홀(TAH2)을 구비할 수 있다. 캡핑층(215)은 제2절연층(IL2)의 제2상면(ILUS2)을 노출시키는 제3투과홀(TAH3)을 구비할 수 있다.
투과홀(TAH)의 면적은 개구영역(OA)의 면적보다 클 수 있다. 투과홀(TAH)의 끝단은 댐부(DP)가 배치되지 않는 오목부(CVP)의 끝단에 배치될 수 있다. 본 발명의 실시예는 오목부(CVP)를 기준으로 제1투과홀(TAH1)을 형성하여, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 어느 하나에 의해 유기발광다이오드(OLED)로 수분이나 이물질이 침투하는 것을 방지 또는 감소시킬 수 있다.
봉지층(ENL)은 유기발광다이오드(OLED)를 덮을 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 표시영역(DA)으로부터 제1비표시영역(NDA1)으로 연장될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 투과홀(TAH)과 중첩할 수 있다. 구체적으로, 제1무기봉지층(310) 및 제2무기봉지층(330)은 제1투과홀(TAH1), 제2투과홀(TAH2), 및 제3투과홀(TAH3)과 중첩할 수 있다. 이러한 경우, 제1무기봉지층(310)은 오목부(CVP)에 중첩되며, 개구영역(OA)과 인접한 제2절연층(IL2)의 제2상면(ILUS2)과 컨택될 수 있다. 따라서, 제2절연층(IL2)의 제2상면(ILUS2)에는 유기물층이 배치되지 않아 수분이 표시영역(DA)에 배치된 유기발광다이오드(OLED)를 향해 침투하는 것을 방지 또는 감소시킬 수 있다.
도 17a 내지 도 17e는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다. 도 17a 내지 도 17e에 도시한 실시예는 도 9a 내지 도 9k에 도시한 실시예와 패턴층을 연결전극과 동일한 공정에서 형성한다는 점에서 차이가 있다.
도 17a를 참조하면, 디스플레이 기판(DS)을 준비할 수 있다. 디스플레이 기판(DS)은 기판(100), 제1절연층(IL1), 중간절연층(MIL), 제2절연층(IL2), 화소회로(PC), 데이터선(DL) 중 일부, 및 제1유기절연층(115)을 포함할 수 있다. 일 실시예에서, 제1절연층(IL1), 중간절연층(MIL), 및 제2절연층(IL2)은 표시영역(DA) 및 제1비표시영역(NDA1)에 연속적으로 배치될 수 있다.
디스플레이 기판(DS)에 연결도전층(CML)을 형성할 수 있다. 연결도전층(CML)은 제1비표시영역(NDA1) 및 표시영역(DA) 상에 연속적으로 형성될 수 있다. 연결도전층(CML)은 제1유기절연층(115)에 구비된 컨택홀을 통해 드레인전극(DE) 또는 소스전극(SE)과 연결될 수 있다.
도 17b를 참조하면, 연결도전층(CML)이 패터닝되어 연결전극(CM) 및 데이터선(DL) 중 다른 일부, 및 패턴층(PTL-1)을 형성할 수 있다. 이러한 경우, 패턴층(PTL-1)은 연결전극(CM)과 동시에 형성될 수 있으며, 연결전극(CM)과 동일한 물질을 포함할 수 있다. 패턴층(PTL-1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 패턴층(PTL-1)은 Ti/Al/Ti의 다층 구조를 가질 수 있다. 패턴층(PTL-1) 및 연결전극(CM)이 형성될 때, 제2절연층(IL2)이 오버 에칭되어 리세스(R)가 형성될 수 있다.
리세스(R)는 제2절연층(IL2)의 깊이 방향으로 오목하게 형성될 수 있다. 리세스(R)는 패턴층(PTL-1) 및 제1유기절연층(115) 사이에 형성될 수 있다. 리세스(R)는 바닥면, 제1측벽(RW1), 및 제2측벽(RW2)으로 정의될 수 있다. 리세스(R)의 제1측벽(RW1)은 제1유기절연층(115)의 측면(115AS)과 만날 수 있다. 리세스(R)의 제2측벽(RW2)은 패턴층(PTL-1)의 측벽과 만날 수 있다. 이러한 리세스(R)는 후술할 유기물층의 단절을 용이하게 하기 위한 구성일 수 있다.
도 17c를 참조하면, 유기패턴층(116A) 및 제2유기절연층(116)을 형성할 수 있다. 유기패턴층(116A)은 리세스(R) 내부에 형성될 수 있다. 유기패턴층(116A) 및 제2유기절연층(116)은 유기 물질을 전면에 도포하고 광 경화 공정 및 패터닝 공정으로 형성될 수 있다.
리세스(R)의 제2측벽(RW2), 리세스(R)의 바닥면 중 적어도 일부, 유기패턴층(116A)의 측벽(116AW)은 오목부(CVP)를 정의할 수 있다. 유기패턴층(116A)의 측벽(116AW)은 리세스(R)의 제2측벽(RW2)과 마주볼 수 있다. 오목부(CVP)는 패턴층(PTL-1) 및 유기패턴층(116A) 사이에서 정의될 수 있다. 이러한 오목부(CVP)는 후술할 유기물층의 단절을 용이하게 하기 위한 구성일 수 있다.
그 다음, 제1전극(211)을 제2유기절연층(116) 상에 형성할 수 있다. 제1전극(211)은 디스플레이 기판(DS) 전면에 도전층을 형성한 후, 패터닝하여 형성될 수 있다.
도 17d를 참조하면, 제1전극(211) 상에는 제1전극(211)의 중앙부를 노출하는 개구(118OP)를 구비한 화소정의막(118)이 형성될 수 있으며, 화소정의막(118) 상에는 스페이서(119)가 형성될 수 있다.
제1상부유기패턴층(118A) 및 제2상부유기패턴층(119A)은 유기패턴층(116A) 상에 형성될 수 있다. 일 실시예에서, 제1상부유기패턴층(118A)은 화소정의막(118)과 동시에 형성될 수 있다. 일 실시예에서, 제2상부유기패턴층(119A)은 스페이서(119)와 동시에 형성될 수 있다.
그 다음, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나와 제2전극(213)을 형성할 수 있다. 구체적으로, 제1기능층(212a), 발광층(212b), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)을 순차적으로 기판(100) 전면에 형성할 수 있다. 발광층(212b)은 제1전극(211)에 중첩할 수 있다. 패턴층(PTL-1) 상에는 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)이 순차 적층될 수 있다.
그 다음, 패턴층(PTL-1) 상에 배치된 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나와 제2전극(213)을 제거할 수 있다. 일 실시예에서, 패턴층(PTL-1)에 레이저광을 조사할 수 있다. 구체적으로, 기판(100)의 하면에서 패턴층(PTL-1)에 레이저광을 조사할 수 있다.
패턴층(PTL-1)은 불투명의 금속을 포함하므로, 레이저광을 흡수할 수 있다. 일 실시예에서, 패턴층(PTL-1)의 적어도 일부는 열 팽창되어 제2절연층(IL2)으로부터 박리(lift-off)될 수 있다.
도 17e를 참조하면, 제1기능층(212a), 제2기능층(212c), 제2전극(213), 및 캡핑층(215)은 패턴층(PTL-1)과 함께 박리될 수 있다. 이에 따라, 제1기능층(212a) 및 제2기능층(212c)에 제2절연층(IL2)의 제2상면(ILUS2)을 노출시키는 제1투과홀(TAH1)이 형성될 수 있다. 제2전극(213)에 제2절연층(IL2)의 제2상면(ILUS2)을 노출시키는 제2투과홀(TAH2)이 형성될 수 있다. 캡핑층(215)에 제2절연층(IL2)의 제2상면(ILUS2)을 노출시키는 제3투과홀(TAH3)이 형성될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
PTL, PTL-1: 패턴층
PTL1, PTL1-1: 하부패턴층
PTL2: 상부패턴층
OP1, OP2: 제1개구부, 제2개구부
R1, R1-1: 제1리세스
NDA1: 제1비표시영역
IL1, IL2: 제1절연층, 제2절연층
L1, L1-1: 제1층
TAH1, TAH2, TAH3: 제1투과홀, 제2투과홀, 제3투과홀
L2: 제2층
CP, CP-1: 도전패턴
1: 표시 장치
100: 기판
111: 버퍼층
112: 게이트절연층
211L: 도전층
211: 제1전극
212a, 212b, 212c: 제1기능층, 발광층, 제2기능층
213: 제2전극
310: 제1무기봉지층
320: 유기봉지층
330: 제2무기봉지층

Claims (20)

  1. 개구영역, 상기 개구영역을 둘러싸는 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 비표시영역을 포함하는 기판;
    상기 비표시영역과 중첩하는 제1리세스 또는 제1개구부를 구비하며 상기 기판 상에 배치된 제1절연층;
    상기 제1리세스 또는 제1개구부와 상기 개구영역 사이에 배치된 제1절연층의 제1상면을 노출시키는 제2개구부를 구비하며, 상기 제1절연층 상에 배치된 제2절연층;
    상기 제1절연층 및 상기 제2절연층 사이에 배치되며, 제1층 및 제2층을 포함하는 도전패턴; 및
    상기 제2절연층 상에서 상기 표시영역과 중첩하게 배치되며, 제1전극, 상기 제1전극 상의 발광층, 및 상기 발광층 상의 제2전극을 구비하는 표시요소;를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1절연층 및 상기 제2절연층 사이에 중간절연층; 및
    상기 제1절연층 및 상기 중간절연층 사이에 게이트전극;을 더 포함하고,
    상기 도전패턴은 상기 중간절연층 및 상기 제2절연층 사이에 배치된, 표시 장치.
  3. 제2항에 있어서,
    상기 중간절연층은 상기 제1리세스 또는 제1개구부와 연결되는 중간개구부를 구비하며,
    상기 제1상면 상에 배치된 상기 중간절연층의 제2상면은 상기 제2개구부에 의해 노출된, 표시 장치.
  4. 제1항에 있어서,
    상기 제1절연층은 버퍼층 및 게이트절연층을 포함하고,
    상기 버퍼층 및 상기 게이트절연층 사이에 반도체층; 및
    상기 제1절연층 및 상기 제2절연층 사이에 중간절연층;을 더 포함하며,
    상기 도전패턴은 상기 게이트절연층 및 상기 중간절연층 사이에 배치된, 표시 장치.
  5. 제4항에 있어서,
    상기 중간절연층은 상기 제1리세스 또는 제1개구부와 연결되는 중간개구부를 구비하며,
    상기 중간개구부는 상기 제1상면을 노출시키는, 표시 장치.
  6. 제1항에 있어서,
    상기 제1층은 티타늄 또는 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제1상면 상에 배치된 하부패턴층;을 더 포함하고,
    상기 하부패턴층은 도펀트가 첨가된 비정질(amorphous) 실리콘을 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1리세스 또는 제1개구부는 상기 복수개로 구비되며,
    상기 복수의 제1리세스들 또는 상기 복수의 제1개구부들 사이에 배치된 중간도전패턴;을 더 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 표시요소는,
    상기 제1전극 및 상기 발광층 사이의 제1기능층, 및
    상기 발광층 및 상기 제2전극 사이의 제2기능층 중 적어도 어느 하나를 더 포함하고,
    상기 제1기능층 및 상기 제2기능층 중 적어도 어느 하나와 상기 제2전극은 상기 표시영역으로부터 상기 제1리세스 또는 제1개구부로 연장되어 상기 제1리세스 또는 제1개구부와 중첩되고, 각각 상기 제1상면을 노출시키는 제1투과홀 및 제2투과홀을 구비한, 표시 장치.
  10. 제9항에 있어서,
    상기 표시요소를 덮으며, 제1무기봉지층, 유기봉지층, 및 제2무기봉지층을 포함하는 봉지층;을 더 포함하고,
    상기 제1무기봉지층 및 상기 제2무기봉지층은 상기 표시영역으로부터 상기 제1상면으로 연장되어 상기 제1투과홀 및 상기 제2투과홀과 중첩하는, 표시 장치.
  11. 비표시영역 및 표시영역을 포함하는 기판 및 상기 기판 상에 배치된 제1절연층을 포함하는 디스플레이 기판을 준비하는 단계;
    상기 제1절연층 상에 제1층 및 제2층을 포함하는 도전패턴을 형성하는 단계;
    상기 비표시영역에 하부패턴층 및 상부패턴층을 포함하는 패턴층을 형성하는 단계;
    상기 패턴층 및 상기 표시영역 상에 도전층을 형성하는 단계;
    상기 도전층을 패터닝하여 제1전극을 형성하는 단계; 및
    상기 상부패턴층을 제거하는 단계;를 포함하고,
    상기 하부패턴층은 상기 제1층과 동일한 물질을 포함하고,
    상기 상부패턴층은 상기 제2층과 동일한 물질을 포함하는, 표시 장치의 제조방법.
  12. 제11항에 있어서,
    상기 하부패턴층 및 상기 제1전극 상에 제1기능층 및 제2기능층 중 적어도 하나와 제2전극을 형성하는 단계; 및
    상기 하부패턴층 상에 배치된 상기 제1기능층 및 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계;를 더 포함하는, 표시 장치의 제조방법.
  13. 제12항에 있어서,
    상기 제1기능층 및 상기 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계는,
    상기 제1절연층의 상면 중 일부를 노출시키는 제1투과홀을 상기 제1기능층 및 상기 제2기능층 중 적어도 하나에 형성하는 단계 및
    상기 제1절연층의 상면 중 일부를 노출시키는 제2투과홀을 상기 제2전극에 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  14. 제12항에 있어서,
    상기 제1기능층 및 상기 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계는,
    상기 하부패턴층에 레이저광을 조사하는 단계 및
    상기 하부패턴층을 제거하는 단계를 포함하는, 표시 장치의 제조방법.
  15. 제12항에 있어서,
    상기 제1기능층 및 상기 제2기능층 중 적어도 하나와 상기 제2전극을 제거하는 단계는,
    상기 하부패턴층에 레이저광을 조사하는 단계 및
    상기 하부패턴층의 상면을 노출시키는 단계를 포함하는, 표시 장치의 제조방법.
  16. 제12항에 있어서,
    상기 제1절연층 상에서 상기 비표시영역과 중첩되는 중간도전패턴을 형성하는 단계;
    상기 중간도전패턴 상에 제1기능층 및 제2기능층 중 적어도 하나와 제2전극을 형성하는 단계; 및
    상기 중간도전패턴 상에 배치된 상기 제2전극을 제거하여 상기 제1기능층 및 제2기능층 중 적어도 하나의 상면을 노출시키는 단계;를 더 포함하고,
    상기 중간도전패턴은 상기 하부패턴층과 동일한 물질을 포함하는, 표시 장치의 제조방법.
  17. 제11항에 있어서,
    상기 도전패턴 및 상기 패턴층을 덮는 제2절연층을 형성하는 단계;
    상기 제2절연층에 상기 패턴층을 노출시키는 제2개구부를 형성하는 단계; 및
    상기 제1절연층에 상기 제2개구부와 연결되는 제1리세스 또는 제1개구부를 형성하는 단계;을 더 포함하는, 표시 장치의 제조방법.
  18. 제17항에 있어서,
    상기 제1절연층 상에 중간절연층을 형성하는 단계;를 더 포함하고,
    상기 패턴층 및 상기 도전패턴은 상기 중간절연층 상에 형성되며,
    상기 제2개구부를 형성하는 단계는,
    상기 중간절연층에 중간개구부를 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  19. 제17항에 있어서,
    상기 제1절연층 상에 중간절연층을 형성하는 단계;를 더 포함하고,
    상기 제2개구부를 형성하는 단계는,
    상기 중간절연층에 중간개구부를 형성하는 단계 및
    상기 중간개구부가 상기 패턴층을 노출시키는 단계를 포함하는, 표시 장치의 제조방법.
  20. 제17항에 있어서,
    상기 기판은 벤딩영역을 더 포함하고,
    상기 벤딩영역을 노출시키는 포토레지스트개구부를 구비하며, 상기 제2개구부를 덮는 포토레지스트층을 형성하는 단계; 및
    상기 포토레지스트개구부에 중첩되는 상기 제1절연층 및 상기 제2절연층을 식각하는 단계;를 더 포함하는, 표시 장치의 제조방법.
KR1020200113214A 2020-09-04 2020-09-04 표시 장치 및 표시 장치의 제조방법 KR20220031836A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200113214A KR20220031836A (ko) 2020-09-04 2020-09-04 표시 장치 및 표시 장치의 제조방법
US17/363,752 US11943969B2 (en) 2020-09-04 2021-06-30 Display device and method of manufacturing the display device
CN202110749661.4A CN114141964A (zh) 2020-09-04 2021-07-02 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200113214A KR20220031836A (ko) 2020-09-04 2020-09-04 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20220031836A true KR20220031836A (ko) 2022-03-14

Family

ID=80394202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200113214A KR20220031836A (ko) 2020-09-04 2020-09-04 표시 장치 및 표시 장치의 제조방법

Country Status (3)

Country Link
US (1) US11943969B2 (ko)
KR (1) KR20220031836A (ko)
CN (1) CN114141964A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112844B1 (ko) 2013-10-15 2020-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
KR102407869B1 (ko) 2016-02-16 2022-06-13 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102394984B1 (ko) 2017-09-04 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102381901B1 (ko) 2017-09-07 2022-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200060002A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR20220026663A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Also Published As

Publication number Publication date
US20220077243A1 (en) 2022-03-10
CN114141964A (zh) 2022-03-04
US11943969B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US11139451B2 (en) Display panel
US11956990B2 (en) Display device with metal tip protruding toward groove center
KR20200039903A (ko) 표시 장치
KR20200066503A (ko) 표시 패널
US20210343813A1 (en) Display panel and display apparatus including the same
KR20200115834A (ko) 표시 패널
US20220393138A1 (en) Display panel
KR20200145902A (ko) 표시 패널
KR20200100238A (ko) 표시 패널
KR20210049253A (ko) 표시 장치
US11706945B2 (en) Display apparatus comprisng a partition wall on an organic insulating layer and method of manufacturing the same
US20220209187A1 (en) Display panel
KR20210087609A (ko) 표시 장치
KR20210044359A (ko) 표시 장치 및 그 제조방법
KR20200110575A (ko) 표시 패널 및 이의 제조 방법
KR20220056929A (ko) 표시 장치
KR20220033611A (ko) 표시 장치
CN217562575U (zh) 显示面板
KR20220026663A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220031836A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210060738A (ko) 표시 장치 및 그 제조방법
US20220209179A1 (en) Display apparatus and method of manufacturing the same
KR20240049738A (ko) 표시 패널 및 이의 제조 방법.
KR20220008990A (ko) 표시 장치
KR20210087610A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination