KR20230092098A - 표시 패널의 제조 방법 - Google Patents

표시 패널의 제조 방법 Download PDF

Info

Publication number
KR20230092098A
KR20230092098A KR1020210181029A KR20210181029A KR20230092098A KR 20230092098 A KR20230092098 A KR 20230092098A KR 1020210181029 A KR1020210181029 A KR 1020210181029A KR 20210181029 A KR20210181029 A KR 20210181029A KR 20230092098 A KR20230092098 A KR 20230092098A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
organic insulating
forming
metal
Prior art date
Application number
KR1020210181029A
Other languages
English (en)
Inventor
기원장
김동욱
김진호
김혜진
이혜경
이홍범
전소율
최이윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210181029A priority Critical patent/KR20230092098A/ko
Priority to US17/824,709 priority patent/US20230200197A1/en
Priority to CN202211483281.1A priority patent/CN116267011A/zh
Publication of KR20230092098A publication Critical patent/KR20230092098A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Abstract

본 발명의 일 실시예는, 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판을 준비하는 공정과, 상기 제1영역과 상기 제2영역 사이의 제3영역에 제1유기절연층을 형성하는 공정과, 상기 제1유기절연층 상에 위치하도록 상기 제3영역에 금속물질층을 형성하는 공정과, 상호 이격된 제1부분과 제2부분을 포함하는 마스크층을 상기 금속물질층 상에 형성하는 공정과, 상기 마스크층을 이용하여 상기 금속물질층의 일부 및 상기 제1유기절연층의 일부를 제거하는 공정, 및 상기 제2영역에 발광다이오드를 형성하는 공정;을 포함하는, 표시 패널의 제조 방법을 개시한다.

Description

표시 패널의 제조 방법 {Manufacturing method of display panel}
본 발명의 실시예들은 표시영역 내측에 개구영역을 구비한 표시 패널 및 이의 제조 방법에 관한 것이다.
근래에 표시 패널은 그 용도가 다양해지고 있다. 또한, 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 패널 중 표시영역이 차지하는 면적을 확대하면서, 표시 패널에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장의 연구가 이루어지고 있다.
본 발명의 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 개구영역을 갖는 표시 패널을 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 실시예는, 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판을 준비하는 공정; 상기 제1영역과 상기 제2영역 사이의 제3영역에 제1유기절연층을 형성하는 공정; 상기 제1유기절연층 상에 위치하도록 상기 제3영역에 금속물질층을 형성하는 공정; 상호 이격된 제1부분과 제2부분을 포함하는 마스크층을 상기 금속물질층 상에 형성하는 공정; 상기 마스크층을 이용하여 상기 금속물질층의 일부 및 상기 제1유기절연층의 일부를 제거하는 공정; 및 상기 제2영역에 발광다이오드를 형성하는 공정;을 포함하는, 표시 패널의 제조 방법을 개시한다.
상기 금속물질층의 일부 및 상기 제1유기절연층의 일부를 제거하는 공정은, 상기 마스크층의 상기 제1부분과 상기 제2부분 사이에 위치하는 상기 금속물질층의 일부를 제거하여, 제1간격을 가지고 상호 이격된 두 개의 금속패턴층들을 형성하는 공정; 상기 마스크층의 상기 제1부분과 상기 제2부분 사이에 위치하는 상기 제1유기절연층의 일부를 제거하여, 상기 제1유기절연층의 개구를 형성하는 공정; 및
상기 마스크층을 제거하는 공정;을 포함하는, 표시 패널의 제조 방법.
상기 제1유기절연층의 상기 개구를 정의하는 상기 제1유기절연층의 양 측면은 상기 두 개의 금속패턴층들 각각의 하면과 만나고, 상기 두 개의 금속패턴층들의 단부들은, 상기 제1유기절연층의 측면과 상기 금속패턴층의 상기 하면이 만나는 지점을 지나 연장된 팁을 각각 포함할 수 있다.
상기 두 개의 금속패턴층들 상에 위치하며 제2간격을 가지고 이격된 제1부분과 제2부분을 갖는 제2유기절연층을 형성하는 공정을 더 포함할 수 있다.
상기 제2간격은 상기 제1간격 보다 클 수 있다.
상기 제1유기절연층의 개구를 형성하는 공정은, 상기 제1유기절연층의 아래에 배치된 하부층을 에치 스토퍼로 사용하는 식각 공정을 포함할 수 있다.
상기 하부층은 산화물계 반도체 물질을 포함할 수 있다.
상기 제1유기절연층의 아래에 배치되며, 상기 제1유기절연층의 상기 일부와 중첩하는 개구를 포함하는 무기절연물을 형성하는 공정을 더 포함할 수 있다.
상기 제1유기절연층 아래에 배치되며, 상기 제1유기절연층의 일부를 사이에 두고 상호 이격된 제1금속층들을 형성하는 공정을 더 포함할 수 있다.
상기 제1유기절연층을 형성하는 공정은, 기 제1금속층들을 노출하는 더미콘택홀들을 형성하는 공정을 포함할 수 있다.
상기 금속물질층은 상기 더미콘택홀들을 통해 상기 제1금속층들과 접촉할 수 있다.
본 발명의 다른 실시예는, 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판을 준비하는 공정; 상기 제1영역과 상기 제2영역 사이의 제3영역에 제1유기절연층을 형성하는 공정; 상기 제1유기절연층 상에 위치하도록 상기 제3영역에 두 개의 금속패턴층들을 형성하는 공정, 상기 두 개의 금속패턴층들은 제1간격을 두고 상호 이격됨; 상기 제1간격에 중첩하는 개구를 포함하는 제2유기절연층을 형성하는 공정; 상기 제2유기절연층의 상기 개구를 통해 상기 제1유기절연층의 일부를 제거하는 공정; 및 상기 제2영역에 발광다이오드를 형성하는 공정;을 포함하는, 표시 패널의 제조 방법을 개시한다.
상기 제2유기절연층의 상기 개구의 폭은 상기 제1간격 보다 작을 수 있다.
상기 두 개의 금속패턴층들 각각은 서로를 향하는 단부를 포함하고, 상기 두 개의 금속패턴들 각각의 상기 단부의 측면은 상기 제2유기절연층으로 커버될 수 있다.
상기 제1유기절연층의 상기 개구를 형성하는 공정은, 상기 제1유기절연층의 개구를 형성하는 공정은, 상기 제1유기절연층의 아래에 배치된 하부층을 에치 스토퍼로 사용하는 식각 공정을 포함하고, 상기 식각 공정에서 상기 제2유기절연층의 상기 개구의 폭이 증가되어 상기 두 개의 금속패턴층들 각각의 상기 단부가 상기 제2유기절연층의 상기 개구를 통해 노출될 수 있다.
상기 하부층은 산화물 반도체 물질을 포함할 수 있다.
상기 제1유기절연층의 아래에 배치되며, 상기 제1유기절연층의 상기 일부와 중첩하는 개구를 포함하는 무기절연물을 형성하는 공정을 더 포함할 수 있다.
상기 제1유기절연층 아래에 배치되며, 상기 제1유기절연층의 일부를 사이에 두고 상호 이격된 제1금속층들을 형성하는 공정을 더 포함할 수 있다.
상기 제1유기절연층을 형성하는 공정은, 상기 제1금속층들 각각을 노출하는 더미콘택홀을 형성하는 공정을 포함할 수 있다.
상기 두 개의 금속패턴층들은 각각 상기 더미콘택홀을 통해 상기 제1금속층들 각각에 접촉할 수 있다.
본 발명의 실시예들에 관한 표시 패널은 개구영역을 주변에 배치된 그루브와 팁의 구조를 형성함에 있어서 공정 마진을 최소화할 수 있으며 의도치 않은 불량이 발생하는 것을 방지할 수 있다. 그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 2는 일 실시예에 따른 표시 패널을 간략하게 나타낸 단면도로서, 도 1의 I-I'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 발광다이오드 및 발광다이오드에 연결된 회로를 개략적으로 나타낸 등가회로도이다.
도 5는 본 발명의 일실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 도 5의 VI-VI’선에 따른 단면에 해당한다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 도 5의 VII-VII’선에 따른 단면에 해당한다.
도 8 내지 도 11은 본 발명의 일 실시에에 따른 표시 패널의 제조 공정에 따른 단면도이다.
도 12a 내지 도 12c는 본 발명의 일 실시예에 따른 표시 패널의 그루브 및 팁 구조를 형성하는 공정에 따른 단면도이다.
도 13a 내지 도 13는 본 발명의 일 실시예에 따른 표시 패널의 그루브 및 팁 구조를 형성하는 공정에 따른 단면도이다.
도 14a 및 도 14b는 도 12c의 XIV 부분 및 도 13d의 XIV 부분의 확대도에 해당한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 및 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 전자 기기(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 도 1에서는 설명의 편의를 위해 일 실시예에 따른 전자 기기(1)가 스마트 폰으로 사용되는 것을 도시한다.
전자 기기(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 전자 기기(1)는 도 1과 같이 x방향의 단변과 y방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 전자 기기(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
전자 기기(1)는 개구영역(OA, 또는 제1영역) 및 개구영역(OA)을 적어도 둘러싸는 표시영역(DA, 또는 제2영역)을 포함할 수 있다. 전자 기기(1)는 개구영역(OA)과 표시영역(DA) 사이에 위치하는 중간영역(MA, 또는 제3영역), 및 표시영역(DA)의 외측, 예컨대 표시영역(DA)을 둘러싸는 외곽영역(PA, 또는 제4영역)을 포함할 수 있다. 중간영역(MA)은 평면상에서 개구영역(OA)을 전체적으로 둘러싸는 폐루프 형상을 가질 수 있다.
개구영역(OA)은 표시영역(DA)의 내측에 위치할 수 있다. 일 실시예로, 개구영역(OA)은 도 1에 도시된 바와 같이 표시영역(DA)의 상측 가운데에 배치될 수 있다. 또는, 개구영역(OA)은 표시영역(DA)의 좌상측에 배치되거나, 표시영역(DA)의 우상측에 배치되는 것과 같이 다양하게 배치될 수 있다. 도 1에서는 개구영역(OA)이 하나 배치된 것을 도시하나, 다른 실시예로서 개구영역(OA)은 복수 개 구비될 수 있다.
도 2는 일 실시예에 따른 표시 패널을 간략하게 나타낸 단면도로서, 도 1의 I-I'선에 따른 단면도이다.
도 2를 참조하면, 전자 기기(1)는 표시 패널(10) 및 표시 패널(10)의 개구영역(OA)에 배치되는 컴포넌트(70)를 포함할 수 있다. 표시 패널(10) 및 컴포넌트(70)는 하우징(HS)에 수용될 수 있다.
표시 패널(10)은 이미지생성층(20), 입력감지층(40), 광학 기능층(50), 및 커버 윈도우(60)를 포함할 수 있다.
이미지생성층(20)은 이미지를 표시하기 위하여 빛을 방출하는 표시요소(또는 발광요소)들을 포함할 수 있다. 표시요소는 발광다이오드, 예컨대 유기 발광층을 포함하는 유기발광다이오드를 포함할 수 있다. 다른 실시예로, 발광다이오드는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터, 또는 수~수백 나노미터의 폭을 가질 수 있다. 일부 실시예에서, 이미지생성층(20)은 양자점 발광다이오드를 포함할 수 있다. 예컨대, 이미지생성층(20)의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 이미지생성층(20) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 이미지생성층(20) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 이미지생성층(20)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 이미지생성층(20) 사이에 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 이미지생성층(20)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 이미지생성층(20)의 발광다이오드들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다.
개구영역(OA)의 투과율을 향상시키기 위하여 표시 패널(10)은 표시 패널(10)을 구성하는 층들 중 일부를 관통하는 개구(10OP)를 포함할 수 있다. 개구(10OP)는 이미지생성층(20), 입력감지층(40), 및 광학 기능층(50)을 각각 관통하는 제1개구 내지 제3개구(20OP, 40OP, 50OP)를 포함할 수 있다. 이미지생성층(20)의 제1개구(20OP), 입력감지층(40)의 제2개구(40OP), 및 광학 기능층(50)의 제3개구(50OP)는 중첩하여 표시 패널(10)을 개구(10OP)를 형성할 수 있다.
커버 윈도우(60)는 광학 기능층(50) 상에 배치될 수 있다. 커버 윈도우(60)는 광학 기능층(50)과의 사이에 개재된 투명 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 커버 윈도우(60)는 이미지생성층(20)의 제1개구(20OP), 입력감지층(40)의 제2개구(40OP), 및 광학 기능층(50)의 제3개구(50OP)를 커버할 수 있다.
커버 윈도우(60)는 글래스재 또는 플라스틱재를 포함할 수 있다. 글래스재는 초박형 글래스(Ultra-thin galss)를 포함할 수 있다. 플라스틱재는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
개구영역(OA)은 전자 기기(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다.
컴포넌트(70)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(70)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 개구영역(OA)은 컴포넌트(70)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 영역에 해당한다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 표시 패널(10)은 개구영역(OA), 표시영역(DA), 중간영역(MA), 및 외곽영역(PA)을 포함할 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 복수의 부화소(P)들을 포함하며, 표시 패널(10)은 각 부화소(P)에서 방출되는 빛을 이용하여 이미지를 표시할 수 있다. 각 부화소(P)는 발광다이오드를 이용하여 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 각 부화소의 발광다이오드는 스캔라인(SL) 및 데이터라인(DL)에 전기적으로 연결될 수 있다.
외곽영역(PA)에는 각 부화소(P)에 스캔신호를 제공하는 스캔 드라이버(2100), 각 부화소(P)에 데이터신호를 제공하는 데이터 드라이버(2200), 및 제1전원전압 및 제2전원전압을 제공하기 위한 제1메인 전원배선(미도시) 및 제2메인 전원배선(미도시)이 배치될 수 있다. 스캔 드라이버(2100)는 표시영역(DA)을 사이에 두고 양측에 각각 배치될 수 있다. 이 경우 개구영역(OA)을 중심으로 좌측에 배치된 부화소(P)는 좌측에 배치된 스캔 드라이버(2100)에 연결되고, 개구영역(OA)을 중심으로 우측에 배치된 부화소(P)는 우측에 배치된 스캔 드라이버(2100)에 연결될 수 있다.
중간영역(MA)은 개구영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 개구영역(OA) 주변에 구비된 부화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 예컨대, 데이터라인들(DL) 및/또는 스캔라인들(SL)은 표시영역(DA)을 가로지르되, 데이터라인들(DL) 및/또는 스캔라인들(SL)의 일 부분들은 개구영역(OA)에 형성된 표시 패널(10)의 개구(10OP)의 에지를 따라 중간영역(MA)에서 우회할 수 있다. 일 실시예로, 도 3은 데이터라인들(DL)이 y방향을 따라 표시영역(DA)을 가로지르되 일부 데이터라인들(DL)이 중간영역(MA)에서 개구영역(OA)을 부분적으로 둘러싸도록 우회하는 것을 도시한다. 스캔라인(SL)들은 x방향을 따라 표시영역(DA)을 가로지르되, 개구영역(OA)을 사이에 두고 상호 이격될 수 있다.
도 3에는 데이터 드라이버(2200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(2200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 회로기판(printed circuit board) 상에 배치될 수 있다. 회로기판은 가요성을 가질 수 있으며, 회로기판의 일부는 기판(100)의 배면 아래에 위치하도록 구부러질 수 있다.
도 4는 본 발명의 일 실시예에 따른 발광다이오드 및 발광다이오드에 연결된 회로를 개략적으로 나타낸 등가회로도이다.
도 4를 참조하면, 도 3을 참조하여 설명한 부화소(P)는 발광다이오드(LED)를 통해 빛을 방출할 수 있고, 발광다이오드는 부화소회로(PC)와 전기적으로 연결될 수 있다.
부화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제6트랜지스터(T6), 제7트랜지스터(T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압(또는 스위칭 신호, Sn)에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압(또는 데이터 신호, Dm)을 제1트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2트랜지스터(T2)와 구동전압라인(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 발광다이오드(LED)를 흐르는 구동 전류를 제어할 수 있다. 발광다이오드(LED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 발광다이오드(LED)의 제2전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
제3트랜지스터(T3)는 보상트랜지스터로서, 제3트랜지스터(T3)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 제3트랜지스터(T3)의 소스전극(또는 드레인전극)은 제1트랜지스터(T1)의 드레인전극(또는 소스전극)과 연결되어 있으면서 제6트랜지스터(T6)를 경유하여 발광다이오드(LED)의 제1전극과 연결될 수 있다. 제3트랜지스터(T3)의 드레인전극(또는 소스전극)은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제4트랜지스터(T4)의 소스전극(또는 드레인전극) 및 제1트랜지스터(T1)의 게이트전극과 연결될 수 있다. 제3트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 제1트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 제1트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제4트랜지스터(T4)의 초기화 트랜지스터로서, 게이트전극은 이전 스캔라인(SL-1)과 연결될 수 있다. 제4트랜지스터(T4)의 드레인전극(또는 소스전극)은 초기화전압선(VL)과 연결될 수 있다. 제4트랜지스터(T4)의 소스전극(또는 드레인전극)은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제3트랜지스터(T3)의 드레인전극(또는 소스전극) 및 제1트랜지스터(T1)의 게이트전극과 연결될 수 있다. 제4트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 제1트랜지스터(T1)의 게이트전극에 전달하여 제1트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5트랜지스터(T5)는 동작제어 트랜지스터로서, 게이트전극은 발광 제어라인(EL)과 연결될 수 있다. 제5트랜지스터(T5)의 소스전극(또는 드레인전극)은 구동전압라인(PL)과 연결될 수 있다. 제5트랜지스터(T5)의 드레인전극(또는 소스전극)은 제1트랜지스터(T1)의 소스전극(또는 드레인전극) 및 제2트랜지스터(T2)의 드레인전극(또는 소스전극)과 연결되어 있다.
제6트랜지스터(T6)는 발광제어 트랜지스터로서, 게이트전극은 발광 제어라인(EL)과 연결될 수 있다. 제6트랜지스터(T6)의 소스전극(또는 드레인전극)은 제1트랜지스터(T1)의 드레인전극(또는 소스전극) 및 제3트랜지스터(T3)의 소스전극(또는 드레인전극)과 연결될 수 있다. 제6트랜지스터(T6)의 드레인전극(또는 소스전극)은 발광다이오드(LED)의 제1전극과 전기적으로 연결될 수 있다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광 제어라인(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 발광다이오드(LED)에 전달되며, 발광다이오드(LED)에 구동 전류가 흐르게 된다.
제7트랜지스터(T7)는 발광다이오드(LED)의 제1전극을 초기화하는 초기화 트랜지스터일 수 있다. 제7트랜지스터(T7)의 게이트전극은 이후 스캔라인(SL+1)에 연결될 수 있다. 제7트랜지스터(T7)의 소스전극(또는 드레인전극)은 발광다이오드(LED)의 제1전극과 연결될 수 있다. 제7트랜지스터(T7)의 드레인전극(또는 소스전극)은 초기화전압선(VL)과 연결될 수 있다. 제7트랜지스터(T7)는 이후 스캔라인(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 발광다이오드(LED)의 제1전극을 초기화시킬 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압라인(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 제1트랜지스터(T1)의 게이트전극, 제3트랜지스터(T3)의 드레인전극(또는 소스전극) 및, 제4트랜지스터(T4)의 소스전극(또는 드레인전극)에 함께 연결될 수 있다.
발광다이오드(LED)의 제2전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 발광다이오드(LED)는 제1트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
부화소회로(PC)의 제1 내지 제7트랜지스터(T1 내지 T7) 중 적어도 하나는 산화물을 포함하는 반도체층을 포함하며, 나머지는 실리콘을 포함하는 반도체층을 포할 수 있다. 도 4는 제3트랜지스터(T3) 및 제4트랜지스터(T4)는 NMOS(n-channel MOSFET)로 구현되며, 제1트랜지스터(T1), 제2트랜지스터(T2), 제5트랜지스터(T5), 제6트랜지스터(T6), 및 제7트랜지스터(T7)는 PMOS(p-channel MOSFET)으로 구현되는 것으로 도시하고 있다. 다른 실시예로, 제3트랜지스터(T3)는 NMOS로 구현되며, 제1트랜지스터(T1), 제2트랜지스터(T2), 제4트랜지스터(T4), 제5트랜지스터(T5), 제6트랜지스터(T6), 및 제7트랜지스터(T7)는 PMOS로 구현될 수 있다.
구체적으로, 디스플레이장치의 밝기에 직접적으로 영향을 미치는 제1트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시 패널을 구현할 수 있다.
한편, 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 제1트랜지스터(T1)의 게이트전극에 연결되는 제3트랜지스터(T3) 및 제4트랜지스터(T4) 중 적어도 하나를 산화물 반도체로 채용하여 제1트랜지스터(T1)의 게이트전극으로 흘러갈 수 있는 누설전류를 방지하는 동시에 소비전력을 줄일 수 있다.
도 5는 본 발명의 일실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 5를 참조하면, 부화소(P)들이 표시영역(DA)에 배치된다. 개구영역(OA)과 표시영역(DA) 사이에는 중간영역(MA)이 위치할 수 있다. 개구영역(OA)에 인접한 부화소(P)들은 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 도 5의 평면 상에서, 부화소(P)들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다. 각 부화소(P)는 발광다이오드에서 방출되는 적색, 녹색, 청색의 빛을 이용하므로, 도 5에 도시된 부화소(P)들의 위치는 각각 발광다이오드들의 위치에 해당한다. 따라서, 부화소(P)들이 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치된다고 함은 발광다이오드들이 평면 상에서 개구영역(OA)을 중심으로 상호 이격되어 배치되는 것을 나타낼 수 있다. 예컨대, 평면상에서, 발광다이오드들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다.
각 부화소(P)의 발광다이오드에 연결된 화소회로로 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA) 및/또는 개구(10OP)를 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은, 개구영역(OA)을 사이에 두고 위와 아래에 각각 배치된 부화소(P)들에 데이터신호를 제공하도록 ±y방향으로 연장되되, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10OP)의 에지를 따라 우회할 수 있다.
데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-C1)은 표시영역(DA)을 가로지르는 연장 부분(DL-L1)과 서로 다른 층 상에 형성될 수 있으며, 데이터라인(DL)의 우회 부분(DL-D1)과 연장 부분(DL-L1)은 콘택홀(CNT)을 통해 접속될 수 있다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-C2)은 연장 부분(DL-L2)과 동일한 층 상에 위치하며, 일체로 형성될 수 있다.
스캔라인(SL)은 개구영역(OA)을 중심으로 분리 또는 단절될 수 있으며, 개구영역(OA)을 중심으로 좌측에 배치된 스캔라인(SL)은 앞서 도 3을 참조하여 설명한 바와 같이 표시영역(DA)을 중심으로 좌측에 배치된 스캔 드라이버(2100)로부터 신호를 전달받을 수 있고, 개구영역(OA)의 우측에 배치된 스캔라인(SL)은 도 3에 도시된 표시영역(DA)의 우측 스캔 드라이버(2100)로부터 신호를 전달받을 수 있다.
중간영역(MA) 중 데이터라인(DL)들이 우회하는 영역과 개구영역(OA) 사이에는 그루브(G)들이 위치할 수 있다. 평면 상에서, 그루브(G)들은 각각 개구영역(OA)을 둘러싸는 폐루프(closed-loop) 형상일 수 있으며, 그루브(G)들은 상호 이격되어 배열될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 도 5의 VI-VI'선에 따른 단면에 해당한다.
도 6의 표시영역(DA)을 참조하면, 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 고분자 수지를 포함하는 베이스층과 실리콘옥사이드나 실리콘나이트라이드와 같은 무기절연물을 포함하는 배리어층의 교번 적층 구조를 가질 수 있다. 고분자 수지는, 폴리에테르술폰, 폴리아릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트 등과 같은 고분자 수지를 포함할 수 있다.
기판(100) 상에는 부화소회로(PC)가 형성되며, 부화소회로(PC) 상에는 발광다이오드, 예컨대 유기발광다이오드(OLED)가 배치될 수 있다.
부화소회로(PC)가 형성되기 전에 기판(100) 상에는 불순물이 부화소회로(PC)에 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
부화소회로(PC)는 앞서 도 4를 참조하여 설명한 바와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 이와 관련하여 도 6은 제1트랜지스터(T1), 제3트랜지스터(T3), 및 스토리지 커패시터(Cst)를 도시한다.
제1트랜지스터(T1)는 버퍼층(201) 상의 반도체층(이하, 제1반도체층이라 함, A1) 및 제1반도체층(A1)의 채널영역(C1)과 중첩하는 게이트전극(이하, 제1게이트전극이라 함, 1G)을 포함할 수 있다. 제1반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제1반도체층(A1)은 채널영역(C1)과 채널영역(C1)의 양측에 배치된 제1영역(B1) 및 제2영역(D1)을 포함할 수 있다. 제1영역(B1) 및 제2영역(D1)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1영역(B1) 및 제2영역(D1) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제1반도체층(A1)과 제1게이트전극(GE1) 사이에는 제1게이트절연층(203)이 배치될 수 있다. 제1게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1게이트전극(GE1)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1게이트전극(GE1)을 포함할 수 있다. 달리 말하면, 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 예컨대, 제1게이트전극(GE1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체로 형성될 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3트랜지스터(T3)의 반도체층(이하, 제3반도체층이라 함, A3)은 제2층간절연층(207) 상에 배치될 수 있다. 제3반도체층(A3)은 산화물계 반도체 물질을 포함할 수 있다. 예컨대, 제3반도체층(A3)은 Zn 산화물계 물질, 예컨대 Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 제3반도체층(A3)은 ZnO에 인듐(In)과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
제3반도체층(A3)은 채널영역(C3) 및 채널영역(C3)의 양측에 배치된 제1영역(B3) 및 제2영역(D3)을 포함할 수 있다. 제1영역(B3) 및 제2영역(D3) 중 어느 하는 소스영역이고 다른 하나는 드레인 영역에 해당할 수 있다.
제3트랜지스터(T3)는 제3반도체층(A3)의 채널영역(C3)에 중첩하는 게이트전극(이하, 제3게이트전극이라 함, G3)을 포함할 수 있다. 제3게이트전극(GE3)은 제3반도체층(A3)의 아래에 배치된 하부게이트전극(G3A) 및 채널영역(C3)의 위에 배치된 상부게이트전극(G3B)을 포함하는 이중 게이트 구조를 가질 수 있다.
하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층(예, 제1층간절연층, 205) 상에 배치될 수 있다. 하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질을 포함할 수 있다.
상부게이트전극(G3B)은 제2게이트절연층(209)을 사이에 두고 제3반도체층(A3) 위에 배치될 수 있다. 제2게이트절연층(209)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3층간절연층(210)은 상부게이트전극(G3B) 상에 배치될 수 있다. 제3층간절연층(210)은 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
도 6은 도 4를 참조하여 설명한 바와 같이 복수의 트랜지스터들 중 제1트랜지스터(T1)와 제3트랜지스터(T3)를 도시하며, 제1반도체층(A1)과 제3반도체층(A3)이 서로 다른 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
도 4를 참조하여 설명한 제2, 제5, 제6, 및 제7 트랜지스터(T2, T5, T6, T7, 도 4)는 도 6에서 설명한 제1트랜지스터(T1)와 같은 구조를 가질 수 있다. 예컨대, 제2, 제5, 제6, 및 제7 트랜지스터(T2, T5, T6, T7, 도 4)는 제1트랜지스터(T1)의 제1반도체층(A1)과 동일한 층 상에 배치된 반도체층 및 제1트랜지스터(T1)의 제1게이트전극(GE1)과 동일한 층 상에 배치된 게이트전극을 포함할 수 있다. 제2, 제5, 제6, 및 제7 트랜지스터(T2, T5, T6, T7, 도 4)의 반도체층은 제1반도체층(A1)과 일체로 연결될 수 있다.
도 4를 참조하여 설명한 제4트랜지스터(T4)는 도 6에서 설명한 제3트랜지스터(T3)와 같은 구조를 가질 수 있다. 예컨대, 제4트랜지스터(T4)는 제3트랜지스터(T3)의 제3반도체층(A3)과 동일한 층에 배치된 반도체층, 및 제3트랜지스터(T3)의 제3게이트전극(GE3)과 동일한 층에 형성된 게이트전극을 포함할 수 있다. 제4트랜지스터(T4)의 반도체층과 제3트랜지스터(T3)의 제3반도체층(A3)은 일체로 연결될 수 있다.
제1트랜지스터(T1)와 제3트랜지스터(T3)는 노드연결라인(166)을 통해 전기적으로 연결될 수 있다. 노드연결라인(166)은 제3층간절연층(210) 상에 배치될 수 있다. 노드연결라인(166)의 일측은 제1트랜지스터(T1)의 제1게이트전극(GE1)에 접속될 수 있고, 노드연결라인(166)의 타측은 제3트랜지스터(T3)의 제3반도체층(A3)에 접속될 수 있다.
노드연결라인(166)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 노드연결라인(166)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1유기절연층(211)은 노드연결라인(166) 상에 배치될 수 있다. 제1유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
데이터라인(DL) 및 구동전압라인(PL)은 제1유기절연층(211) 상에 배치될 수 있으며, 제2유기절연층(213)으로 커버될 수 있다. 데이터라인(DL) 및 구동전압라인(PL)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 데이터라인(DL) 및 구동전압라인(PL)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제2유기절연층(213)은 아크릴, BCB, 폴리이미드 및/또는 HMDSO와 같은 유기절연물을 포함할 수 있다. 도 6은 데이터라인(DL) 및 구동전압라인(PL)이 제1유기절연층(211)에 형성된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 데이터라인(DL) 및 구동전압라인(PL) 중 어느 하나는 노드연결라인(166)과 동일한 층 상에 배치될 수 있다.
발광다이오드, 예컨대 유기발광다이오드(OLED)는 제2유기절연층(213) 상에 배치될 수 있다.
유기발광다이오드(OLED)의 제1전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1전극(221)은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다. 도전성 산화물층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 제1전극(221)은 ITO층/Ag층/ ITO층의 3층 구조를 가질 수 있다.
뱅크층(215)은 제1전극(221) 상에 배치될 수 있다. 뱅크층(215)은 제1전극(221)에 중첩하는 개구를 포함하되, 제1전극(221)의 에지를 커버할 수 있다. 뱅크층(215)은 유기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(222a) 및 제2기능층(222c)은 유기물을 포함할 수 있다.
제2전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
발광층(222b)은 뱅크층(215)의 개구를 통해 제1전극(221)과 중첩하도록 표시영역(DA) 상에 형성될 수 있다. 반면, 제1기능층(222a), 제2기능층(222c), 및 제2전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA)에 위치하도록 연장될 수 있다.
뱅크층(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 뱅크층(215)과 동일한 공정에서 함께 형성되거나, 별개의 공정에서 각각 개별적으로 형셩될 수 있다. 일 실시예로, 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다.
유기발광다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 6은 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께 보다 크거나, 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 동일할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치되며 화소회로들 및 발광다이오드들을 ?l마하는 회로-다이오드층(200) 및 봉지층(300)을 구비하는 이미지생성층(20), 및 이미지생성층(20) 상의 입력감지층(40)을 포함할 수 있다.
입력감지층(40)은 제2무기봉지층(330) 상에 배치된 제1터치절연층(401), 제1터치절연층(401) 상의 제1도전층(402), 제1도전층(402) 상의 제2터치절연층(403), 제2터치절연층(403) 상의 제2도전층(404), 및 제2도전층(404) 상의 제3터치절연층(405)을 포함할 수 있다.
제1터치절연층(401), 제2터치절연층(403), 및 제3터치절연층(405)은 각각, 무기절연물 및/또는 유기절연물을 포함할 수 있다. 일 실시예로서, 제1터치절연층(401), 제2터치절연층(403)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함하고, 제3터치절연층(405)은 유기절연물을 포함할 수 있다.
입력감지층(40)의 터치전극(TE)은 제1도전층(402) 및 제2도전층(404)이 접속된 구조를 포함할 수 있다. 또는, 터치전극(TE)은 제1도전층(402) 및 제2도전층(404) 중 어느 하나의 층에 형성될 수 있으며, 해당 도전층에 구비된 메탈라인을 포함할 수 있다. 제1도전층(402) 및 제2도전층(404)은 각각 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 제1도전층(402) 및 제2도전층(404)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
도 6의 중간영역(MA)을 참조하면, 중간영역(MA)은 앞서 도 5를 참조하여 설명한 데이터라인(DL)들의 우회부분(DL-C1, DL-C2)들이 지나는 제1서브중간영역(SMA1)을 포함할 수 있다.
데이터라인(DL)들의 우회부분(DL-C1, DL-C2)은 서로 다른 층 상에 배치될 수 있다. 이웃한 데이터라인(DL)들의 우회부분(DL-C1, DL-C2)들 중 어느 하나는 제3층간절연층(210) 상에 배치될 수 있고, 다른 하나는 제1유기절연층(211) 상에 배치될 수 있다.
데이터라인(DL)들의 우회부분(DL-C1, DL-C2)들이 절연층(예, 제1평탄화절연층, 211)을 사이에 두고 교번적으로 배치된 경우, 데이터라인(DL)들의 우회부분(DL-C1, DL-C2)들 사이의 피치(△d)를 줄일 수 있으며, 따라서 중간영역(MA)에서의 면적을 효율적으로 활용할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 도 5의 VII-VII'선에 따른 단면에 해당한다.
도 6 및 도 7을 참조하면, 중간영역(MA)은 표시영역(DA, 도 6)에 인접한 제1서브중간영역(SMA1) 및 개구영역(OA)에 인접한 제2서브중간영역(SM2)을 포함할 수 있다. 제1서브중간영역(SMA1)에는 도 6을 참조하여 설명한 데이터라인(DL)들의 우회부분(DL-C1, DL-C2)이 배치되며, 도 7의 제1서브중간영역(SMA1)에 도시된 데이터라인(DL)들의 우회부분(DL-C1, DL-C2)은, 앞서 도 6을 참조하여 설명한 데이터라인들 중 일부의 데이터라인의 우회부분에 해당한다.
도 7의 제1서브중간영역(SMA1)에는 데이터라인(DL)들의 우회부분(DL-C1, DL-C2)이 배치되고, 제2서브중간영역(SMA2)에는 그루브(G)들 및 격벽들이 배치될 수 있으며, 봉지층(300)은 중간영역(MA)으로 연장되어 그루브(G)들 및 격벽들을 커버할 수 있다.
도 7의 제2서브중간영역(SMA2)을 참조하면, 그루브(G)들이 상호 이격되어 배치될 수 있다. 이와 관련하여, 도 7은 제1 내지 제4그루브(1G, 2G, 3G, 4G)가 제1서브중간영역(SMA1)으로부터 개구영역(OA)을 향해 배열된 것을 도시한다. 제1 내지 제4그루브(1G, 2G, 3G, 4G)는 앞서 도 5를 참조하여 설명한 바와 같이 평면 상에서 개구영역(OA)을 둘러싸는 폐루프 형상을 가질 수 있다.
그루브(G)는 버퍼층(201) 상에 형성된 적어도 하나의 절연층을 관통할 수 있다. 그루브(G)가 형성된 적어도 하나의 절연층은 제1유기절연층(211)을 포함하되, 제1유기절연층(211) 아래의 절연층(들)을 더 포함할 수 있다. 이와 관련하여, 도 7은 제1 내지 제4그루브(1G, 2G, 3G, 4G)가 제2게이트절연층(209), 제3층간절연층(210), 및 제1유기절연층(211)을 관통하여 형성된 것을 도시한다.
그루브(G)의 바로 아래에는 하부층(120)이 위치한다. 하부층(120)은 그루브(G)를 형성하기 위한 식각 공정시 에치 스토퍼로서의 기능을 가질 수 있다. 따라서, 그루브(G)의 바닥면은 하부층(120)의 상면일 수 있다. 이와 관련하여, 도 7은 제1 내지 제4그루브(1G, 2G, 3G, 4G) 각각의 아래에 하부층(120)이 위치하며, 제1 내지 제4그루브(1G, 2G, 3G, 4G) 각각의 바닥면이 하부층(120)의 상면과 동일한 평면인 것을 도시한다.
하부층(120)은 제2층간절연층(207) 상에 위치하며, 도 6을 참조하여 설명한 제3반도체층(A3, 도 6)과 동일한 공정에서 함께 형성될 수 있다. 하부층(120)은 제3반도체층(A3)과 같은 물질, 예컨대 산화물계 반도체물질을 포함할 수 있다. 그루브(G)와 마찬가지로 평면 상에서, 하부층(120)은 개구영역(OA)을 둘러싸는 폐루프 형상을 가질 수 있다.
본 발명의 실시예와 같이 그루브(G)가 기판(100)에 형성되지 않고 적어도 하나의 무기절연층 위에 형성되는 경우, 기판(100)을 통해 유입될 수 있는 수분이 적어도 하나의 무기절연층에 의해 차단되는 효과를 가질 수 있다. 이와 관련하여, 도 7은 그루브(G)가 버퍼층(201), 제1게이트절연층(203) 및 제1층간절연층(205) 위에 형성되며, 따라서 버퍼층(201), 제1게이트절연층(203) 및 제1층간절연층(205)이 기판(100)을 통해 유입될 수 있는 수분을 효과적으로 차단하는 구조를 도시한다.
그루브(G)의 양측 중 적어도 일 측에는 팁(PT)을 갖는 금속패턴층(212)이 배치될 수 있다. 예컨대, 제1그루브(1G)의 양측에는 금속패턴층(212)이 각각 위치하며, 각 금속패턴층(212)은 제1그루브(1G)의 중심을 향해 연장된 팁(PT)을 포함할 수 있다. 제2그루브(2G)의 양측에는 금속패턴층(212)이 각각 위치하며, 각 금속패턴층(212)은 제2그루브(2G)의 중심을 향해 연장된 팁(PT)을 포함할 수 있다. 제4그루브(4G)의 양측 중 어느 하나에는 금속패턴층(212)이 위치하며, 금속패턴층(212)은 제4그루브(4G)의 중심을 향해 연장된 팁(PT)을 포함할 수 있다.
금속패턴층(212)은 도 6을 참조하여 설명한 데이터라인(DL) 및/또는 구동전압라인(PL)과 같은 금속을 포함할 수 있다. 일 실시예로, 금속패턴층(212)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
금속패턴층(212)은 그루브(G)를 중심으로 그루브(G)의 적어도 일측에 배치될 수 있다. 예컨대, 금속패턴층(212)은 제1그루브(1G)의 중심을 지나는 가상의 수직 선(VXL)을 중심으로 제1그루브(1G)의 양측에 배치될 수 있으며, 금속패턴층(212) 각각의 단부는 제1그루브(1G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다. 팁(PT)은 일종의 처마부분(eaves portion)으로, 제1그루브(1G)의 내측면(inner surface)을 형성하는 제1유기절연층(211)의 내\측면을 지나 제1그루브(1G)의 중심을 향해 돌출될 수 있다.
마찬가지로, 제2그루브(2G)를 중심으로 양측에 금속패턴층(212)이 배치되며, 금속패턴층(212) 각각의 단부가 제2그루브(2G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다.
제4그루브(4G)의 일측, 예컨대 제2격벽(PW2)에 인접한 일 측에 금속패턴층(212)이 배치되며, 금속패턴층(212)의 단부가 제4그루브(4G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다.
유기발광다이오드(OLED)에 포함된 층들 중 일부, 예컨대 유기물층인 제1 및 제2기능층(222a, 222c)은 팁(PT) 및 그루브(G) 구조에 의해 단절될 수 있다. 제2전극(223)도 팁(PT) 및 그루브(G) 구조에 의해 단절되거나 분리될 수 있다.
이와 관련하여, 도 7은 제1그루브(1G), 제2그루브(2G), 제4그루브(4G) 및 팁(PT)에 의해 제1 및 제2기능층(222a, 222c), 및 제2전극(223)이 단절 및 분리된 것을 도시한다. 수분은 표시 패널(10)의 개구(10OP)의 측면을 통해 표시영역(DA, 도 5)을 향해 진행할 수 있는데, 연속적으로 형성된 유기물층, 예컨대 제1 및 제2기능층(222a, 222c)은 전술한 수분의 진행 통로가 될 수 있다. 그러나, 도 7에 도시된 바와 같이 팁(PT) 및 그루브(G) 구조에 의해 제1 및 제2기능층(222a, 222c)이 단절되어 있으므로, 수분이 표시영역(DA, 도 5)을 향해 진행하는 것을 방지할 수 있다.
그루브(G) 주변에는 금속 더미 스택(110)이 배치될 수 있다. 예컨대, 그루브(G)를 중심으로 양측에 각각 금속 더미 스택(110)이 배치될 수 있다. 금속 더미 스택(110)은 일종의 둔덕(mound)로서, 그루브(G)의 깊이를 증가시킬 수 있다. 일 실시예로, 도 7은 금속 더미 스택(110)이 절연층을 사이에 두고 중첩된 3개의 금속층, 예컨대 제1 내지 제3금속층(111, 112, 113)을 포함하는 것을 도시한다.
제1 내지 제3금속층(111, 112, 113)들은 앞서 도 6을 참조하여 설명한 트랜지스터들 및 스토리지 커패시터의 전극들과 동일한 층 상에 위치하며 동일한 물질을 포함할 수 있다. 예컨대, 제1금속층(111)은 연결노드라인(166, 도 6)과 동일한 층 상에 위치하며 동일한 물질을 포함할 수 있다. 제2금속층(112)은 제3게이트전극(GE3)의 서브층인 상부게이트전극(G3B)과 동일한 층 상에 위치하며 동일한 물질을 포함할 수 있다. 제3금속층(113)은 스토리지 커패시터의 상부전극(CE2) 및/또는 제3게이트전극(GE3)의 서브층인 하부게이트전극(G3A)과 동일한 층 상에 위치하며 동일한 물질을 포함할 수 있다. 도 7은 금속 더미 스택(110)이 절연층을 사이에 두고 중첩된 3개의 금속층을 포함하는 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 금속 더미 스택(110)의 금속층의 개수는 3개보다 작거나 3개보다 많을 수 있다.
그루브(G)들 중 일부, 예컨대 제3그루브(3G) 주변에는 팁(PT)을 포함하는 금속패턴층(212)이 배치되지 않을 수 있다. 제3그루브(3G)는 봉지층(300)의 유기봉지층(320)의 모니터링에 이용할 수 있다.
유기봉지층(320)은 모노머를 도포한 후 이를 경화시켜 형성할 수 있다. 모노머는 유동성을 가지고 있기에, 모노머의 위치를 제어하는 것이 표시 패널(10)의 제조 시 중요한 요소 중 하나이다. 유기봉지층(320)의 위치는 표시 패널에 빛을 조사한 후 반사되어 오는 빛의 양을 이용하여 측정할 수 있다. 금속을 포함하는 팁(PT)은 유기봉지층(320)의 모니터링시 사용되는 빛의 반사율에 영향을 주므로, 모든 그루브(G)들이 팁(PT)을 포함하는 경우 유기봉지층(320)의 위치 추적이 어려운 문제가 있다. 그러나, 본 발명의 일 실시예에 따른 표시 패널은 팁(PT)을 구비하지 않는 제3그루브(3G) 및/또는 일측에만 팁(PT)이 형성된 제4그루브(4G)를 포함함으로써, 전술한 문제를 방지하거나 최소화할 수 있다.
중간영역(MA)에는 전술한 그루브(G)들 외에 격벽들이 위치할 수 있으며, 이와 관련하여 도 7은 제1격벽(PW1) 및 제2격벽(PW2)을 도시한다. 그루브(G)들은 제2서브중간영역(SMA2)에서 상호 이격되어 배치될 수 있다. 제1그루브(1G)는 제1격벽(PW1)과 제1서브중간영역(SMA1) 사이에 배치될 수 있다. 바꾸어 말하면, 제1그루브(1G)는 제1격벽(PW1)과 표시영역(DA, 도 5) 사이에 배치될 수 있다. 제2그루브(2G) 및 제3그루브(3G)는 제1격벽(PW1)과 제2격벽(PW2) 사이에 배치될 수 있고, 제4그루브(4G)는 제2격벽(PW2)과 개구영역(OA) 사이에 배치될 수 있다.
제1격벽(PW1) 및 제2격벽(PW2) 사이의 그루브(G)는 유기봉지층(320)으로 커버될 수 있다. 이와 관련하여, 도 7은 제2그루브(2G) 및 제3그루브(3G)가 제1격벽(PW1) 및 제2격벽(PW2) 사이의 영역에서 유기봉지층(320)으로 커버된 것을 도시한다.
봉지층(300)의 제1무기봉지층(310)은 그루브(G)들의 내측면을 연속적으로 커버할 수 있으며, 유기봉지층(320)은 제1서브중간영역(SMA1)을 커버하며, 제2서브중간영역(SMA2)의 일부를 커버할 수 있다. 유기봉지층(320)은 그루브(G)들 중 일부, 예컨대 제1그루브(1G)와 제1격벽(PW1)과 제2격벽(PW2) 사이의 제2 및 제3그루브(2G, 3G)를 커버할 수 있다. 제2무기봉지층(330)은 유기봉지층(320) 상에서 중간영역(MA)을 전체적으로 커버할 수 있다.
제1격벽(PW1)은 유기봉지층(320)의 형성시 모노머의 흐름을 제어하기 위해 복수의 돌기를 포함할 수 있다. 일 실시예로, 도 7은 제1격벽(PW1)이 상호 이격된 제1 내지 제3돌기(1141, 1142, 1143)을 포함하는 것을 도시한다.
중간영역(MA)에서 유기봉지층(320)은 제1격벽(PW1)의 구조 등에 의해 불연속적일 수 있다. 예컨대, 유기봉지층(320)의 일부는 도 6 및 도 7에 도시된 바와 같이 표시영역(DA)과 제1서브중간영역(SMA1)을 커버할 수 있고, 다른 일부는 제1격벽(PW1)과 제2격벽(PW2)사이의 영역을 커버할 수 있다. 유기봉지층(320)의 불연속지점인 제1격벽(PW1)의 제3돌기(143) 상에서 제2무기봉지층(330)의 일부는 제1무기봉지층(310)의 일부와 직접 접촉할 수 있다.
유기봉지층(320)의 단부는 제2격벽(PW2)의 일측에 위치하고, 제2격벽(PW2)을 지나 개구영역(OA)을 향해 연장되지 않는다. 따라서, 제2무기봉지층(330)의 일부는 제2격벽(PW2)의 상면 상에서 제1무기봉지층(310)의 일부와 직접 접촉할 수 있다. 그리고 제2무기봉지층(330)은 제2격벽(PW2)과 개구영역(OA) 사이에서 제1무기봉지층(310)과 직접 접촉할 수 있다.
도 6을 참조하여 설명한 터치절연층들은 중간영역(MA)으로 연장될 수 있다. 이와 관련하여, 도 7은 제1 내지 제3터치절연층(401, 403, 405)가 중간영역(MA)으로 연장된 구조를 도시한다.
평탄화층(450)은 중간영역(MA)에 위치할 수 있다. 평탄화층(450)은 중간영역(MA)을 평탄화시킬 수 있다. 평탄화층(450)은 중간영역(MA)에 위치하되 평탄화층(450)의 아래에 구비된 구조를 커버할 수 있다.
도 6 및 도 7을 참조하면, 평탄화층(450)은 중간영역(MA)에만 위치하고 표시영역(DA, 도 6)에는 존재하지 않을 수 있다. 이와 관련하여, 도 6은 평탄화층(450)의 외측에지(450e)가 표시영역(DA)에 위치하지 않는 것을 도시하고 있다. 평탄화층(450)을 형성하는 공정은, 제1터치절연층(401)을 형성하는 공정과 제2터치절연층(403)을 형성하는 공정 사이에 수행될 수 있다. 따라서, 평탄화층(450)의 외측에지(450e)에 인접한 표시영역(DA)에서, 제1터치절연층(401) 및 제2터치절연층(403)은 직접 접촉할 수 있다.
도 7의 개구영역(OA)을 참조하면, 표시 패널(10)은 개구(10OP)를 포함한다. 표시 패널(10)의 개구(10OP)는 표시 패널(10)을 이루는 구성요소들의 개구들을 포함할 수 있다. 예컨대, 표시 패널(10)의 개구(10OP)는 기판(100)의 개구(100OP), 봉지층(300) 중 제1 및 제2무기봉지층(310, 330)의 개구(310OP, 330OP), 평탄화층(450)의 개구(450OP) 등을 포함할 수 있다.
표시 패널(10)을 이루는 구성요소들의 개구는 동시에 형성될 수 있다. 따라서, 기판(100)의 개구(100OP)를 정의하는 기판(100)의 내측면(100IS)과 평탄화층(450)의 개구(450OP)를 정의하는 평탄화층(450)의 내측면(450IS)은 동일한 수직 선상에 위치할 수 있다.
도 8 내지 도 11은 본 발명의 일 실시에에 따른 표시 패널의 제조 공정에 따른 단면도이다. 도 8 내지 도 11은 표시 패널의 제조 공정에 따른 중간영역(MA) 및 개구영역(OA)의 단면을 나타낸다.
도 8을 참조하면, 중간영역(MA), 예컨대 제2서브중간영역(SMA2)에 제1 내지 제4그루브(1G, 2G, 3G, 4G) 및 제1 내지 제2격벽(PW1, PW2)을 형성할 수 있다.
제1 내지 제4그루브(1G, 2G, 3G, 4G)는 적어도 하나의 절연층을 관통하여 형성될 수 있다. 예컨대, 제1 내지 제4그루브(1G, 2G, 3G, 4G)는 제2게이트절연층(209), 제3층간절연층(210), 및 제1유기절연층(211)을 포함하는 절연층 스택(IL)을 관통하여 형성할 수 있다. 제1 내지 제4그루브(1G, 2G, 3G, 4G) 각각은 제1유기절연층(211), 제3층간절연층(210), 및 제2게이트절연층(209)의 일 부분들을 식각하여 형성할 수 있으며, 이 때, 하부층(120)이 에치 스토퍼가 될 수 있다. 제1 내지 제4그루브(1G, 2G, 3G, 4G) 각각의 하부면은 하부층(120)의 상면에 해당할 수 있다.
그루브들 중 일부, 예컨대 제1그루브(1G), 제2그루브(2G), 및 제4그루브(4G) 주변에는 팁(PT)을 포함하는 금속패턴층(212)이 배치될 수 있다. 팁(PT)은 제1유기절연층(211)의 바로 위에 배치된 금속패턴층(212)의 일 단부로서, 해당하는 그루브의 중심을 향해 돌출될 수 있다.
제1그루브(1G)를 살펴보면, 팁(PT)은 제1유기절연층(211)의 측면과 금속패턴층(212)의 하면이 만나는 지점(CP)을 지나 제1그루브(1G)의 중심을 향해 제1길이(ℓ)만큼 돌출될 수 있다. 팁(PT)의 제1길이(ℓ)는 후술할 그루브의 깊이(d) 보다 작은 값을 가질 수 있다. 일 실시예로, 팁(PT)의 제1길이(ℓ)는 약 2㎛보다 작게 형성할 수 있다.
제1그루브(1G)와 마찬가지로, 제2그루브(2G)의 양측에는 금속패턴층(212)의 팁(PT)들이 배치될 수 있다. 제4그루브(4G)의 일측에는 금속패턴층(212)의 팁(PT)이 배치될 수 있다.
제1 내지 제4그루브(1G, 2G, 3G, 4G) 주변에는 금속 더미 스택(110)이 배치될 수 있다. 제1 내지 제4그루브(1G, 2G, 3G, 4G) 각각을 지나는 가상의 수직 선(VXL, 도 7)을 사이에 두고 양측에 각각 금속 더미 스택(110)이 배치될 수 있다. 금속 더미 스택(110)은 절연층을 사이에 두고 중첩된 금속층들을 포함하는 일종의 둔덕으로, 금속 더미 스택(110)을 배치함으로써 제1 내지 제4그루브(1G, 2G, 3G, 4G) 각각의 깊이(d)를 증가시킬 수 있다. 깊이(d)는 약 2,5㎛ 내지 약 3㎛일 수 있다.
금속 더미 스택(110)은 제1 내지 제3금속층(111,112, 113)을 포함할 수 있으며, 제1 내지 제3금속층(111,112, 113)의 물질은 앞서 도 7을 참조하여 설명한 바와 같다.
금속패턴층(212)은 금속 더미 스택(110)의 최상층, 예컨대 제1금속층(111)과 직접 접촉할 수 있다. 금속패턴층(212)은 제1유기절연층(211)의 더미콘택홀(211DCH)을 통해 제1금속층(111)의 상면에 직접 접촉할 수 있다. 금속패턴층(212)과 금속 더미 스택(110)이 직접 접촉하면서 형성된 금속접촉영역(MCL)은 그루브들 각각에 인접하게 배치될 수 있다. 예컨대, 제1 내지 제2그루브(1G, 2G)의 양측에 각각 금속접촉영역(MCL)들이 배치될 수 있고, 제3 및 제4그루브(3G, 4G) 각각의 일측에 금속접촉영역(MCL)이 배치될 수 있다. 이와 같이, 이웃한 그루브들 사이에 적어도 하나의 금속접촉영역(MCL)이 배치될 수 있다. 제1유기절연층(211)의 두께 방향으로 금속접촉영역(MCL)을 형성함으로써, 제1유기절연층(211)을 통해 진행할 수 있는 수분의 진행을 차단할 수 있다.
제1격벽(PW1)은 제1그루브(1G)와 제2그루브(2G) 사이에 배치될 수 있다. 제1격벽(PW1)은 제1 내지 제4서브격벽층(1110, 1120, 1130, 1140)을 포함할 수 있다. 제1 내지 제4서브격벽층(1110, 1120, 1130, 1140)은 각각 제1유기절연층(211), 제2유기절연층(213), 뱅크층(215) 및 스페이서(217)와 동일한 물질을 포함할 수 있다.
제1격벽(PW1)은 상부에 배치된 복수의 돌기들을 포함할 수 있으며, 일 실시예로서 도 8은 제1 내지 제3돌기(1141, 1142, 1143)를 도시한다. 제1 내지 제3돌기(1141, 1142, 1143)는 제4서브격벽층(1140)에 형성될 수 있으며, 따라서 제1 내지 제3돌기(1141, 1142, 1143)는 스페이서(217)와 동일한 물질을 포함할 수 있다.
제1 내지 제3돌기(1141, 1142, 1143) 중 인접한 돌기들 사이에는 각각 리세스(RC)가 형성될 수 있다. 각각의 리세스(RC)의 깊이는 제1 내지 제3돌기(1141, 1142, 1143)의 높이에 해당할 수 있다. 제1 내지 제3돌기(1141, 1142, 1143) 및 리세스(RC)를 포함하는 구조는 후술할 공정에서 설명할 유기봉지층(MN)을 이루는 모노머의 흐름을 제어할 수 있다.
제2격벽(PW2)은 제1격벽(PW1)과 상호 이격되며, 제1격벽(PW1)과 개구영역(OA) 사이에 배치될 수 있다. 제2격벽(PW2)은 제1 내지 제4서브격벽층(1210, 1220, 1230, 1240)을 포함할 수 있다. 제1 내지 제4서브격벽층(1210, 1220, 1230, 1240)은 각각 제1유기절연층(211), 제2유기절연층(213), 뱅크층(215) 및 스페이서(217)와 동일한 물질을 포함할 수 있다.
제2격벽(PW2)은 금속 더미 스택(110) 상에 배치될 수 있다. 제2격벽(PW2)의 높이(H2)는 제1격벽(PW1)의 높이(H1)와 같거나 그보다 클 수 있다. 일 실시예로서, 도 8은 제2격벽(PW2)의 높이(H2)가 제1격벽(PW1)의 높이(H1) 보다 큰 것을 도시한다. 제1격벽(PW1)과 제2격벽(PW2)은 각각 평면상에서 개구영역(OA)을 전체적으로 둘러싸는 폐루프 형상일 수 있다. 제1격벽(PW1)이 평면상에서 개구영역(OA)을 전체적으로 둘러싸는 폐루프 형상이기에, 제1 내지 제3돌기(1141, 1142, 1143)도 평면상에서 개구영역(OA)을 전체적으로 둘러싸는 폐루프 형상일 수 있다.
도 9를 참조하면, 제1 내지 제4그루브(1G, 2G, 3G, 4G), 금속패턴층(212) 및 제1 및 제2격벽(PW1, PW2)이 형성된 기판(100) 상에 유기발광다이오드의 제1 및 제2기능층(222a, 222c) 및 제2전극(223)이 형성될 수 있다. 제1 및 제2기능층(222a, 222c) 및 제2전극(223)은 열 증착법을 통해 형성될 수 있다. 앞서 도 6을 참조하여 설명한 바와 같이 제1 및 제2기능층(222a, 222c) 및 제2전극(223) 각각은 중간영역(MA)에도 증착될 수 있다. 그러나, 중간영역(MA)에 형성된 제1그루브(1G), 제2그루브(2G) 및 제4그루브(4G) 및 금속패턴층(212)의 팁(PT)에 의해, 제1 및 제2기능층(222a, 222c) 및 제2전극(223) 각각은 단절될 수 있다.
이와 관련하여, 도 9는 팁(PT) 위에 놓인 제1기능층(222a)이 단절 및 분리되면서, 제1기능층(222a)의 일 부분(222ap)이 제1그루브(1G) 및 제2그루브(2G) 각각의 바닥면에 배치된 것을 도시한다. 마찬가지로, 팁(PT) 이에 놓인 제2기능층(222c)이 단절 및 분리되면서, 제2기능층(222c)의 일 부분(222cp) 및 제2전극(223)의 일 부분(223p)이 제1그루브(1G) 및 제2그루브(2G) 각각의 바닥면에 배치된 것을 도시한다.
제3그루브(3G) 주변에는 팁(PT)을 갖는 금속패턴층(212)이 배치되지 않기에, 제1 및 제2기능층(222a, 222c) 및 제2전극(223)은 제3그루브(3G)의 내측면을 연속적으로 커버할 수 있다.
도 10을 참조하면, 봉지층(300)이 형성될 수 있다. 제1무기봉지층(310)은 화학기상증착법을 통해 형성될 수 있으며, 상대적으로 스텝 커버리지가 우수하기에 제1 내지 제4그루브(1G, 2G, 3G, 4G)의 내측면을 연속적으로 커버할 수 있으며, 팁(PT)의 하면도 연속적으로 커버할 수 있다. 제1무기봉지층(310)은 제1격벽(PW1)의 측면과 상면도 연속적으로 커버할 수 있으며, 제2격벽(PW2)의 측면과 상면도 연속적으로 커버할 수 있다.
이 후, 모노머를 도포한 후 경화하여 유기봉지층(320)을 형성할 수 있다. 모노머는 잉크젯 방식으로 도포될 수 있다. 모노머는 모노머의 일부가 제1격벽(PW1)과 제2격벽(PW2) 사이에 존재하도록 도포될 수 있으며, 제1격벽(PW1)의 상부에 위치하는 제1 내지 제3돌기(1141, 1142, 1143)에 의해 흐름이 제어될 수 있다. 모노머는 제1 내지 제3돌기(1141, 1142, 1143) 중 이웃한 돌기들 사이의 리세스(RC, 도 8) 내에 존재할 수 있으며, 리세스(RC) 내의 모노머가 경화되면서 리세스(RC, 도 8) 내에 유기봉지층(320)의 일 부분(320P)이 위치할 수 있다.
리세스(RC, 도 8) 내의 모노머의 양이 리세스(RC, 도 8)가 수용할 수 있는 한계를 넘어서는 경우 제1격벽(PW1)과 제2격벽(PW2) 사이로 이동하게 된다. 따라서, 모노머는 제1격벽(PW1) 중 제2격벽(PW2)에 가까이 위치한 돌기, 예컨대 제3돌기(1143)의 상면 상에 존재하기 어렵다. 따라서, 유기봉지층(320) 이후 형성되는 제2무기봉지층(330)의 일부는 제1격벽(PW1) 상에서, 예컨대 제3돌기(1143) 상에서 제1무기봉지층(310)의 일부와 직접 접촉할 수 있다. 이와 관련하여, 도 10은 제2무기봉지층(330)의 일부와 제1무기봉지층(310)의 일부가 직접 접촉한 무기접촉영역(이하, 제1무기접촉영역, 3100)이 제1격벽(PW1)의 상면 일부에 존재하는 것을 나타낸다.
제2무기봉지층(330)과 제1무기봉지층(310)이 직접 접촉하면서 형성된 무기접촉영역은 제2격벽(PW2) 상에도 존재할 수 있다. 유기봉지층(320)은 제2격벽(PW2)을 지나 개구영역(OA)을 향해 연장되지 않으며, 제2격벽(PW2)의 상면 상에서 제2무기봉지층(330)의 일부는 제1무기봉지층(310)의 일부와 직접 접촉하여 제2무기접촉영역(3200)을 형성할 수 있다.
유기봉지층(320)의 일 부분은 제1그루브(1G), 제2그루브(2G), 및 제3그루브(3G) 내에 존재할 수 있다. 반면, 제2격벽(PW2) 보다 개구영역(OA)에 인접한 제4그루브(4G) 내에는 유기봉지층(320)에 해당하는 물질이 존재하지 않으며, 제2무기봉지층(330)은 제1무기봉지층(310)과 제4그루브(4G)의 내측면 상에서 접촉할 수 있다.
도 11을 참조하면, 봉지층(300) 상에 제1터치절연층(401), 평탄화층(450), 제2터치절연층(403) 및 제3터치절연층(405)을 각각 형성할 수 있다. 평탄화층(450)의 일 부는 제4그루브(4G) 내에 존재할 수 있다. 도 11에는 도시되지 않았으나, 제1터치절연층(401)과 제2터치절연층(403) 사이에는 제1도전층(402, 도 6)이 형성되고, 제2터치절연층(403)과 제3터치절연층(405) 사이에는 제2도전층(404, 도 6)이 형성될 수 있다.
이 후, 레이저 빔 등을 이용하여 커팅라인(CL)을 따라 개구영역(OA)에 위치하는 구성요소들을 제거하면 도 7에 도시된 바와 같이 개구영역(OA)에는 표시 패널(10)의 개구(10OP)가 형성될 수 있다.
도 12a 내지 도 12c는 본 발명의 일 실시예에 따른 표시 패널의 그루브 및 팁 구조를 형성하는 공정에 따른 단면도이다. 도 12a 내지 도 12c에 도시된 공정을 통해 도 8에 도시된 그루브 및 팁 구조가 형성될 수 있다.
도12a를 참조하면, 제3영역인 중간영역(MA)에 금속패턴층(212)을 형성한다. 금속패턴층(212)은 제1유기절연층(211) 상에 형성된다. 제1유기절연층(211) 상에 금속패턴층(212)을 형성하기 전에, 기판(100) 상에는 복수의 층들이 형성될 수 있다. 이와 관련하여, 도 12a는 기판(100) 상에 형성된 절연층들, 금속층들, 및 하부층을 도시한다.
기판(100) 상의 절연층들은 무기절연층들일 수 있으며, 무기절연층들은 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 및 제3층간절연층(210)을 포함할 수 있다.
기판(100) 상의 금속층들은 제1금속층(111), 제1금속층(111) 아래의 제2금속층(112), 및 제2금속층(112) 아래의 제3금속층(113)을 포함할 수 있다.
제3금속층(113)은 제1층간절연층(205)과 제2층간절연층(207) 사이에 개재되도록 형성되며, 앞서 도 6을 참조하여 설명한 스토리지 커패시터(Cst)의 상부전극(CE2) 및/또는 제3게이트전극(GE3)의 서브층인 하부게이트전극(G3A)과 동일한 공정에서 함께 형성될 수 있다.
제3금속층(113)은 인접한 다른 제3금속층(113)과 상호 이격될 수 있다. 예컨대, 인접한 두 개의 제3금속층(113)들은 하부층(120)을 사이에 두고 상호 이격될 수 있다. 바꾸어 말하면, 인접한 두 개의 제3금속층(113)들은 하부층(120)의 양측에 각각 배치될 수 있다. 하부층(120)은 제2층간절연층(207) 상에 형성될 수 있다. 하부층(120)은 앞서 도 6을 참조하여 설명한 제3반도체층(A3)과 동일한 공정에서 함께 형성될 수 있다.
하부층(120) 상에는 제2게이트절연층(209)과 제3층간절연층(210)이 형성되되, 제2게이트절연층(209)과 제3층간절연층(210) 각각은 하부층(120)과 중첩하는 개구(209OP, 210OP)를 각각 포함할 수 있다. 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)는 서로 중첩할 수 있다. 개구(209OP, 210OP)를 정의하는 제2게이트절연층(209)의 측면(209IS)과 제3층간절연층(210)의 측면(210IS)은 실질적으로 동일한 평면 상에 위치할 수 있다. 제2게이트절연층(209)의 측면(209IS)과 제3층간절연층(210)의 측면(210IS)이 실질적으로 동일한 평면 상에 위치한다고 함은, 제2게이트절연층(209)의 측면(209IS)과 제3층간절연층(210)의 측면(210IS)이 단차를 이루지 않는 것을 나타낼 수 있다.
제2게이트절연층(209)의 개구(209OP)와 제3층간절연층(210)의 개구(210OP)는 동일한 공정에서 함께 형성될 수 있다. 예컨대, 제2게이트절연층(209)의 개구(209OP)와 제3층간절연층(210)의 개구(210OP)는 앞서 도 6을 참조하여 설명한 노드연결라인(166)과 제3반도체층(A3)의 접속을 위한 제1콘택홀(CNT1, 도 6)을 형성하는 공정에서 함께 형성될 수 있다.
제2금속층(112)은 제2게이트절연층(209)과 제3층간절연층(210) 사이에 개재되며, 앞서 도 6을 참조하여 설명한 제3게이트전극(GE3)의 서브층인 상부게이트전극(G3B)과 동일한 공정에서 함께 형성될 수 있다.
제2금속층(112)은 인접한 다른 제2금속층(112)과 상호 이격될 수 있다. 예컨대, 인접한 두 개의 제2금속층(112)들은 하부층(120)을 사이에 두고 상호 이격될 수 있다. 바꾸어 말하면, 인접한 두 개의 제2금속층(112)들은 하부층(120)의 양측에 각각 배치될 수 있다. 제2금속층(112)은 제3금속층(113)과 중첩되도록 배치될 수 있다.
제1금속층(111)은 제3층간절연층(210)과 제1유기절연층(211) 사이에 개재되도록 형성되며, 앞서 도 6을 참조하여 설명한 노드연결라인(166) 및 데이터라인들 중 일부 데이터라인의 우회부분(예, 도 6의 DL-C1)과 동일한 공정에서 함께 형성될 수 있다.
제1금속층(111)은 인접한 다른 제1금속층(111)과 상호 이격될 수 있다. 예컨대, 인접한 두 개의 제1금속층(111)들은 하부층(120)을 사이에 두고 상호 이격될 수 있다. 바꾸어 말하면, 인접한 두 개의 제1금속층(111)들은 하부층(120)의 양측에 각각 배치될 수 있다. 제1금속층(111)은 제2금속층(112) 및 제3금속층(113)과 중첩되도록 배치될 수 있다.
제1유기절연층(211)은 제1금속층(111) 상에 형성되되, 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)와 중첩할 수 있다. 제1유기절연층(211)은 각 제1금속층(111)과 중첩하는 더미콘택홀(211DCH)을 포함할 수 있다. 이와 관련하여, 도 12a는 더미콘택홀(211DCH)들 각각이 하부층(120)의 양측에 각각 배치된 제1금속층(111)과 중첩하는 것을 도시한다. 이웃한 두 개의 더미콘택홀(211DCH)들은 하부층(120)을 중심으로 하부층(120)의 양측에 각각 배치될 수 있다.
금속패턴층(212)은 더미콘택홀(211DCH)이 형성된 제1유기절연층(211) 상에 형성될 수 있다. 금속패턴층(212)은 제1유기절연층(211) 상에 전체적으로 금속물질층을 형성한 후 포토레지스트와 같은 마스크를 이용하여 패터닝하여 형성될 수 있다. 금속물질층의 패터닝에 의해, 제1유기절연층(211) 상에 상호 이격된 금속패턴층(212)들이 형성될 수 있다. 이웃하는 두 개의 금속패턴층(212)들은 하부층(120)을 사이에 두고 양측에 각각 배치될 수 있다. 금속패턴층(212)은 더미콘택홀(211DCH)을 통해 그 아래의 제1금속층(111)과 직접 접촉할 수 있다. 금속패턴층(212)과 제1금속층(111)의 접촉을 통해 제1유기절연층(211)을 통해 진행할 수 있는 수분의 진행이 차단될 수 있다. 금속패턴층(212)과 제1금속층(111)은 전기적으로는 플로팅 상태(즉, 전압 또는 전류가 인가되지 않은 상태)일 수 있으며, 따라서 금속패턴층(212)과 제1금속층(111)의 접촉을 위한 제1유기절연층(211)의 더미콘택홀(211DCH)은 전기적 연결을 위한 콘택홀(예컨대, 도 6의 제1콘택홀, CNT1)과 구별될 수 있다.
이웃한 두 개의 금속패턴층(212)들은 제1간격(IV1)을 두고 상호 이격될 수 있다. 제1간격(IV1)은 이웃한 두 개의 금속패턴층(212)들 각각의 단부들 사이의 이격거리(예, 수평방향으로의 이격거리)에 해당한다. 제1간격(IV1)을 통해 제1유기절연층(211)의 일 부분(예컨대, 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)와 중첩하는 제1유기절연층(211)의 일 부분)이 노출될 수 있다.
도 12b를 참조하면, 두 개의 금속패턴층(212)들 상에 제2유기절연층(213)을 형성한다. 제2유기절연층(213)은 제1간격(IV1, 도 12a)에 중첩하는 개구(213P_OP)를 포함할 수 있다. 제2유기절연층(213)은 개구(213P_OP)의 양측에 각각 배치되는 제1부분(213a) 및 제2부분(213b)을 포함할 수 있으며, 제2유기절연층(213)의 제1부분(213a) 및 제2부분(213b)은 제3간격(IV3)을 두고 상호 이격될 수 있다. 제3간격(IV3)은 제2유기절연층(213)의 개구(213P_OP)의 폭에 해당할 수 있다. 제2유기절연층(213)의 개구(213P_OP)는 하부층(120) 및 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)와 중첩할 수 있다. 도 12b에 도시된 제2유기절연층(213)의 개구(213P_OP)는, 도 12c를 참조하여 후술할 공정에서 형성된 제2유기절연층(213)의 개구(213OP)의 이전 상태로서, 설명의 편의를 위하여 이하에서는 최종적으로 형성되는 제2유기절연층(213)의 개구(213OP)와 구별하기 위해 예비개구(213P_OP)라고 나타낸다.
제2유기절연층(213)의 예비개구(213P_OP)의 폭은 제1간격(IV1, 도 12a) 보다 작을 수 있다. 제2유기절연층(213)의 제1부분(213a) 및 제2부분(213b)은 각각 그 아래에 있는 금속패턴층(212)을 전체적으로 커버할 수 있다. 예컨대, 두 개의 금속패턴층(212)들 각각은 서로를 향하는 단부를 포함하는데, 전술한 단부는 제2유기절연층(213)으로 커버될 수 있다. 이와 관련하여, 도 12b는 제2유기절연층(213)의 예비개구(213P_OP)에 인접한 각각의 금속패턴층(212)의 단부의 측면(212IS)이 제2유기절연층(213)으로 커버된 것을 도시한다.
제2유기절연층(213)의 제1부분(213a) 및 제2부분(213b) 각각은 금속패턴층(212)의 단부의 측면(212IS)을 지나 예비개구(213P_OP)를 향해 더 연장될 수 있으며, 제1유기절연층(211)의 상면과 직접 접촉할 수 있다.
제2유기절연층(213)의 제1부분(213a) 및 제2부분(213b) 각각은 후육부와 박육부를 포함할 수 있다. 예컨대, 제2유기절연층(213)의 제1부분(213a) 및 제2부분(213b)은 예비개구(213P_OP)에 인접한 박육부, 및 박육부를 사이에 두고 예비개구(213P_OP)와 멀리 배치된 후육부를 포함할 수 있다. 후육부는 박육부에 비하여 상대적으로 두께가 큰 부분이고, 박육부는 후육부에 비하여 상대적으로 두께가 작은 부분이다. 후육부와 박육부를 포함하는 제2유기절연층(213)의 구조는 하프톤 마스크를 이용하여 형성될 수 있다.
예비개구(213P_OP)를 갖는 제2유기절연층(213) 상에는 마스크층(214)이 형성될 수 있다. 마스크층(214)은 IGZO (Indium Gallium Zinc Oxide)와 같은 반도체 물질을 포함할 수 있다.
마스크층(214)은 제2유기절연층(213)의 예비개구(213P_OP)의 폭 보다 큰 폭을 갖는 개구(214OP)를 포함할 수 있다. 마스크층(214)의 개구(214OP)는 제2유기절연층(213)의 박육부와 중첩할 수 있다. 바꾸어 말하면, 제2유기절연층(213)의 박육부는 마스크층(214)으로 커버되지 않는다.
마스크층(214)은 개구(214OP)를 사이에 두고 상호 이격된 제1부분(214a) 및 제2부분(214b)을 포함할 수 있다. 마스크층(214)의 제1부분(214a)은 제2유기절연층(213)의 제1부분(213a)의 후육부 상에 위치하고, 마스크층(214)의 제2부분(214b)은 제2유기절연층(213)의 제2부분(213b)의 후육부 상에 위치할 수 있다.
이 후, 제2유기절연층(213)의 예비개구(213P_OP)와 중첩하는 제1유기절연층(211)의 일부를 제거하여, 도 12c에 도시된 바와 같이 개구(211OP)를 갖는 제1유기절연층(211)을 형성한다. 제1유기절연층(211)을 제거하는 공정은 식각 공정으로 진행될 수 있다. 제1유기절연층(211)과 제2유기절연층(213)이 실질적으로 동일한 계열의 유기절연물을 포함할 수 있으며, 따라서 제1유기절연층(211)의 개구(211OP)를 형성하는 식각 공정에서 예비개구(213P_OP) 주변의 제2유기절연층(213)의 일부(예컨대, 박육부)도 식각될 수 있다. 따라서, 제2유기절연층(213)의 예비개구(213P_OP)는 도 12c에 도시된 바와 같이 그 폭이 증가될 수 있으며, 최종적으로 금속패턴층(212) 상에는 금속패턴층(212)의 일부를 노출하는 개구(213OP)가 형성된다.
각 금속패턴층(212)의 일 부분(예컨대, 금속패턴층(212)의 측면(212IS)을 포함하는 일 부분)은 제2유기절연층(213)의 개구(213OP)를 통해 노출될 수 있다. 개구(213OP)의 폭이 도 12b의 예비개구(213P_OP)의 폭 보다 증가되면서, 개구(213OP)의 양측에 각각 배치된 제2유기절연층(213)의 제1부분(213a) 및 제2부분(213b) 사이의 제2간격(IV2)은 도 12에 도시된 제3간격(IV3) 보다 클 수 있다. 여기서 제2간격(IV2)은 제2유기절연층(213)의 개구(213OP)의 폭에 해당할 수 있다.
제1유기절연층(211)의 개구(211OP)를 형성하는 식각 공정에서, 하부층(120)은 에치스토퍼로서의 기능을 가질 수 있다. 제1유기절연층(211)의 두께 방향을 따라 제2유기절연층(213)의 예비개구(213P_OP)와 하부층(120) 사이에 존재하는 제1유기절연층(211)의 물질 부분이 제거됨으로써, 개구(211OP)가 형성될 수 있다.
제1유기절연층(211)의 개구(211OP)는 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)과 중첩할 수 있다. 제1유기절연층(211)의 개구(211OP), 및 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)는 중첩함으로써, 그루브(G)를 형성할 수 있다.
그루브(G)에 인접한 금속패턴층(212)의 단부는 그루브(G)를 향해 돌출된 팁(PT)을 포함할 수 있다. 개구(211OP)를 정의하는 제1유기절연층(211)의 측면(211IS)과 금속패턴층(212)의 하면이 만나는 지점(CP)으로부터 금속패턴층(212)은 그루브(G)를 향해 x방향을 따라 더 연장될 수 있으며, 연장된 부분이 팁(PT)에 해당할 수 있다. 바꾸어 말하면, 금속패턴층(212)의 팁(PT)은 제1유기절연층(211)의 측면(211IS) 보다 그루브(G)를 향해 더 연장된 금속패턴층(212)의 일 부분(또는 일 단부)에 해당한다.
그루브(G) 및 금속패턴층(212)의 팁(PT)의 구조는 앞서 도 12a 내지 도 12c를 참조하여 설명한 공정에 의해 형성될 수 있으나, 도 13a 내지 도 13d에 도시된 공정에 의해서 형성될 수 있다.
도 13a 내지 도 13는 본 발명의 일 실시예에 따른 표시 패널의 그루브 및 팁 구조를 형성하는 공정에 따른 단면도이다. 도 13a 내지 도 13에 도시된 공정을 통해 도 8에 도시된 그루브 및 팁 구조가 형성될 수 있다.
도 13a를 참조하면, 제1유기절연층(211) 상에 금속물질층(212P)을 형성한다. 제1유기절연층(211) 상에 금속물질층(212P)을 형성하기 전에, 기판(100) 상에는 복수의 절연층들, 금속층들, 및 하부층(120)이 형성될 수 있다. 이와 관련하여, 도 13a는 기판(100) 상에 형성된 절연층들이 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 및 제3층간절연층(210)을 포함하는 것을 도시한다. 그리고, 도 13a은 제1유기절연층(211) 상에 금속물질층(212P)을 형성하기 전에, 제1 내지 제3금속층(111, 112, 113) 및 하부층(120)이 형성된 것을 도시한다. 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 제3층간절연층(210), 제1 내지 제3금속층(111, 112, 113) 및 하부층(120)은 앞서 도 12a를 참조하여 설명한 바와 같다.
제1유기절연층(211)은 제1금속층(111) 상에 형성되되, 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)와 중첩할 수 있다. 제1유기절연층(211)은 제1금속층(111)과 중첩하는 더미콘택홀(211DCH)을 포함할 수 있다. 이와 관련하여, 도 13a는 더미콘택홀(211DCH)들 각각이 하부층(120)의 양측에 각각 배치된 제1금속층(111)과 중첩하는 것을 도시한다. 이웃한 두 개의 더미콘택홀(211DCH)들은 하부층(120)의 양측에 각각 배치될 수 있다.
금속물질층(212P)은 제1유기절연층(211) 상에 형성될 수 있다. 금속물질층(212P)은 포토레지스트와 같은 마스크를 이용하여 패터닝하여 형성될 수 있다. 금속물질층(212P)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
금속물질층(212P)은 더미콘택홀(211DCH)을 통해 제1금속층(111)과 직접 접촉할 수 있다. 금속패턴층(212)과 제1금속층(111)의 접촉을 통해 제1유기절연층(211)을 통해 진행할 수 있는 수분의 투습 경로가 차단될 수 있다.
금속물질층(212P)은 제2게이트절연층(209)과 제3층간절연층(210)의 개구(209OP, 210OP)에 중첩할 수 있다. 일 실시예로, 도 13a에 도시된 바와 같이 금속물질층(212P)은 제1유기절연층(211)의 더미콘택홀(211DCH)을 통해 이웃하는 두 개의 제1금속층(111)들 각각에 접촉한 채 제2게이트절연층(209)과 제3층간절연층(210)의 개구(209OP, 210OP)에 중첩할 수 있다. 금속물질층(212P)은 이웃하는 두 개의 제1금속층(111)들 사이에 위치하는 제1유기절연층(211)의 일 부분의 상면을 전체적으로 커버할 수 있다. 바꾸어 말하면, 금속물질층(212P)은 이웃하는 두 개의 더미콘택홀(211DCH)들 사이에 위치하는 제1유기절연층(211)의 일 부분의 상면을 전체적으로 커버할 수 있다.
도 13b를 참조하면, 금속물질층(212P) 상에 제2유기절연층(213) 및 마스크층(214)을 형성할 수 있다.
제2유기절연층(213)은 하부층(120)과 중첩하는 개구(213OP)를 포함할 수 있다. 제2유기절연층(213)의 개구(213OP)는 하부층(120) 및 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)와 중첩할 수 있다. 제2유기절연층(213)은 개구(213OP)의 양측에 각각 배치되며 개구(213OP)를 사이에 두고 상호 이격된 제1부분(213a) 및 제2부분(213b)을 포함할 수 있다. 예컨대, 제2유기절연층(213)의 제1부분(213a)은 어느 하나의 제1금속층(111)과 중첩 및 접촉하는 금속물질층(212P)의 제1부분(212Pa)을 커버하고, 제2유기절연층(213)의 제2부분(213b)은 다른 하나의 제1금속층(111)과 중첩 및 접촉하는 금속물질층(212P)의 제2부분(212Pb)을 커버할 수 있다. 금속물질층(212P)의 제1부분(212Pa)과 제2부분(212Pb)은 일체로 형성된 금속물질층(212P)의 일 부분에 해당한다.
제2유기절연층(213)의 제1부분(213a)과 제2부분(213b)은 제2간격(IV2)을 두고 상호 이격될 수 있다. 제2유기절연층(213)의 개구(213OP)의 폭은 제2간격(IV2)에 해당할 수 있다.
마스크층(214)은 제2유기절연층(213) 상에 형성될 수 있다. 마스크층(214)은 IGZO (Indium Gallium Zinc Oxide)와 같은 반도체 물질을 포함할 수 있다. 마스크층(214)은 제2유기절연층(213)의 개구(213OP)의 폭 보다 작은 폭을 갖는 개구(214OP)를 포함할 수 있다.
마스크층(214)은 개구(214OP)를 사이에 두고 상호 이격된 제1부분(214a) 및 제2부분(214b)을 포함할 수 있다. 마스크층(214)의 제1부분(214a)은 제2유기절연층(213)의 제1부분(213a) 상에 위치하고, 마스크층(214)의 제2부분(214b)은 제2유기절연층(213)의 제2부분(213b) 상에 위치할 수 있다. 마스크층(214)의 제1부분(214a)과 제2부분(214b)은 제4간격(IV4)을 두고 상호 이격될 수 있다. 마스크층(214)의 개구(214OP)의 폭이 제4간격(IV4)에 해당할 수 있다.
제4간격(IV4)은 제2간격(IV2)과 중첩하되, 제2간격(IV2) 보다 작을 수 있다. 마스크층(214)의 제1부분(214a)은 제2유기절연층(213)의 제1부분(213a)의 측면을 커버하도록 연장되며 마스크층(214)의 제1부분(214a)의 단부는 금속물질층(212P)의 상면과 접촉할 수 있다. 마스크층(214)의 제2부분(214b)은 제2유기절연층(213)의 제2부분(213b)의 측면을 커버하도록 연장되며 마스크층(214)의 제2부분(214b)의 단부는 금속물질층(212P)의 상면과 접촉할 수 있다.
마스크층(214)을 형성한 후, 마스크층(214)을 이용하여 금속물질층(212P)의 일부 및 제1유기절연층(211)의 일부를 제거할 수 있다. 이와 관련하여, 도 13c는 마스크층(214)을 이용하여 금속물질층(212P)의 일부를 제거하는 공정에 다른 단면을 나타내고, 도 13d는 마스크층(214)을 이용하여 제1유기절연층(211)의 일부를 제거하는 공정을 나타낸다.
도 13b 및 도 13c를 참조하면, 마스크층(214)을 이용하여 금속물질층(212P)의 일부를 제거한다. 금속물질층(212P)의 일부는 식각 공정으로 제거될 수 있다. 제거되는 금속물질층(212P)의 일부는 마스크층(214)의 개구(214OP)에 중첩되는 부분일 수 있다.
금속물질층(212P)의 일부가 제거되면서, 도 13c에 도시된 바와 같이 제1유기절연층(211) 상에는 제1간격(IV1)을 두고 상호 이격된 금속패턴층(212)들이 형성될 수 있다. 제1간격(IV1)은 제4간격(IV4)과 실질적으로 동일할 수 있다.
도 13c 및 도 13d를 참조하면, 마스크층(214)을 이용하여 제1유기절연층(211)의 일부를 제거한다. 제1유기절연층(211)의 일부는 식각 공정으로 제거될 수 있다. 제거되는 제1유기절연층(211)의 일부는 마스크층(214)의 개구(214OP)에 중첩되는 부분이다. 제거되는 제1유기절연층(211)의 일부는 금속패턴층(212)들 사이의 공간, 예컨대 제1간격(IV1)에도 중첩될 수 있다.
제1유기절연층(211)의 일부가 제거되면서, 도 13d에 도시된 바와 같이 제1유기절연층(211)에 개구(211OP)가 형성될 수 있다. 이 후, 마스크층(214)을 제거한다.
제1유기절연층(211)의 개구(211OP)를 형성하는 식각 공정에서, 하부층(120)은 에치스토퍼로서의 기능을 가질 수 있다. 제1유기절연층(211)의 두께 방향을 따라 금속패턴층(212)들과 하부층(120) 사이에 존재하는 물질들이 제거되면서, 개구(211OP)가 형성될 수 있다.
제1유기절연층(211)의 개구(211OP)는 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)과 중첩할 수 있다. 제1유기절연층(211)의 개구(211OP), 및 제2게이트절연층(209)과 제3층간절연층(210) 각각의 개구(209OP, 210OP)는 중첩함으로써, 그루브(G)를 형성할 수 있다.
그루브(G)에 인접한 금속패턴층(212)의 단부는 그루브(G)를 향해 돌출된 팁(PT)을 포함할 수 있다. 개구(211OP)를 정의하는 제1유기절연층(211)의 측면(211IS)과 금속패턴층(212)의 하면이 만나는 지점(CP)으로부터 금속패턴층(212)은 그루브(G)를 향해 x방향을 따라 더 연장될 수 있으며, 연장된 부분이 팁(PT)에 해당할 수 있다. 바꾸어 말하면, 금속패턴층(212)의 팁(PT)은 제1유기절연층(211)의 측면(211IS) 보다 그루브(G)를 향해 더 연장된 금속패턴층(212)의 일 부분(또는 일 단부)에 해당한다.
도 14a는 본 발명의 일 실시예에 따라 형성된 그루브와 팁 구조를 확대하여 나타낸 단면도이다. 도 14a는 도 12c의 XIV 부분 및 도 13d의 XIV 부분의 확대도에 해당한다.
도 14a 및 도 14b를 참조하면, 일 실시예로서 금속패턴층(212)은 복수의 서브금속층들을 포함할 수 있다. 예컨대, 금속패턴층(212)은 제1 내지 제3서브금속패턴층(2121, 2122, 2123)을 포함할 수 있다. 제1 내지 제3서브금속패턴층(2121, 2122, 2123)은 각각 알루미늄(Al), 구리(Cu), 티타늄(Ti)과 같은 금속원소를 포함할 수 있다. 일 실시예로, 제1서브금속패턴층(2121)은 티타늄층이고, 제2서브금속패턴층(2122)은 알루미늄층이며, 제3서브금속패턴층(2123)은 티타늄층일 수 있다.
일 실시예로, 제1금속층(111)도 복수의 서브금속층들을 포함할 수 있다. 예컨대, 제1금속층(111)은 제1 내지 제3서브금속층(1111, 1112, 1113)을 포함할 수 있다. 제1 내지 제3서브금속층(1111, 1112, 1113)은 각각 알루미늄(Al), 구리(Cu), 티타늄(Ti)과 같은 금속원소를 포함할 수 있다. 일 실시예로, 제1서브금속층(1111)은 티타늄층이고, 제2서브금속층(1112)은 알루미늄층이며, 제3서브금속층(1113)은 티타늄층일 수 있다.
제1 내지 제3서브금속패턴층(2121, 2122, 2123) 중 적어도 두 개의 서브금속패턴층이 서로 다른 금속원소를 포함하기에, 표시 패널의 제조 공정에서 금속패턴층(212)의 단부(예컨대, 팁(PT)에 해당하는 단부)가 식각 공정에 많이 노출되면 노출될수록 금속패턴층(212)의 단부의 측면(212IS)은 불규칙적인 형상을 가질 수 있다. 예컨대, 금속패턴층(212)의 단부에 알루미늄과 같은 금속입자가 엉겨붙으면서 불규칙적인 형상을 가질 수 있으며, 이와 같은 경우 예상치 못한 불량이 발생할 수 있다.
그러나, 도 12a 내지 도 12c를 참조하여 설명한 공정에 따르면, 도 12b에 도시된 바와 같이 두 개의 금속패턴층(212)들 각각의 단부(예컨대, 두 개의 금속패턴층(212)들 각각의 측면(212IS)이 제2유기절연층(213)으로 커버되기에, 최종적으로 형성된 금속패턴층(212)의 측면(212IS) 또는 팁(PT)의 측면(212IS)은 도 14a 및 도 14b에 도시된 바와 같이 비교적 편평한 평면 상에 위치할 수 있다. 금속패턴층(212)의 측면(212IS)은 금속패턴층(212)의 하면과 제1각(α)을 이루는 순방향 테이퍼진 경사면 상에 위치할 수 있다. 바꾸어 말하면, 제1 내지 제3서브금속층(1111, 1112, 1113) 각각은 금속패턴층(212)의 하면에 대하여 순방향 테이퍼진 경사면 상에 위치할 수 있다.
도 13a 내지 도 13d를 참조하여 설명한 공정에 따르면, 금속물질층(212P)의 일부를 제거하는 공정과 제1유기절연층(211)의 일부를 제거하는 공정이 동일한 마스크층(214)을 이용하여 진행된다. 따라서, 표시 패널의 제조 공정에서 금속패턴층(212)의 단부 금속패턴층(212)이 식각 공정에 노출되는 것이 최소화될 수 있다. 또한, 금속물질층(212P)의 일부를 제거하기 위한 식각 물질 및 제1유기절연층(211)의 일부를 제거하기 위한 식각 물질은 서로 상이하기에, 제1유기절연층(211)의 일부를 제거하기 위한 식각 공정시 금속패턴층(212)의 단부(예컨대, 팁(PT))가 손상되지 않는다. 그러므로, 최종적으로 형성된 금속패턴층(212)의 측면(212IS) 또는 팁(PT)의 측면(212IS)은 도 14a 및 도 14b에 도시된 바와 같이 비교적 편평한 평면 상에 위치할 수 있다. 예컨대, 금속패턴층(212)의 측면(212IS)은 금속패턴층(212)의 하면과 제1각(α)을 이루는 순방향 테이퍼진 경사면 상에 위치할 수 있으며, 각각은 금속패턴층(212)의 하면에 대하여 순방향 테이퍼진 경사면 상에 위치할 수 있다.
도 12a 내지 도 12c를 참조하여 설명한 공정에 따르면, 금속패턴층(212)과 제1유기절연층(211)을 제거하는 공정이 각각 별개의 마스크를 이용하여 형성된다. 또한, 도 12b에 도시된 바와 같이 제2유기절연층(213)이 금속패턴층(212)들 각각의 측면(212IS)을 커버하여야 하기에, 예비개구(213P_OP)를 형성할 때에 금속패턴층(212)들의 위치, 예컨대 제1간격(IV1)을 고려하야 한다. 반면, 도 13a 내지 도 13d를 참조하여 설명한 공정에 따르면, 금속패턴층(212)을 형성하기 위한 식각 공정과 제1유기절연층(211)의 개구(211OP)를 형성하기 위한 식각 공정이 동일한 마스크층(214)을 이용해 이루어지기에, 도 12a 내지 도 12c에서 설명한 것과 달리 제2유기절연층(213)의 개구(213OP)의 위치의 제한을 받지 않을 수 있다. 따라서 표시 패널의 제조 공정시 얼라인먼트에 따른 공정 편차를 최소화할 수 있다.
도 14a를 참조하면, 제1유기절연층(211)의 측면(211IS)과 제1유기절연층(211) 아래의 무기절연층의 측면(예컨대, 제2게이트절연층(209)의 측면(209IS)과 제3층간절연층(210)의 측면(210IS))이 비교적 자연스럽게(smoothly) 연결되어 있으나, 본 발명은 이에 한정되지 않는다. 도 14b에 도시된 바와 같이 제1유기절연층(211)의 측면(211IS)은 제2게이트절연층(209)의 측면(209IS) 및 제3층간절연층(210)의 측면(210IS)과 단차(ST)를 형성할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
OA: 개구영역(제1영역)
DA: 표시영역(제2영역)
MA: 중간영역(제3영역)
PA: 외곽영역(제4영역)
G: 그루브
211: 제1유기절연층
213: 제2유기절연층
212: 금속패턴층
PT: 팁
PW1: 제1격벽
PW2: 제2격벽
222a: 제1기능층
222c: 제2기능층
223: 제2전극

Claims (20)

  1. 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판을 준비하는 공정;
    상기 제1영역과 상기 제2영역 사이의 제3영역에 제1유기절연층을 형성하는 공정;
    상기 제1유기절연층 상에 위치하도록 상기 제3영역에 금속물질층을 형성하는 공정;
    상호 이격된 제1부분과 제2부분을 포함하는 마스크층을 상기 금속물질층 상에 형성하는 공정;
    상기 마스크층을 이용하여 상기 금속물질층의 일부 및 상기 제1유기절연층의 일부를 제거하는 공정; 및
    상기 제2영역에 발광다이오드를 형성하는 공정;을 포함하는, 표시 패널의 제조 방법.
  2. 제1항에 있어서,
    상기 금속물질층의 일부 및 상기 제1유기절연층의 일부를 제거하는 공정은,
    상기 마스크층의 상기 제1부분과 상기 제2부분 사이에 위치하는 상기 금속물질층의 일부를 제거하여, 제1간격을 가지고 상호 이격된 두 개의 금속패턴층들을 형성하는 공정;
    상기 마스크층의 상기 제1부분과 상기 제2부분 사이에 위치하는 상기 제1유기절연층의 일부를 제거하여, 상기 제1유기절연층의 개구를 형성하는 공정; 및
    상기 마스크층을 제거하는 공정;을 포함하는, 표시 패널의 제조 방법.
  3. 제2항에 있어서,
    상기 제1유기절연층의 상기 개구를 정의하는 상기 제1유기절연층의 양 측면은 상기 두 개의 금속패턴층들 각각의 하면과 만나고,
    상기 두 개의 금속패턴층들의 단부들은, 상기 제1유기절연층의 측면과 상기 금속패턴층의 상기 하면이 만나는 지점을 지나 연장된 팁을 각각 포함하는, 표시 패널의 제조 방법.
  4. 제2항에 있어서,
    상기 두 개의 금속패턴층들 상에 위치하며 제2간격을 가지고 이격된 제1부분과 제2부분을 갖는 제2유기절연층을 형성하는 공정을 더 포함하는, 표시 패널의 제조 방법.
  5. 제4항에 있어서,
    상기 제2간격은 상기 제1간격 보다 큰, 표시 패널의 제조 방법.
  6. 제2항에 있어서,
    상기 제1유기절연층의 개구를 형성하는 공정은,
    상기 제1유기절연층의 아래에 배치된 하부층을 에치 스토퍼로 사용하는 식각 공정을 포함하는, 표시 패널의 제조 방법.
  7. 제6항에 있어서,
    상기 하부층은 산화물계 반도체 물질을 포함하는, 표시 패널의 제조 방법.
  8. 제1항에 있어서,
    상기 제1유기절연층의 아래에 배치되며, 상기 제1유기절연층의 상기 일부와 중첩하는 개구를 포함하는 무기절연물을 형성하는 공정을 더 포함하는, 표시 패널의 제조 방법.
  9. 제1항에 있어서,
    상기 제1유기절연층 아래에 배치되며, 상기 제1유기절연층의 일부를 사이에 두고 상호 이격된 제1금속층들을 형성하는 공정을 더 포함하는, 표시 패널의 제조 방법.
  10. 제9항에 있어서,
    상기 제1유기절연층을 형성하는 공정은,
    상기 제1금속층들을 노출하는 더미콘택홀들을 형성하는 공정을 포함하는, 표시 패널의 제조 방법.
  11. 제10항에 있어서,
    상기 금속물질층은 상기 더미콘택홀들을 통해 상기 제1금속층들과 접촉하는, 표시 패널의 제조 방법.
  12. 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판을 준비하는 공정;
    상기 제1영역과 상기 제2영역 사이의 제3영역에 제1유기절연층을 형성하는 공정;
    상기 제1유기절연층 상에 위치하도록 상기 제3영역에 두 개의 금속패턴층들을 형성하는 공정, 상기 두 개의 금속패턴층들은 제1간격을 두고 상호 이격됨;
    상기 제1간격에 중첩하는 개구를 포함하는 제2유기절연층을 형성하는 공정;
    상기 제2유기절연층의 상기 개구를 통해 상기 제1유기절연층의 일부를 제거하는 공정; 및
    상기 제2영역에 발광다이오드를 형성하는 공정;을 포함하는, 표시 패널의 제조 방법.
  13. 제12항에 있어서,
    상기 제2유기절연층의 상기 개구의 폭은 상기 제1간격 보다 작은, 표시 패널의 제조 방법.
  14. 제12항에 있어서,
    상기 두 개의 금속패턴층들 각각은 서로를 향하는 단부를 포함하고, 상기 두 개의 금속패턴들 각각의 상기 단부의 측면은 상기 제2유기절연층으로 커버된, 표시 패널의 제조 방법.
  15. 제14항에 있어서,
    상기 제1유기절연층의 상기 개구를 형성하는 공정은,
    상기 제1유기절연층의 개구를 형성하는 공정은,
    상기 제1유기절연층의 아래에 배치된 하부층을 에치 스토퍼로 사용하는 식각 공정을 포함하고,
    상기 식각 공정에서 상기 제2유기절연층의 상기 개구의 폭이 증가되어 상기 두 개의 금속패턴층들 각각의 상기 단부가 상기 제2유기절연층의 상기 개구를 통해 노출되는, 표시 패널의 제조 방법.
  16. 제15항에 있어서,
    상기 하부층은 산화물 반도체 물질을 포함하는, 표시 패널의 제조 방법.
  17. 제12항에 있어서,
    상기 제1유기절연층의 아래에 배치되며, 상기 제1유기절연층의 상기 일부와 중첩하는 개구를 포함하는 무기절연물을 형성하는 공정을 더 포함하는, 표시 패널의 제조 방법.
  18. 제12항에 있어서,
    상기 제1유기절연층 아래에 배치되며, 상기 제1유기절연층의 일부를 사이에 두고 상호 이격된 제1금속층들을 형성하는 공정을 더 포함하는, 표시 패널의 제조 방법.
  19. 제18항에 있어서,
    상기 제1유기절연층을 형성하는 공정은,
    상기 제1금속층들 각각을 노출하는 더미콘택홀을 형성하는 공정을 포함하는, 표시 패널의 제조 방법.
  20. 제19항에 있어서,
    상기 두 개의 금속패턴층들은 각각 상기 더미콘택홀을 통해 상기 제1금속층들 각각에 접촉하는, 표시 패널의 제조 방법.
KR1020210181029A 2021-12-16 2021-12-16 표시 패널의 제조 방법 KR20230092098A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210181029A KR20230092098A (ko) 2021-12-16 2021-12-16 표시 패널의 제조 방법
US17/824,709 US20230200197A1 (en) 2021-12-16 2022-05-25 Method of manufacturing display panel
CN202211483281.1A CN116267011A (zh) 2021-12-16 2022-11-24 制造显示面板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210181029A KR20230092098A (ko) 2021-12-16 2021-12-16 표시 패널의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230092098A true KR20230092098A (ko) 2023-06-26

Family

ID=86744251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210181029A KR20230092098A (ko) 2021-12-16 2021-12-16 표시 패널의 제조 방법

Country Status (3)

Country Link
US (1) US20230200197A1 (ko)
KR (1) KR20230092098A (ko)
CN (1) CN116267011A (ko)

Also Published As

Publication number Publication date
US20230200197A1 (en) 2023-06-22
CN116267011A (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
KR20200100238A (ko) 표시 패널
US20210351259A1 (en) Display device
US11943956B2 (en) Display apparatus including multi-layered optical function layer
KR20210138842A (ko) 디스플레이 장치
CN114203769A (zh) 显示设备及制造该显示设备的方法
KR20220089795A (ko) 표시 장치
US20220209187A1 (en) Display panel
KR20230092098A (ko) 표시 패널의 제조 방법
EP4220720A1 (en) Display panel
US11930659B2 (en) Display panel
US11825708B2 (en) Display panel and display device including first and second wirings
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20240122038A1 (en) Display panel and method of manufacturing the same
US20220158127A1 (en) Display panel and electronic device
US20230374646A1 (en) Mask for depositing emission layer, method of manufacturing the mask, and display apparatus manufactured using the mask
US20240126390A1 (en) Display panel and electronic apparatus including the same
US20240072015A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US20230165053A1 (en) Display apparatus
US20230389398A1 (en) Display panel and display device
KR20240032263A (ko) 표시 패널
KR20230033252A (ko) 디스플레이 장치 및 그 제조방법
KR20220020478A (ko) 표시장치
KR20220083938A (ko) 표시 장치
KR20230025575A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20240027206A (ko) 표시 장치